TW201637420A - 用於高速通訊的傳輸設備、包括該傳輸設備的介面電路和系統 - Google Patents

用於高速通訊的傳輸設備、包括該傳輸設備的介面電路和系統 Download PDF

Info

Publication number
TW201637420A
TW201637420A TW104130991A TW104130991A TW201637420A TW 201637420 A TW201637420 A TW 201637420A TW 104130991 A TW104130991 A TW 104130991A TW 104130991 A TW104130991 A TW 104130991A TW 201637420 A TW201637420 A TW 201637420A
Authority
TW
Taiwan
Prior art keywords
level
driver
input signal
output node
transmission device
Prior art date
Application number
TW104130991A
Other languages
English (en)
Other versions
TWI667904B (zh
Inventor
鄭海康
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201637420A publication Critical patent/TW201637420A/zh
Application granted granted Critical
Publication of TWI667904B publication Critical patent/TWI667904B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4927Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using levels matched to the quantisation levels of the channel
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Power Engineering (AREA)

Abstract

一種傳輸設備可以包括主驅動器,主驅動器被配置為基於輸入訊號來驅動輸出節點,並且可以產生具有多個位準的輸出訊號。傳輸設備可以包括可變增強驅動器,可變增強驅動器被配置為基於輸入訊號的轉變資訊來用各種驅動力驅動輸出節點。

Description

用於高速通訊的傳輸設備、包括該傳輸設備的介面電路和系統
本發明主張的優先權為在2015年4月10日在韓國智慧財產權局提出的申請案,其韓國專利申請號為10-2015-0050940,在此併入其全部參考內容。
各種實施例總體關於一種通訊系統,更具體地,關於一種用於高速通訊的傳輸設備、包括該傳輸設備的介面電路和系統。
個人使用的電子產品(諸如,個人電腦、平板PC、可攜式電腦和智慧型電話)由各種電子元件構成。電子產品中的兩個不同的電子元件可以高速通訊以在短時間量內處理大量資料。電子元件通常透過介面電路來通訊。電子元件以各種方案來通訊。作為示例,方案中的一種可以是序列通訊方案。
隨著電子元件的性能改善,對能夠增大頻寬並且降低功耗的通訊方案的需要正在增加。為了滿足這種需要,在本領域中提出各種新的序列通訊方案,並且正在研發用於支撐新的序列通訊方案的改善的介面電路。
在實施例中,可以提供一種傳輸設備。傳輸設備可以包括主驅動器。主驅動器可以被配置為基於輸入訊號來驅動輸出節點,並且可以被配置 為產生具有多個位準的輸出訊號。傳輸設備可以包括可變增強(emphasis)驅動器,可變增強驅動器被配置為基於輸入訊號的轉變資訊來用各種驅動力驅動輸出節點。
在實施例中,可以提供一種傳輸設備。傳輸設備可以包括主驅 動器,主驅動器被配置為基於輸入訊號來將具有高位準、中間位準和低位準之中的一個位準的輸出訊號輸出至輸出節點。傳輸設備可以包括可變增強驅動器,可變增強驅動器被配置為基於輸入訊號的轉變資訊來用第一驅動力和第二驅動力中的其一者驅動輸出節點。
在實施例中,可以提供一種傳輸設備。傳輸設備可以包括可變 增強驅動器,可變增強驅動器被配置為根據輸入訊號轉變的位準來改變預增強強度以控制輸出訊號的轉變時間。
1‧‧‧系統
4‧‧‧系統
5‧‧‧傳輸設備
6‧‧‧傳輸設備
110‧‧‧第一設備
111‧‧‧介面電路
120‧‧‧第二設備
121‧‧‧介面電路
131‧‧‧訊號傳輸線組
132‧‧‧訊號傳輸線組
210‧‧‧映射器
220‧‧‧序列化單元
230‧‧‧發送驅動器
251‧‧‧訊號傳輸線
252‧‧‧訊號傳輸線
253‧‧‧訊號傳輸線
310‧‧‧接收驅動器
320‧‧‧時脈資料恢復電路
330‧‧‧並行化單元
340‧‧‧解映射器
410‧‧‧主機設備
421‧‧‧大容量儲存設備
422‧‧‧記憶體
423‧‧‧顯示裝置
424‧‧‧攝像設備
425‧‧‧數據機
426‧‧‧橋接晶片
427‧‧‧無線晶片
428‧‧‧感測器
429‧‧‧音訊設備
510‧‧‧主驅動器
520‧‧‧可變增強驅動器
530‧‧‧輸出節點
540‧‧‧輸出控制單元
601‧‧‧第一主驅動器
602‧‧‧第一可變增強驅動器
603‧‧‧第二主驅動器
604‧‧‧第二可變增強驅動器
605‧‧‧第三主驅動器
606‧‧‧第三可變增強驅動器
611‧‧‧第一訊號傳輸線
621‧‧‧第一預增強驅動器
622‧‧‧第二預增強驅動器
631‧‧‧第二訊號傳輸線
641‧‧‧第三預增強驅動器
642‧‧‧第四預增強驅動器
651‧‧‧第三訊號傳輸線
670‧‧‧輸出控制單元
A、B、C、D‧‧‧波形
CLK‧‧‧時脈訊號
DQ<0:2>‧‧‧輸入訊號
DQ<0:15>‧‧‧資料
DQ_A‧‧‧第一輸出訊號
DQ_B‧‧‧第二輸出訊號
DQ_C‧‧‧第三輸出訊號
IN‧‧‧輸入訊號
MCON<0:n>‧‧‧主驅動器控制訊號
MCONA‧‧‧第一主驅動器控制訊號
MCONB‧‧‧第二主驅動器控制訊號
MCONC‧‧‧第三主驅動器控制訊號
OUT‧‧‧輸出訊號
PCON<0:m>‧‧‧可變增強驅動器控制訊號
PCONA1‧‧‧第一預增強驅動器控制訊號
PCONA2‧‧‧第二預增強驅動器控制訊號
PCONB1‧‧‧第三預增強驅動器控制訊號
PCONB2‧‧‧第四預增強驅動器控制訊號
PCONC1‧‧‧第五預增強驅動器控制訊號
PCONC2‧‧‧第六預增強驅動器控制訊號
RX‧‧‧接收器
TX‧‧‧發送器
〔圖1〕是圖示根據實施例之系統之配置之示例代表的示圖。
〔圖2〕是圖示圖1中圖示之第一設備之介面電路之配置之示例代表的示圖。
〔圖3〕是圖示圖1中圖示之第二設備之介面電路之配置之示例代表的示圖。
〔圖4〕是圖示包括參照圖1至圖3描述之被配置為使用平衡碼多位準訊號傳輸方案之電子元件之系統之示例代表的示圖。
〔圖5〕是圖示根據實施例之傳輸設備之配置之示例代表的示圖。
〔圖6〕是圖示根據實施例之傳輸設備之配置之示例代表的示圖。
〔圖7〕是用於幫助解釋圖6中圖示之傳輸設備之操作之時序圖的示例代表。
在下文中,以下將參照附圖透過實施例的各種示例來描述用於高速通訊的介面電路和包括該介面電路的系統。
參照圖1,根據實施例的系統1可以包括第一設備110和第二設備120。第一設備110可以代表被配置為傳輸資料的元件,而第二設備120可以代表被配置為用於接收從第一設備110傳輸來的資料的元件。例如,系統1可以包括主設備和從設備。當資料從主設備傳輸至從設備時,主設備可以是第一設備110,而從設備可以是第二設備120。相反地,當資料從從設備傳輸至主設備時,主設備可以是第二設備120,而從設備可以是第一設備110。
主設備可以是主機設備(諸如,處理器),且處理器可以包括,例如但不限於中央處理單元(CPU)、圖形處理單元(GPU)、多媒體處理器(MMP)或數位訊號處理器(DSP)。主設備可以透過結合具有各種功能的處理器晶片(諸如,應用處理器)來以系統單晶片(SoC)的形式實現。從設備可以是記憶體,且記憶體可以包括揮發性記憶體和/或非揮發性記憶體。揮發性記憶體可以包括,例如但不限於SRAM(靜態隨機存取記憶體)、DRAM(動態隨機存取記憶體)和SDRAM(同步動態隨機存取記憶體),而非揮發性記憶體可以包括,例如但不限於ROM(唯讀記憶體)、PROM(可程式化ROM)、EEPROM(電可抹除可程式化唯讀記憶體)、EPROM(電可程式化唯讀記憶體)、快閃記憶體、PRAM(相變隨機存取記憶體)、MRAM(磁性隨機存取記憶體)、RRAM(電阻式隨機存取記憶體)和FRAM(鐵電式隨機存取記憶體)。
第一設備110和第二設備120可以透過至少一個訊號傳輸線組 來電耦接,而形成鏈路。第一設備110和第二設備120可以透過至少一個訊號傳輸線組而以平衡碼多位準訊號傳輸方案來通訊。該至少一個訊號傳輸線組可以包括多個訊號傳輸線。例如,在其中第一設備110和第二設備120使用n位準(相位或狀態)訊號傳輸方案的示例中,形成一個訊號傳輸線組的訊號傳輸線的數量可以等於或大於n。第一設備110和第二設備120可以透過多個訊號傳輸線組來電耦接。在圖1中,第一設備110和第二設備120可以透過第一訊號傳輸線組131和第二訊號傳輸線組132來電耦接,且第一訊號傳輸線組131和第二訊號傳輸線組132中的每個可以包括至少n個訊號傳輸線。
第一設備110和第二設備120可以分別包括介面電路111和121。 介面電路111和121可以是用於第一設備110與第二設備120之間的通訊的實體層。第一設備110的介面電路111可以將多個資料轉換為n位準符號,並且可以透過訊號傳輸線組131和132將n位準符號傳輸至第二設備120。n位準符號可以透過平衡碼來配置。第二設備120的介面電路121可以接收透過訊號傳輸線組131和132傳輸來的n位準符號,並且可以將n位準符號恢復為多個資料。 例如,在其中多個資料是m位元的示例中,第一設備110的介面電路111可以將m位元資料轉換為多個n位準符號,並且可以透過訊號傳輸線來序列順序地傳輸多個n位準符號。第二設備120的介面電路121可以順序地接收多個n位準符號,並且基於多個n位準符號來恢復m位元資料。在其中第一設備110和第二設備120包括多個訊號傳輸線組的示例中,可以同時傳輸與訊號傳輸線組*n位準符號的數量相對應的資訊。
在實施例中,n位準符號中的一個可以不透過平衡碼來配置,而 多個n位準符號可以透過平衡碼來配置。也就是說,多個n位準符號可以全部變為平衡碼。因此,即使每個符號未透過平衡碼來配置,在其中多個n位準符號透過訊號傳輸線組131和132來傳輸的示例中,也可以實施平衡碼多位準訊號傳輸。
圖2是圖示圖1中圖示的第一設備110的介面電路111的配置的 示例代表的示圖。參照圖2,第一設備110的介面電路111可以包括映射器210、序列化單元220和發送驅動器230。在圖2中,作為示例圖示了介面電路111被安排用於三位準序列通訊的方案。此外,作為示例圖示了介面電路111透過一個訊號傳輸線組與第二設備120的介面電路121電耦接,且該一個訊號傳輸線組可以包括三個訊號傳輸線251、252和253以傳輸三位準符號。映射器210可以將資料轉換為符號。例如,映射器210可以將16位元資料DQ<0:15>轉換為七個符號。每個符號可以具有三位準資訊。數據DQ<0:15>可以是適用於在第一設備110和第二設備120中使用的模式的資訊。映射器210可以根據儲存在其中的表格來將資料DQ<0:15>轉換為與資料DQ<0:15>的模式相對應的符號。例如,映射器210可以編碼七個符號,每個符號具有三位準資訊。三個位準可以被定義為高位準、中間位準和低位準。例如,高位準可以具有與3/4V相對應的電壓位準,中間位準可以具有與2/4V相對應的電壓位準,以及低位準可以具有與1/4V相對應的電壓位準。由於使用多位準訊號傳輸方案的系統(諸如,圖1中的系統1)未使用時脈訊號,因此第一設備110和第二設備120可以基於透過訊號傳輸線組131和132傳輸來的訊號來內部地產生時脈。
序列化單元220可以接收七個符號(每個符號具有三位準資訊), 並且順序地輸出七個符號(每個符號具有三位準資訊)。發送驅動器230可以將 從序列化單元220輸出的七個符號(每個符號具有三位準資訊)順序地輸出至訊號傳輸線251、252和253。發送驅動器230可以包括三個發送器TX,且三個發送器TX可以分別將從序列化單元220輸出的三位準符號中的一個輸出至訊號傳輸線251、252和253。序列化單元220和發送驅動器230可以透過訊號傳輸線251、252和253來序列傳輸七個符號。
圖3是圖示圖1中圖示的第二設備120的介面電路121的配置 的示例代表的示圖。參照圖3,第二設備120的介面電路121可以包括接收驅動器310、時脈資料恢復(CDR,clock data recovery)電路320、並行化單元330和解映射器340。接收驅動器310可以與訊號傳輸線251、252和253電耦接,並且可以接收從第一設備110傳輸來的訊號。接收驅動器310可以包括三個接收器RX。三個接收器RX可以分別與被配置用於傳輸三位準符號的三個訊號傳輸線251、252和253電耦接。時脈資料恢復電路320可以接收由接收驅動器310接收到的三位準符號,並且基於三位準符號來產生時脈訊號CLK。並行化單元330可以將透過接收驅動器310接收到的多個三位準符號對齊,並且與時脈訊號CLK同步地輸出對齊的符號。接收驅動器310和並行化單元330可以接收七個符號,每個符號具有三位準資訊。解映射器340解碼七個符號。解映射器340可以以與映射器210的編碼方案相對應的方案來解碼七個符號。解映射器340可以根據儲存在其中的表格來將七個符號轉換為16位元資料DQ<0:15>。由介面電路121的解映射器340輸出的16位元資料DQ<0:15>可以是與輸入至介面電路111的映射器210的資料基本上相同的資料。
圖4是圖示包括以上參照圖1至圖3描述的被配置為使用平衡 碼多位準訊號傳輸方案的電子元件的系統4的示例代表的示圖。參照圖4,系統 4可以包括主機設備410、大容量儲存設備421、記憶體422和顯示裝置423。 系統4可以包括攝像設備424、數據機425和橋接晶片426。系統4可以包括無線晶片427、感測器428和音訊設備429。主機設備410可以透過形成各個獨立鏈路來與其餘元件通訊。用於圖4中圖示的電子設備的元件只不過僅僅是說明,並且要注意的是系統4可以包括能夠執行與主機設備410的資料通訊的任何組件。
主機設備410可以包括至少一個積體電路設備(諸如,應用處 理器和應用特定積體電路(ASIC,application specific integrated circuit))。大容量儲存設備421可以包括至少一個儲存設備(諸如,透過USB耦接的固態驅動器(SSD,solid state drive)和快閃驅動器)。記憶體422可以包括任何種類的記憶體件。例如,記憶體422可以包括揮發性記憶體件(諸如,DARM(動態隨機存取記憶體)),或者可以包括非揮發性記憶體件(諸如,ROM(唯讀記憶體)、PROM(可程式化唯讀記憶體)、EEPROM(電可抹除可程式化唯讀記憶體)、EPROM(電可程式化唯讀記憶體)、快閃記憶體、PRAM(相變隨機存取記憶體)、MRAM(磁性隨機存取記憶體)、RRAM(電阻式隨機存取記憶體)和FRAM(鐵電式隨機存取記憶體))。
主機設備410可以透過形成相應的鏈路來與大容量儲存設備421 和記憶體422通訊。主機設備410、大容量儲存設備421和記憶體422可以包括圖1至圖3中圖示的介面電路,並且可以用序列通訊方案來彼此交換訊號。類似地,主機設備410可以透過形成獨立鏈路來與顯示裝置423、攝像設備424、數據機425、橋接晶片426、無線晶片427、感測器428和音訊設備429序列通訊。
圖5是圖示根據實施例的傳輸設備5的配置的示例代表的示圖。 圖5中的傳輸設備5可以應用為圖2中圖示的第一設備110的介面電路111的發送驅動器230。參照圖5,傳輸設備5可以包括主驅動器510和可變增強驅動器520。主驅動器510可以基於輸入訊號IN來將具有多個位準的輸出訊號OUT輸出至輸出節點530。多個位準可以是至少3個位準。多個位準可以包括分別具有與單位電壓相對應的電位差的多個位準。
在實施例中,多個位準可以是3個位準,且可以包括高位準、 中間位準和低位準。高位準可以具有比中間位準高的電位,以及中間位準可以具有比低位準高的電位。各個位準可以具有與單位電壓相對應的電位差。高位準、中間位準和低位準可以是主驅動器510的電源電壓與接地電壓之間的位準。 例如,在其中電源電壓的位準是V的示例中,高位準可以是與3/4*V相對應的電壓位準,中間位準可以是與2/4*V相對應的電壓位準,以及低位準可以是與1/4*V相對應的電壓位準。在其中輸入訊號IN是高位準的示例中,主驅動器510可以透過將輸出節點530驅動至與高位準相對應的電壓位準來產生具有高位準的輸出訊號OUT。在其中輸入訊號IN是低位準的示例中,主驅動器510可以透過將輸出節點530驅動至與低位準相對應的電壓位準來產生具有低位準的輸出訊號OUT。在其中輸入訊號IN是中間位準的示例中,主驅動器510可以透過將輸出節點530驅動至與中間位準相對應的電壓位準來產生具有中間位準的輸出訊號OUT。
可變增強驅動器520可以基於輸入訊號IN的轉變資訊來用各種 驅動力驅動輸出節點530。可變增強驅動器520可以根據在輸入訊號IN轉變時發生轉變的電壓位準的變化來改變用於驅動輸出節點530的強度。當輸入訊號 IN的電壓位準大幅改變時,可變增強驅動器520可以強烈地驅動輸出節點530。 換句話說,當輸入訊號IN轉變的電壓位準差大時,可變增強驅動器520可以增大用於驅動輸出節點530的強度。當輸入訊號IN從任意一個位準轉變為相鄰位準時,可變增強驅動器520可以用預定強度來驅動輸出節點530。可變增強驅動器520可以驅動輸出節點530,直到輸出節點530的電壓位準從任意一個位準轉變為另一位準。
相鄰位準可以意味著比所述任意一個位準高或低單位電壓的位 準。當輸入訊號IN從任意一個位準轉變為超過相鄰位準的位準時,可變增強驅動器520可以用比預定強度大的強度來驅動輸出節點530。超過相鄰位準的位準可以意味著比所述任意一個位準高或低超過單位電壓的電位的位準。
例如,假設多個位準包括4個位準,當前輸入的輸入訊號IN是 第一位準,而接下來要被輸入的輸入訊號可以轉變為第二位準至第四位準中的其一者,第二位準至第四位準具有比第一位準順序地高單位電壓的電位。第二位準可以對應於比第一位準高單位電壓的電位,第三位準可以對應於比第二位準高單位電壓的電位,以及第四位準可以對應於比第三位準高單位電壓的電位。 在其中輸入訊號IN從第一位準轉變為第二位準的示例中,可變增強驅動器520可以用最小驅動力來驅動輸出節點530。在其中輸入訊號IN從第一位準轉變為第四位準的示例中,可變增強驅動器520可以用最大驅動力來驅動輸出節點530。 在其中輸入訊號IN從第一位準轉變為第三位準的示例中,可變增強驅動器520可以用比最小驅動力大且比最大驅動力小的驅動力來驅動輸出節點530。因此,可變增強驅動器520根據輸入訊號IN的位準變化來有效地致能輸出訊號OUT的預增強。
傳輸設備5還可以包括輸出控制單元540。輸出控制單元540可 以接收輸入訊號IN,並且可以基於輸入訊號IN來產生主驅動器控制訊號MCON<0:n>和可變增強驅動器控制訊號PCON<0:m>。輸出控制單元540可以透過產生主驅動器控制訊號MCON<0:n>和可變增強驅動器控制訊號PCON<0:m>來控制主驅動器510的驅動力和可變增強驅動器520的驅動力。
圖6是圖示根據實施例的傳輸設備6的配置的示例代表的示圖。 參照圖6,傳輸設備6可以包括多個主驅動器和多個可變增強驅動器。雖然圖6圖示其中提供3個主驅動器和3個可變增強驅動器的示例,但是要注意的是實施例不侷限於這種示例。主驅動器和可變增強驅動器的數量可以根據要被傳輸設備6傳輸的資料和/或符號的位準、相位或狀態的數量來改變。第一主驅動器601和第一可變增強驅動器602可以與第一訊號傳輸線611電耦接。第一訊號傳輸線611可以與焊盤和輸出節點電耦接,並且可以傳輸第一輸出訊號DQ_A。第一主驅動器601和第一可變增強驅動器602可以驅動第一訊號傳輸線611並且透過第一訊號傳輸線611來傳輸第一輸出訊號DQ_A。第二主驅動器603和第二可變增強驅動器604可以與第二訊號傳輸線631電耦接。第二訊號傳輸線631可以與焊盤和輸出節點電耦接,並且可以傳輸第二輸出訊號DQ_B。第二主驅動器603和第二可變增強驅動器604可以驅動第二訊號傳輸線631並且透過第二訊號傳輸線631來傳輸第二輸出訊號DQ_B。第三主驅動器605和第三可變增強驅動器606可以與第三訊號傳輸線651電耦接。第三訊號傳輸線651可以與焊盤和輸出節點電耦接,並且可以傳輸第三輸出訊號DQ_C。第三主驅動器605和第三可變增強驅動器606可以驅動第三訊號傳輸線651並且透過第三訊號傳輸線651來傳輸第三輸出訊號DQ_C。
第一主驅動器至第三主驅動器601、603和605可以分別基於輸 入訊號DQ<0:2>來產生具有多個位準的第一輸出訊號至第三輸出訊號DQ_A、DQ_B和DQ_C。例如,如果第一輸入訊號DQ<0>是高位準,第二輸入訊號DQ<1>是中間位準,以及第三輸入訊號DQ<2>是低位準,則第一主驅動器601可以將第一訊號傳輸線611驅動至高位準,第二主驅動器603可以將第二訊號傳輸線631驅動至中間位準,以及第三主驅動器605可以將第三訊號傳輸線651驅動至低位準。第一主驅動器至第三主驅動器601、603和605可以透過接收電源電壓來操作。例如,在其中電源電壓的位準是V的示例中,高位準可以是與3/4*V相對應的電壓位準,中間位準可以是與2/4*V相對應的電壓位準,以及低位準可以是與1/4*V相對應的電壓位準。
第一可變增強驅動器至第三可變增強驅動器602、604和606致 能輸出訊號DQ_A、DQ_B和DQ_C的預增強。為此,第一可變增強驅動器至第三可變增強驅動器602、604和606可以基於第一輸入訊號至第三輸入訊號DQ<0:2>的轉變資訊來用各種驅動力分別驅動第一訊號傳輸線至第三訊號傳輸線611、631和651。第一可變增強驅動器至第三可變增強驅動器602、604和606可以根據第一輸入訊號至第三輸入訊號DQ<0:2>的位準變化來控制驅動力。 傳輸設備6可以是能夠傳輸具有高位準、中間位準和低位準的多位準訊號的介面電路,以及第一輸入訊號至第三輸入訊號DQ<0:2>中的每個可以具有高位準、中間位準和低位準中的一個位準。第一可變增強驅動器602可以在第一輸入訊號DQ<0>從任意一個位準轉變為另一位準時額外地驅動第一訊號傳輸線611。 第一可變增強驅動器602可以在第一輸入訊號DQ<0>從中間位準轉變為高位準時用第一驅動力來驅動第一訊號傳輸線611,以及可以在第一輸入訊號DQ<0> 從低位準轉變為高位準時用第二驅動力來驅動第一訊號傳輸線611。第二驅動力可以大於第一驅動力。例如,第二驅動力可以是第一驅動力的2倍。類似地,第一可變增強驅動器602可以在第一輸入訊號DQ<0>從中間位準轉變為低位準時用第一驅動力來驅動第一訊號傳輸線611,以及可以在第一輸入訊號DQ<0>從高位準轉變為低位準時用第二驅動力來驅動第一訊號傳輸線611。即,第一可變增強驅動器602可以基於第一輸入訊號DQ<0>轉變的電壓位準差來控制用於驅動第一訊號傳輸線611的驅動力。第一可變增強驅動器602可以在第一輸入訊號DQ<0>保持中間位準或者從高位準或低位準轉變為中間位準時將第一訊號傳輸線611驅動至與中間位準相對應的電壓位準。
與第一可變增強驅動器602類似,第二可變增強驅動器604和 第三可變增強驅動器606可以分別基於第二輸入訊號DQ<1>和第三輸入訊號DQ<2>轉變的電壓位準差來分別控制用於驅動第二訊號傳輸線631和第三訊號傳輸線651的驅動力。第二可變增強驅動器604和第三可變增強驅動器606可以在第二輸入訊號DQ<1>和第三輸入訊號DQ<2>保持中間位準或者從高位準或低位準轉變為中間位準時將第二訊號傳輸線631和第三訊號傳輸線651驅動至與中間位準相對應的電壓位準。
參照圖6,第一可變增強驅動器602可以包括第一預增強(pre-emphasis)驅動器621和第二預增強驅動器622。第一預增強驅動器621和第二預增強驅動器622可以基於第一輸入訊號DQ<0>的轉變資訊來將第一訊號傳輸線611驅動至電源電壓或接地電壓。第一預增強驅動器621和第二預增強驅動器622可以透過接收電源電壓來操作。第一預增強驅動器621和第二預增強驅動器622可以分別具有與第一驅動力相對應的驅動力。第一預增強驅動 器621和第二預增強驅動器622的驅動強度和驅動大小可以小於第一主驅動器601的驅動強度和驅動大小。如果第一輸入訊號DQ<0>從中間位準轉變為高位準,則第一預增強驅動器621和第二預增強驅動器622中的任意一個可以導通並且將第一訊號傳輸線611驅動至電源電壓的位準。如果第一輸入訊號DQ<0>從低位準轉變為高位準,則第一預增強驅動器621和第二預增強驅動器622二者都可以導通並且將第一訊號傳輸線611驅動至電源電壓的位準。如果第一輸入訊號DQ<0>從中間位準轉變為低位準,則第一預增強驅動器621和第二預增強驅動器622中的任意一個可以導通並且將第一訊號傳輸線611驅動至接地電壓的位準。如果第一輸入訊號DQ<0>從高位準轉變為低位準,則第一預增強驅動器621和第二預增強驅動器622二者都可以導通並且將第一訊號傳輸線611驅動至接地電壓的位準。當第一輸入訊號DQ<0>保持中間位準或者從高位準或低位準轉變為中間位準時,第一預增強驅動器621和第二預增強驅動器622二者都可以導通。在該示例中,第一預增強驅動器621和第二預增強驅動器622中的任意一個預增強驅動器可以將第一訊號傳輸線611驅動至電源電壓的位準,而另一個預增強驅動器可以將第一訊號傳輸線611驅動至接地電壓的位準。
第二可變增強驅動器604可以包括第三預增強驅動器641和第 四預增強驅動器642,而第三可變增強驅動器606可以包括第五預增強驅動器661和第六預增強驅動器662。第三預增強驅動器至第六預增強驅動器641、642、661和662可以分別基於第二輸入訊號DQ<1>和第三輸入訊號DQ<2>的轉變資訊來將第二訊號傳輸線631和第三訊號傳輸線651驅動至電源電壓或接地電壓。 第三預增強驅動器至第六預增強驅動器641、642、661和662可以與第一預增強驅動器621和第二預增強驅動器622類似地操作。
傳輸設備6還可以包括輸出控制單元670。輸出控制單元670可 以基於第一輸入訊號至第三輸入訊號DQ<0:2>來控制第一主驅動器至第三主驅動器601、603和605的驅動力以及第一可變增強驅動器至第三可變增強驅動器602、604和606的驅動力。輸出控制單元670可以基於第一輸入訊號至第三輸入訊號DQ<0:2>來產生第一主驅動器控制訊號至第三主驅動器控制訊號MCONA、MCONB和MCONC。第一主驅動器至第三主驅動器601、603和605可以響應於第一主驅動器控制訊號至第三主驅動器控制訊號MCONA、MCONB和MCONC來分別將第一訊號傳輸線至第三訊號傳輸線611、631和651驅動至與第一輸入訊號至第三輸入訊號DQ<0:2>相對應的位準。輸出控制單元670可以基於第一輸入訊號至第三輸入訊號DQ<0:2>的轉變資訊來產生第一預增強驅動器控制訊號至第六預增強驅動器控制訊號PCONA1、PCONA2、PCONB1、PCONB2、PCONC1和PCONC2。第一預增強驅動器控制訊號至第六預增強驅動器控制訊號PCONA1、PCONA2、PCONB1、PCONB2、PCONC1和PCONC2可以分別具有關於是否導通第一預增強驅動器至第六預增強驅動器621、622、641、642、661和662以及是執行上拉驅動還是下拉驅動的資訊。輸出控制單元670可以基於第一輸入訊號至第三輸入訊號DQ<0:2>轉變的電壓位準來判斷第一預增強驅動器至第六預增強驅動器621、622、641、642、661和662是上拉驅動還是下拉驅動第一訊號傳輸線至第三訊號傳輸線611、631和651。輸出控制單元670可以根據輸入訊號DQ<0:2>的位準變化來產生轉變資訊。輸出控制單元670可以透過將先前輸入的輸入訊號DQ<0:2>的位準與當前輸入的輸入訊號DQ<0:2>的位準相比較來產生轉變資訊,並且基於轉變資訊來產生第一預增強驅動器控制訊號至第六預增強驅動器控制訊號PCONA1、PCONA2、PCONB1、 PCONB2、PCONC1和PCONC2。
在其中可變增強驅動器包括至少3個預增強驅動器的示例中, 具有至少4個位準的多位準訊號的傳輸被致能。例如,當假設輸出訊號可以具有低位準、中低位準、中高位準和高位準時,可變增強驅動器可以包括3個預增強驅動器。如果輸入訊號從中高位準轉變為高位準,則1個預增強驅動器可以導通並且將訊號傳輸線驅動至電源電壓,以及如果輸入訊號從中低位準轉變為高位準,則2個預增強驅動器可以導通並且將訊號傳輸線驅動至電源電壓。 而且,如果輸入訊號從低位準轉變為高位準,則所有3個預增強驅動器可以導通並且將訊號傳輸線驅動至電源電壓。因此,預增強強度可以根據輸入訊號轉變的位準而不同地改變,並且透過訊號傳輸線輸出的輸出訊號的轉變時間可以被不同地控制。
圖7是用來幫助解釋圖6中圖示的傳輸設備6的操作的時序圖 的示例代表。參照圖7,圖示了在其中第一輸入訊號DQ<0>從中間位準轉變為高位準的示例中第一輸出訊號DQ_A的波形A,以及在其中第一輸入訊號DQ<0>從低位準轉變為高位準的示例中第一輸出訊號DQ_A的波形B。在波形A的示例中,第一預增強驅動器621和第二預增強驅動器622中的任意一個可以導通,且導通的一個預增強驅動器可以將第一訊號傳輸線611驅動至電源電壓的位準。由於第一訊號傳輸線611被第一主驅動器601驅動至高位準並且被導通的一個預增強驅動器額外地驅動,因此第一訊號傳輸線611可以容易地達到高位準。在波形B的示例中,由於第一輸入訊號DQ<0>的位準變化大於波形A的情形,因此第一預增強驅動器621和第二預增強驅動器622二者都可以導通並且將第一訊號傳輸線611驅動至電源電壓的位準。可變增強驅動器602在 使用波形A的示例中可以用第一驅動力驅動第一訊號傳輸線611,以及在使用波形B的示例中可以用大於第一驅動力的第二驅動力來驅動第一訊號傳輸線611。因此,即使當第一輸入訊號DQ<0>轉變了大電壓位準差時,第一訊號傳輸線611也可以容易地達到高位準。在實施例中,透過控制可變增強驅動器602的驅動力,可以使在波形A的示例中第一訊號傳輸線611轉變為高位準的時間與在波形B的情況下第一訊號傳輸線611轉變為高位準的時間相同或者基本上相同。
參照圖7,圖示了在其中第一輸入訊號DQ<0>從中間位準轉變 為低位準的示例中的第一輸出訊號DQ_A的波形C,以及在其中第一輸入訊號DQ<0>從高位準轉變為低位準的示例中的第一輸出訊號DQ_A的波形D。在波形C的示例中,第一預增強驅動器621和第二預增強驅動器622中的任意一個可以導通,且導通的一個預增強驅動器可以將第一訊號傳輸線611驅動至接地電壓的位準。由於第一訊號傳輸線611被第一主驅動器601驅動至低位準並且被導通的一個預增強驅動器額外地驅動,因此第一訊號傳輸線611可以容易地達到低位準。在波形D的示例中,由於第一輸入訊號DQ<0>的位準變化大於波形C的示例,因此第一預增強驅動器621和第二預增強驅動器622二者都可以導通並且可以將第一訊號傳輸線611驅動至接地電壓的位準。可變增強驅動器602在使用波形C的示例中可以用第一驅動力來驅動第一訊號傳輸線611,以及在使用波形D的示例中可以用大於第一驅動力的第二驅動力來驅動第一訊號傳輸線611。因此,即使當第一輸入訊號DQ<0>轉變了大電壓位準差時,第一訊號傳輸線611也可以容易地達到低位準。
在實施例中,由於根據輸入訊號的轉變資訊以各種方式來控制 要透過訊號傳輸線傳輸的輸出訊號的預增強強度,因此訊號可以被精確地傳輸,並且可以充分確保要透過訊號傳輸線傳輸的訊號的資料眼(data eye)或資料視窗(data window)。
雖然以上描述了各種實施例,但是本發明所屬技術領域中具有通常知識者將理解的是所描述的實施例僅是示例。因此,本文中描述的用於高速通訊的介面電路和包括其的系統不應當基於所述實施例而受到限制。
5‧‧‧傳輸設備
510‧‧‧主驅動器
520‧‧‧可變增強驅動器
530‧‧‧輸出節點
540‧‧‧輸出控制單元
IN‧‧‧輸入訊號
OUT‧‧‧輸出訊號
MCON<0:n>‧‧‧主驅動器控制訊號
PCON<0:m>‧‧‧可變增強驅動器控制訊號

Claims (26)

  1. 一種傳輸設備,包括:主驅動器,被配置為基於輸入訊號來驅動輸出節點,並且產生具有多個位準的輸出訊號;以及可變增強驅動器,被配置為基於輸入訊號的轉變資訊來用各種驅動力驅動輸出節點。
  2. 如請求項1所述的傳輸設備,其中,可變增強驅動器根據輸入訊號的電壓位準變化來改變用於驅動輸出節點的強度。
  3. 如請求項1所述的傳輸設備,其中,隨著輸入訊號的電壓位準的變化增大,可變增強驅動器增大用於驅動輸出節點的強度。
  4. 如請求項1所述的傳輸設備,其中,所述多個位準包括高位準、中間位準和低位準,高位準具有比中間位準高的電位,以及中間位準具有比低位準高的電位。
  5. 如請求項1所述的傳輸設備,其中,輸入訊號從一個位準轉變為多個不同的位準,以及當輸入訊號從任意一個位準轉變為相鄰位準時,可變增強驅動器用預定強度驅動輸出節點,以及當輸入訊號從任意一個位準轉變為超過相鄰位準的位準時,可變增強驅動器用比預定強度大的強度來驅動輸出節點,比預定強度大的強度與超過相鄰位準的位準成比例。
  6. 如請求項1所述的傳輸設備,還包括:輸出控制單元,被配置為基於輸入訊號來控制主驅動器的驅動力和可變增強驅動器的驅動力。
  7. 如請求項1所述的傳輸設備,其中,可變增強驅動器驅動輸出節點,直到輸出節點的電壓位準從任意一個位準轉變為另一位準為止。
  8. 如請求項1所述的傳輸設備,其中,可變增強驅動器基於輸入訊號的轉變資訊來將輸出節點驅動至電源電壓或接地電壓。
  9. 如請求項1所述的傳輸設備,其中,由可變增強驅動器施加至輸出節點的驅動強度和驅動大小小於由主驅動器施加至輸出節點的驅動強度和驅動大小。
  10. 如請求項1所述的傳輸設備,其中,可變增強驅動器包括多個預增強驅動器;以及可變增強驅動器透過使用更大數量的預增強驅動器驅動輸出節點來增大用於驅動的強度。
  11. 一種傳輸設備,包括:主驅動器,被配置為基於輸入訊號來將具有高位準、中間位準和低位準之中的一個位準的輸出訊號輸出至輸出節點;以及可變增強驅動器,被配置為基於輸入訊號的轉變資訊來用第一驅動力和第二驅動力中的其一者驅動輸出節點。
  12. 如請求項11所述的傳輸設備,其中,高位準具有比中間位準高單位位準的電位,以及中間位準具有比低位準高單位位準的電位。
  13. 如請求項12所述的傳輸設備,其中,第二驅動力大於第一驅動力,以及可變增強驅動器在輸入訊號從任意一個位準轉變一個單位位準時用第一驅動力來驅動輸出節點,以及在輸入訊號轉變兩個單位位準時用第二驅動力來驅動輸出節點。
  14. 如請求項11所述的傳輸設備,其中,當輸入訊號未從中間位準轉變時,可變增強驅動器將輸出節點驅動至與中間位準相對應的電壓位準。
  15. 如請求項11所述的傳輸設備,其中,當輸入訊號從低位準或高位準轉變為中間位準時,可變增強驅動器將輸出節點驅動至與中間位準相對應的電壓位準。
  16. 如請求項11所述的傳輸設備,其中,可變增強驅動器包括:第一預增強驅動器,被配置為根據輸入訊號的轉變資訊來將輸出節點驅動至電源電壓和接地電壓中的其一者;以及第二預增強驅動器,被配置為根據輸入訊號的轉變資訊來將輸出節點驅動至電源電壓和接地電壓中的其一者。
  17. 如請求項16所述的傳輸設備,其中,當輸入訊號從中間位準轉變為高位準時,第一預增強驅動器和第二預增強驅動器中的其一者將輸出節點驅動至電源電壓的位準,以及當輸入訊號從低位準轉變為高位準時,第一預增強驅動器和第二預增強驅動器二者將輸出節點驅動至電源電壓的位準。
  18. 如請求項16所述的傳輸設備,其中,當輸入訊號從中間位準轉變為低位準時,第一預增強驅動器和第二預增強驅動器中的其一者將輸出節點驅動至接地電壓的位準,以及當輸入訊號從高位準轉變為低位準時,第一預增強驅動器和第二預增強驅動器二者將輸出節點驅動至接地電壓的位準。
  19. 如請求項16所述的傳輸設備,其中,當輸入訊號轉變為中間位準時,第一預增強驅動器和第二預增強驅動器中的一個預增強驅動器將輸出節點驅動至電源電壓的位準,而另一個預增強驅動器將輸出節點驅動至接地電壓的位準。
  20. 如請求項11所述的傳輸設備,其中,可變增強驅動器驅動輸出節點,直到輸出節點的電壓位準從任意一個位準轉變為另一位準為止。
  21. 如請求項11所述的傳輸設備,還包括:輸出控制單元,被配置為基於輸入訊號來控制主驅動器的驅動力和可變增強驅動器的驅動力。
  22. 如請求項21所述的傳輸設備,其中,輸出控制單元透過將先前輸入的輸入訊號與當前輸入的輸入訊號相比較來產生轉變資訊。
  23. 如請求項11所述的傳輸設備,其中,高位準具有電壓位準的3/4,中間位準具有電壓位準的2/4,以及低位準具有電壓位準的1/4。
  24. 一種傳輸設備,包括:可變增強驅動器,被配置為根據輸入訊號轉變的位準來改變預增強強度以控制輸出訊號的轉變時間。
  25. 如請求項23所述的傳輸設備,其中,可變增強驅動器包括多個預增強驅動器,以及可變增強驅動器透過使用更大數量的預增強驅動器來增大用於驅動的強度。
  26. 如請求項24所述的傳輸設備,其中,隨著輸入訊號的電壓位準的變化增大,可變增強驅動器增大用於驅動輸出節點的強度。
TW104130991A 2015-04-10 2015-09-18 用於高速通訊的傳輸設備 TWI667904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150050940A KR20160121224A (ko) 2015-04-10 2015-04-10 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템
??10-2015-0050940 2015-04-10

Publications (2)

Publication Number Publication Date
TW201637420A true TW201637420A (zh) 2016-10-16
TWI667904B TWI667904B (zh) 2019-08-01

Family

ID=57112404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130991A TWI667904B (zh) 2015-04-10 2015-09-18 用於高速通訊的傳輸設備

Country Status (4)

Country Link
US (2) US20160301550A1 (zh)
KR (1) KR20160121224A (zh)
CN (1) CN106059561B (zh)
TW (1) TWI667904B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748976B (zh) * 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
TWI722090B (zh) 2016-02-22 2021-03-21 日商新力股份有限公司 傳送裝置、傳送方法及通訊系統
KR102034368B1 (ko) * 2018-01-03 2019-10-18 한양대학교 산학협력단 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476638B1 (en) * 2001-06-07 2002-11-05 Xilinx, Inc. Input driver circuit with adjustable trip point for multiple input voltage standards
US7205786B2 (en) * 2003-04-25 2007-04-17 Stmicroelectronics Pvt. Ltd. Programmable output buffer
CN100556013C (zh) * 2004-07-05 2009-10-28 友达光电股份有限公司 低电压差动对信号传送器及接收器
US7092312B2 (en) * 2004-08-03 2006-08-15 Micron Technology, Inc. Pre-emphasis for strobe signals in memory device
US20070090857A1 (en) * 2005-04-05 2007-04-26 Uniram Technology Inc. High performance low power multiple-level-switching output drivers
KR100724576B1 (ko) * 2006-07-24 2007-06-04 삼성전자주식회사 데이터 송수신 시스템
JP5114293B2 (ja) * 2008-05-30 2013-01-09 株式会社日立製作所 波形等化回路
US7863936B1 (en) * 2009-12-01 2011-01-04 Himax Imaging, Inc. Driving circuit with impedence calibration and pre-emphasis functionalities
US8208578B2 (en) * 2010-06-21 2012-06-26 North Carolina State University Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect
JP5581913B2 (ja) * 2010-09-06 2014-09-03 ソニー株式会社 ドライバアンプ回路および通信システム
CN102545873B (zh) * 2010-12-24 2013-10-02 北京旋极信息技术股份有限公司 电平转换系统
US8446172B2 (en) * 2011-05-06 2013-05-21 Altera Corporation Apparatus and methods of reducing pre-emphasis voltage jitter
KR20130033698A (ko) * 2011-09-27 2013-04-04 에스케이하이닉스 주식회사 반도체 장치
US8410818B1 (en) * 2012-02-14 2013-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. High speed communication interface with an adaptive swing driver to reduce power consumption
US8896353B2 (en) 2012-08-01 2014-11-25 Qualcomm Incorporated Method and apparatus for constant output impedance, variable pre-emphasis drive
US20140266319A1 (en) 2013-03-12 2014-09-18 Texas Instruments Deutschland Gmbh Capacitive high pass pre-emphasis circuit
KR102048254B1 (ko) * 2013-04-11 2020-01-08 에스케이하이닉스 주식회사 데이터 출력 회로 및 그의 구동 방법

Also Published As

Publication number Publication date
CN106059561B (zh) 2020-12-18
US10122553B2 (en) 2018-11-06
CN106059561A (zh) 2016-10-26
US20160301550A1 (en) 2016-10-13
KR20160121224A (ko) 2016-10-19
US20170093602A1 (en) 2017-03-30
TWI667904B (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
US20210280225A1 (en) Multiple concurrent modulation schemes in a memory system
US11403241B2 (en) Communicating data with stacked memory dies
US11216395B2 (en) Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
US10832748B2 (en) Memory system that supports dual-mode modulation
US10275384B2 (en) Transmitting device for high speed communication, and interface circuit and system including the same
WO2019070413A1 (en) MULTIPLEXING SEPARATE SIGNALS ON A SINGLE PIN OF A MEMORY DEVICE
CN106354679B (zh) 用于高速通信的接口电路和包括其的系统
TWI667904B (zh) 用於高速通訊的傳輸設備
KR20170130013A (ko) 바이너리 벡터 기반의 테스트 장치
US9798694B2 (en) Interface circuit for high speed communication, and semiconductor apparatus and system including the same
US10409759B2 (en) Interface circuit for high speed communication, and system including the same
US9762420B2 (en) Transmitting device for high speed communication, and interface circuit and system including the same
US9864540B2 (en) Interface circuit for communication, and system including the same
US20170019202A1 (en) Interface circuit for communication, and system including the same