CN106059561B - 用于高速通信的传输设备、包括其的接口电路和系统 - Google Patents
用于高速通信的传输设备、包括其的接口电路和系统 Download PDFInfo
- Publication number
- CN106059561B CN106059561B CN201510711596.0A CN201510711596A CN106059561B CN 106059561 B CN106059561 B CN 106059561B CN 201510711596 A CN201510711596 A CN 201510711596A CN 106059561 B CN106059561 B CN 106059561B
- Authority
- CN
- China
- Prior art keywords
- level
- input signal
- driver
- output node
- emphasis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4927—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using levels matched to the quantisation levels of the channel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
- Power Engineering (AREA)
Abstract
一种传输设备可以包括主驱动器,主驱动器被配置为基于输入信号来驱动输出节点,并且可以产生具有多个电平的输出信号。传输设备可以包括可变增强驱动器,可变增强驱动器被配置为基于输入信号的转变信息来用各种驱动力驱动输出节点。
Description
相关申请的交叉引用
本申请要求2015年4月10日提交给韩国知识产权局的申请号为10-2015-0050940的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
各种实施例总体涉及一种通信系统,更具体地,涉及一种用于高速通信的传输设备、包括其的接口电路和系统。
背景技术
个人使用的电子产品(诸如,个人计算机、平板PC、便携式电脑和智能电话)由各种电子组件构成。电子产品中的两个不同的电子组件可以高速通信以在短时间量内处理大量数据。电子组件通常通过接口电路来通信。电子组件以各种方案来通信。作为示例,方案中的一种可以是串行通信方案。
随着电子组件的性能改善,对能够增大带宽并且降低功耗的通信方案的需要正在增加。为了满足这种需要,在本领域中提出各种新的串行通信方案,并且正在研发用于支撑新的串行通信方案的改善的接口电路。
发明内容
在实施例中,可以提供一种传输设备。传输设备可以包括主驱动器。主驱动器可以被配置为基于输入信号来驱动输出节点,并且可以被配置为产生具有多个电平的输出信号。传输设备可以包括可变增强(emphasis)驱动器,可变增强驱动器被配置为基于输入信号的转变信息来用各种驱动力驱动输出节点。
在实施例中,可以提供一种传输设备。传输设备可以包括主驱动器,主驱动器被配置为基于输入信号来将具有高电平、中间电平和低电平之中的一个电平的输出信号输出至输出节点。传输设备可以包括可变增强驱动器,可变增强驱动器被配置为基于输入信号的转变信息来用第一驱动力和第二驱动力中的一个驱动输出节点。
在实施例中,可以提供一种传输设备。传输设备可以包括可变增强驱动器,可变增强驱动器被配置为根据输入信号转变的电平来改变预增强强度以控制输出信号的转变时间。
附图说明
图1是图示根据实施例的系统的配置的示例代表的示图。
图2是图示图1中图示的第一设备的接口电路的配置的示例代表的示图。
图3是图示图1中图示的第二设备的接口电路的配置的示例代表的示图。
图4是图示包括参照图1至图3描述的被配置为使用平衡码多电平信号传输方案的电子组件的系统的示例代表的示图。
图5是图示根据实施例的传输设备的配置的示例代表的示图。
图6是图示根据实施例的传输设备的配置的示例代表的示图。
图7是用于帮助解释图6中图示的传输设备的操作的时序图的示例代表。
具体实施方式
在下文中,以下将参照附图通过实施例的各种示例来描述用于高速通信的接口电路和包括其的系统。
参照图1,根据实施例的系统1可以包括第一设备110和第二设备120。第一设备110可以代表被配置为传输数据的组件,而第二设备120可以代表被配置为用于接收从第一设备110传输来的数据的组件。例如,系统1可以包括主设备和从设备。当数据从主设备传输至从设备时,主设备可以是第一设备110,而从设备可以是第二设备120。相反地,当数据从从设备传输至主设备时,主设备可以是第二设备120,而从设备可以是第一设备110。
主设备可以是主机设备(诸如,处理器),且处理器可以包括,例如但不限于中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器(DSP)。主设备可以通过结合具有各种功能的处理器芯片(诸如,应用处理器)来以片上系统(SoC)的形式实现。从设备可以是存储器,且存储器可以包括易失性存储器和/或非易失性存储器。易失性存储器可以包括,例如但不限于SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM),而非易失性存储器可以包括,例如但不限于ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM)。
第一设备110和第二设备120可以通过至少一个信号传输线组来电耦接,而形成链路。第一设备110和第二设备120可以通过至少一个信号传输线组而以平衡码多电平信号传输方案来通信。该至少一个信号传输线组可以包括多个信号传输线。例如,在其中第一设备110和第二设备120使用n电平(相位或状态)信号传输方案的示例中,形成一个信号传输线组的信号传输线的数量可以等于或大于n。第一设备110和第二设备120可以通过多个信号传输线组来电耦接。在图1中,第一设备110和第二设备120可以通过第一信号传输线组131和第二信号传输线组132来电耦接,且第一信号传输线组131和第二信号传输线组132中的每个可以包括至少n个信号传输线。
第一设备110和第二设备120可以分别包括接口电路111和121。接口电路111和121可以是用于第一设备110与第二设备120之间的通信的物理层。第一设备110的接口电路111可以将多个数据转换为n电平符号,并且可以通过信号传输线组131和132将n电平符号传输至第二设备120。n电平符号可以通过平衡码来配置。第二设备120的接口电路121可以接收通过信号传输线组131和132传输来的n电平符号,并且可以将n电平符号恢复为多个数据。例如,在其中多个数据是m位的示例中,第一设备110的接口电路111可以将m位数据转换为多个n电平符号,并且可以通过信号传输线来串行顺序地传输多个n电平符号。第二设备120的接口电路121可以顺序地接收多个n电平符号,并且基于多个n电平符号来恢复m位数据。在其中第一设备110和第二设备120包括多个信号传输线组的示例中,可以同时传输与信号传输线组*n电平符号的数量相对应的信息。
在实施例中,n电平符号中的一个可以不通过平衡码来配置,而多个n电平符号可以通过平衡码来配置。也就是说,多个n电平符号可以全部变为平衡码。因此,即使每个符号未通过平衡码来配置,在其中多个n电平符号通过信号传输线组131和132来传输的示例中,也可以实施平衡码多电平信号传输。
图2是图示图1中图示的第一设备110的接口电路111的配置的示例代表的示图。参照图2,第一设备110的接口电路111可以包括映射器210、串行化单元220和发送驱动器230。在图2中,作为示例图示了接口电路111被安排用于三电平串行通信的方案。此外,作为示例图示了接口电路111通过一个信号传输线组与第二设备120的接口电路121电耦接,且该一个信号传输线组可以包括三个信号传输线251、252和253以传输三电平符号。映射器210可以将数据转换为符号。例如,映射器210可以将16位数据DQ<0:15>转换为七个符号。每个符号可以具有三电平信息。数据DQ<0:15>可以是适用于在第一设备110和第二设备120中使用的模式的信息。映射器210可以根据储存在其中的表格来将数据DQ<0:15>转换为与数据DQ<0:15>的模式相对应的符号。例如,映射器210可以编码七个符号,每个符号具有三电平信息。三个电平可以被定义为高电平、中间电平和低电平。例如,高电平可以具有与3/4V相对应的电压电平,中间电平可以具有与2/4V相对应的电压电平,以及低电平可以具有与1/4V相对应的电压电平。由于使用多电平信号传输方案的系统(诸如,图1中的系统1)未使用时钟信号,因此第一设备110和第二设备120可以基于通过信号传输线组131和132传输来的信号来内部地产生时钟。
串行化单元220可以接收七个符号(每个符号具有三电平信息),并且顺序地输出七个符号(每个符号具有三电平信息)。发送驱动器230可以将从串行化单元220输出的七个符号(每个符号具有三电平信息)顺序地输出至信号传输线251、252和253。发送驱动器230可以包括三个发送器TX,且三个发送器TX可以分别将从串行化单元220输出的三电平符号中的一个输出至信号传输线251、252和253。串行化单元220和发送驱动器230可以通过信号传输线251、252和253来串行传输七个符号。
图3是图示图1中图示的第二设备120的接口电路121的配置的示例代表的示图。参照图3,第二设备120的接口电路121可以包括接收驱动器310、时钟数据恢复CDR电路320、并行化单元330和解映射器340。接收驱动器310可以与信号传输线251、252和253电耦接,并且可以接收从第一设备110传输来的信号。接收驱动器310可以包括三个接收器RX。三个接收器RX可以分别与被配置用于传输三电平符号的三个信号传输线251、252和253电耦接。时钟数据恢复电路320可以接收由接收驱动器310接收到的三电平符号,并且基于三电平符号来产生时钟信号CLK。并行化单元330可以将通过接收驱动器310接收到的多个三电平符号对齐,并且与时钟信号CLK同步地输出对齐的符号。接收驱动器310和并行化单元330可以接收七个符号,每个符号具有三电平信息。解映射器340解码七个符号。解映射器340可以以与映射器210的编码方案相对应的方案来解码七个符号。解映射器340可以根据储存在其中的表格来将七个符号转换为16位数据DQ<0:15>。由接口电路121的解映射器340输出的16位数据DQ<0:15>可以是与输入至接口电路111的映射器210的数据基本上相同的数据。
图4是图示包括以上参照图1至图3描述的被配置为使用平衡码多电平信号传输方案的电子组件的系统4的示例代表的示图。参照图4,系统4可以包括主机设备410、大容量储存设备421、存储器422和显示设备423。系统4可以包括摄像设备424、调制解调器425和桥接芯片426。系统4可以包括无线芯片427、传感器428和音频设备429。主机设备410可以通过形成各个独立链路来与其余组件通信。用于图4中图示的电子设备的组件只不过仅仅是说明,并且要注意的是系统4可以包括能够执行与主机设备410的数据通信的任何组件。
主机设备410可以包括至少一个集成电路设备(诸如,应用处理器和专用集成电路(ASIC))。大容量储存设备421可以包括至少一个储存设备(诸如,通过USB耦接的固态驱动器(SSD)和快闪驱动器)。存储器422可以包括任何种类的存储器件。例如,存储器422可以包括易失性存储器件(诸如,DARM(动态RAM)),或者可以包括非易失性存储器件(诸如,ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM))。
主机设备410可以通过形成相应的链路来与大容量储存设备421和存储器422通信。主机设备410、大容量储存设备421和存储器422可以包括图1至图3中图示的接口电路,并且可以用串行通信方案来彼此交换信号。类似地,主机设备410可以通过形成独立链路来与显示设备423、摄像设备424、调制解调器425、桥接芯片426、无线芯片427、传感器428和音频设备429串行通信。
图5是图示根据实施例的传输设备5的配置的示例代表的示图。图5中的传输设备5可以应用为图2中图示的第一设备110的接口电路111的发送驱动器230。参照图5,传输设备5可以包括主驱动器510和可变增强驱动器520。主驱动器510可以基于输入信号IN来将具有多个电平的输出信号OUT输出至输出节点530。多个电平可以是至少3个电平。多个电平可以包括分别具有与单位电压相对应的电势差的多个电平。
在实施例中,多个电平可以是3个电平,且可以包括高电平、中间电平和低电平。高电平可以具有比中间电平高的电势,以及中间电平可以具有比低电平高的电势。各个电平可以具有与单位电压相对应的电势差。高电平、中间电平和低电平可以是主驱动器510的电源电压与接地电压之间的电平。例如,在其中电源电压的电平是V的示例中,高电平可以是与3/4*V相对应的电压电平,中间电平可以是与2/4*V相对应的电压电平,以及低电平可以是与1/4*V相对应的电压电平。在其中输入信号IN是高电平的示例中,主驱动器510可以通过将输出节点530驱动至与高电平相对应的电压电平来产生具有高电平的输出信号OUT。在其中输入信号IN是低电平的示例中,主驱动器510可以通过将输出节点530驱动至与低电平相对应的电压电平来产生具有低电平的输出信号OUT。在其中输入信号IN是中间电平的示例中,主驱动器510可以通过将输出节点530驱动至与中间电平相对应的电压电平来产生具有中间电平的输出信号OUT。
可变增强驱动器520可以基于输入信号IN的转变信息来用各种驱动力驱动输出节点530。可变增强驱动器520可以根据在输入信号IN转变时发生转变的电压电平的变化来改变用于驱动输出节点530的强度。当输入信号IN的电压电平大幅改变时,可变增强驱动器520可以强烈地驱动输出节点530。换句话说,当输入信号IN转变的电压电平差大时,可变增强驱动器520可以增大用于驱动输出节点530的强度。当输入信号IN从任意一个电平转变为相邻电平时,可变增强驱动器520可以用预定强度来驱动输出节点530。可变增强驱动器520可以驱动输出节点530,直到输出节点530的电压电平从任意一个电平转变为另一电平。
相邻电平可以意味着比所述任意一个电平高或低单位电压的电平。当输入信号IN从任意一个电平转变为超过相邻电平的电平时,可变增强驱动器520可以用比预定强度大的强度来驱动输出节点530。超过相邻电平的电平可以意味着比所述任意一个电平高或低超过单位电压的电势的电平。
例如,假设多个电平包括4个电平,当前输入的输入信号IN是第一电平,而接下来要被输入的输入信号可以转变为第二电平至第四电平中的一个,第二电平至第四电平具有比第一电平顺序地高单位电压的电势。第二电平可以对应于比第一电平高单位电压的电势,第三电平可以对应于比第二电平高单位电压的电势,以及第四电平可以对应于比第三电平高单位电压的电势。在其中输入信号IN从第一电平转变为第二电平的示例中,可变增强驱动器520可以用最小驱动力来驱动输出节点530。在其中输入信号IN从第一电平转变为第四电平的示例中,可变增强驱动器520可以用最大驱动力来驱动输出节点530。在其中输入信号IN从第一电平转变为第三电平的示例中,可变增强驱动器520可以用比最小驱动力大且比最大驱动力小的驱动力来驱动输出节点530。因此,可变增强驱动器520根据输入信号IN的电平变化来有效地使能输出信号OUT的预增强。
传输设备5还可以包括输出控制单元540。输出控制单元540可以接收输入信号IN,并且可以基于输入信号IN来产生主驱动器控制信号MCON<0:n>和可变增强驱动器控制信号PCON<0:m>。输出控制单元540可以通过产生主驱动器控制信号MCON<0:n>和可变增强驱动器控制信号PCON<0:m>来控制主驱动器510的驱动力和可变增强驱动器520的驱动力。
图6是图示根据实施例的传输设备6的配置的示例代表的示图。参照图6,传输设备6可以包括多个主驱动器和多个可变增强驱动器。虽然图6图示其中提供3个主驱动器和3个可变增强驱动器的示例,但是要注意的是实施例不局限于这种示例。主驱动器和可变增强驱动器的数量可以根据要被传输设备6传输的数据和/或符号的电平、相位或状态的数量来改变。第一主驱动器601和第一可变增强驱动器602可以与第一信号传输线611电耦接。第一信号传输线611可以与焊盘和输出节点电耦接,并且可以传输第一输出信号DQ_A。第一主驱动器601和第一可变增强驱动器602可以驱动第一信号传输线611并且通过第一信号传输线611来传输第一输出信号DQ_A。第二主驱动器603和第二可变增强驱动器604可以与第二信号传输线631电耦接。第二信号传输线631可以与焊盘和输出节点电耦接,并且可以传输第二输出信号DQ_B。第二主驱动器603和第二可变增强驱动器604可以驱动第二信号传输线631并且通过第二信号传输线631来传输第二输出信号DQ_B。第三主驱动器605和第三可变增强驱动器606可以与第三信号传输线651电耦接。第三信号传输线651可以与焊盘和输出节点电耦接,并且可以传输第三输出信号DQ_C。第三主驱动器605和第三可变增强驱动器606可以驱动第三信号传输线651并且通过第三信号传输线651来传输第三输出信号DQ_C。
第一主驱动器至第三主驱动器601、603和605可以分别基于输入信号DQ<0:2>来产生具有多个电平的第一输出信号至第三输出信号DQ_A、DQ_B和DQ_C。例如,如果第一输入信号DQ<0>是高电平,第二输入信号DQ<1>是中间电平,以及第三输入信号DQ<2>是低电平,则第一主驱动器601可以将第一信号传输线611驱动至高电平,第二主驱动器603可以将第二信号传输线631驱动至中间电平,以及第三主驱动器605可以将第三信号传输线651驱动至低电平。第一主驱动器至第三主驱动器601、603和605可以通过接收电源电压来操作。例如,在其中电源电压的电平是V的示例中,高电平可以是与3/4*V相对应的电压电平,中间电平可以是与2/4*V相对应的电压电平,以及低电平可以是与1/4*V相对应的电压电平。
第一可变增强驱动器至第三可变增强驱动器602、604和606使能输出信号DQ_A、DQ_B和DQ_C的预增强。为此,第一可变增强驱动器至第三可变增强驱动器602、604和606可以基于第一输入信号至第三输入信号DQ<0:2>的转变信息来用各种驱动力分别驱动第一信号传输线至第三信号传输线611、631和651。第一可变增强驱动器至第三可变增强驱动器602、604和606可以根据第一输入信号至第三输入信号DQ<0:2>的电平变化来控制驱动力。传输设备6可以是能够传输具有高电平、中间电平和低电平的多电平信号的接口电路,以及第一输入信号至第三输入信号DQ<0:2>中的每个可以具有高电平、中间电平和低电平中的一个电平。第一可变增强驱动器602可以在第一输入信号DQ<0>从任意一个电平转变为另一电平时额外地驱动第一信号传输线611。第一可变增强驱动器602可以在第一输入信号DQ<0>从中间电平转变为高电平时用第一驱动力来驱动第一信号传输线611,以及可以在第一输入信号DQ<0>从低电平转变为高电平时用第二驱动力来驱动第一信号传输线611。第二驱动力可以大于第一驱动力。例如,第二驱动力可以是第一驱动力的2倍。类似地,第一可变增强驱动器602可以在第一输入信号DQ<0>从中间电平转变为低电平时用第一驱动力来驱动第一信号传输线611,以及可以在第一输入信号DQ<0>从高电平转变为低电平时用第二驱动力来驱动第一信号传输线611。即,第一可变增强驱动器602可以基于第一输入信号DQ<0>转变的电压电平差来控制用于驱动第一信号传输线611的驱动力。第一可变增强驱动器602可以在第一输入信号DQ<0>保持中间电平或者从高电平或低电平转变为中间电平时将第一信号传输线611驱动至与中间电平相对应的电压电平。
与第一可变增强驱动器602类似,第二可变增强驱动器604和第三可变增强驱动器606可以分别基于第二输入信号DQ<1>和第三输入信号DQ<2>转变的电压电平差来分别控制用于驱动第二信号传输线631和第三信号传输线651的驱动力。第二可变增强驱动器604和第三可变增强驱动器606可以在第二输入信号DQ<1>和第三输入信号DQ<2>保持中间电平或者从高电平或低电平转变为中间电平时将第二信号传输线631和第三信号传输线651驱动至与中间电平相对应的电压电平。
参照图6,第一可变增强驱动器602可以包括第一预增强(pre-emphasis)驱动器621和第二预增强驱动器622。第一预增强驱动器621和第二预增强驱动器622可以基于第一输入信号DQ<0>的转变信息来将第一信号传输线611驱动至电源电压或接地电压。第一预增强驱动器621和第二预增强驱动器622可以通过接收电源电压来操作。第一预增强驱动器621和第二预增强驱动器622可以分别具有与第一驱动力相对应的驱动力。第一预增强驱动器621和第二预增强驱动器622的驱动强度和驱动大小可以小于第一主驱动器601的驱动强度和驱动大小。如果第一输入信号DQ<0>从中间电平转变为高电平,则第一预增强驱动器621和第二预增强驱动器622中的任意一个可以导通并且将第一信号传输线611驱动至电源电压的电平。如果第一输入信号DQ<0>从低电平转变为高电平,则第一预增强驱动器621和第二预增强驱动器622二者都可以导通并且将第一信号传输线611驱动至电源电压的电平。如果第一输入信号DQ<0>从中间电平转变为低电平,则第一预增强驱动器621和第二预增强驱动器622中的任意一个可以导通并且将第一信号传输线611驱动至接地电压的电平。如果第一输入信号DQ<0>从高电平转变为低电平,则第一预增强驱动器621和第二预增强驱动器622二者都可以导通并且将第一信号传输线611驱动至接地电压的电平。当第一输入信号DQ<0>保持中间电平或者从高电平或低电平转变为中间电平时,第一预增强驱动器621和第二预增强驱动器622二者都可以导通。在该示例中,第一预增强驱动器621和第二预增强驱动器622中的任意一个预增强驱动器可以将第一信号传输线611驱动至电源电压的电平,而另一个预增强驱动器可以将第一信号传输线611驱动至接地电压的电平。
第二可变增强驱动器604可以包括第三预增强驱动器641和第四预增强驱动器642,而第三可变增强驱动器606可以包括第五预增强驱动器661和第六预增强驱动器662。第三预增强驱动器至第六预增强驱动器641、642、661和662可以分别基于第二输入信号DQ<1>和第三输入信号DQ<2>的转变信息来将第二信号传输线631和第三信号传输线651驱动至电源电压或接地电压。第三预增强驱动器至第六预增强驱动器641、642、661和662可以与第一预增强驱动器621和第二预增强驱动器622类似地操作。
传输设备6还可以包括输出控制单元670。输出控制单元670可以基于第一输入信号至第三输入信号DQ<0:2>来控制第一主驱动器至第三主驱动器601、603和605的驱动力以及第一可变增强驱动器至第三可变增强驱动器602、604和606的驱动力。输出控制单元670可以基于第一输入信号至第三输入信号DQ<0:2>来产生第一主驱动器控制信号至第三主驱动器控制信号MCONA、MCONB和MCONC。第一主驱动器至第三主驱动器601、603和605可以响应于第一主驱动器控制信号至第三主驱动器控制信号MCONA、MCONB和MCONC来分别将第一信号传输线至第三信号传输线611、631和651驱动至与第一输入信号至第三输入信号DQ<0:2>相对应的电平。输出控制单元670可以基于第一输入信号至第三输入信号DQ<0:2>的转变信息来产生第一预增强驱动器控制信号至第六预增强驱动器控制信号PCONA1、PCONA2、PCONB1、PCONB2、PCONC1和PCONC2。第一预增强驱动器控制信号至第六预增强驱动器控制信号PCONA1、PCONA2、PCONB1、PCONB2、PCONC1和PCONC2可以分别具有关于是否导通第一预增强驱动器至第六预增强驱动器621、622、641、642、661和662以及是执行上拉驱动还是下拉驱动的信息。输出控制单元670可以基于第一输入信号至第三输入信号DQ<0:2>转变的电压电平来判断第一预增强驱动器至第六预增强驱动器621、622、641、642、661和662是上拉驱动还是下拉驱动第一信号传输线至第三信号传输线611、631和651。输出控制单元670可以根据输入信号DQ<0:2>的电平变化来产生转变信息。输出控制单元670可以通过将先前输入的输入信号DQ<0:2>的电平与当前输入的输入信号DQ<0:2>的电平相比较来产生转变信息,并且基于转变信息来产生第一预增强驱动器控制信号至第六预增强驱动器控制信号PCONA1、PCONA2、PCONB1、PCONB2、PCONC1和PCONC2。
在其中可变增强驱动器包括至少3个预增强驱动器的示例中,具有至少4个电平的多电平信号的传输被使能。例如,当假设输出信号可以具有低电平、中低电平、中高电平和高电平时,可变增强驱动器可以包括3个预增强驱动器。如果输入信号从中高电平转变为高电平,则1个预增强驱动器可以导通并且将信号传输线驱动至电源电压,以及如果输入信号从中低电平转变为高电平,则2个预增强驱动器可以导通并且将信号传输线驱动至电源电压。而且,如果输入信号从低电平转变为高电平,则所有3个预增强驱动器可以导通并且将信号传输线驱动至电源电压。因此,预增强强度可以根据输入信号转变的电平而不同地改变,并且通过信号传输线输出的输出信号的转变时间可以被不同地控制。
图7是用来帮助解释图6中图示的传输设备6的操作的时序图的示例代表。参照图7,图示了在其中第一输入信号DQ<0>从中间电平转变为高电平的示例中第一输出信号DQ_A的波形A,以及在其中第一输入信号DQ<0>从低电平转变为高电平的示例中第一输出信号DQ_A的波形B。在波形A的示例中,第一预增强驱动器621和第二预增强驱动器622中的任意一个可以导通,且导通的一个预增强驱动器可以将第一信号传输线611驱动至电源电压的电平。由于第一信号传输线611被第一主驱动器601驱动至高电平并且被导通的一个预增强驱动器额外地驱动,因此第一信号传输线611可以容易地达到高电平。在波形B的示例中,由于第一输入信号DQ<0>的电平变化大于波形A的情形,因此第一预增强驱动器621和第二预增强驱动器622二者都可以导通并且将第一信号传输线611驱动至电源电压的电平。可变增强驱动器602在使用波形A的示例中可以用第一驱动力驱动第一信号传输线611,以及在使用波形B的示例中可以用大于第一驱动力的第二驱动力来驱动第一信号传输线611。因此,即使当第一输入信号DQ<0>转变了大电压电平差时,第一信号传输线611也可以容易地达到高电平。在实施例中,通过控制可变增强驱动器602的驱动力,可以使在波形A的示例中第一信号传输线611转变为高电平的时间与在波形B的情况下第一信号传输线611转变为高电平的时间相同或者基本上相同。
参照图7,图示了在其中第一输入信号DQ<0>从中间电平转变为低电平的示例中的第一输出信号DQ_A的波形C,以及在其中第一输入信号DQ<0>从高电平转变为低电平的示例中的第一输出信号DQ_A的波形D。在波形C的示例中,第一预增强驱动器621和第二预增强驱动器622中的任意一个可以导通,且导通的一个预增强驱动器可以将第一信号传输线611驱动至接地电压的电平。由于第一信号传输线611被第一主驱动器601驱动至低电平并且被导通的一个预增强驱动器额外地驱动,因此第一信号传输线611可以容易地达到低电平。在波形D的示例中,由于第一输入信号DQ<0>的电平变化大于波形C的示例,因此第一预增强驱动器621和第二预增强驱动器622二者都可以导通并且可以将第一信号传输线611驱动至接地电压的电平。可变增强驱动器602在使用波形C的示例中可以用第一驱动力来驱动第一信号传输线611,以及在使用波形D的示例中可以用大于第一驱动力的第二驱动力来驱动第一信号传输线611。因此,即使当第一输入信号DQ<0>转变了大电压电平差时,第一信号传输线611也可以容易地达到低高电平。
在实施例中,由于根据输入信号的转变信息以各种方式来控制要通过信号传输线传输的输出信号的预增强强度,因此信号可以被精确地传输,并且可以充分确保要通过信号传输线传输的信号的数据眼(data eye)或数据窗口(data window)。
虽然以上描述了各种实施例,但是本领域技术人员将理解的是所描述的实施例仅是示例。因此,本文中描述的用于高速通信的接口电路和包括其的系统不应当基于所述实施例而受到限制。
通过以上实施例可以看出,本发明提供以下技术方案。
技术方案1.一种传输设备,包括:
主驱动器,被配置为基于输入信号来驱动输出节点,并且产生具有多个电平的输出信号;以及
可变增强驱动器,被配置为基于输入信号的转变信息来用各种驱动力驱动输出节点。
技术方案2.根据技术方案1所述的传输设备,其中,可变增强驱动器根据输入信号的电压电平变化来改变用于驱动输出节点的强度。
技术方案3.根据技术方案1所述的传输设备,其中,随着输入信号的电压电平的变化增大,可变增强驱动器增大用于驱动输出节点的强度。
技术方案4.根据技术方案1所述的传输设备,其中,所述多个电平包括高电平、中间电平和低电平,高电平具有比中间电平高的电势,以及中间电平具有比低电平高的电势。
技术方案5.根据技术方案1所述的传输设备,
其中,输入信号从一个电平转变为多个不同的电平,以及
其中,当输入信号从任意一个电平转变为相邻电平时,可变增强驱动器用预定强度驱动输出节点,以及当输入信号从任意一个电平转变为超过相邻电平的电平时,可变增强驱动器用比预定强度大的强度来驱动输出节点,比预定强度大的强度与超过相邻电平的电平成比例。
技术方案6.根据技术方案1所述的传输设备,还包括:
输出控制单元,被配置为基于输入信号来控制主驱动器的驱动力和可变增强驱动器的驱动力。
技术方案7.根据技术方案1所述的传输设备,其中,可变增强驱动器驱动输出节点,直到输出节点的电压电平从任意一个电平转变为另一电平为止。
技术方案8.根据技术方案1所述的传输设备,其中,可变增强驱动器基于输入信号的转变信息来将输出节点驱动至电源电压或接地电压。
技术方案9.根据技术方案1所述的传输设备,其中,由可变增强驱动器施加至输出节点的驱动强度和驱动大小小于由主驱动器施加至输出节点的驱动强度和驱动大小。
技术方案10.根据技术方案1所述的传输设备,
其中,可变增强驱动器包括多个预增强驱动器;以及
其中,可变增强驱动器通过使用更大数量的预增强驱动器驱动输出节点来增大用于驱动的强度。
技术方案11.一种传输设备,包括:
主驱动器,被配置为基于输入信号来将具有高电平、中间电平和低电平之中的一个电平的输出信号输出至输出节点;以及
可变增强驱动器,被配置为基于输入信号的转变信息来用第一驱动力和第二驱动力中的一个驱动输出节点。
技术方案12.根据技术方案11所述的传输设备,其中,高电平具有比中间电平高单位电平的电势,以及中间电平具有比低电平高单位电平的电势。
技术方案13.根据技术方案12所述的传输设备,
其中,第二驱动力大于第一驱动力,以及
其中,可变增强驱动器在输入信号从任意一个电平转变一个单位电平时用第一驱动力来驱动输出节点,以及在输入信号转变两个单位电平时用第二驱动力来驱动输出节点。
技术方案14.根据技术方案11所述的传输设备,其中,当输入信号未从中间电平转变时,可变增强驱动器将输出节点驱动至与中间电平相对应的电压电平。
技术方案15.根据技术方案11所述的传输设备,其中,当输入信号从低电平或高电平转变为中间电平时,可变增强驱动器将输出节点驱动至与中间电平相对应的电压电平。
技术方案16.根据技术方案11所述的传输设备,其中,可变增强驱动器包括:
第一预增强驱动器,被配置为根据输入信号的转变信息来将输出节点驱动至电源电压和接地电压中的一个;以及
第二预增强驱动器,被配置为根据输入信号的转变信息来将输出节点驱动至电源电压和接地电压中的一个。
技术方案17.根据技术方案16所述的传输设备,其中,当输入信号从中间电平转变为高电平时,第一预增强驱动器和第二预增强驱动器中的一个将输出节点驱动至电源电压的电平,以及当输入信号从低电平转变为高电平时,第一预增强驱动器和第二预增强驱动器二者将输出节点驱动至电源电压的电平。
技术方案18.根据技术方案16所述的传输设备,其中,当输入信号从中间电平转变为低电平时,第一预增强驱动器和第二预增强驱动器中的一个将输出节点驱动至接地电压的电平,以及当输入信号从高电平转变为低电平时,第一预增强驱动器和第二预增强驱动器二者将输出节点驱动至接地电压的电平。
技术方案19.根据技术方案16所述的传输设备,其中,当输入信号转变为中间电平时,第一预增强驱动器和第二预增强驱动器中的一个预增强驱动器将输出节点驱动至电源电压的电平,而另一个预增强驱动器将输出节点驱动至接地电压的电平。
技术方案20.根据技术方案11所述的传输设备,其中,可变增强驱动器驱动输出节点,直到输出节点的电压电平从任意一个电平转变为另一电平为止。
技术方案21.根据技术方案11所述的传输设备,还包括:
输出控制单元,被配置为基于输入信号来控制主驱动器的驱动力和可变增强驱动器的驱动力。
技术方案22.根据技术方案21所述的传输设备,其中,输出控制单元通过将先前输入的输入信号与当前输入的输入信号相比较来产生转变信息。
技术方案23.根据技术方案11所述的传输设备,其中,高电平具有电压电平的3/4,中间电平具有电压电平的2/4,以及低电平具有电压电平的1/4。
技术方案24.一种传输设备,包括:
可变增强驱动器,被配置为根据输入信号转变的电平来改变预增强强度以控制输出信号的转变时间。
技术方案25.根据技术方案23所述的传输设备,
其中,可变增强驱动器包括多个预增强驱动器,以及
其中,可变增强驱动器通过使用更大数量的预增强驱动器来增大用于驱动的强度。
技术方案26.根据技术方案24所述的传输设备,
其中,随着输入信号的电压电平的变化增大,可变增强驱动器增大用于驱动输出节点的强度。
Claims (11)
1.一种传输设备,包括:
主驱动器,被配置为基于输入信号来将具有高电平、中间电平和低电平之中的一个电平的输出信号输出至输出节点;以及
可变增强驱动器,被配置为基于输入信号的转变信息来用第一驱动力和第二驱动力中的一个驱动输出节点,
其中,当输入信号未从中间电平转变时或当输入信号从低电平或高电平转变为中间电平时,可变增强驱动器将输出节点驱动至与中间电平相对应的电压电平,
其中,可变增强驱动器将输出节点驱动到电源电压和接地电压两者,以将输出节点驱动到中间电平。
2.根据权利要求1所述的传输设备,其中,高电平具有比中间电平高单位电平的电势,以及中间电平具有比低电平高单位电平的电势。
3.根据权利要求2所述的传输设备,
其中,第二驱动力大于第一驱动力,以及
其中,可变增强驱动器在输入信号从任意一个电平转变一个单位电平时用第一驱动力来驱动输出节点,以及在输入信号转变两个单位电平时用第二驱动力来驱动输出节点。
4.根据权利要求1所述的传输设备,其中,可变增强驱动器包括:
第一预增强驱动器,被配置为根据输入信号的转变信息来将输出节点驱动至电源电压和接地电压中的一个;以及
第二预增强驱动器,被配置为根据输入信号的转变信息来将输出节点驱动至电源电压和接地电压中的一个。
5.根据权利要求4所述的传输设备,其中,当输入信号从中间电平转变为高电平时,第一预增强驱动器和第二预增强驱动器中的一个将输出节点驱动至电源电压的电平,以及当输入信号从低电平转变为高电平时,第一预增强驱动器和第二预增强驱动器二者将输出节点驱动至电源电压的电平。
6.根据权利要求4所述的传输设备,其中,当输入信号从中间电平转变为低电平时,第一预增强驱动器和第二预增强驱动器中的一个将输出节点驱动至接地电压的电平,以及当输入信号从高电平转变为低电平时,第一预增强驱动器和第二预增强驱动器二者将输出节点驱动至接地电压的电平。
7.根据权利要求4所述的传输设备,其中,当输入信号转变为中间电平时,第一预增强驱动器和第二预增强驱动器中的一个预增强驱动器将输出节点驱动至电源电压的电平,而另一个预增强驱动器将输出节点驱动至接地电压的电平。
8.根据权利要求1所述的传输设备,其中,可变增强驱动器驱动输出节点,直到输出节点的电压电平从任意一个电平转变为另一电平为止。
9.根据权利要求1所述的传输设备,还包括:
输出控制单元,被配置为基于输入信号来控制主驱动器的驱动力和可变增强驱动器的驱动力。
10.根据权利要求9所述的传输设备,其中,输出控制单元通过将先前输入的输入信号与当前输入的输入信号相比较来产生转变信息。
11.根据权利要求1所述的传输设备,其中,高电平具有电压电平的3/4,中间电平具有电压电平的2/4,以及低电平具有电压电平的1/4。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0050940 | 2015-04-10 | ||
KR1020150050940A KR20160121224A (ko) | 2015-04-10 | 2015-04-10 | 고속 통신을 위한 전송장치, 이를 포함하는 인터페이스 회로 및 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106059561A CN106059561A (zh) | 2016-10-26 |
CN106059561B true CN106059561B (zh) | 2020-12-18 |
Family
ID=57112404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510711596.0A Active CN106059561B (zh) | 2015-04-10 | 2015-10-28 | 用于高速通信的传输设备、包括其的接口电路和系统 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20160301550A1 (zh) |
KR (1) | KR20160121224A (zh) |
CN (1) | CN106059561B (zh) |
TW (1) | TWI667904B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748976B (zh) * | 2016-02-02 | 2021-12-11 | 日商新力股份有限公司 | 發送裝置及通信系統 |
TWI722090B (zh) | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
KR102034368B1 (ko) * | 2018-01-03 | 2019-10-18 | 한양대학교 산학협력단 | 동시 스위칭 잡음이 없고 높은 신호선 효율을 가지는 송신기 및 이에 있어서 데이터 전송 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476638B1 (en) * | 2001-06-07 | 2002-11-05 | Xilinx, Inc. | Input driver circuit with adjustable trip point for multiple input voltage standards |
CN102545873A (zh) * | 2010-12-24 | 2012-07-04 | 北京旋极信息技术股份有限公司 | 电平转换系统 |
CN103812485A (zh) * | 2012-11-07 | 2014-05-21 | 赛米控电子股份有限公司 | 具有传输电路的操控电路和运行方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7205786B2 (en) * | 2003-04-25 | 2007-04-17 | Stmicroelectronics Pvt. Ltd. | Programmable output buffer |
CN100556013C (zh) * | 2004-07-05 | 2009-10-28 | 友达光电股份有限公司 | 低电压差动对信号传送器及接收器 |
US7092312B2 (en) * | 2004-08-03 | 2006-08-15 | Micron Technology, Inc. | Pre-emphasis for strobe signals in memory device |
US20070090857A1 (en) * | 2005-04-05 | 2007-04-26 | Uniram Technology Inc. | High performance low power multiple-level-switching output drivers |
KR100724576B1 (ko) * | 2006-07-24 | 2007-06-04 | 삼성전자주식회사 | 데이터 송수신 시스템 |
JP5114293B2 (ja) * | 2008-05-30 | 2013-01-09 | 株式会社日立製作所 | 波形等化回路 |
US7863936B1 (en) * | 2009-12-01 | 2011-01-04 | Himax Imaging, Inc. | Driving circuit with impedence calibration and pre-emphasis functionalities |
US8208578B2 (en) * | 2010-06-21 | 2012-06-26 | North Carolina State University | Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect |
JP5581913B2 (ja) * | 2010-09-06 | 2014-09-03 | ソニー株式会社 | ドライバアンプ回路および通信システム |
US8446172B2 (en) * | 2011-05-06 | 2013-05-21 | Altera Corporation | Apparatus and methods of reducing pre-emphasis voltage jitter |
KR20130033698A (ko) * | 2011-09-27 | 2013-04-04 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US8410818B1 (en) * | 2012-02-14 | 2013-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | High speed communication interface with an adaptive swing driver to reduce power consumption |
US8896353B2 (en) | 2012-08-01 | 2014-11-25 | Qualcomm Incorporated | Method and apparatus for constant output impedance, variable pre-emphasis drive |
US20140266319A1 (en) | 2013-03-12 | 2014-09-18 | Texas Instruments Deutschland Gmbh | Capacitive high pass pre-emphasis circuit |
KR102048254B1 (ko) * | 2013-04-11 | 2020-01-08 | 에스케이하이닉스 주식회사 | 데이터 출력 회로 및 그의 구동 방법 |
-
2015
- 2015-04-10 KR KR1020150050940A patent/KR20160121224A/ko unknown
- 2015-08-06 US US14/820,244 patent/US20160301550A1/en not_active Abandoned
- 2015-09-18 TW TW104130991A patent/TWI667904B/zh active
- 2015-10-28 CN CN201510711596.0A patent/CN106059561B/zh active Active
-
2016
- 2016-12-12 US US15/375,946 patent/US10122553B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6476638B1 (en) * | 2001-06-07 | 2002-11-05 | Xilinx, Inc. | Input driver circuit with adjustable trip point for multiple input voltage standards |
CN102545873A (zh) * | 2010-12-24 | 2012-07-04 | 北京旋极信息技术股份有限公司 | 电平转换系统 |
CN103812485A (zh) * | 2012-11-07 | 2014-05-21 | 赛米控电子股份有限公司 | 具有传输电路的操控电路和运行方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106059561A (zh) | 2016-10-26 |
TWI667904B (zh) | 2019-08-01 |
US10122553B2 (en) | 2018-11-06 |
US20170093602A1 (en) | 2017-03-30 |
US20160301550A1 (en) | 2016-10-13 |
TW201637420A (zh) | 2016-10-16 |
KR20160121224A (ko) | 2016-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11610613B2 (en) | Multiple concurrent modulation schemes in a memory system | |
US11775460B2 (en) | Communicating data with stacked memory dies | |
US10832748B2 (en) | Memory system that supports dual-mode modulation | |
US11216395B2 (en) | Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding | |
US20190273642A1 (en) | Multiplexing distinct signals on a single pin of a memory device | |
CN106484649B (zh) | 用于高速通信的传送器件以及接口电路和包括它们的系统 | |
CN106354679B (zh) | 用于高速通信的接口电路和包括其的系统 | |
CN106059561B (zh) | 用于高速通信的传输设备、包括其的接口电路和系统 | |
US10409759B2 (en) | Interface circuit for high speed communication, and system including the same | |
CN106484650B (zh) | 用于高速通信的传送器件以及接口电路和包括它们的系统 | |
US9864540B2 (en) | Interface circuit for communication, and system including the same | |
US20170019202A1 (en) | Interface circuit for communication, and system including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |