TW201630132A - 電子裝置封裝體及密封用片材 - Google Patents

電子裝置封裝體及密封用片材 Download PDF

Info

Publication number
TW201630132A
TW201630132A TW104140975A TW104140975A TW201630132A TW 201630132 A TW201630132 A TW 201630132A TW 104140975 A TW104140975 A TW 104140975A TW 104140975 A TW104140975 A TW 104140975A TW 201630132 A TW201630132 A TW 201630132A
Authority
TW
Taiwan
Prior art keywords
sealing
sheet
electronic device
device package
semiconductor wafer
Prior art date
Application number
TW104140975A
Other languages
English (en)
Inventor
Jun Ishii
Goji Shiga
Tsuyoshi Ishizaka
Chie Iino
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201630132A publication Critical patent/TW201630132A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Acoustics & Sound (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本發明係一種電子裝置封裝體，其具備被密封體、及將被密封體密封之密封層，且被密封體於被密封體之上表面及側面中之至少一部分具有不與密封層接觸之部分。

Description

電子裝置封裝體及密封用片材
本發明係關於一種電子裝置封裝體及密封用片材。
先前，存在MEMS(Micro Electro Mechanical Systems，微機電系統)、SAW(Surface Acoustic Wave，表面聲波)濾波器等具有可動部之功能元件形成於凸塊形成面上之半導體晶片。此種半導體晶片無法藉由密封樹脂等覆蓋可動部。因此，以可動部與搭載基板對向之方式將半導體晶片與搭載用基板覆晶連接，使半導體晶片之可動部與搭載用基板之間形成為中空構造。
先前，當對半導體晶片與搭載用基板之間形成為中空構造之中空型電子裝置實施樹脂密封而製作中空型電子裝置封裝體時，作為密封樹脂，可使用片狀者(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2006-19714號公報
若為功能元件形成於與搭載用基板對向之側之面之情形，則可使用如上所述之片狀之密封樹脂製造中空型電子裝置封裝體。
然而，於欲將功能元件配置於不與搭載用基板對向之側之面之情形時，密封樹脂會碰觸功能元件，因此無法使用如上所述之片狀之 密封樹脂製造中空型電子裝置封裝體。
本發明係鑒於上述問題而完成者，其目的在於提供一種上表面或側面具有不與密封層接觸之部分之電子裝置封裝體。又，目的在於提供一種能用於製造該電子裝置封裝體之密封用片材。
本案發明者等人發現藉由採用下述構成，可解決上述問題，從而完成了本發明。
即，本發明係一種電子裝置封裝體，其特徵在於具備：被密封體；及密封層，其將上述被密封體密封；且上述被密封體於上述被密封體之上表面及側面中之至少一部分具有不與上述密封層接觸之非接觸部。
根據本發明之電子裝置封裝體，可提供一種被密封體於被密封體之上表面及側面中之至少一部分具有不與密封層接觸之非接觸部的新形狀之電子裝置封裝體。
於本說明書中，電子裝置封裝體只要以包圍被密封體之一部分或整體之方式形成密封層即可，被密封體之一部分亦可露出。又，只要被密封體之一部分或整體被密封層包圍即可，被密封體與密封層可接觸亦可不接觸。
於上述構成中，較佳為，於上述被密封體之上表面，形成有具有可動部之功能元件，且上述被密封體至少於形成有上述功能元件之部分具有不與上述密封層接觸之非接觸部。
根據上述構成，當於被密封體之上表面形成有功能元件之情形時，功能元件之可動部不與密封層接觸。即，根據上述構成，可形成於被密封體之上表面形成有具有可動部之功能元件之形態之電子裝置 封裝體。
又，於上述構成中，較佳亦為，於上述被密封體之上表面，形成有光電轉換元件，且上述被密封體至少於形成有上述光電轉換元件之部分具有不與上述密封層接觸之非接觸部。
根據上述構成，當於被密封體之上表面形成有光電轉換元件之情形時，光電轉換元件不與密封層接觸。即，根據上述構成，可形成於被密封體之上表面形成有光電轉換元件之形態之電子裝置封裝體。
於上述構成中，較佳為，上述密封層係使用片狀之密封用片材而形成。
於本說明書中，所謂「片狀之密封用片材」係指具有薄片之形態之密封用片材，包括形成有凹部或孔之片材。
若欲使用液狀之密封用樹脂形成上述密封層，則難以不與被密封體之上表面及側面接觸地將被密封體密封。又，若欲使用顆粒狀之樹脂並藉由壓縮成形而形成上述密封層，則難以不與被密封體之上表面及側面接觸地將被密封體密封。另一方面，根據上述構成，上述密封層係使用片狀之密封用片材而形成，因此例如只要於片狀之密封用片材上設置凹部或貫通孔，便易於製造上述電子裝置封裝體。
又，根據本發明之密封用片材，其特徵在於：形成有複數個凹部或貫通孔。
根據本發明之密封用片材，形成有複數個凹部或貫通孔。因此，例如，當將複數個被密封體一次性密封時，只要於以複數個被密封體與複數個上述凹部或上述貫通孔之位置對應之方式於被密封體上配置密封用片材之後，實施平壓等，便可以於被密封體之上表面及側面中之至少一部分不與密封用片材接觸之形態，將被密封體密封。
根據本發明，可提供一種上表面或側面具有不與密封層接觸之部分之電子裝置封裝體。又，可提供一種能用於製造該電子裝置封裝體之密封用片材。
10‧‧‧電子裝置封裝體
12‧‧‧密封層
14‧‧‧搭載用基板
16‧‧‧半導體晶片(被密封體)
16a‧‧‧半導體晶片之上表面
16b‧‧‧半導體晶片之側面
16c‧‧‧半導體晶片之、與上表面為相反側之面(凸塊形成面)
17‧‧‧空隙
18‧‧‧凸塊
19‧‧‧非接觸部
20‧‧‧密封用片材
22a‧‧‧板狀部
22b‧‧‧格子狀部
22c‧‧‧凹部
25‧‧‧積層體
28‧‧‧密封體
30‧‧‧電子裝置封裝體
32‧‧‧密封層
34‧‧‧搭載用基板
36‧‧‧半導體晶片(被密封體)
36a‧‧‧半導體晶片之上表面
36b‧‧‧半導體晶片之側面
36c‧‧‧半導體晶片之與上表面為相反側之面(凸塊形成面)
37‧‧‧空隙
38‧‧‧凸塊
39‧‧‧非接觸部
40‧‧‧密封用片材
42a‧‧‧板狀部
42b‧‧‧格子狀部
42c‧‧‧凹部
42d‧‧‧貫通孔
45‧‧‧積層體
48‧‧‧密封體
50‧‧‧電子裝置封裝體
52‧‧‧密封層
54‧‧‧搭載用基板
56‧‧‧半導體晶片(被密封體)
56a‧‧‧半導體晶片之上表面
56b‧‧‧半導體晶片之側面
56c‧‧‧半導體晶片之、與上表面為相反側之面(凸塊形成面)
57‧‧‧空隙
58‧‧‧凸塊
59‧‧‧非接觸部
60‧‧‧密封用片材
62a‧‧‧板狀部
62d‧‧‧貫通孔
65‧‧‧積層體
68‧‧‧密封體
圖1係第1實施形態之電子裝置封裝體之前視剖視圖。
圖2係第2實施形態之電子裝置封裝體之前視剖視圖。
圖3係第3實施形態之電子裝置封裝體之前視剖視圖。
圖4(a)、(b)係用以說明第1實施形態之電子裝置封裝體之製造方法之圖。
圖5係用以說明第1實施形態之電子裝置封裝體之製造方法之圖。
圖6係用以說明第1實施形態之電子裝置封裝體之製造方法之圖。
圖7(a)、(b)係用以說明密封用片材之另一製造方法之圖。
圖8(a)、(b)係用以說明密封用片材之另一製造方法之圖。
圖9係用以說明密封用片材之另一製造方法之圖。
圖10係用以說明第1實施形態之電子裝置封裝體之另一製造方法之前視剖視圖。
圖11係用以說明第1實施形態之電子裝置封裝體之另一製造方法之前視剖視圖。
圖12(a)、(b)係用以說明第2實施形態之電子裝置封裝體之製造方法之圖。
圖13係用以說明第2實施形態之電子裝置封裝體之製造方法之圖。
圖14係用以說明第2實施形態之電子裝置封裝體之製造方法之圖。
圖15(a)、(b)係用以說明第3實施形態之電子裝置封裝體之製造方法之圖。
圖16係用以說明第3實施形態之電子裝置封裝體之製造方法之圖。
圖17係用以說明第3實施形態之電子裝置封裝體之製造方法之圖。
以下，一面參照圖式，一面對本發明之實施形態進行說明。但是，本發明並非僅限定於該等實施形態。
[第1實施形態]
圖1係第1實施形態之電子裝置封裝體之前視剖視圖。如圖1所示，第1實施形態之電子裝置封裝體10具有搭載用基板14、與搭載用基板14覆晶連接之半導體晶片16(相當於本發明之被密封體)、及密封半導體晶片16之密封層12。密封層12以與半導體晶片16之上表面16a及側面16b均不接觸之態樣，形成於搭載用基板14上。即，於電子裝置封裝體10中，半導體晶片16於半導體晶片16之上表面16a及側面16b之整體具有不與密封層12接觸之非接觸部19。
於半導體晶片16之、與上表面16a為相反側之面16c(以下，亦稱為凸塊形成面16c)，形成有用以進行覆晶連接之凸塊18，經由凸塊18而與搭載用基板14連接。又，於上表面16a，形成有具有可動部之功能元件(未圖示)。作為上述具有可動部之功能元件，並不特別限定，可列舉MEMS(Micro Electro Mechanical Systems)、SAW(Surface Acoustic Wave)濾波器等。其中，於完全密閉、不可進行自外部之直接接觸之點上，尤佳為SAW濾波器或壓力感測器。半導體晶片16之凸塊形成面16c與搭載用基板14之空隙17視用途，既可藉由樹脂而密封(底部填充)，亦可不加以密封。
作為搭載用基板14，可列舉印刷配線基板、形成有電路之半導體晶圓等。
根據電子裝置封裝體10，可提供一種半導體晶片16於半導體晶片16之上表面16a及側面16b之整體具有不與密封層12接觸之非接觸部19的新形狀之電子裝置封裝體10。
又，根據電子裝置封裝體10，於半導體晶片16之上表面16a形成有功能元件，且上述功能元件之可動部不與密封層12接觸。即，根據上述構成，可形成於半導體晶片16之上表面16a形成有具有可動部之功能元件之形態之電子裝置封裝體。
[第2實施形態]
圖2係第2實施形態之電子裝置封裝體之前視剖視圖。如圖2所示，第2實施形態之電子裝置封裝體30具有搭載用基板34、與搭載用基板34覆晶連接之半導體晶片36(相當於本發明之被密封體)、及密封半導體晶片36之密封層32。密封層32以與半導體晶片36之上表面36a之一部分及側面36b之一部分不接觸，與其他部分不接觸之態樣，形成於搭載用基板34上。即，於電子裝置封裝體30中，半導體晶片36於半導體晶片36之上表面36a之一部分及側面36b之一部分具有不與密封層32接觸之非接觸部39。
於半導體晶片36之、與上表面36a為相反側之面36c(以下，亦稱為凸塊形成面36c)，形成有用以進行覆晶連接之凸塊38，經由凸塊38而與搭載用基板34連接。又，於上表面36a，形成有具有可動部之功能元件(未圖示)。於形成有上述具有可動部之功能元件之部位上，未形成密封層32。作為上述具有可動部之功能元件，與第1實施形態相同，並不特別限定，可列舉MEMS(Micro Electro Mechanical Systems)、SAW(Surface Acoustic Wave)濾波器等。其中，於不隔著密封層12而可直接進行來自外部之各種輸入之點上，尤佳為壓力感測器 或陀螺儀感測器。半導體晶片36之凸塊形成面36c與搭載用基板34之空隙37視用途，既可藉由樹脂而密封(底部填充)，亦可不加以密封。其中，由於半導體晶片16露出於外部，故而較佳為施以底部填充。
作為搭載用基板34，可列舉印刷配線基板、形成有電路之半導體晶圓等。
根據電子裝置封裝體30，於半導體晶片36之上表面36a之一部分形成有功能元件。而且，包含形成有功能元件之部分在內之、半導體晶片36之上表面36a之一部分及側面36b之一部分不與密封層32接觸。即，根據上述構成，可形成於半導體晶片36之上表面36a形成有具有可動部之功能元件之形態之電子裝置封裝體。
[第3實施形態]
圖3係第3實施形態之電子裝置封裝體之前視剖視圖。如圖3所示，第3實施形態之電子裝置封裝體50具有搭載用基板54、與搭載用基板54覆晶連接之半導體晶片56(相當於本發明之被密封體)、及密封半導體晶片56之密封層52。密封層52以與半導體晶片56之側面56b之整體接觸、且不與上表面56a接觸之態樣，形成於搭載用基板54上。即，電子裝置封裝體50於半導體晶片56之上表面56a之整體具有不與密封層52接觸之非接觸部59。
於半導體晶片56之、與上表面56a為相反側之面56c(以下，亦稱為凸塊形成面56c)，形成有用以進行覆晶連接之凸塊58，經由凸塊58而與搭載用基板54連接。又，於上表面56a，形成有光電轉換元件(未圖示)。作為上述光電轉換元件，既可為將自外部入射至表面56a之光轉換成電能者，亦可為將自凸塊58等供給之電能轉換成光並自表面56a將其向外部釋放者。半導體晶片56之凸塊形成面56c與搭載用基板54之空隙57既可藉由樹脂而密封(底部填充)，亦可不加以密封。再者，於本實施形態中，為了提高發光效率或受光效率，於半導體晶片 56之上表面56a之整體形成有光電轉換元件。從而，形成為半導體晶片56之上表面56a之整體未藉由密封層來覆蓋之構造。
作為搭載用基板54，可列舉印刷配線基板、形成有電路之半導體晶圓等。
根據電子裝置封裝體50，於半導體晶片56之上表面56a之整體具有不與密封層52接觸之非接觸部59。即，根據上述構成，可形成於半導體晶片56之上表面56a形成有光電轉換元件之形態之電子裝置封裝體。
其次，對電子裝置封裝體之製造方法進行說明。
首先，對電子裝置封裝體10之製造方法進行說明。圖4~圖6係用以說明第1實施形態之電子裝置封裝體之製造方法之圖。具體而言，圖4(a)係電子裝置封裝體10之製造中所使用之密封用片材20之仰視圖，圖4(b)係其前視剖視圖。圖5(a)係複數個半導體晶片16搭載於搭載用基板14上而形成之積層體25之前視剖視圖。
作為電子裝置封裝體10之製造方法，可列舉包括如下步驟之方法：步驟A，其係準備具有凹部22c之密封用片材20；步驟B，其係準備半導體晶片16搭載於搭載用基板14上而形成之積層體25；步驟C，其係以於凹部22c配置半導體晶片16之方式，於積層體25上配置密封用片材20；步驟D，其係自外部施加壓力，形成藉由密封用片材20而密封有半導體晶片16之密封體28；及步驟E，其係使密封用片材20熱硬化，而形成密封層12。
再者，於可行之範圍內，步驟A~步驟E之順序並不特別限制。又，既可適當省略不必要之步驟，亦可添加必要之步驟。
(準備密封用片材之步驟)
於電子裝置封裝體10之製造方法中，首先，如圖4(a)及圖4(b)所示，準備形成有凹部22c之密封用片材20(步驟A)。
(密封用片材)
密封用片材20具備平板狀之板狀部22a、及形成於板狀部22a上之格子狀之格子狀部22b。板狀部22a上之未形成有格子狀部22b之部分相當於凹部22c。
凹部22c係按照作為密封對象之複數個半導體晶片16之配置而形成。於本實施形態中，為了易於說明，對形成有4個凹部22c之情形進行說明，但於本發明中，並不限定於該例，凹部之數量並不特別限定。又，於本實施形態中，對4個凹部22c之形狀全部相同之情形進行說明，但於本發明中，並不限定於該例，上述形狀亦可不同。例如，亦可設定為，對大小彼此不同之被密封體實施密封，並根據被密封體之大小，分別使凹部之大小不同。
密封用片材20之構成材料較佳為含有環氧樹脂、及作為硬化劑之酚系樹脂。藉此，可獲得良好之熱硬化性。
作為上述環氧樹脂，並不特別限定。例如，可使用三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂、改性雙酚A型環氧樹脂、雙酚A型環氧樹脂、雙酚F型環氧樹脂、改性雙酚F型環氧樹脂、二環戊二烯型環氧樹脂、酚系酚醛清漆型環氧樹脂、苯氧基樹脂等各種環氧樹脂。該等環氧樹脂既可單獨使用，亦可將2種以上併用。
自確保環氧樹脂之硬化後之韌性及環氧樹脂之反應性之觀點而言，較佳為環氧當量為150~250、軟化點或熔點為50~130℃、且常溫下為固形者，其中，自可靠性之觀點而言，更佳為三苯甲烷型環氧樹脂、甲酚酚醛清漆型環氧樹脂、聯苯型環氧樹脂。
上述酚系樹脂只要是能與環氧樹脂之間產生硬化反應者即可，不需特別限定。例如，可使用酚系酚醛清漆樹脂、苯酚芳烷基樹脂、聯苯芳烷基樹脂、二環戊二烯型酚系樹脂、甲酚酚醛清漆樹脂、可溶酚醛樹脂等。該等酚系樹脂既可單獨使用，亦可將2種以上併用。
作為上述酚系樹脂，自與環氧樹脂之反應性之觀點而言，較佳為使用羥基當量為70~250、且軟化點為50~110℃者，其中，自硬化反應性較高之觀點而言，宜使用酚系酚醛清漆樹脂。又，自可靠性之觀點而言，亦宜使用諸如苯酚芳烷基樹脂或聯苯芳烷基樹脂之類的低吸濕性者。
自硬化反應性之觀點而言，環氧樹脂與酚系樹脂之調配比例較佳為以相對於1當量之環氧樹脂中之環氧基，酚系樹脂中之羥基之合計為0.7~1.5當量之方式進行調配，更佳為0.9~1.2當量。
密封用片材20中之環氧樹脂及酚系樹脂之合計含量較佳為2.5重量%以上，更佳為3.0重量%以上。若為2.5重量%以上，則可獲得良好之相對於半導體晶片16之接著力。密封用片材20中之環氧樹脂及酚系樹脂之合計含量較佳為20重量%以下，更佳為10重量%以下。若為20重量%以下，則可降低吸濕性。
密封用片材20較佳為含有熱塑性樹脂。藉此，可獲得未硬化時之處理性、及硬化物之低應力性。
作為上述熱塑性樹脂，可列舉天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸樹脂、PET(Polyethylene Terephthalate，聚對苯二甲酸乙二酯)或PBT(Polybutylene Terephthalate，聚對苯二甲酸丁二酯)等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、氟樹脂、苯乙烯-異丁烯-苯乙烯嵌段共聚物 等。該等熱塑性樹脂可單獨使用，或2種以上併用。其中，自低應力性、低吸水性之觀點而言，較佳為苯乙烯-異丁烯-苯乙烯嵌段共聚物。
密封用片材20中之熱塑性樹脂之含量較佳為1.5重量%以上，更佳為2.0重量%以上。若為1.5重量%以上，則可獲得柔軟性、可撓性。密封用片材20中之熱塑性樹脂之含量較佳為6重量%以下，更佳為4重量%以下。若為4重量%以下，則與半導體晶片16之接著性良好。
密封用片材20較佳為含有無機填充劑。
上述無機填充劑並不特別限定，可使用先前公知之各種填充劑，例如，可列舉石英玻璃、滑石、矽石(熔融矽石或結晶性矽石等)、氧化鋁、氮化鋁、氮化矽、氮化硼之粉末。該等既可單獨使用，亦可2種以上併用。其中，基於可良好地降低線膨脹係數之理由，較佳為矽石、氧化鋁，更佳為矽石。
作為矽石，較佳為矽石粉末，更佳為熔融矽石粉末。作為熔融矽石粉末，可列舉球狀熔融矽石粉末、破碎熔融矽石粉末，自流動性之觀點而言，較佳為球狀熔融矽石粉末。其中，較佳為平均粒徑處於10~30μm之範圍內者，更佳為處於15~25μm之範圍內者。
再者，平均粒徑例如可藉由如下方法而導出，即，使用自母群中任意地提取之試樣，利用雷射繞射散射式粒度分佈測定裝置進行測定。
密封用片材20中之上述無機填充劑之含量相對於密封用片材20整體，較佳為75~95重量%，更佳為78~95重量%。若上述無機填充劑之含量相對於密封用片材20整體為75重量%以上，則可將熱膨脹率壓得較低，由此可抑制熱衝擊所造成之機械破壞。其結果，另一方面，若上述無機填充劑之含量相對於密封用片材20整體為95重量%以 下，則柔軟性、流動性、接著性變得更良好。
密封用片材20較佳為含有硬化促進劑。
作為硬化促進劑，只要是推進環氧樹脂與酚系樹脂之硬化者便不特別限定，例如，可列舉：三苯膦、四苯基硼酸四苯基鏻等有機磷系化合物；2-苯基-4,5-二羥基甲咪唑、2-苯基-4-甲基-5-羥基甲咪唑等咪唑系化合物；等。其中，基於儘管混練時溫度上升，硬化反應也不急遽地進展，而可良好地製作密封用片材20之理由，較佳為2-苯基-4,5-二羥基甲咪唑。
硬化促進劑之含量相對於環氧樹脂及酚系樹脂之合計100重量份，較佳為0.1~5重量份。
密封用片材20較佳為含有阻燃劑成分。藉此，可降低因零件短路或發熱等而著火時之、燃燒擴大。作為阻燃劑組成成分，例如可使用氫氧化鋁、氫氧化鎂、氫氧化鐵、氫氧化鈣、氫氧化錫、複合化金屬氫氧化物等各種金屬氫氧化物、磷腈系阻燃劑等。
自以少量便發揮阻燃效果之觀點而言，磷腈系阻燃劑中所含之磷元素之含有率較佳為12重量%以上。
密封用片材20中之阻燃劑成分之含量較佳為全部有機成分(除無機填料以外)中之10重量%以上，更佳為15重量%以上。若為10重量%以上，則可獲得良好之阻燃性。密封用片材20中之熱塑性樹脂之含量較佳為30重量%以下，更佳為25重量%以下。若為30重量%以下，則存在硬化物之物性降低(具體而言，玻璃轉移溫度及高溫樹脂強度等物性之降低)較少之傾向。
密封用片材20較佳為含有矽烷偶合劑。作為矽烷偶合劑，並不特別限定，可列舉3-甘油氧丙基三甲氧基矽烷等。
密封用片材20中之矽烷偶合劑之含量較佳為0.1~3重量%。若為0.1重量%以上，則可充分獲得硬化物之強度，且可降低吸水率。若為 3重量%以下，則可降低釋氣量。
密封用片材20較佳為已被著色。藉此，可使其發揮優異之標記性及外觀性，可形成具有附加價值之外觀之半導體裝置。已被著色之密封用片材20具有優異之標記性，故而可實施標記，而提供文字資訊或圖形資訊等各種資訊。
於對密封用片材20進行著色時，可根據目標顏色，使用染色材料(著色劑)。作為此種染色材料，適宜使用黑色系染色材料、藍色系染色材料、紅色系染色材料等各種濃色系染色材料，黑色系染色材料尤為適宜。顏料、染料等均可作為染色材料。染色材料可單獨使用，或將2種以上組合而使用。再者，酸性染料、反應染料、直接染料、分散染料、陽離子染料等任一形態之染料均可用作染料。又，顏料之形態亦不特別限制，可自公知之顏料適當選擇而使用。
再者，於密封用片材20中，除上述各成分以外，可視需要，適當調配其他添加劑。
密封用片材20之厚度(板狀部22a與格子狀部22b之合計厚度)並不特別限定，但自將半導體晶片16埋入之觀點而言，較佳為至少與半導體晶片16之厚度相同，或較半導體晶片16之厚度厚。自作為密封用片材而使用之觀點而言，具體而言，例如為50μm~2000μm。
自於密封時不碰觸半導體晶片16之上表面16a之觀點而言，凹部22c之深度較佳為比半導體晶片16之厚度深。但是，存在於密封時密封用片材20整體變薄之情形。自以上之觀點而言，較佳為半導體晶片之厚度之1.05~1.40倍之深度。具體而言，例如為10μm~80μm。
密封用片材20之製造方法並不特別限定，可列舉如下方法，即，形成平板狀之樹脂片材，其後，使用形成為與密封用片材20對應之形狀之模具等，一次性成形為具有板狀部22a及格子狀部22b、且形成有凹部22c之形狀。又，可列舉如下方法，即，將顆粒狀之樹脂材 料放入至形成為與密封用片材20對應之形狀之模具之模穴中，施加壓力與熱，進行壓縮成形。
用以製造密封用片材20之上述平板狀之樹脂片材之製造方法並不特別限定，較佳為，製備用以形成密封用片材20之樹脂組合物之混練物，塗佈所獲得之混練物之方法，或將所獲得之混練物塑性加工成片狀之方法。藉此，不使用溶劑便可製作密封用片材20，因此可抑制半導體晶片16因揮發之溶劑而受到影響。
具體而言，利用混合輥、加壓式捏合機、擠出機等公知之混練機，將下述各成分熔融混練，由此製備混練物，再藉由塗佈或塑性加工，使所獲得之混練物成為片狀。作為混練條件，溫度較佳為上述各成分之軟化點以上，例如30~150℃，若考慮環氧樹脂之熱硬化性，則較佳為40~140℃，進而較佳為60~120℃。時間例如為1~30分鐘，較佳為5~15分鐘。
混練較佳為於減壓條件下(減壓環境下)進行。藉此，可除氣，並且可防止氣體滲入至混練物中。減壓條件下之壓力較佳為0.1kg/cm2以下，更佳為0.05kg/cm2以下。減壓條件下之壓力之下限並不特別限定，例如為1×10-4kg/cm2以上。
於塗佈混練物而形成上述平板狀之樹脂片材之情形時，熔融混練後之混練物較佳為不加以冷卻而於高溫狀態下直接進行塗佈。作為塗佈方法，並不特別限制，可列舉棒式塗佈法、刮塗法、狹縫式模嘴塗佈法等。作為塗佈時之溫度，較佳為上述各成分之軟化點以上，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，較佳為50~140℃，進而較佳為70~120℃。
於對混練物進行塑性加工而形成上述平板狀之樹脂片材之情形時，熔融混練後之混練物較佳為不加以冷卻而於高溫狀態下直接進行塑性加工。作為塑性加工方法，並不特別限制，可列舉平壓法、T鑄 模擠壓法、螺旋鑄模擠壓法、輥壓法、輥式混練法、吹脹擠壓法、共擠壓法、壓延成形法等。作為塑性加工溫度，較佳為上述各成分之軟化點以上，若考慮環氧樹脂之熱硬化性及成形性，則例如為40~150℃，較佳為50~140℃，進而較佳為70~120℃。再者，亦可對混練物進行塑性加工而直接形成為密封用片材20之形狀。
再者，上述平板狀之樹脂片材亦可藉由如下方法而獲得，即，將用以形成密封用片材20之樹脂等溶解於適當之溶劑中，使其分散而調整清漆，然後再塗佈該清漆。
(積層體準備步驟)
又，於電子裝置封裝體10之製造方法中，如圖5所示，準備複數個半導體晶片16搭載於搭載用基板14上而形成之積層體25(步驟B)。半導體晶片16向搭載用基板14上之搭載可使用覆晶接合機或黏晶機等公知之裝置。半導體晶片16與搭載用基板14經由凸塊18而電性連接。
(密封用片材配置步驟)
其次，如圖6所示，以於凹部22c配置半導體晶片16之方式，於積層體25上配置密封用片材20(步驟C)。此時，以密封用片材20不碰觸半導體晶片16之上表面16a及側面16b之方式進行配置。
(密封體形成步驟)
其次，例如，藉由未圖示之下側加熱板及上側加熱板進行熱壓，將密封用片材20固定於搭載用基板14。藉此，形成密封體28(步驟D)。
作為此時之熱壓條件，溫度例如為40~150℃，較佳為60~120℃，壓力例如為0.1~10MPa，較佳為0.5~8MPa。又，若考慮密封用片材20對搭載用基板14之密接性及追隨性之提高，則較佳為於減壓條件下進行熱壓。作為上述減壓條件，例如為0.1~5kPa，更佳為0.1~100Pa。
(熱硬化步驟)
其次，使密封用片材20熱硬化，而形成密封層12(步驟E)。具體而言，例如，對密封體28整體進行加熱。藉由以上步驟，可獲得電子裝置封裝體10(參照圖1)。
作為熱硬化處理之條件，加熱溫度較佳為100℃以上，更佳為120℃以上。另一方面，加熱溫度之上限較佳為200℃以下，更佳為180℃以下。加熱時間較佳為10分鐘以上，更佳為30分鐘以上。另一方面，加熱時間之上限較佳為180分鐘以下，更佳為120分鐘以下。又，視需要，亦可進行加壓，較佳為0.1MPa以上，更佳為0.5MPa以上。另一方面，上限較佳為10MPa以下，更佳為5MPa以下。
再者，視需要，亦可針對半導體晶片16之每一單位，對電子裝置封裝體10進行切晶。藉此，可形成密封有1個半導體晶片16之電子裝置封裝體。
於上述實施形態中，對於準備密封用片材20之步驟(步驟A)中，準備板狀部22a與格子狀部22b形成為一體之密封用片材20之情形進行了說明。然而，於本發明中，關於密封用片材，亦可先分別製作出板狀部22a及格子狀部22b，再將該等壓接，而形成密封用片材20。以下，對該例進行說明。
圖7~圖9係用以說明密封用片材之另一製造方法之圖。具體而言，圖7(a)係密封用片材20之製造中所使用之板狀部22a之仰視圖，圖7(b)係其前視剖視圖。圖8(a)係密封用片材20之製造中所使用之格子狀部22b之仰視圖，圖8(b)係其前視剖視圖。圖9係板狀部22a及格子狀部22b之前視剖視圖，表示出了將兩者壓接之情況。
於本實施形態中，首先，製作出板狀部22a(參照圖7(a)及圖7(b))。又，製作出格子狀部22b(參照圖8(a)及圖8(b))。
作為板狀部22a之製作方法，較佳為，先製備用以形成密封用片 材20之樹脂組合物之混練物，再塗佈所獲得之混練物之方法，或再將所獲得之混練物塑性加工成片狀之方法。又，亦可藉由如下方法而獲得，即，將用以形成密封用片材20之樹脂等溶解於適當之溶劑中，使其分散而調整清漆，然後再塗佈該清漆。
作為格子狀部22b之製作方法，可藉由如下步驟而獲得格子狀部22b，即，使用用以形成密封用片材20之樹脂組合物，形成平板狀之樹脂片材，其後，對將成為凹部22c之部位進行衝切。
其次，如圖9所示，將板狀部22a與格子狀部22b壓接。藉此，可獲得密封用片材20。
以上，對密封用片材20之另一製造方法進行了說明。
於上述實施形態中，對使用形成有凹部22c之密封用片材20而製造電子裝置封裝體10之情形進行了說明。然而，本發明並不限定於該例。
圖10及圖11係用以說明第1實施形態之電子裝置封裝體10之另一製造方法之前視剖視圖。
於本實施形態中，準備複數個半導體晶片16搭載於搭載用基板14上而形成之積層體25(參照圖5)。
其次，於積層體25上，配置另行製作出之格子狀部22b(參照圖8)(圖10)。此時，以於搭載用基板14上載置格子狀部22b之方式進行配置，且以格子狀部22b不碰觸半導體晶片16之方式進行配置。
其次，於格子狀部22b上，配置另行製作出之板狀部22a(參照圖11)。
其後，例如，藉由未圖示之下側加熱板及上側加熱板進行熱壓，將格子狀部22b及板狀部22a固定於搭載用基板14。其後，使格子狀部22b及板狀部22a熱硬化，而形成密封層12。
藉由以上步驟，亦可獲得電子裝置封裝體10(參照圖1)。
其次，對第2實施形態之電子裝置封裝體30之製造方法進行說明。
圖12~圖14係用以說明第2實施形態之電子裝置封裝體之製造方法之圖。具體而言，圖12(a)係電子裝置封裝體30之製造中所使用之密封用片材40之仰視圖，圖12(b)係其前視剖視圖。圖13係複數個半導體晶片36搭載於搭載用基板34上而形成之積層體45之前視剖視圖。圖14係表示於積層體45上配置有密封用片材40之情況之前視剖視圖。
作為電子裝置封裝體30之製造方法，可列舉包括如下步驟之方法：步驟A2，其係準備具有凹部42c及形成於凹部42c之貫通孔42d之密封用片材40；步驟B2，其係準備半導體晶片36搭載於搭載用基板34上而形成之積層體45；步驟C2，其係以半導體晶片36之上表面36a之一部分自貫通孔42d露出，且於凹部42c配置半導體晶片36之方式，於積層體45上配置密封用片材40；步驟D2，其係自外部施加壓力，形成藉由密封用片材40而密封有半導體晶片36之密封體48；及步驟E2，其係使密封用片材40熱硬化，而形成密封層32。
再者，於可行之範圍內，步驟A2~步驟E2之順序並不特別限制。又，既可適當省略不必要之步驟，亦可添加必要之步驟。
(準備密封用片材之步驟)
於電子裝置封裝體30之製造方法中，首先，如圖12(a)及圖12(b)所示，準備密封用片材40(步驟A2)，該密封用片材40形成有凹部42c，進而，於凹部42c形成有貫通孔42d。
(密封用片材)
密封用片材40具備於一部分具有貫通孔42d之平板狀之板狀部42a、及形成於板狀部42a上之格子狀之格子狀部42b。板狀部22a上之、未形成有格子狀部22b之部分相當於凹部42c。
凹部42c係按照作為密封對象之複數個半導體晶片36之配置而形成。再者，於本實施形態中，對板狀部42a之一部分與半導體晶片36之上表面接觸之情形進行說明，但於本發明中，彼此亦可不接觸。
密封用片材40之構成材料可與密封用片材20相同。
又，密封用片材40之製造方法亦可與密封用片材20相同。例如，既可藉由用以形成密封用片材40之樹脂組合物而形成為一體，亦可藉由如下方法製作，即，於形成板狀部42a之後，藉由沖鑽等形成貫通孔42d，然後，藉由壓接等與另行製作出之格子狀部42b貼合。
(積層體準備步驟)
又，於電子裝置封裝體30之製造方法中，如圖13所示，準備複數個半導體晶片36搭載於搭載用基板34上而形成之積層體45(步驟B2)。
(密封用片材配置步驟)
其次，如圖14所示，以半導體晶片36之上表面36a之一部分自貫通孔42d露出，且於凹部42c配置半導體晶片36之方式，於積層體45上配置密封用片材40(步驟C2)。此時，以於半導體晶片36之上表面36a所形成之功能元件自貫通孔42d露出之方式進行配置。
(密封體形成步驟)
其次，例如，藉由未圖示之下側加熱板及上側加熱板進行熱壓，將密封用片材40固定於搭載用基板34。藉此，形成藉由密封用片材40而密封有半導體晶片36之密封體48(步驟D2)。
(熱硬化步驟)
其次，使密封用片材40熱硬化，而形成密封層32(步驟E2)。具體 而言，例如，對密封體48整體進行加熱。藉由以上步驟，可獲得電子裝置封裝體30(參照圖2)。
其次，對第3實施形態之電子裝置封裝體50之製造方法進行說明。
圖15~圖17係用以說明第3實施形態之電子裝置封裝體之製造方法之圖。具體而言，圖15(a)係電子裝置封裝體50之製造中所使用之密封用片材60之仰視圖，圖15(b)係其前視剖視圖。圖16係複數個半導體晶片56搭載於搭載用基板54上而形成之積層體65之前視剖視圖。圖17係表示於積層體65上配置有密封用片材60之情況之前視剖視圖。
作為電子裝置封裝體50之製造方法，可列舉包括如下步驟之方法：步驟A3，其係準備具有貫通孔62d之密封用片材60；步驟B3，其係準備半導體晶片56搭載於搭載用基板54上而形成之積層體65；步驟C3，其係以半導體晶片56之上表面56a之整體自貫通孔62d露出之方式，於積層體65上配置密封用片材60；步驟D3，其係自外部施加壓力，形成藉由密封用片材60而密封有半導體晶片56之密封體68；及步驟E3，其係使密封用片材60熱硬化，而形成密封層52。
再者，於可行之範圍內，步驟A3~步驟E3之順序並不特別限制。又，既可適當省略不必要之步驟，亦可添加必要之步驟。
(準備密封用片材之步驟)
於電子裝置封裝體50之製造方法中，首先，如圖15(a)及圖15(b)所示，準備具有貫通孔62d之密封用片材60(步驟A3)。
(密封用片材)
密封用片材60具有於平板狀之板狀部62a形成有複數個貫通孔62d 之形狀。
貫通孔62d係按照作為密封對象之複數個半導體晶片56之配置而形成。再者，於本實施形態中，對板狀部62a之側面與半導體晶片56之側面接觸之情形進行說明，但於本發明中，彼此亦可不接觸。
密封用片材60之構成材料可與密封用片材20相同。
作為密封用片材60之製造方法，可列舉如下方法，即，在製作出無貫通孔之平板狀之板狀部62a之後，藉由沖鑽等形成貫通孔62d。
(積層體準備步驟)
又，於電子裝置封裝體50之製造方法中，如圖16所示，準備複數個半導體晶片56搭載於搭載用基板54上而形成之積層體65(步驟B3)。
(密封用片材配置步驟)
其次，如圖17所示，以半導體晶片56之上表面56a全部自貫通孔62d露出之方式，於積層體65上配置密封用片材60(步驟C3)。即，密封用片材60之貫通孔62d之形狀係以與半導體晶片56對應之方式，形成為俯視時相同之形狀。
(密封體形成步驟)
其次，例如，藉由未圖示之下側加熱板及上側加熱板進行熱壓，將密封用片材60固定於搭載用基板54。藉此，形成藉由密封用片材60而密封有半導體晶片56之密封體68(步驟D3)。
(熱硬化步驟)
其次，使密封用片材60熱硬化，而形成密封層52(步驟E3)。具體而言，例如，對密封體68整體進行加熱。藉由以上步驟，可獲得電子裝置封裝體50(參照圖3)。
於上述實施形態中，對本發明之被密封體為半導體晶片之情形進行了說明，但本發明之被密封體並不限定於該例。例如，亦可為半 導體晶片以外之各種電子零件(例如，電容器或電阻器等)。
於第1實施形態中，對於被密封體之上表面及側面之整體不與密封層接觸之情形進行了說明；於第2實施形態中，對於被密封體之上表面之一部分及側面之一部分不與密封層接觸之情形進行了說明；於第3實施形態中，對於被密封體之上表面之整體不與密封層接觸之情形進行了說明。然而，本發明並不限定於該例。於本發明中，只要於被密封體之上表面及側面中之至少一部分具有不與密封層接觸之非接觸部即可。
以上，對本發明之實施形態進行了說明，但只不過例示了具體例，並非特別地限定本發明，各具體構成可適當加以設計變更。又，本發明之實施形態中所記載之效果只不過列舉了自本發明產生之最佳效果，本發明之效果並不限定於本發明之實施形態中所記載者。
10‧‧‧電子裝置封裝體
12‧‧‧密封層
14‧‧‧搭載用基板
16‧‧‧半導體晶片(被密封體)
16a‧‧‧半導體晶片之上表面
16b‧‧‧半導體晶片之側面
16c‧‧‧半導體晶片之、與上表面為相反側之面(凸塊形成面)
17‧‧‧空隙
18‧‧‧凸塊
19‧‧‧非接觸部

Claims (5)

  1. 一種電子裝置封裝體，其特徵在於具備：被密封體；及密封層，其將上述被密封體密封；且上述被密封體於上述被密封體之上表面及側面中之至少一部分具有不與上述密封層接觸之部分。
  2. 如請求項1之電子裝置封裝體，其中於上述被密封體之上表面，形成有具有可動部之功能元件，且上述被密封體至少於形成有上述功能元件之部分具有不與上述密封層接觸之部分。
  3. 如請求項1之電子裝置封裝體，其中於上述被密封體之上表面，形成有光電轉換元件，且上述被密封體至少於形成有上述光電轉換元件之部分具有不與上述密封層接觸之部分。
  4. 如請求項1至3中任一項之電子裝置封裝體，其中上述密封層係使用片狀之密封用片材而形成。
  5. 一種密封用片材，其特徵在於：形成有複數個凹部或貫通孔。
TW104140975A 2014-12-12 2015-12-07 電子裝置封裝體及密封用片材 TW201630132A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014251653A JP2016115741A (ja) 2014-12-12 2014-12-12 電子デバイスパッケージ、及び、封止用シート

Publications (1)

Publication Number Publication Date
TW201630132A true TW201630132A (zh) 2016-08-16

Family

ID=56107159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140975A TW201630132A (zh) 2014-12-12 2015-12-07 電子裝置封裝體及密封用片材

Country Status (3)

Country Link
JP (1) JP2016115741A (zh)
TW (1) TW201630132A (zh)
WO (1) WO2016092964A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7366538B2 (ja) * 2018-12-27 2023-10-23 住友ベークライト株式会社 中空パッケージおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004255487A (ja) * 2003-02-25 2004-09-16 Nippon Telegr & Teleph Corp <Ntt> Ｍｅｍｓの製造方法
JP6312323B2 (ja) * 2012-08-07 2018-04-18 積水ポリマテック株式会社 熱拡散性遮音シートおよび熱拡散性遮音構造
JP2014183096A (ja) * 2013-03-18 2014-09-29 Nitto Denko Corp 貼着装置および電子装置の製造方法

Also Published As

Publication number Publication date
WO2016092964A1 (ja) 2016-06-16
JP2016115741A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
CN105431937B (zh) 密封用片、以及使用了该密封用片的半导体装置的制造方法
TWI619180B (zh) 半導體裝置之製造方法及密封用片材
JP5735036B2 (ja) 電子部品装置の製造方法、及び、積層シート
TWI643294B (zh) Sheet for sealing with double-sided separator and method for manufacturing semiconductor device
WO2014136720A1 (ja) 半導体装置の製造方法及び熱硬化性樹脂シート
CN105493270A (zh) 电子设备密封用树脂片及电子设备封装体的制造方法
TW201532151A (zh) 半導體封裝之製造方法
WO2014162951A1 (ja) 半導体装置の製造方法
TW201624578A (zh) 半導體裝置之製造方法
WO2015002048A1 (ja) 半導体装置の製造方法
TW201626517A (zh) 密封用片材、及半導體裝置
TW201630132A (zh) 電子裝置封裝體及密封用片材
WO2016117268A1 (ja) 封止用シート
JP6302801B2 (ja) 封止用シート
WO2016080117A1 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015220350A (ja) 半導体装置の製造方法
TW201508843A (zh) 電子零件裝置之製造方法
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
TW201503786A (zh) 模組基板的製造方法、電子機器