TW201630087A - 雙層釋離暫態結合及去結合製程及系統 - Google Patents

雙層釋離暫態結合及去結合製程及系統 Download PDF

Info

Publication number
TW201630087A
TW201630087A TW104136010A TW104136010A TW201630087A TW 201630087 A TW201630087 A TW 201630087A TW 104136010 A TW104136010 A TW 104136010A TW 104136010 A TW104136010 A TW 104136010A TW 201630087 A TW201630087 A TW 201630087A
Authority
TW
Taiwan
Prior art keywords
substrate
wavelength
light
release layer
layer
Prior art date
Application number
TW104136010A
Other languages
English (en)
Inventor
保羅Ｓ 安卓
魯索Ａ 布德
黨兵
洪立玟
約翰Ｕ 尼可波克
柯尼利亞 康 艾 曾
Original Assignee
萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國商業機器公司 filed Critical 萬國商業機器公司
Publication of TW201630087A publication Critical patent/TW201630087A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/57—Working by transmitting the laser beam through or within the workpiece the laser beam entering a face of the workpiece from which it is transmitted through the workpiece material to work on a different workpiece face, e.g. for effecting removal, fusion splicing, modifying or reforming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/934—Apparatus having delaminating means adapted for delaminating a specified article
    • Y10S156/941—Means for delaminating semiconductive product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1153—Temperature change for delamination [e.g., heating during delaminating, etc.]
    • Y10T156/1158—Electromagnetic radiation applied to work for delamination [e.g., microwave, uv, ir, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1911—Heating or cooling delaminating means [e.g., melting means, freezing means, etc.]
    • Y10T156/1917—Electromagnetic radiation delaminating means [e.g., microwave, uv, ir, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)

Abstract

本發明提供包含一基板的一結合結構，其包含至少一個特徵，該基板具有頂端表面；第一釋離層覆蓋該基板之頂端表面，該第一釋離層可吸收用於由該光進行分解的第一波長的光；黏著層覆蓋該第一釋離層；以及一第二釋離層覆蓋該黏著層。該第二釋離層可吸收第二波長的光，並藉以將其進行分解。該結合結構更包含覆蓋該第二釋離層的操作基板，其中該操作基板對該第一波長及該第二波長的光實質上為可穿透的。此外，本發明亦揭示一種去結合方法，以加工該結合結構以去除及再生該黏著層進行重複使用。在另一具體實施例中，一種多步驟方法對結合結構進行光學切割及去結合。

Description

雙層釋離暫態結合及去結合製程及系統
本發明之示例性具體實施例大體上關於半導體元件、半導體封裝、材料、感測器、生物醫學構件、觸控螢幕顯示器、構件及子構件微型化、製造技術、設備、方法。更具體而言，關於晶圓結合及去結合材料、製程、蝕刻製程、切割製程、材料製程之重複使用及使用一種或多種雷射的工具設備。
暫態晶圓、面板或層結合、及去結合係三維(3D)半導體技術及電子產品和構件微型化的關鍵實施製程。去結合乃是從基板或操作晶圓(handling wafer)或面板去除經加工的矽元件晶圓、面板或層之動作，以使該經加工矽元件晶圓可在該層之尺寸薄化、加工或微型化後加入至3D堆疊或在系統中使用。作為範例，現有許多方法可將薄化的元件晶圓去結合：可透過操作裝置(handler)中的多個穿孔所供應的化學溶劑，從邊緣起始的分離點而導致的機械剝離(peeling)、或透過加熱該黏著劑於達到該矽元件晶圓可被掀起(sheering)或剝離去除的焦點的方式而將該等薄化的元件晶圓釋離。 室溫去結合技術其包括雷射輔助去結合及機械剝離，相較其他方法已廣泛地被接受，此乃由於該等技術與標準晶圓切割帶框(dicing tape frame)封裝及材料相容性。藉由使用準分子源的紫外光(UV)雷射剝蝕結合x-y掃描機台，已證實能可有效地讓已使用聚亞醯胺型(polyimide-based)黏著劑結合的晶圓去結合。與此同時，亦已出現依賴操作器從薄化晶圓之受控剝離的許多機械去結合方法，例如藉由工程設計該操作器具有中心低黏著力區，或藉由在結合前對該晶圓塗佈特殊釋離層。
在傳統晶圓去結合技術之範疇中所出現的一間題，即該結合黏著劑及化學清洗所伴隨的相關成本。
在本發明之一非限制性的實施例中，一種包含一第一基板的結合結構，其含有至少一個特徵，該第一基板具有頂端表面及相對底部表面。該結合結構更包含一第一釋離層，其覆蓋該第一基板之頂端表面，其中該第一釋離層可吸收具有第一波長的光，以具有該第一波長的雷射光進行分解、剝蝕、及汽化等至少其中之一。該結合結構更包含一黏著層，其覆蓋該第一釋離層；以及一第二釋離層，其覆蓋該黏著層。該第二釋離層可吸收第二波長的光，以具有該第二波長的光進行分解、剝蝕、及汽化等至少其中之一。該結合結構更包含一第二基板，其覆蓋該第二釋離層，其中該第二基板對具有該第一波長的光及具有該第二波長的光實質上為可穿透。
在本發明之另一非限制性的實施例中，提供一種方法包含提 供包含一第一基板的一結合結構，其含有至少一個特徵，該第一基板具有頂端表面及相對底部表面；一第一釋離層，其覆蓋該第一基板之頂端表面，該第一釋離層可吸收第一波長的光，以具有該第一波長的光進行分解、剝蝕、及汽化等至少其中之一；一黏著層，其覆蓋該第一釋離層；一第二釋離層，其覆蓋該黏著層；該第二釋離層可吸收第二波長的光，以具有該第二波長的光進行分解、剝蝕、及汽化等至少其中之一；以及一第二基板，其覆蓋該第二釋離層，該第二基板對具有該第一波長的光及具有該第二波長的光實質上為可穿透。該方法更包含將具有該第一波長及該第二波長的光施加於該結合結構，以對該第一釋離層及該第二釋離層進行分解、剝蝕、及汽化等至少其中之一，由此從該結構使該第二晶圓去結合。該方法更包含去除該黏著層。
在本發明之又一非限制性的實施例中，提供一種方法包含提供包含第一基板的一結合結構，其含有至少一個特徵，該第一基板具有頂端表面及相對底部表面；一黏著層，其覆蓋該第一基板之頂端表面；一釋離層，其覆蓋該黏著層；該釋離層可吸收一預定波長的光，以具有該第二波長的光進行分解、剝蝕、及汽化等至少其中之一；以及一第二基板，其具有覆蓋該釋離層的底部表面及相對頂端表面，該第二基板對具有該預定波長的光實質上為可穿透。該方法更包含將聚焦光束施加於該結合結構以切穿該釋離層、該黏著層、及該第一基板，以形成至少兩個結合子結構，該第二基板對該聚焦光束實質上為可穿透。該方法更包含將具有該預定波長的光施加於該結合結構，以對該釋離層進行分解、剝蝕、及汽化等至少其中之一，由此從該第二晶圓或表面使該等至少兩個結合子結構去結合。
1‧‧‧操作器
2‧‧‧三維(3D)元件晶圓
3‧‧‧黏著劑
4‧‧‧剝蝕層/釋離層
5‧‧‧雷射
6‧‧‧掃描光學器件
10‧‧‧雷射剝蝕去結合系統
12‧‧‧雷射
14‧‧‧擴束器
16‧‧‧掃描器
18‧‧‧F-theta透鏡
20‧‧‧電腦
22‧‧‧卡盤式晶圓
24‧‧‧攝影機
30‧‧‧玻璃/矽操作器
32‧‧‧元件基板
32A‧‧‧子結構
33‧‧‧底部表面
34‧‧‧黏著層
36‧‧‧第一釋離層
38‧‧‧雷射光束
38A‧‧‧第一雷射光束
38B‧‧‧第二雷射光束
40‧‧‧第二釋離層
50‧‧‧切割雷射光束
52‧‧‧附加雷射光束
圖1為例示採用介於操作器晶圓與元件晶圓之間結合黏著劑介面執行的去結合製程的放大剖面圖。
圖2顯示一般矽熱膨脹係數(CTE)匹配晶圓玻璃之0.7mm薄片之UV穿透特性之非限制性範例。
圖3例示雷射剝蝕去結合系統之非限制性範例。
圖4例示慣用去結合方法。
圖5例示根據本發明之一些具體實施例的去結合方法，其中結合結構包括一第二釋離層，其介於該黏著層與該元件晶圓之頂端表面之間；以及兩條掃描雷射光束。
圖6及圖7例示本發明之蝕刻及/或切割及去結合具體實施例之非限制性範例，其中圖6顯示雷射切割(刻出)操作而圖7顯示雷射去結合操作。
圖8為本發明之第一方法之流程圖敘述。
圖9為本發明之第二方法之流程圖敘述。
藉由前言，圖1為採用介於操作器結構或操作晶圓1(例如玻璃操作器)與3D元件晶圓2(如矽晶圓)之間的黏著劑3的去結合製程之簡化繪圖。直接緊鄰玻璃操作器1的薄剝蝕層4由經由一些掃描光學器件6來自雷射5(如發出波長對操作器1實質上可穿透的一UV雷射)的快速掃描光束而迅速分解。此製程致使該操作器1與8D元件晶圓2上的結合黏著劑3分離。
各個操作器1、剝蝕層4、及黏著劑3均具有重要作用。假定矽與熱膨脹係數(Coefficient of thermal expansion，CTE)與其匹配的該玻璃操作器具有UV波長之高穿透百分比，其選定用以最大的釋離效率。
一般來說，剝蝕層4應完善結合至玻璃操作器1及黏著劑3兩者，應呈現出良好化學及熱穩定性以耐受結合及下游加工，並應對UV雷射波長敏感以使其乾淨迅速分解。為方便3D製程開發，尤其是在缺陷檢驗之領域中，非常具有優勢的是，將剝蝕層4薄得足以在整個3D加工過程中可直接光學觀看該結合介面。然而，無法支援目視檢驗的替代性釋離層亦可部署，且其中可使用需要的替代性檢驗技術，例如但不限於超音波檢驗。接合黏著劑3可為該應用需求的任何合適的結合黏著劑，傾向支援在剝蝕後從元件晶圓2乾淨去除的情況。此情況較佳為在許多清洗溶劑擇一中通常均會溶解的黏著劑。
針對該應用決定最佳波長時，可考量數項要件。第一項如以上所提及為玻璃操作器1(或替代操作晶圓、面板或表面，例如但不欲限於矽、藍寶石、陶瓷、塑料或複合材料)之穿透；第二項為雷射源5之可用性、成本、及特性；以及第三項為用於剝蝕(釋離)層4的合適剝蝕材料之可用性及敏感度。
圖2顯示一般與矽CTE匹配的晶圓玻璃之0.7mm薄片的穿透特性之非限制性範例。三種常見UV雷射波長在圖表上355nm、308nm、及266nm處標記顯示，其中僅355nm波長顯示微量吸收損失，具有與可見光譜相同92%穿透(假設在前表面及後表面處4%菲涅耳(Fresnel)反射損失)。在308nm處的穿透約為83%，指示極輕微吸收，而在266nm處的穿透僅僅為 20%，指示很強的吸收。由於目標為將高能級雷射輻射穿越玻璃(或替代)操作結構(如晶圓)1傳輸至剝蝕層4，因此該等結果顯示對於此種玻璃266nm波長相對於308nm或355nm為欠佳選擇。為使用矽操作晶圓，可利用紅外光(IR)雷射。對於替代操作材料，雷射選擇可匹配該操作材料所需穿透特性。此外，較佳為該雷射對該等操作材料不會造成損傷或最低限度損傷，以允許在適當處多次重複使用操作晶圓1、材料或表面。
已顯示使用來自氯化氙(XeCl)準分子雷射的308nm波長塗佈有聚亞醯胺型黏著劑的玻璃之良好去結合。在此種情況下，該黏著劑自身一部分用作該剝蝕層，且相當高功率的線光束(約50mm寬)使用移動平台橫越該晶圓進行掃描。然而，該吸收層可從該黏著劑去耦合，由此給予該製程整合器更大範圍為特定應用選擇適合黏著劑。再者，可採用更加小型的二極體驅動固態(Diode-pumped solid state，DPSS)355nm雷射源。儘管準分子雷射具有很大的輸出功率，但其體積亦相當龐大，具有用於控制光束的複雜波導，並需求氣體櫃以容納其藉以充電的該等鹵素氣體混合物。相對而言，DPSS源的體積小型許多，具有簡單機架式電源，以及基波1064nm雷射輸出之光纖供應至含有將該頻率「降低三倍」至355nm的三次諧波產生晶體的小型雷射頭。儘管最大輸出功率低於一般準分子雷射，但該輸出光束產生可使用光學掃描器橫越該晶圓表面快速光柵掃描的略橢圓形高斯光斑。
圖3例示雷射剝蝕去結合系統10之一個非限制性範例。系統10由許多構件構成，包括：一355nm DPSS Q切換雷射12，其具有擴束器14；一高速光學掃描器16；一F-theta透鏡18；以及一控制器，例如電腦(PC)20， 含有適當控制軟體及用於與該等受控構件連接的介面卡。雷射12輸出例如在50kHz重複頻率及約12ns脈衝寬度小於6瓦特之最大功率。1mm標稱寬度光束進入擴束器14，且該可變擴束輸入至光學掃描器16。(x-y)掃描輸出光束由F-theta透鏡18聚焦至放置在下方約800mm的卡盤式晶圓22上。雷射12及掃描器16係由PC 20控制。在一個範例中，系統10可以超過10m/s的速度掃描一百至數百微米的數量級光點。
為均勻剝蝕及該操作器之釋離選擇該等正確掃描參數時，在該晶圓表面處有效光斑尺寸之知識很重要。然而，不同於具有均勻「頂端帽(top hat)」剖面線光束的其他雷射系統，系統10可生成具有高斯剖面的略橢圓形光斑。該有效光斑大小可定義為半高全寬(Full Width Half Maximum，FWHM)點，因為其可以相當簡單方式量測到。假設高斯分佈，由其FWHM定義的光斑大小擷取該光斑區域內約50%之總脈衝功率。該光斑大小之知識連同雷射功率及掃描參數之選擇允許均勻剝蝕通量(fluence)供應至該結合介面。為了例示性目的，使用sigma之正規化高斯函數=1。該掃描方向可以蛇形圖案為左到右及向後。
只要由該雷射峰值功率設定的最小剝蝕臨界值通量在所有位置處均符合，該操作器晶圓1就會釋離。雷射12之輸出功率越大，該光斑大小可越大，該列間距可設定越大，且該光束可掃描得越快(最高可達掃描器16之速限)，因此導致去結合系統10之最大處理量。
除了系統10自身之外，關注的另一參數為釋離(剝蝕)層4材料之剝蝕臨界值通量。
可顯示藉由UV剝蝕的去結合開始於主要由所剝蝕材料之吸 收及厚度控制的最小臨界值通量。如以上實施例所提及，剝蝕層4材料應完善黏著至玻璃操作器1及結合黏著劑3兩者。剝蝕材料4亦應為熱穩定最高可達至少最大結合溫度，其在所關注波長(如355nm)應為高度吸收，並在整個3D晶圓加工過程中方便進行該結合介面之光學檢驗，其在光波長處應盡可能為可穿透。現有在各式各樣已習知為惰性底層(Underlayer，UL)薄膜、旋塗碳(Spin-on carbon，SOC)薄膜、及有機平面層(Organic planarizing layer，OPL)的先進深UV微影中使用的材料種類。這些材料中至少一些符合加諸於晶圓結合/去結合的該等需求，並可用於形成剝蝕層4材料。
舉例來說，OPL材料慣用於平面化預存在圖案，以實現該後續層級之微影。其通常旋塗施加於數量級為200nm的厚度，然後進行烘烤(如使用加熱板)，以產出光學可穿透式薄膜。大多數為熱穩定最高可達300℃，且數種高於此溫度為穩定。至少一些OPL材料可用於剝蝕層4，舉例來說，一種在玻璃上施加為260nm厚薄膜時僅傳輸約15%之入射光束，而另一種施加為200nm薄膜時僅傳輸約30%之入射光束。
根據本發明該等具體實施例之範例，與用於該晶圓結合及去結合的材料成本相關的問題，可藉由實現重複使用該結合黏著劑之至少一部分而減少。
進一步根據本發明該等具體實施例之範例，可使用雙釋離層(雙剝蝕層)，其中一層緊鄰該操作晶圓或面板，而一層緊鄰即將結合及去結合的構件晶圓、晶粒、封裝、子構件、電池或其他物品。
在一個範例中，相同雷射及雷射波長可用於在該黏著層兩側上的該等釋離層。在另一個範例中，可使用兩種不同的釋離層，其中一種 可吸收第一波長例如波長355nm的光(UV或一些其他UV波長)，而另一種可吸收1.1μm至大於10μm(在紅外線(IR)光譜中)之第二波長。本發明之該等具體實施例實現使用具有不同波長的兩種或多種雷射，或相同波長的兩種或多種雷射，或一種雷射。
進一步根據本發明該等具體實施例之範例，可採用夾治具(fixture)例如蝕刻矽或玻璃晶圓或面板，以減少在凸塊、支柱或其他3D形狀上方的黏著劑使用。舉例來說，可使用具有蝕刻特徵(如匹配用於構件晶圓的該等對應凸塊或支柱的孔洞或凹穴)的蝕刻玻璃晶圓或矽晶圓，其中凸塊及支柱接合至該晶圓夾治具中，且黏著劑用於連結該構件晶圓與該夾治具及/或操作晶圓之該等表面。
進一步根據本發明該等具體實施例之範例，該黏著劑材料可在藉由雷射能量或化學去除而釋離後使用及重複使用，且該黏著劑隨後可再生(reclaimed)。或者，可讓熱塑料黏著至該操作晶圓，而新黏著劑可加至功能硬體(晶粒、晶圓、封裝、面板，作為用於去結合後結合週期的黏著劑/釋離層)。該熱塑料可原位重複使用，或可藉由雷射或化學清洗從該操作晶圓去除，並再生/再加工成另一種黏著劑或黏著劑/釋離層。
進一步根據本發明該等具體實施例之範例，提供使用雙釋離製程將該黏著層剝除而非僅溶解的能力。
使用這些具體實施例降低基於高處理量結合及去結合操作的晶圓擁有成本(Cost of ownership，COO)。
使用這些具體實施例為在該晶圓、晶粒、封包、構件、子構件或面板層級處的製程提供選項，並將該選項提供給在這些各層級處的去 結合。
本發明之該等具體實施例在其一個態樣中亦提供精密工具，其可切割及去結合構件，並可在製造應用中使用，例如電子產品、光學器件、及觸控螢幕(作為非限制性範例)。針對構件的精密切割及釋離製程可採用一種或多種雷射。一個範例為使用皮秒雷射，例如但不限於結合去結合雷射的355nm雷射，該去結合雷射可為能藉由去結合釋離該晶圓或硬體的相同雷射或另一種雷射(如355nm固態或IR雷射)。構件之間的切割道(kerf)可去結合及去除，進行後續藉由構件轉移及/或結合而接近該等一個或多個構件。該等具體實施例可使用具有用於切割相對於去結合的不同光學器件的相同雷射，或可使用兩種獨立雷射及用於在同一工具中切割及去結合的光學器件。
該等具體實施例可在能參照精密對準標記進行切割及去結合的同一工具中使用兩種製程。該工具可藉由順序使用具有用於切割及釋離的兩組光學器件的單一雷射進行加工；或該工具可藉由同時使用多種雷射及光學器件以提高處理量進行並行加工。
圖4例示基於前述使用玻璃及/或矽(Si)操作晶圓30的圖1及圖3的去結合方法。元件基板32(如晶圓)通常包括各種特徵，其包括例如電晶體及鍍金屬(內連線、穿孔等)。在元件基板32上面及操作晶圓30下面為黏著層34及薄釋離層(剝蝕層)36。雷射光束38顯示為通過實質上可穿透的操作晶圓30，並熱去除釋離層36以使操作晶圓30去結合。此可為室溫製程。此種方法實現使用帶/框技術。其後，黏著層34可藉由合適化學製程去除，例如藉由施加所選定以溶解黏著層34的溶劑。在讓該結合操作晶圓/晶圓組合 去結合前可經受各種製程，包括例如晶圓薄化(如100μm、50μm、30μm)，以及如有需要可施加相容的邊研磨操作，所有均未損傷元件基板32(如晶圓)。
圖5例示根據本發明之一些具體實施例的去結合方法及結合結構。比較圖5與圖4，可看出第二釋離層40介於黏著層34與元件基板32(或功能晶粒、面板或構件)之頂端表面之間。亦可看出使用兩條雷射光束38A及38B，其中雷射光束38A係選定及施加以去除(分解、剝蝕、及汽化至少一項)最上面的釋離層36，而雷射光束38B係選定及施加以去除(分解、剝蝕、及汽化至少一項)最下面的釋離層40。在此種情況下，黏著層34係選定以至少部分傳輸光束38B之雷射能量。
光束38A及38B可源自同一雷射及相關聯光束光學器件，或其可源自兩種不同雷射及相關聯光束光學器件。光束38A及38B之該等波長可為相同(如若釋離層36首先去除，且若黏著層34對該光束波長為至少部分可穿透)，或其可為不同。作為非限制性範例，一條光束例如38A可具有在UV光譜中的波長，並可源自準分子雷射或降頻轉換DPSS雷射，而第二光束38B可具有在IR光譜中的波長，並可源自IR雷射(或降頻轉換DPSS雷射，其中去除或省略該等降頻轉換光學器件)。
視需要阻擋層(未顯示)可放在頂端表面構件晶圓32旁邊，以保護該佈線及元件避開該雷射。該視需要阻擋層可為任何吸收或反射材料(至少在第二雷射光束38B之波長處)。該視需要阻擋層亦可存在於以下說明的圖6及圖7中所描繪該等具體實施例擇一中。阻擋層之範例包括一厚釋離層，其不允許該雷射通量通過。該阻擋層可由碳填充高分子、適當金屬層、 或在所使用雷射波長之光譜中較佳將具有高吸收的替代材料構成。在加工後，該阻擋層亦可藉助例如化學清洗或氧氣灰製程而去除。
可瞭解在此具體實施例中，黏著劑自身之層34在去除釋離層36及40後從該結構脫離。脫離的黏著層34後續可例如藉由簡單洗滌操作而恢復。在恢復後，層34之黏著劑材料可回收(recycled)並可重複使用，由此減少晶圓加工之整體成本。該黏著劑可為單次使用或雙重或多用途使用，並可藉由從晶圓化學去除而再生、過濾、及/或濃縮、及再次重複使用。
在本發明之這些具體實施例中，一種去結合方法包括去除黏著層34，例如藉由一層或多層雷射釋離層、未使用釋離層的黏著劑釋離、化學溶解或機械去除、去除方法之組合，或藉由替代方法。該所去除黏著層材料隨後可經分離、過濾、及加工以擷取該(等)黏著層材料之全部或部分，以針對目標下一次使用性質進行再生、再濃縮、清洗、調整，以為即將在替代應用中重複使用或使用的一種或多種化學品創造價值。化學黏著層34可在該去結合後重複使用，其中重複使用可涉及例如藉由溶劑的一個或多個重組，與其他新的及/或重組的化學品結合時部分或全部按照分子量、黏度、組成或其他參數變數的分類。
圖6及圖7例示本發明之切割及去結合具體實施例之非限制性範例，其中圖6顯示雷射切割(刻出)操作而圖7顯示雷射去結合操作。在此具體實施例中，該結構可為例如在圖4中藉由單一釋離層36所例示，然而在其他具體實施例中，可使用圖5之雙釋離層範例。
圖6顯示將一條或多條雷射光束50穿越操作晶圓30施加於該結構。光束50通過操作晶圓30，但在下層的釋離層36、黏著層34、及元件 基板(構件承載基板)32中被強力吸收。雷射光束50具有充足功率進行施加，以切穿下層的釋離層36、黏著層34、及元件基板32。然而，實質上可穿透的操作晶圓30(至切割光束50之波長)並未切穿，且由於存在黏著層34，因此維持下層的切割元件基板子結構32A(及上覆的黏著層及釋離層)就位。從一種或多種雷射輸出的切割雷射光束50，在一個非限制性範例中可由輸出在約240nm-360nm之非限制性範圍中的UV波長的掃描Q切換雷射提供。
在圖6之具體實施例中指出，切割光束50可從該底部代替施加，亦即穿越元件基板32之底部表面33。
圖7顯示將附加雷射光束52穿越操作晶圓30施加於該結構。光束52通過操作晶圓30且在下層的釋離層36中被強力吸收，並用於去除(進行分解、剝蝕、及汽化至少一項)釋離層36，由此將先前切割的子結構32A從操作晶圓30分離。
在這些具體實施例中，注意到該(等)雷射光束之x-y掃描可藉由在維持元件基板32及相關層靜止的同時掃描該(等)光束自身、或藉由在相對於該(等)光束平移元件基板32及相關層的同時維持該(等)雷射光束靜止、或藉由移動該(等)光束及元件基板32及相關層而達成。
本發明之該等具體實施例在其一個態樣中針對材料再生/重複使用提供雙去結合及/或化學清洗，並可採用至少一個或兩個雷射去結合波長或方向(即355nm及1μm至3μm及/一個或兩個方向(即僅頂端或僅底部、或兩者))。
本發明之該等具體實施例在其另一態樣中針對使用位於黏著層34上面及下面的兩層釋離層36及40而提供。該等具體實施例亦針對使 用具有整合釋離層的一層黏著層提供。
本發明之該等具體實施例在其另一態樣中針對使用至少一層釋離層及針對重複使用熱塑料進行結合及去結合、及重複使用該黏著層之部分或全部而提供。
在一些具體實施例中，化學清洗製程可用於去除釋離層之部分或全部及/或該黏著層之部分或全部。
本發明之該等具體實施例在其另一態樣中提供圖案化該元件基板32的能力，以形成該構件基板之半導體晶片(dice)及一層或多層釋離層或刻口之釋離。
本發明之該等具體實施例在其另一態樣中提供使用一種或多種雷射的能力，以從晶粒、晶圓或面板釋離子部件。該等具體實施例可與含有大量晶粒的半導體晶圓、太陽能板、及顯示面板一起用作非限制性範例。
本發明之該等具體實施例亦針對在一個或多個構件之精密切割及去結合期間的雷射切割及去結合而提供。
本發明之該等具體實施例在其另一態樣中亦提供針對去結合或切割擇一或兩者使用一種雷射及多條光路、或針對切割及去結合操作使用兩種(或多種)雷射及相關聯光路的能力。使用兩種或多種雷射可為具優勢，以達成更高處理量。該結構可從該操作晶圓側或從該構件晶圓側切割。
本發明之該等具體實施例在其另一態樣中亦針對具有用於雷射切割相對於雷射去結合的預設參數的選項而提供，同時考量包含被切割/去結合的結構及該結構被切割的方向(頂端或底部)的不同材料。
本發明之該等具體實施例在其另一態樣中亦針對整合雷射光束大小及位置特性並針對整合軟體及攝影機24(顯示於圖3中)而提供，以辨認參考標記及特徵辨認，以藉由採用潛在theta(旋轉)調整在X及Y維度上進行掃描而切割。(視需要)攝影機24及相關影像辨認軟體因此可與圖3所示光學系統/控制器整合，以在構件基板32上實現參考標記及指標之識別及準確位置，由此有助於如在圖5中的僅去結合之製程，或如在圖6及圖7中的切割及去結合。(視需要)攝影機24及相關辨認及其他軟體提供進行特徵辨認，以及釋離全薄片、個別構件或多個構件的能力。該等所釋離構件可為一排構件或構件之二維區域陣列，或一般來說，構件之任何規則形狀或不規則形狀區塊。該等構件可一次或以能對準其他構件或托住夾治具的步進順序釋離。
本發明之該等具體實施例之態樣為將具有預定波長的光施加於該結合結構以對該釋離層進行分解、剝蝕、及汽化至少一項，由此從該第二晶圓或表面使至少兩個結合子結構去結合。在此非限制性具體實施例中，除了造成從該基底操作晶圓及/或表面釋離之外，該等子結構可為了形成凹穴進行部分蝕刻、為了分開該等子結構之目的進行部分蝕刻、或為了分開該等子結構之目的進行完全蝕刻。
在於文中所說明各該等非限制性具體實施例中，包含該系統的設備可為了評估與設備表面協調的雷射光斑之雷射光斑大小及/或位置之目的利用分立或整合集合之光偵測器，使得具有在晶圓、封裝、及/或其他構件或層中的軟體及對準標記、該X及Y位置、並具有能量感測，該等一條或多條雷射光束可被監控進行控制光束位置及能量、雷射光斑、及/或通量 之精密。此類校正感測器，當與該等材料及構件之軟體程式及知識結合時，可在即將加工的該等晶圓或構件上使用特徵或對準標記時同時導致一個或多個特徵之精密去結合、蝕刻、及/或切割。該(等)分立或整合集合之光偵測器可結合攝影機24或代替攝影機24使用。
釋離層36及40可經選定以強力吸收從該雷射輻射出的光頻率。從該雷射輻射出的光可為紫外光。從該雷射輻射出的光可具有約350nm(或以下)至360nm(或以上)之波長。用於剝蝕該釋離層的雷射可為例如釔鋁石榴石(YAG)雷射或氟化氙(XeF)準分子雷射。黏著層34可施加於半導體晶圓32。釋離層36可在藉由施加於其上的釋離層將半導體晶圓32結合至可穿透式操作器30前固化。黏著層34可施加於釋離層36。釋離層36可在施加黏著層34前固化。
用於剝蝕釋離層36及/或40的雷射可為二極體驅動固態(DPSS)雷射。用於剝蝕釋離層36及/或40的雷射可為準分子雷射。用於剝蝕釋離層36及/或40的雷射相較於準分子雷射可為相對較低功率雷射。該相對較低功率可在從約5瓦至30瓦的範圍內。在半導體晶圓32結合至可穿透式操作器30時進行加工可包括薄化半導體晶圓32。在半導體晶圓32結合至可穿透式操作器30時進行加工可包括形成一個或多個矽穿孔(Through-silicon via，TSV)。
釋離層36及40對可見光實質上可為可穿透，且一種方法可包括在加工半導體晶圓32後及剝蝕該(等)釋離層前，透過可穿透式操作器30及釋離層36及/或40檢查半導體晶圓32。當該檢查揭露可校正缺陷時，修復可在剝蝕該(等)釋離層前在半導體晶圓32上進行。半導體晶圓32可在從可穿 透式操作器30移除半導體晶圓32後加入至3D堆疊。
該等操作晶圓可為用於玻璃、藍寶石、矽、高分子載體或替代材料(其與從該等一種或多種雷射輸出的該等光波長相容)的晶圓之任何組合。可注意到對於玻璃操作晶圓30，該光波長可為355nm(UV)，而對於矽操作晶圓30，該IR雷射可輸出波長例如1μm至5μm。對於高分子操作晶圓30，該雷射及輸出波長可依該高分子之傳輸特性而定選定。
在一些具體實施例中，可穿透式操作器30可包括Borofloat玻璃。可穿透式操作器30對紫外光及可見光實質上可為可穿透。可穿透式操作器30作為非限制性範例可為約650μm厚。
元件晶圓32可包括整合電路元件。元件晶圓32可包括一個或多個矽穿孔(TSV)。元件晶圓32可為用於3D整合電路、3D封包或替代封包的層、觸控螢幕顯示器、感測器、生醫元件、電池或其他硬體。
黏著層34係選定以具有所需性質，例如與目標用途相容具有用於接合及加工的黏度控制的熱塑料，及具有所使用參數的溫度及化學相容性/抗性，及例如與化學清洗及/或氧氣灰化製程相容的去結合。黏著層34可為例如已習知為TOK A0206者。釋離層36及/或40可包括一黏著劑。釋離層36及/或40可包括例如HD3007。釋離層36及/或40可包括環已酮(cyclohexanone)。該黏著層作為非限制性厚度範圍可為從小於1μm至約100μm厚。釋離層36及/或40作為非限制性範例可為約小於0.2至小於1μm厚層，其中高雷射吸收與該釋離層之受控組成一起使用。釋離層36及/或40可能容易受到紫外光雷射輻射剝蝕。釋離層36及/或40可能容易受到功率在約小於1瓦至30瓦之非限制性範圍內之紫外光雷射輻射剝蝕。釋離層36及/或40 可能容易受到紅外光雷射輻射剝蝕。
根據本發明之示例性具體實施例，結合黏著劑34可擇一施加於玻璃操作器晶圓30(如在該UV剝蝕層加入後)或元件晶圓32。由於該UV剝蝕層控制該玻璃釋離，因此該黏著劑可不論其UV吸收特性而選擇，由此增加對於黏著劑的該等選擇。對於相對較低溫晶圓應用(如最高可達約250℃)，廣泛多種材料存在(如TOK TZNR-0136)，其可在低壓及低溫結合(小於1大氣壓，約200℃)。對於此類材料的一般結合週期在結合工具中發生，其中該玻璃及矽晶圓30及32維持對準，但由小間隙隔開以允許真空在該晶圓及該操作器接觸前形成於兩者之間。該等晶圓在其被壓在一起時加熱至該所需結合溫度。結合週期通常數量級為3至5分鐘。對於較高溫度應用(如約300℃至約350℃)，該等黏著劑選擇較少，並包括BCB及聚亞醯胺型材料例如HD Microsystems HD3007。這些一旦固化一般較不黏稠得多，並可在較高壓及高溫下結合(大於1大氣壓，約3000℃至約350℃)。所選擇黏著劑可在約500至約3000每分鐘轉速(rpm)旋塗施加、在介於約80℃與約120℃之間軟烘烤，然後在氮氣中介於約300℃與約350℃之間固化長達1小時。對於這些材料，結合週期數量級可為約20至約40分鐘。替代結合黏著劑可利用化學添加劑，以藉助對於UV固化或部分固化的黏度調整或化學調整而提升結合及/或固化之速度。
圖8為根據本發明之態樣的方法之具體實施例之敘述的流程圖。在區塊8A處，該方法提供一種結合結構，包含一第一基板，其含有至少一個特徵，該第一基板具有頂端表面及相對底部表面；一第一釋離層，其覆蓋該第一基板之頂端表面，該第一釋離層可吸收具有用於由具有該第 一波長的光進行分解、剝蝕、及汽化至少一項的第一波長的光；一黏著層，其覆蓋該第一釋離層；一第二釋離層，其覆蓋該黏著層；該第二釋離層可吸收具有用於由具有該第二波長的光進行分解、剝蝕、及汽化至少一項的第二波長的光；以及一第二基板，其覆蓋該第二釋離層，其中該第二基板對具有該第一波長的光及具有該第二波長的光實質上為可穿透。該方法在區塊8B處更包含將具有該第一波長及該第二波長的光施加於該結合結構，以對該第一釋離層及該第二釋離層進行分解、剝蝕、及汽化至少一項，由此從該結構使該第二晶圓去結合。該方法在區塊8C處更包含去除該黏著層。
圖9為根據本發明之態樣的方法之進一步具體實施例之敘述的流程圖。在區塊9A處，該方法提供一種結合結構，包含一第一基板，其含有至少一個特徵，該第一基板具有頂端表面及相對底部表面；一黏著層，其覆蓋該第一基板之頂端表面；一釋離層，其覆蓋該黏著層；該釋離層可吸收具有用於由具有該第二波長的光進行分解、剝蝕、及汽化至少一項的預定波長的光；以及一第二基板，其具有覆蓋該釋離層的底部表面及相對頂端表面，該第二基板對具有該預定波長的光實質上為可穿透。在區塊9B處，該方法更包含將聚焦光束施加於該結合結構以切穿該釋離層、該黏著層、及該第一基板，以形成至少兩個結合子結構，其中該第二基板對該聚焦光束實質上為可穿透。在區塊9C處，該方法更包含將具有該預定波長的光施加於該結合結構，以對該釋離層進行分解、剝蝕、及汽化至少一項，由此從該第二晶圓或表面使該等至少兩個結合子結構去結合。
於文中所使用術語僅係為了說明特定具體實施例之目的，且不欲為本發明之限制。如於文中所使用，該等單數形「一(a)」、「一(an)」、 及「該(the)」係欲亦包括該等複數形，除非上下文明顯另有所指。應可進一步理解該等用語「包含(comprises)」及/或「包含(comprising)」，在本說明書中使用時，明確說明所述特徵、整體、步驟、操作、要素、及/或構件之存在，但不排除一個或多個其他特徵、整體、步驟、操作、要素、構件、及/或其群組之存在或附加。
在以下諸申請專利範圍中的所有手段或步驟加功能要素之該等對應結構、材料、動作、及相等物，係欲包括用於結合如具體所主張的其他所主張要素進行該功能的任何結構、材料或動作。本發明之說明已為了例示及說明之目的呈現，但不欲為全面性或以所揭示形式限制本發明。許多修飾例及變化例對本發明領域具通常知識者為顯而易見，而不悖離本發明之範疇與精神。該具體實施例係選擇及說明以最佳解說本發明之原理及實際應用，並讓此領域其他一般技術者能理解用於因適合所設想的特定用途故具有各種修飾例的各種具體實施例的本發明。
據此，鑑於前述說明，對本技術領域具通常知識者而言，當讀取伴隨結合所附圖式及所附各申請專利範圍時，各種修飾例及改寫例皆變得顯而易見。僅僅作為一些範例，本技術領域具通常知識者應可使用其他類似或相等結合/去結合製程，包括光學掃描製程及釋離層去除製程。又，該等示例的具體實施例不欲限於以上具體所揭示的那些材料、層厚度、波長、及此類。本發明所教示任何的、所有的及類似的修飾例，仍將落於本發明所請保護之範疇內。
1‧‧‧操作器
2‧‧‧三維(3D)元件晶圓
3‧‧‧黏著劑
4‧‧‧剝蝕層/釋離層
5‧‧‧雷射
6‧‧‧掃描光學器件

Claims (20)

  1. 一種結合結構，包含：一第一基板，含有至少一個特徵，該第一基板具有一頂端表面及一相對底部表面；第一釋離層，覆蓋該第一基板之頂端表面，該第一釋離層可吸收一第一波長的光，以具有該第一波長的光進行分解、剝蝕、及汽化等至少其中之一；一黏著層，覆蓋該第一釋離層；一第二釋離層，覆蓋該黏著層；該第二釋離層可吸收一第二波長的光，以具有該第二波長的光進行分解、剝蝕、及汽化等至少其中之一；以及一第二基板，覆蓋該第二釋離層，該第二基板對具有該第一波長的光及具有該第二波長的光實質上為可穿透。
  2. 如申請專利範圍第1項之結合結構，其中該第一基板包含一半導體基板，且其中該第二基板包含一半導體基板、一藍寶石基板、一玻璃基板或一高分子基板等至少其中之一。
  3. 如申請專利範圍第1項之結合結構，其中該第一波長及該第二波長實質上彼此相等，或其中該第一波長及該第二波長實質上彼此不同。
  4. 如申請專利範圍第1項之結合結構，其中該第二波長在紫外光波長之一範圍內，且其中該第一波長在紅外光波長之一範圍內。
  5. 如申請專利範圍第1項之結合結構，更包含一保護層，其配置在該第 一釋離層與該第一基板之頂端表面之間，該保護層可吸收該光或反射至少具有該第一波長的光之一。
  6. 一種方法，包含：提供一結合結構，包含一第一基板，其含有至少一個特徵，該第一基板具有一頂端表面及一相對底部表面；一第一釋離層，其覆蓋該第一基板之頂端表面，該第一釋離層可吸收一第一波長的光，以具有該第一波長的光進行分解、剝蝕、及汽化等至少其中之一；一黏著層，其覆蓋該第一釋離層；一第二釋離層，其覆蓋該黏著層；該第二釋離層可吸收一第二波長的光，以具有該第二波長的光進行分解、剝蝕、及汽化等至少其中之一；以及一第二基板，其覆蓋該第二釋離層，該第二基板對具有該第一波長的光及具有該第二波長的光實質上為可穿透。 將具有該第一波長及該第二波長的光施加於該結合結構，以對該第一釋離層及該第二釋離層進行分解、剝蝕、及汽化等至少其中之一，由此從該結構使該第二晶圓去結合；以及去除該黏著層。
  7. 如申請專利範圍第6項之方法，更包含再生(reclaiming)該所去除黏著層進行重複使用。
  8. 如申請專利範圍第6項之方法，其中該所去除黏著層經加工且後續經分離、過濾、重組及加工等至少其中之一，使得該黏著層之黏著劑可重複使用。
  9. 如申請專利範圍第6項之方法，其中該第一基板包含一半導體基板，且其中該第二基板包含一半導體基板、一藍寶石基板、一玻璃基板或一高分子基板等至少其中之一。
  10. 如申請專利範圍第6項之方法，其中該第一波長及該第二波長實質上彼此相等，或其中該第一波長及該第二波長實質上彼此不同。
  11. 如申請專利範圍第6項之方法，其中該第二波長在紫外光波長之一範圍內，且其中該第一波長在紅外光波長之一範圍內。
  12. 如申請專利範圍第6項之方法，其中該第二基板藉助化學清洗及氧氣/電漿灰化至少一項而清潔並重複使用。
  13. 如申請專利範圍第6項之方法，由包含至少一個雷射、光學、光學掃描器及對準和功率感測器的一工具進行，以支援針對晶圓、面板、及其他尺寸結構的精密去結合、切割，並支援晶圓薄化、微型化、構件分割、及凹穴形成等至少其中之一。
  14. 一種方法，包含：提供一結合結構，包含一第一基板，其含有至少一個特徵，該第一基板具有一頂端表面及一相對底部表面；一黏著層，其覆蓋該第一基板之頂端表面；一釋離層，其覆蓋該黏著層；該釋離層可吸收一預定波長的光，以具有該第二波長的光進行分解、剝蝕、及汽化等至少其中之一；以及一第二基板，其具有覆蓋該釋離層的一底部表面及一相對頂端表面，該第二基板對具有該預定波長的光實質上為可穿透； 將一聚焦光束施加於該結合結構以切穿該釋離層、該黏著層、及該第一基板，以形成至少兩個結合子結構，該第二基板對該聚焦光束實質上為可穿透；以及將具有該預定波長的光施加於該結合結構，以對該釋離層進行分解、剝蝕、及汽化等至少其中之一，由此從該第二晶圓使該等至少兩個結合子結構去結合。
  15. 如申請專利範圍第14項之方法，其中該聚焦光束施加於該第二基板之頂端表面。
  16. 如申請專利範圍第14項之方法，其中該聚焦光束施加於該第一基板之底部表面。
  17. 如申請專利範圍第14項之方法，更包含去除覆蓋各該等所釋離子結構之第一基板部分的黏著層之一部分。
  18. 如申請專利範圍第14項之方法，其中該第一基板包含一半導體基板，且其中該第二基板包含一半導體基板、一藍寶石基板、一玻璃基板或一高分子基板等至少其中之一。
  19. 如申請專利範圍第14項之方法，其中該第二基板藉助化學清洗及氧氣/電漿灰化及重複使用等至少其中一項而清潔。
  20. 如申請專利範圍第14項之方法，由包含至少一個雷射、光學、光學掃描器及對準和功率感測器的一工具進行，以支援針對晶圓、面板及其他尺寸結構的精密去結合、切割，並支援晶圓薄化、微型化、構件分 割及凹穴形成等至少其中之一。
TW104136010A 2014-11-07 2015-11-02 雙層釋離暫態結合及去結合製程及系統 TW201630087A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/535,822 US20160133486A1 (en) 2014-11-07 2014-11-07 Double Layer Release Temporary Bond and Debond Processes and Systems

Publications (1)

Publication Number Publication Date
TW201630087A true TW201630087A (zh) 2016-08-16

Family

ID=55908662

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104136010A TW201630087A (zh) 2014-11-07 2015-11-02 雙層釋離暫態結合及去結合製程及系統

Country Status (3)

Country Link
US (3) US20160133486A1 (zh)
TW (1) TW201630087A (zh)
WO (1) WO2016071793A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735695B (zh) * 2016-11-03 2021-08-11 德商謬兒鮑爾有限公司 用於在基板間轉移電子元件的方法及設備

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2952979B1 (fr) * 2014-06-03 2017-03-01 Nivarox-FAR S.A. Composant horloger à base de verre photostructurable
US20160133486A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems
US9728509B1 (en) * 2016-05-05 2017-08-08 Globalfoundries Inc. Laser scribe structures for a wafer
US10074626B2 (en) * 2016-06-06 2018-09-11 Shin-Etsu Chemical Co., Ltd. Wafer laminate and making method
CN106409732B (zh) * 2016-11-25 2019-09-20 华进半导体封装先导技术研发中心有限公司 一种利用uv实现晶圆与玻璃分离的方法
JP6963602B2 (ja) * 2017-04-21 2021-11-10 三井化学株式会社 半導体基板の製造方法
JP6980421B2 (ja) * 2017-06-16 2021-12-15 株式会社ディスコ ウエーハの加工方法
US10403598B2 (en) * 2017-08-11 2019-09-03 Micron Technology, Inc. Methods and system for processing semiconductor device structures
KR102550390B1 (ko) * 2017-09-12 2023-07-03 에베 그룹 에. 탈너 게엠베하 일시적으로 접합된 기판 스택을 분리하는 방법 및 장치
US10217637B1 (en) 2017-09-20 2019-02-26 International Business Machines Corporation Chip handling and electronic component integration
US10345373B2 (en) * 2017-09-29 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inspecting semiconductor device structure
US10916416B2 (en) * 2017-11-14 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with modified surface and fabrication method thereof
US10388516B1 (en) * 2018-01-10 2019-08-20 Facebook Technologies, Llc Method for polymer-assisted chip transfer
US11274234B2 (en) * 2018-03-08 2022-03-15 Chengdu Eswin Sip Technology Co., Ltd. Adhesive composition for temporary bonding of semiconductor workpiece and support carrier pair
US10490525B1 (en) * 2018-05-10 2019-11-26 International Business Machines Corporation High speed handling of ultra-small chips by selective laser bonding and debonding
CN108821233A (zh) * 2018-05-31 2018-11-16 华进半导体封装先导技术研发中心有限公司 临时键合结构及其制作方法、拆键合方法
CN109004108B (zh) * 2018-08-02 2021-03-26 京东方科技集团股份有限公司 显示面板的制造方法和显示面板
KR20200046265A (ko) 2018-10-24 2020-05-07 삼성전자주식회사 캐리어 기판 및 이를 이용한 패키징 방법
JP7319044B2 (ja) * 2018-12-14 2023-08-01 Tdk株式会社 素子アレイの製造装置と特定素子の除去装置
KR102174928B1 (ko) * 2019-02-01 2020-11-05 레이저쎌 주식회사 멀티 빔 레이저 디본딩 장치 및 방법
TW202039261A (zh) * 2019-02-15 2020-11-01 美商優尼卡塔股份有限公司 用於組裝離散組件之動態剝離帶
KR20200113069A (ko) 2019-03-20 2020-10-06 삼성전자주식회사 반도체 소자 제조 방법
WO2021164855A1 (de) * 2020-02-18 2021-08-26 Ev Group E. Thallner Gmbh Verfahren und vorrichtung zur übertragung von bauteilen
US11710669B2 (en) 2020-05-25 2023-07-25 International Business Machines Corporation Precision thin electronics handling integration
US11355379B1 (en) 2020-11-24 2022-06-07 International Business Machines Corporation Oxide-bonded wafer pair separation using laser debonding
WO2023081521A1 (en) * 2021-11-08 2023-05-11 The Board Of Trustees Of The Leland Stanford Junior University Process for the pulsed laser ejection of multiple epitaxial structures from one thin film growth
US11908723B2 (en) 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers
WO2023108450A1 (zh) * 2021-12-15 2023-06-22 厦门市芯颖显示科技有限公司 寻址转移设备
WO2023179868A1 (de) 2022-03-25 2023-09-28 Ev Group E. Thallner Gmbh Verfahren und substratsystem zum trennen von trägersubstraten

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304626A (en) * 1988-06-28 1994-04-19 Amoco Corporation Polyimide copolymers containing 3,3',4,4'-tetracarboxybiphenyl dianhydride (BPDA) moieties
US6174175B1 (en) * 1999-04-29 2001-01-16 International Business Machines Corporation High density Z-axis connector
US6211499B1 (en) 1999-05-06 2001-04-03 Bwxt Y-12 L.L.C. Method and apparatus for component separation using microwave energy
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US20020160194A1 (en) * 2001-04-27 2002-10-31 Flex Products, Inc. Multi-layered magnetic pigments and foils
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004304161A (ja) * 2003-03-14 2004-10-28 Sony Corp 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法
US6888977B2 (en) * 2003-04-14 2005-05-03 Agilent Technologies, Inc. Polymeric liquid metal optical switch
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
JP4599243B2 (ja) * 2005-07-12 2010-12-15 株式会社ディスコ レーザー加工装置
US7507312B2 (en) 2005-08-23 2009-03-24 The Boeing Company Using laser shock loads to debond structures
US7635609B2 (en) * 2007-04-16 2009-12-22 Eastman Kodak Company Patterning method for light-emitting devices
JP5276412B2 (ja) * 2008-11-04 2013-08-28 キヤノン株式会社 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
US20100176495A1 (en) * 2009-01-12 2010-07-15 International Business Machines Corporation Low cost fabrication of double box back gate silicon-on-insulator wafers
JP5439583B2 (ja) 2009-04-16 2014-03-12 スス マイクロテク リソグラフィー，ゲーエムベーハー 一時的なウェハーボンディング及びデボンディングのための改善された装置
KR101818127B1 (ko) * 2009-12-07 2018-01-12 아이피지 마이크로시스템즈 엘엘씨 레이저 리프트 오프 시스템과 방법
US9669613B2 (en) * 2010-12-07 2017-06-06 Ipg Photonics Corporation Laser lift off systems and methods that overlap irradiation zones to provide multiple pulses of laser irradiation per location at an interface between layers to be separated
DE102010026331A1 (de) 2010-07-07 2012-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Materialabtrag an Festkörpern
JP5977532B2 (ja) * 2012-02-20 2016-08-24 東京応化工業株式会社 支持体分離方法及び支持体分離装置
JP6478913B2 (ja) 2012-09-05 2019-03-06 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． デバイスウエハからのキャリアウエハのレーザ剥離
US20140103499A1 (en) 2012-10-11 2014-04-17 International Business Machines Corporation Advanced handler wafer bonding and debonding
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation
US20140342148A1 (en) 2013-05-15 2014-11-20 Corning Incorporated Glass structures and methods of creating and processing glass structures
CN203344524U (zh) 2013-05-16 2013-12-18 亿豪纳米科技股份有限公司 镭射水转印结构
US9460966B2 (en) * 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) * 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
EP3092658A4 (en) * 2014-01-07 2017-07-05 Brewer Science, Inc. Cyclic olefin polymer compositions and polysiloxane release layers for use in temporary wafer bonding processes
US9111983B1 (en) * 2014-07-31 2015-08-18 Freescale Semiconductor, Inc. Methods for removing adhesive layers from semiconductor wafers
US20160133486A1 (en) 2014-11-07 2016-05-12 International Business Machines Corporation Double Layer Release Temporary Bond and Debond Processes and Systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735695B (zh) * 2016-11-03 2021-08-11 德商謬兒鮑爾有限公司 用於在基板間轉移電子元件的方法及設備

Also Published As

Publication number Publication date
US20160133486A1 (en) 2016-05-12
WO2016071793A1 (en) 2016-05-12
US10224229B2 (en) 2019-03-05
US20160329233A1 (en) 2016-11-10
US20190115243A1 (en) 2019-04-18
US10381255B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
US10381255B2 (en) Double layer release temporary bond and debond processes and systems
US9029238B2 (en) Advanced handler wafer bonding and debonding
US7179723B2 (en) Wafer processing method
CN108431949B (zh) 用于半导体模具的处理器粘合与剥离
KR102001684B1 (ko) 웨이퍼의 가공 방법
US9412663B1 (en) Dies for RFID devices and sensor applications
Marks et al. Ultrathin wafer pre-assembly and assembly process technologies: A review
US20160133495A1 (en) Multi-layer laser debonding structure with tunable absorption
US8679280B2 (en) Laser ablation of adhesive for integrated circuit fabrication
TW201535604A (zh) 利用乾膜真空層疊形成用於雷射與電漿切割的水溶性遮罩
US9786561B2 (en) Wafer processing method
JP2006134971A (ja) ウエーハのレーザー加工方法
JP2010108992A (ja) 貼り合わせウエーハの分割方法及び該分割方法により製造されるデバイス
JP2011171382A (ja) 分割方法
Turkani et al. Photonic Debonding for Wafer-Level Packaging
Müller Choosing the Right Laser for Microelectronic Packaging Tasks: With numerous laser technologies available for packaging, understanding the processing and cost characteristics of each is essential to optimizing results
JP2010103328A (ja) 貼り合わせウエーハの分割方法
JP2023020446A (ja) チップの製造方法
JP2013081957A (ja) パシベーション膜が積層された基板のアブレーション加工方法
JP2016201471A (ja) 被加工物の加工方法
JP2013081960A (ja) パシベーション膜が積層された基板のアブレーション加工方法
JP2013081961A (ja) パシベーション膜が積層された基板のアブレーション加工方法