TW201629813A - 積體電路以及設計該積體電路之布局的方法、儲存於標準胞元庫中的標準胞元以及製造半導體裝置的方法 - Google Patents

Abstract

一種設計積體電路之佈局的方法包括：將第一胞元置於所述佈局中；將第二胞元在所述第一胞元與所述第二胞元之間的第一邊界處鄰近所述第一胞元置於所述佈局中；以及產生可由處理器執行的多個命令，以基於所述佈局而形成半導體裝置。所述第一胞元包括第一圖案及第二圖案。所述第一圖案及所述第二圖案鄰近所述第一邊界，所述第一圖案與所述第二圖案具有不同的顏色，且所述第一圖案與所述第一邊界之間的第一邊界空間不同於所述第二圖案與所述第一邊界之間的第二邊界空間。

Description

積體電路以及設計該積體電路之布局的方法

本發明概念的示例性實施例是有關於一種積體電路（integrated circuit，IC），且更具體而言是有關於一種包括至少一個標準胞元的積體電路及一種設計該積體電路之佈局的方法。

對半導體積體電路的設計包括將用於晶片並闡述欲源自半導體系統的操作的行為模型轉換成用於闡述各所需組件之間的連接的具體結構模型的操作。參照設計半導體積體電路的製程，當可產生包含於所述半導體積體電路中的胞元庫且使用所產生庫來實作半導體積體電路時，在設計及實作半導體積體電路時所需的時間及成本可被減少。

根據本發明概念的示例性實施例，一種設計積體電路（IC）之佈局的方法包括將第一胞元置於所述佈局中；將第二胞元在所述第一胞元與所述第二胞元之間的第一邊界處鄰近所述第一胞元置於所述佈局中；以及產生可由處理器執行的多個命令，以基於所述佈局而形成半導體裝置。所述第一胞元包括第一圖案及第二圖案。所述第一圖案及所述第二圖案鄰近所述第一邊界，所述第一圖案與所述第二圖案具有不同的顏色，且所述第一圖案與所述第一邊界之間的第一邊界空間不同於所述第二圖案與所述第一邊界之間的第二邊界空間。

根據本發明概念的示例性實施例，一種設計積體電路之佈局的方法包括將第一胞元置於所述佈局中。所述第一胞元包括多個第一無顏色圖案，所述多個第一無顏色圖案分別滿足第一空間條件。所述第一空間條件對應於在鄰近第一邊界的第一區中被指配同一顏色的各圖案之間的最小空間的值。所述方法更包括將第二胞元在所述第一胞元與所述第二胞元之間的所述第一邊界處鄰近所述第一胞元置於所述佈局中。所述第一區實質上平行於所述第一邊界延伸。所述方法更包括產生可由處理器執行的多個命令，以基於所述佈局而形成半導體裝置。

根據本發明概念的示例性實施例，一種積體電路（IC）包括：多個胞元；以及多個圖案，安置於所述多個胞元的每一者中且鄰近所述多個胞元的每一者的邊界。所述多個圖案具有分別對應於不同遮罩的不同顏色，且所述圖案與所述邊界之間的各個邊界空間互不相同。

根據本發明概念的示例性實施例，一種儲存於標準胞元庫中的標準胞元包括多個第一無顏色圖案，所述多個第一無顏色圖案安置於鄰近第一邊界的標準胞元的第一區中。每一所述第一無顏色圖案皆滿足第一空間條件。所述標準胞元更包括多個第二無顏色圖案，所述多個第二無顏色圖案安置於鄰近與所述第一邊界相對的第二邊界的所述標準胞元的第二區中。每一所述第二無顏色圖案皆滿足所述第一空間條件，且所述第一空間條件對應於所述第一區中被指配同一顏色的各圖案之間的最小空間的值。

根據本發明概念的示例性實施例，一種製造半導體裝置的方法包括將第一胞元置於佈局中。所述第一胞元包括鄰近所述第一胞元與第二胞元之間的第一邊界安置的至少兩個圖案。所述方法更包括將所述第二胞元在所述第一邊界處鄰近所述第一胞元置於所述佈局中。所述第一胞元及所述第二胞元來自界定積體電路的多個胞元中。所述至少兩個圖案具有不同顏色，且所述至少兩個圖案與所述第一邊界之間的各個邊界空間互不相同。所述方法更包括基於所述佈局形成所述半導體裝置。所述半導體裝置是利用多重圖案化操作而形成，所述多重圖案化操作是使用分別對應於所述不同顏色的不同遮罩對所述至少兩個圖案履行的。

根據本發明概念的示例性實施例，一種製造半導體裝置的方法包括將第一胞元鄰近第一邊界而置於佈局中。所述第一胞元包括第一區，且多個第一無顏色圖案安置於所述第一區中。所述方法更包括將第二胞元鄰近所述第一邊界而置於所述佈局中。所述第二胞元包括具有第一顏色的第一圖案，且所述第一胞元及所述第二胞元來自界定積體電路的多個胞元中。所述第一無顏色圖案滿足第一空間條件，所述第一空間條件對應於鄰近所述第一邊界且被指配同一顏色的各圖案之間的最小空間的值。所述方法更包括：對所述第一無顏色圖案指配第二顏色，以及基於所述佈局而形成所述半導體裝置。所述半導體裝置是利用多重圖案化操作而形成，所述多重圖案化操作是使用分別對應於所述第一顏色及所述第二顏色的第一遮罩及第二遮罩對具有所述第一顏色的所述第一圖案及被指配所述第二顏色的所述第一無顏色圖案履行的。

根據本發明概念的示例性實施例，一種製造半導體裝置的方法包括將第一胞元置於積體電路的佈局中。所述第一胞元包括第一圖案及第二圖案。所述方法更包括將第二胞元在所述第一胞元與所述第二胞元之間的邊界處鄰近所述第一胞元置於所述佈局中。所述第一圖案及所述第二圖案鄰近所述邊界，所述第一圖案與所述第二圖案具有不同的顏色，且所述第一圖案與所述邊界之間的第一邊界空間不同於所述第二圖案與所述邊界之間的第二邊界空間。所述方法更包括基於所述佈局而形成所述半導體裝置。所述半導體裝置是利用多重圖案化操作而形成，所述多重圖案化操作是使用分別對應於所述不同顏色的不同遮罩對所述第一圖案及所述第二圖案履行的。

現在將參照附圖在下文中更充分地闡述本發明概念的示例性實施例。在圖式通篇中，相同參考編號可指代相同元件。在圖式中，為清楚起見，可誇大層及區域的厚度。

本文所用術語僅用於闡述特定示例性實施例，而並非旨在限制本發明概念。除非上下文清楚地另外指明，否則本文所用單數形式「一（a、an）」及「所述（the）」旨在亦包括複數形式。

將理解，儘管在本文中可使用用語第一、第二等來闡述各種元件、組件、區域、層、及/或區段，但該些元件、組件、區域、層、及/或區段不應受限於該些用語。因此，在不背離本發明概念的教示內容的條件下，下文所述第一元件、組件、區域、層或區段可被稱為第二元件、組件、區域、層或區段。

將理解，當組件（例如膜、區域、層或元件）被稱為「位於」另一組件「上」、「連接至」、「耦合至」或「鄰近」另一組件時，所述組件（例如膜、區域、層或元件）可直接位於所述另一組件上、連接至、耦合至或鄰近所述另一組件，抑或可存在中間組件。亦將理解，當組件被稱為「位於」兩個組件「之間」時，所述組件可為所述兩個組件之間僅有的組件，抑或亦可存在一或多個中間組件。

在本文中，為易於說明，可使用空間相對性用語，例如「在…之下（beneath）」、「在…下面（below）」、 「下方的（lower）」、「在…下方（under）」、「在…之上（above）」、「上方的（upper）」、「在…左邊（to the left of）」、「在…右邊（to the right of）」等來闡述圖中所示一個元件或特徵與另一（其他）元件或特徵的關係。將理解，所述空間相對性用語旨在除圖中所示取向以外亦包含裝置在使用或操作中的不同取向。舉例而言，若圖中所示裝置被翻轉，則被闡述為在其他元件或特徵「下面」、「之下」或「下方」的元件此時將被取向為在其他元件或特徵「之上」。因此，示例性用語「在…下面」及「在…下方」可既包含上方亦包含下方的取向。

本文所用用語「及/或」包括相關列出項中一或多個項的任意及所有組合。此外，當二或更多個元件或值被闡述為實質上彼此相同或大約相等時，將理解，如此項技術中具有通常知識者所理解，所述元件或值彼此相同、彼此不能區分開、或彼此能夠區分開但在功能上彼此相同。此外，當各過程被闡述為實質上同時履行時，將理解，如此項技術中具有通常知識者所理解，所述過程可完全同時履行或大約同時履行。

積體電路（IC）可由多個胞元來界定。舉例而言，可使用包含關於所述多個胞元的特性資訊的胞元庫來設計積體電路。此處，可在胞元庫中定義胞元的名稱、尺寸、閘極寬度、引腳（pin）、延遲特性、漏電流、臨界電壓、及功能。一般胞元庫集可包括基本胞元（例如，及、或、反或、或反相器）、複雜胞元（例如，或/及/反相器（OR/AND/INVERTER，OAI）以及及/或/反相器（AND/OR/INVERTER，AOI））、以及儲存元件（例如，主從正反器（master-slaver flip-flop）及鎖存器（latch））。

在以下示例性實施例中，胞元庫可為標準胞元庫。標準胞元方法可為一種預先製備具有若干功能的邏輯電路塊（或胞元）並根據消費者規範或使用者規範藉由對所述胞元進行任意組合而設計專用大規模積體電路（large-scale integrated circuit，LSI）的方法。胞元可預先設計並進行驗證並註冊於電腦中，且可藉由利用電腦輔助設計（computer-aided design，CAD）對胞元進行組合來履行邏輯設計、放置、及路由過程。

舉例而言，當設計並製造大規模積體電路時，若標準化邏輯電路塊已保持於某一規模，則可自標準化邏輯電路塊中選出適於目前設計用途的邏輯電路塊並將其放置在晶片上作為多個胞元行。此外，可藉由對在各胞元之間的路由空間中具有最短路由長度的線路進行最佳路由而製造整個電路。隨著保持於庫中的胞元類型變得更為多樣化，設計靈活性可增加，且晶片的光學設計可能性可增大。

可藉由放置胞元以使用儲存於標準胞元庫中的標準胞元並使標準胞元之間的路由最小化而預先設計並實施作為半定製積體電路的使用標準胞元的積體電路。因此，相較於全定製積體電路，可在短的持續時間內以低成本開發所述積體電路。

圖1是根據本發明概念的示例性實施例，一種製造半導體裝置的方法的流程圖。

參照圖1，根據示例性實施例的一種製造半導體裝置的方法可被劃分成設計積體電路的操作（S10）及製造積體電路的操作（S20）。包括操作S11及S13的設計積體電路的操作（S10）對應於設計積體電路的佈局，並可使用用於設計積體電路的工具來履行。用於設計積體電路的工具可例如為包括由處理器履行的多個命令的程式。製造積體電路的操作（S20）對應於基於所設計佈局而根據積體電路來製造半導體裝置，並可由半導體處理模組來履行。舉例而言，根據示例性實施例，當設計積體電路的操作（S10）已完成時，可基於在操作S10中設計的佈局來產生可由處理器執行以製造積體電路的多個命令。

在操作S11中，可提供標準胞元庫。所述標準胞元庫可包括關於多個標準胞元的資訊，並可儲存於電腦可讀取儲存媒體中。標準胞元庫可包括例如關於標準胞元的佈局資訊及計時資訊。

在示例性實施例中，提供標準胞元庫可包括產生標準胞元庫，且更具體而言設計標準胞元。設計標準胞元可包括例如因顏色分解而使用對應於多個遮罩的多種顏色來設計多個圖案。

在操作S13中，可藉由使用標準胞元庫對標準胞元進行放置及路由而設計積體電路的佈局。舉例而言，可接收用於界定積體電路的輸入資料。所述輸入資料可為藉由使用標準胞元庫對積體電路的抽象類型的行為（例如由暫存器轉移層階（register transfer level，RTL）界定的資料）進行綜合而產生的資料。舉例而言，輸入資料可為藉由對由硬體描述語言（hardware description language，HDL）（例如高速積體電路硬體描述語言（VHSIC HDL，VHDL）及VERILOG）界定的積體電路進行綜合而產生的位元流或網路連線表（netlist）。

可存取用以儲存標準胞元庫的儲存媒體，且可對儲存於標準胞元庫中的所述多個標準胞元中基於輸入資料而選擇的標準胞元進行放置及路由。此處，放置及路由（placing and routing，P&R）操作是指對所選擇標準胞元進行放置並將所放置的標準胞元進行連接的操作。可藉由完成所述放置及路由（P&R）操作而產生積體電路的佈局。

設計積體電路的操作S10可包括上述操作S11及S13。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，設計積體電路的操作S10可更包括在設計積體電路時履行的各種操作，例如對標準胞元庫進行修訂的操作、對佈局進行驗證的操作、及後模擬操作。

在操作S20中，可基於積體電路的佈局而形成根據積體電路的半導體裝置。舉例而言，首先，可藉由基於積體電路的佈局履行光學接近修正（optical proximity correction，OPC）操作而改變積體電路的佈局。此處，光學接近修正操作是指基於由光學接近效應（optical proximity effect，OPE）造成的誤差而改變積體電路的佈局的過程。若照原樣（例如，未基於誤差作出改變）使用積體電路的佈局來製造遮罩且使用所製造的遮罩來履行光刻製程，則可因光學接近效應而形成具有不同於所設計的佈局的形狀的圖案。因此，當基於由光學接近效應造成的誤差而改變積體電路的佈局、基於所改變佈局來製造遮罩、且使用所述遮罩來履行光刻製程時，可形成具有相同於所述佈局的形狀的圖案。

隨後，可根據基於光學接近修正結果而改變的佈局來製造遮罩，且可使用所製造的遮罩來形成積體電路。在此種情形中，可使用基於光學接近修正操作的佈局（例如，基於光學接近修正操作的圖形設計系統（graphic design system，GDS））來製造遮罩，且可藉由使用所製造的遮罩來履行光刻製程而在晶圓上製造積體電路。所製造的遮罩的數目可對應於對包含於佈局中的圖案指配的顏色的數目。

圖2是根據本發明概念的示例性實施例，一種設計積體電路之佈局的方法的流程圖。

參照圖2，根據示例性實施例的設計積體電路之佈局的方法可對應於圖1所示操作S10的實例。因此，為方便闡釋，在本文中可省略對先前參照圖1闡述的過程及元件的進一步的說明。

在操作S200中，可將第一胞元設計成使鄰近第一邊界的各圖案具有不同的顏色及不同的邊界空間。操作S200可為圖1所示操作S11的實例。根據示例性實施例，可將第一胞元設計成使鄰近第一邊界的各圖案中的至少兩者具有不同的顏色及不同的邊界空間。因此，鄰近第一邊界的各圖案中的某些圖案可具有相同的顏色或相同的邊界空間。

可由包括四個邊界線的胞元邊界來界定一個胞元。在本文中，四個邊界線亦可被稱為邊界。因此，胞元邊界可為界定胞元的輪廓，且放置及路由工具可使用胞元邊界來識別所述胞元。第一邊界可為四個邊界中的一者。在示例性實施例中，第一邊界可為四個邊界中未排列有電力線的兩個邊界（例如，不與電力線平行的兩個邊界）中的一者。

鄰近第一邊界的圖案可指在構成第一胞元的一個層的多個圖案中較與第一邊界相對排列的第二邊界更鄰近第一邊界排列的圖案或特徵。在示例性實施例中，鄰近第一邊界的圖案可直接鄰近第一邊界安置。舉例而言，其他圖案可不安置於第一邊界與鄰近第一邊界的圖案之間。

考量到圖案化解析度而使用多個遮罩來形成構成第一胞元的一個層的所述多個圖案。舉例而言，在設計胞元的操作中，可因顏色分解而使用分別對應於多個遮罩的多種顏色來設計多個圖案。舉例而言，可對使用不同遮罩形成的圖案指配不同顏色。在示例性實施例中，鄰近第一邊界的各圖案中的至少兩者可分別被指配不同的顏色。

邊界空間可指第一邊界與鄰近第一邊界的圖案之間的空間。在示例性實施例中，圖案的延伸方向可實質上平行於第一邊界。在此種情形中，邊界空間可指邊至邊空間（side-to-side space）。在示例性實施例中，圖案的延伸方向可實質上垂直於第一邊界。在此種情形中，邊界空間可指邊至頂空間（side-to-tip space）。在示例性實施例中，邊至頂空間可被設定為大於邊至邊空間。將參照圖7A至圖7F詳細闡述與邊界空間有關的各種示例性實施例。

在操作S220中，可在第一邊界處彼此鄰近地放置第一胞元及第二胞元。舉例而言，可首先放置第一胞元，且可根據第一胞元被放置的方向而鄰近第一胞元的第一邊界放置第二胞元。在示例性實施例中，第一胞元及第二胞元可直接鄰近彼此放置。操作S220可為圖1所示操作S13的實例。第二胞元可為儲存於標準胞元庫中的任意胞元。

在示例性實施例中，第二胞元可為根據操作S200而設計的胞元。舉例而言，鄰近第二胞元的一個邊界的各圖案可具有不同的顏色及不同的邊界空間，且鄰近與第二胞元的所述一個邊界相對排列的另一邊界的各圖案可具有相同顏色及相同邊界空間。作為另一選擇，鄰近第二胞元的另一邊界的各圖案可具有不同的顏色及不同的邊界空間。

在示例性實施例中，第二胞元可為並非根據操作S200而設計的胞元。舉例而言，鄰近第二胞元的一個邊界的各圖案可具有相同顏色及相同邊界空間，且鄰近與第二胞元的所述一個邊界相對排列的另一邊界的各圖案亦可具有相同顏色及相同邊界空間。

在示例性實施例中，第一胞元及第二胞元可直接鄰近第一邊界放置。在此種情形中，第一邊界可實質上交疊第二胞元的一個邊界。在示例性實施例中，第二胞元可鄰近第一邊界並與第一邊界間隔開預定空間放置。

在操作S240中，可判斷包含於第一胞元中的圖案與包含於第二胞元中的圖案之間的空間是否滿足第一空間條件及第二空間條件。舉例而言，可判斷第一胞元中鄰近第一邊界的圖案與第二胞元中鄰近第一邊界的圖案之間的空間是否滿足第一空間條件及第二空間條件。若所得結果是所述空間不滿足第一空間條件及第二空間條件，則可履行操作S260。否則，若所述空間滿足第一空間條件及第二空間條件，則設計積體電路之佈局的方法可完成。在本文中，當各圖案之間的空間被闡述為滿足空間條件時，將理解，滿足空間條件的空間的值等於或大於對應於所述空間條件的值。

可在設計積體電路之佈局的操作中預設指代在佈局中被指配同一顏色的各圖案之間的最小空間的第一空間。判斷所述空間是否滿足第一空間條件的操作可包括判斷第一胞元中鄰近第一邊界的各圖案與第二胞元中鄰近第一邊界的各圖案中被指配同一顏色的圖案之間的空間是第一空間還是更大的空間。

第二空間是指在佈局中被指配不同顏色的各圖案之間的最小空間。判斷所述空間是否滿足第二空間條件的操作可包括判斷第一胞元中鄰近第一邊界的圖案與第二胞元中鄰近第一邊界的各圖案中被指配不同顏色的圖案之間的空間是第二空間還是更大的空間。在此種情形中，第二空間小於第一空間。

在操作S260中，可對包含於第二胞元中的圖案履行顏色反轉操作。顏色反轉操作可為將對圖案預先指配的不同顏色（例如，第一顏色及第二顏色）彼此交換的操作。顏色反轉操作可被稱為顏色交換操作。為滿足第一空間條件及第二空間條件，被指配第一顏色的圖案的顏色可自第一顏色反轉為第二顏色，且被指配第二顏色的圖案的顏色可自第二顏色反轉為第一顏色。將參照圖4所示積體電路43詳細闡述顏色反轉操作。

圖3說明根據本發明概念的示例性實施例，包括滿足第一空間條件及第二空間條件的圖案的積體電路30的一部分。

參照圖3，積體電路30可包括被指配第一顏色的第一圖案31及32（如由圖3所示PT1表示）以及被指配第二顏色的第二圖案33（如由圖3所示PT2表示）。在此種情形中，第一顏色與第二顏色可為不同的顏色。因此，第一圖案31及32以及第二圖案33可使用不同遮罩來形成。本文中，在各圖中，PT1表示已對對應圖案指配第一顏色，且PT2表示已對對應圖案指配第二顏色。

舉例而言，具有第一顏色的第一圖案31及32可被傳輸至第一遮罩，且具有第二顏色的第二圖案33可被傳輸至第二遮罩。第一遮罩及第二遮罩可為例如具有用以容許光透射的透明圖案以及用以阻擋光的不透明圖案的微影遮罩。第一遮罩及第二遮罩可彼此進行組合而形成雙圖案化遮罩集。可使用第一遮罩及第二遮罩來暴露排列於同一位準的同一類型的圖案的光阻劑。

被指配第一顏色的所述兩個圖案31與32之間的空間可為第一空間S1。第一圖案31及32可滿足第一空間條件。如以上參照圖2所闡述，第一空間（例如，S1）可為被指配同一顏色的各圖案之間的最小空間。舉例而言，第一空間S1可為100。本文中，第一空間S1可以任意單位（arbitrary unit，a.u.）（例如，奈米、毫米、微米等）來表達。以下，將詳細闡述其中第一空間S1為100的情形。

被指配第一顏色的第一圖案31與被指配第二顏色的第二圖案33之間的空間可為第二空間S2或更大的空間。第一圖案31及第二圖案33可滿足第二空間條件。此外，被指配第一顏色的第一圖案32與被指配第二顏色的第二圖案33之間的空間可為第二空間S2或更大的空間。第一圖案32及第二圖案33可滿足第二空間條件。如以上參照圖2所闡述，第二空間（例如，S2）可為被指配不同顏色的各圖案之間的最小空間。舉例而言，第二空間S2可為50。本文中，第二空間S2可以任意單位（a.u.）（例如，奈米、毫米、微米等）來表達。以下，將詳細闡述其中第二空間S2為50的情形。

在示例性實施例中，第一圖案31及32以及第二圖案33可包含於一個胞元中。在示例性實施例中，第一圖案31可包含於第一胞元中，且第一圖案32及第二圖案33可包含於第二胞元中。因此，在積體電路30中，第一圖案31及32以及第二圖案33可排列於同一胞元中及鄰近胞元中以滿足第一空間條件及第二空間條件。

圖4說明根據本發明概念的示例性實施例，一種解決顏色衝突的方法的實例。

參照圖4，積體電路41可包括鄰近彼此放置的第一標準胞元SC1、第二標準胞元SC2、及第三標準胞元SC3。第一標準胞元SC1可包括具有第一顏色的第一圖案411及具有第二顏色的第二圖案412。第二標準胞元SC2可包括具有第一顏色的第一圖案413及具有第二顏色的第二圖案414。第三標準胞元SC3可包括具有第二顏色的第二圖案415及具有第一顏色的第一圖案416。

第一標準胞元SC1及第二標準胞元SC2可鄰近第一邊界BD1。包含於鄰近第一邊界BD1的第一標準胞元SC1中的第二圖案412與包含於鄰近第一邊界BD1的第二標準胞元SC2中的第一圖案413可具有不同的顏色。因此，可判斷第二圖案412及第一圖案413是否滿足第二空間條件。舉例而言，可判斷第二圖案412與第一圖案413之間的距離D0是否為50以上。本文中，距離D0可以任意單位（a.u.）（例如，奈米、毫米、微米等）來表達。

第二標準胞元SC2及第三標準胞元SC3可鄰近第二邊界BD2。包含於鄰近第二邊界BD2的第二標準胞元SC2中的第二圖案414可具有與包含於鄰近第二邊界BD2的第三標準胞元SC3中的第二圖案415相同的顏色。因此，可判斷第二圖案414及第二圖案415是否滿足第一空間條件。舉例而言，可判斷第二圖案414與第二圖案415之間的距離D1是否為100以上。本文中，距離D1可以任意單位（a.u.）（例如，奈米、毫米、微米等）來表達。

在本實例中，第二圖案414與第二圖案415之間的距離小於第一空間S1。因此，第二圖案414及第二圖案415不滿足第一空間條件。如上所述，當被指配同一顏色的兩個圖案之間的距離不滿足第一空間條件時，在所述兩個圖案之間出現顏色違規（color violation）。在對界定積體電路的標準胞元進行放置及路由的操作中，可由於顏色違規而出現顏色衝突。

在積體電路42中，第三標準胞元SC3可與第二標準胞元SC2間隔開預定距離d放置以解決顏色衝突。因此，第二圖案414與第二圖案415之間的距離D1'可為第一空間S1或更大的空間。因此，第二圖案414及第二圖案415可滿足第一空間條件。根據上述胞元間隔方法，積體電路42的面積可增大。

在積體電路43中，可對包含於第三標準胞元SC3中的第一圖案415及第二圖案416履行顏色反轉操作以解決顏色衝突。作為顏色反轉操作的結果，第二圖案415'可具有第一顏色，且第一圖案416'可具有第二顏色。因此，由於第二圖案414與第二圖案415'具有不同的顏色，因此第二圖案414及第二圖案415'可滿足第二空間條件。在本實例中，第二圖案414與第二圖案415'之間的距離D1可為第二空間S2或更大的空間。因此，第二圖案414及第二圖案415'可滿足第二空間條件。

圖5是根據本發明概念的示例性實施例，一種設計胞元的方法S200A的流程圖。

參照圖5，根據示例性實施例的設計胞元的方法S200A可對應於圖2所示操作S200的實例。因此，為方便闡釋，在本文中可省略對先前參照圖2所述過程及元件的進一步的說明。

在操作S500中，可對第一圖案及第二圖案分別指配第一顏色及第二顏色。第一顏色與第二顏色可為不同的顏色且可分別對應於第一遮罩及第二遮罩。第一圖案與第二圖案可為包含於同一層中的不同圖案。以下，被指配第一顏色的圖案將被稱為第一圖案，且被指配第二顏色的圖案將被稱為第二圖案。

在示例性實施例中，由於顏色分解是使用兩種顏色（例如，第一顏色及第二顏色）來履行的，因此可使用兩個遮罩來形成第一圖案及第二圖案。因此，根據示例性實施例的第一圖案及第二圖案可使用雙重圖案化技術（double patterning technology，DPT）來形成。

在操作S520中，可基於第一空間來確定第一邊界空間。第一空間可為被指配同一顏色的各圖案之間的最小距離。第一邊界空間可為鄰近第一邊界的第一圖案與第一邊界之間的空間。在本文中，當邊界空間被闡述為基於某些因素來確定時，應理解邊界空間的值是基於所述某些因素來設定。

在操作S540中，可基於第二空間而將第二邊界空間確定為不同於第一邊界空間。第二空間可為被指配不同顏色的各圖案之間的最小空間。第二邊界空間可為鄰近第一邊界的第二圖案與第一邊界之間的空間。在示例性實施例中，第二邊界空間可被確定為小於第一邊界空間。

參照設計胞元的一般操作，通常無法預測欲鄰近彼此放置的胞元。根據本發明概念的示例性實施例，第一邊界空間及第二邊界空間可在第一邊界處鄰近彼此放置的兩個胞元中被確定成使排列於第一邊界的兩側上的圖案滿足第一空間條件及第二空間條件。滿足第一空間條件及第二空間條件的第一邊界空間及第二邊界空間在本文中可被稱為邊界準則。

圖6A說明包括根據比較實例所設計的胞元的積體電路的實例。

參照圖6A，積體電路61可包括鄰近第一邊界BD1放置的第一標準胞元601及第二標準胞元602。第一標準胞元601可包括被指配第一顏色的第一圖案601a及601b。第一圖案601a與第一邊界BD1之間的距離bf可等於第一圖案601b與第一邊界BD1之間的距離bf。舉例而言，距離bf可為25。在本文中，距離bf可以任意單位（a.u.）（例如，奈米、毫米、微米等）來表達。第二標準胞元602可包括被指配第一顏色的第一圖案602a及被指配第二顏色的第二圖案602b。第一圖案602a與第一邊界BD1之間的距離bs可等於第二圖案602b與第一邊界BD1之間的距離bs。舉例而言，距離bs可為75。在本文中，距離bs可以任意單位（a.u.）（例如，奈米、毫米、微米等）來表達。

由於排列於第一邊界BD1的兩側上的第一圖案601a與第一圖案602a具有同一顏色，因此第一圖案601a及602a應滿足第一空間條件。在本實例中，由於第一圖案601a與第一圖案602a之間的距離為100，因此第一圖案601a及602a滿足第一空間條件。由於排列於第一邊界BD1的兩側上的第一圖案601b與第二圖案602b具有不同的顏色，因此第一圖案601b及602b應滿足第二空間條件。在本實例中，由於第一圖案601b與第二圖案602b之間的距離為100，因此第一圖案601b及第二圖案602b滿足第二空間條件。然而，由於第一圖案601b與第二圖案602b之間的距離（例如，100）較第二空間S2（例如，50）大得多，因此空間效率可被降低。

圖6B說明包括根據本發明概念的示例性實施例所設計的胞元的積體電路的實例。

參照圖6B，積體電路62可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元611及第二標準胞元612。第一標準胞元611可包括被指配第一顏色的第一圖案611a及611b。第一圖案611a與第一邊界BD1之間的距離Bf可等於第一圖案611b與第一邊界BD1之間的距離Bf。舉例而言，距離Bf可為25。第二標準胞元612可包括被指配第一顏色的第一圖案612a及被指配第二顏色的第二圖案612b。第一圖案612a與第一邊界BD1之間的第一邊界空間B1可不同於第二圖案612b與第一邊界BD1之間的第二邊界空間B2。

第二邊界空間B2可被確定為小於第一邊界空間B1。舉例而言，第一邊界空間B1可為75，且第一邊界空間B2可為25。因此，由於排列於第一邊界BD1的兩側上且具有不同顏色的第一圖案611b與第二圖案612b之間的空間為50，因此第一圖案611b及第二圖案612b滿足第二空間條件，且空間效率可被提高。

與第一邊界BD1相對排列的第二邊界BD2與包含於積體電路62中的第二標準胞元612中的第二圖案612b之間的空間RS'可大於與第一邊界BD1相對排列的第二邊界BD2與包含於積體電路61中的第二標準胞元602中的第二圖案602b之間的空間RS。因此，在示例性實施例中，其他圖案可排列於第二標準胞元612中的空間RS'中。亦即，在示例性實施例中，第二標準胞元612中的額外空間RS'可用於其他圖案。在示例性實施例中，可減小第二標準胞元612的縱向尺寸。因此，根據示例性實施例，在標準胞元中利用的面積可隨著空間RS'的增大而得以最佳化。

圖7A至圖7F說明包括根據本發明概念的示例性實施例所設計的胞元的積體電路的實例。

參照圖7A，積體電路71可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元711及第二標準胞元712。第一標準胞元711可包括被指配第一顏色的第一圖案711a及被指配第二顏色的第二圖案711b。第二標準胞元712可包括被指配第一顏色的第一圖案712a。

第一圖案711a及第二圖案711b在第一標準胞元711中延伸的方向可實質上平行於第一邊界BD1。在此種情形中，第一圖案711a及第二圖案711b可被稱為垂直圖案。第一邊界空間B1可不同於第二邊界空間B2，第一邊界空間B1是第一圖案711a與第一邊界BD1之間的空間，第二邊界空間B2是第一邊界空間B1與第二圖案711b之間的空間。第一邊界空間B1可大於第二邊界空間B2。

由於對排列於第一邊界BD1的兩側上的第一圖案711a及712a指配第一顏色，因此第一圖案711a及712a應滿足第一空間條件。在此種情形中，第一圖案711a及712a之間的空間（例如，第一圖案712a與第一邊界BD1之間的空間Bf與第一邊界空間B1的和）可為邊至邊空間，並可等於或大於第一空間S1。

由於對排列於第一邊界BD1的兩側上的第一圖案712a及第二圖案711b分別指配第一顏色及第二顏色，因此第一圖案712a及第二圖案711b應滿足第二空間條件。在此種情形中，第一圖案712a與711b之間的空間（例如，第一圖案712a與第一邊界BD1之間的空間Bf與第二邊界空間B2的和）可為邊至邊空間，並可等於或大於第二空間S2。

參照圖7B，積體電路72可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元721及第二標準胞元712。第一標準胞元721可包括被指配第一顏色的第一圖案721a及被指配第二顏色的第二圖案711b。第二標準胞元712可包括被指配第一顏色的第一圖案712a。除包含於第一標準胞元721中的第一圖案721a之外，積體電路72可具有實質上相同於圖7A所示積體電路71的配置。

包含於第一標準胞元721中的第一圖案721a的延伸方向可實質上垂直於第一邊界BD1，且第二圖案711b的延伸方向可實質上平行於第一邊界BD1。在此種情形中，第一圖案721a可被稱為水平圖案，且第二圖案711b可被稱為垂直圖案。第一邊界空間B1'可大於圖7A所示第一邊界空間B1。

由於對排列於第一邊界BD1的兩側上的第一圖案721a及712a指配第一顏色，因此第一圖案721a及712a應滿足第一空間條件。在此種情形中，第一圖案721a與712a之間的空間（例如，第一圖案712a與第一邊界BD1之間的空間Bf與第一邊界空間B1'的和）可為邊至頂空間，且可大於第一空間S1'。在此種情形中，第一空間S1'可大於圖7A所示第一空間S1。

參照圖7C，積體電路73可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元731及第二標準胞元712。第一標準胞元731可包括被指配第一顏色的第一圖案711a及被指配第二顏色的第二圖案731b。第二標準胞元712可包括被指配第一顏色的第一圖案712a。除包含於第一標準胞元731中的第二圖案731b之外，積體電路73相應地可具有實質上相同於圖7A所示積體電路71的配置。

包含於第一標準胞元731中的第一圖案711a的延伸方向可實質上平行於第一邊界BD1，且第二圖案731b的延伸方向可實質上垂直於第一邊界BD1。第二邊界空間B2'可大於圖7A所示第二邊界空間B2。

由於對排列於第一邊界BD1的兩側上的第一圖案712a及第二圖案731b分別指配第一顏色及第二顏色，因此第一圖案712a及第二圖案731b應滿足第二空間條件。在此種情形中，第一圖案712a與第二圖案731b之間的空間（例如，第一圖案712a與第一邊界BD1之間的空間Bf與第二邊界空間B2'的和）可為邊至頂空間，且可大於第二空間S2'。在此種情形中，第二空間S2'可等於或大於圖7A所示第二空間S2。

參照圖7D，積體電路74可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元741及第二標準胞元712。第一標準胞元741可包括被指配第一顏色的第一圖案721a及被指配第二顏色的第二圖案731b。第二標準胞元712可包括被指配第一顏色的第一圖案712a。除包含於第一標準胞元721中的第一圖案721a及第二圖案731b之外，積體電路74可具有實質上相同於圖7A所示積體電路71的配置。

包含於第一標準胞元741中的第一圖案721a及第二圖案731b的延伸方向可實質上垂直於第一邊界BD1。第一邊界空間B1'可大於圖7A所示第一邊界空間B1，且第二邊界空間B2'可大於圖7A所示第二邊界空間B2。

由於對排列於第一邊界BD1的兩側上的第一圖案721a及712a指配第一顏色，因此第一圖案721a及712a應滿足第一空間條件。在此種情形中，第一圖案721a與712a之間的空間（例如，第一圖案712a與第一邊界BD1之間的空間與第一邊界空間B1'的和）可為邊至頂空間，且可等於或大於第一空間S1'。由於對排列於第一邊界BD1的兩側上的第一圖案712a及第二圖案731b分別指配第一顏色及第二顏色，因此第一圖案712a及第二圖案731b應滿足第二空間條件。在此種情形中，第一圖案712a與第二圖案731b之間的空間（例如，第一圖案712a與第一邊界BD1之間的空間Bf與第二邊界空間B2'的和）可為邊至頂空間，且可等於或大於第二空間S2'。

參照圖7E，積體電路75可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元711及第二標準胞元752。第一標準胞元711可包括被指配第一顏色的第一圖案711a及被指配第二顏色的第二圖案711b。第二標準胞元752可包括被指配第一顏色的第一圖案752a。除包含於第二標準胞元752中的第一圖案752a之外，積體電路75可具有實質上相同於圖7A所示積體電路71的配置。

包含於第二標準胞元752中的第一圖案752a的延伸可實質上垂直於第一邊界BD1，且第一圖案752a可鄰近包含於第一標準胞元711中的第一圖案711a排列。第一圖案752a與第一邊界BD1之間的空間Bf'可大於圖7A所示空間Bf。

由於對排列於第一邊界BD1的兩側上的第一圖案711a及752a指配第一顏色，因此第一圖案711a及752a應滿足第一空間條件。在此種情形中，第一圖案711a與752a之間的空間（例如，第一圖案752a與第一邊界BD1之間的空間Bf'與第一邊界空間B1的和）可為頂至邊空間，且可等於或大於第一空間S1'。

參照圖7F，積體電路76可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元711及第二標準胞元762。第一標準胞元711可包括被指配第一顏色的第一圖案711a及被指配第二顏色的第二圖案711b。第二標準胞元762可包括被指配第一顏色的第一圖案752a'。除包含於第二標準胞元762中的第一圖案752a'之外，積體電路76可具有實質上相同於圖7A所示積體電路71的配置。

包含於第二標準胞元762中的第一圖案752a'的延伸方向可實質上垂直於第一邊界BD1，且第一圖案752a'可鄰近包含於第一標準胞元711中的第二圖案711b排列。第一圖案752a'與第一邊界BD1之間的空間Bf'可大於圖7A所示空間Bf。

由於對排列於第一邊界BD1的兩側上的第一圖案752a'及第二圖案711b分別指配第一顏色及第二顏色，因此第一圖案752a'及第二圖案711b應滿足第二空間條件。在此種情形中，第一圖案752a'與第二圖案711b之間的空間（例如，第一圖案752a'與第一邊界BD1之間的空間Bf'與第二邊界空間B2的和）可為頂至邊空間，且可等於或大於第二空間S2'。

圖8是根據本發明概念的示例性實施例，一種設計胞元的方法的經修改實例的流程圖。

根據圖8所示示例性實施例的設計胞元的方法可在圖5所示操作S540之後履行。因此，為方便闡釋，在本文中可省略對先前參照圖5所述過程及元件的進一步的說明。

在操作S800中，可對鄰近第二邊界排列的圖案指配第一顏色及第二顏色中的一者。第二邊界可為在同一胞元中與第一邊界相對排列的邊界。在示例性實施例中，操作S800可實質上相同於圖5所示操作S500。舉例而言，圖5所示第一邊界可被稱為右邊界，且鄰近第一邊界的第一圖案及第二圖案可被稱為右圖案。在此種情形中，第二邊界可被稱為左邊界，且鄰近第二邊界的圖案可被稱為左圖案。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一邊界可為左邊界，且第二邊界可為右邊界。

在操作S820中，可將鄰近第二邊界的圖案與第二邊界之間的邊界空間確定為等於或大於第一邊界空間及第二邊界空間的最小值。在此種情形中，第一邊界空間可為鄰近第一邊界的第一右圖案與第一邊界之間的空間，且第二邊界空間可為鄰近第一邊界的第二右圖案與第一邊界之間的空間。

圖9說明根據本發明概念的示例性實施例，利用圖8所示方法而設計的胞元的實例。

參照圖9，胞元90可由包括第一邊界BD1及第二邊界BD2的胞元邊界CB來界定。第一邊界BD1可被稱為右邊界，且第二邊界BD2可被稱為左邊界。胞元90可包括具有第一顏色的第一右圖案91、具有第二顏色的第二右圖案92、及具有第一顏色的左圖案93。

第一右圖案91與第一邊界BD1之間的第一邊界空間B1可大於第二右圖案92與第一邊界B1之間的第二邊界空間B2。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一右圖案91與第一邊界BD1之間的第一邊界空間B1可小於第二右圖案92與第一邊界BD1之間的第二邊界空間B2。

左圖案93與第二邊界BD2之間的左邊界空間Bf可被確定為等於或大於第一邊界空間B1及第二邊界空間B2的最小值。因此，在放置胞元的操作中，在包含於欲在胞元90的左側上鄰近胞元90放置的胞元中的各圖案與包含於胞元90中的左圖案93之間，可滿足第一空間條件及第二空間條件。

圖10說明根據本發明概念的示例性實施例，對積體電路應用顏色反轉操作的實例。

參照圖10，積體電路101可包括沿第一方向DR1放置的第一標準胞元1001至第四標準胞元1004。第一標準胞元1001可包括第一左圖案1001a及第二左圖案1001b以及右圖案1001c。第一左圖案1001a的邊界空間B2（例如，25）可小於第二左圖案1001b的邊界空間B1（例如，75）。右圖案1001c的邊界空間Bf可等於或大於左邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

第二標準胞元1002可包括第一左圖案1002a及第二左圖案1002b以及右圖案1002c。第一左圖案1002a的邊界空間B1（例如，75）可大於第二左圖案1002b的邊界空間B2（例如，25）。右圖案1002c的邊界空間Bf可等於或大於左邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案1001c與第一左圖案1002a具有同一顏色，因此右圖案1001c與第一左圖案1002a之間的空間應滿足第一空間條件。在本實例中，由於右圖案1001c與第一左圖案1002a之間的空間為100，因此右圖案1001c與第一左圖案1002a之間的空間滿足第一空間條件。此外，由於右圖案1001c與第二左圖案1002b具有不同的顏色，因此右圖案1001c與第二左圖案1002b之間的空間應滿足第二空間條件。在本實例中，由於右圖案1001c與第二左圖案1002b之間的空間為50，因此右圖案1001c與第二左圖案1002b之間的空間滿足第二空間條件。

第三標準胞元1003可包括第一右圖案1003a及第二右圖案1003b以及左圖案1003c，且第一右圖案1003a的邊界空間B1（例如，75）可大於第二右圖案1003b的邊界空間B2（例如，25）。左圖案1003c的邊界空間Bf可等於或大於右邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案1002c與左圖案1003c具有同一顏色，因此右圖案1002c與左圖案1003c之間的空間應滿足第一空間條件。在本實例中，由於右圖案1002c與左圖案1003c之間的空間為50，因此右圖案1002c與左圖案1003c之間的空間不滿足第一空間條件。因此，在右圖案1002c與左圖案1003c之間出現顏色衝突。

第四標準胞元1004可包括第一左圖案1004a及第二左圖案1004b以及右圖案1004c，且第一左圖案1004a的邊界空間B1（例如，75）可大於第二左圖案1004b的邊界空間B2（例如，25）。右圖案1004c的邊界空間Bf可等於或大於左邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第二右圖案1003b與第二左圖案1004b具有同一顏色，因此第二右圖案1003b與第二左圖案1004b之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案1003b與第二左圖案1004b之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案1003b與第二左圖案1004b之間出現顏色衝突。

積體電路102可對第三標準胞元1003履行顏色反轉操作,以解決第二標準胞元1002與第三標準胞元1003之間的顏色衝突以及第三標準胞元1003與第四標準胞元1004之間的顏色衝突。因此，左圖案1003c'及第二右圖案1003b'可自第二顏色變成第一顏色，且第一右圖案1003a'可自第一顏色變成第二顏色。

因此，右圖案1002c與左圖案1003c'可具有不同的顏色，且右圖案1002c與左圖案1003c'之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第二右圖案1003b'與第二左圖案1004b可具有不同的顏色，且第二右圖案1003b'與第二左圖案1004b之間的空間可滿足第二空間條件，因而解決了顏色衝突。

圖11是根據本發明概念的示例性實施例，一種設計胞元的方法的經修改實例的流程圖。

參照圖11，根據本示例性實施例的設計胞元的方法可在圖5所示操作S540之後履行。因此，為方便闡釋，在本文中可省略對先前所述過程的進一步的說明。

在操作S1100中，可對鄰近第二邊界的圖案指配第一顏色及第二顏色中的一者。在示例性實施例中，第二邊界可為在同一胞元中與第一邊界相對排列的邊界。在示例性實施例中，操作S100可實質上相同於圖8所示操作S800。舉例而言，圖5所示第一邊界可為右邊界，且鄰近第一邊界的第一圖案及第二圖案可被稱為右圖案。在此種情形中，第二邊界可為左邊界，且鄰近第二邊界的圖案可被稱為左圖案。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一邊界可為左邊界，且第二邊界可為右邊界。

在操作S1120中，可將鄰近第二邊界的各圖案與第二邊界之間的邊界空間確定為相同的值，所述值等於或大於第一邊界空間及第二邊界空間的最小值。在此種情形中，第一邊界空間可為鄰近第一邊界的第一右圖案與第一邊界之間的空間，且第二邊界空間可為鄰近第一邊界的第二右圖案與第一邊界之間的空間。

圖12說明根據本發明概念的示例性實施例，利用圖11所示方法而設計的胞元的實例。

參照圖12，胞元120可由包括第一邊界BD1及第二邊界BD2的胞元邊界CB來界定。第一邊界BD1可被稱為右邊界，且第二邊界BD2可被稱為左邊界。胞元120可包括具有第一顏色的第一右圖案121、具有第二顏色的第二右圖案122、以及具有第一顏色的左圖案123及124。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，左圖案123及124可具有第二顏色。

在示例性實施例中，第一右圖案121與第一邊界BD1之間的第一邊界空間B1可大於第二右圖案122與第一邊界B1之間的第二邊界空間B2。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一右圖案121與第一邊界BD1之間的第一邊界空間B1可小於第二右圖案122與第一邊界B1之間的第二邊界空間B2。

在示例性實施例中，左圖案123與第二邊界BD2之間的第一左邊界空間Bf可等於左圖案124與第二邊界BD2之間的第二左邊界空間Bf。在此種情形中，第一左邊界空間Bf及第二左邊界空間Bf可被確定為等於或大於第一邊界空間B1及第二邊界空間B2的最小值。因此，在放置胞元的操作中，在包含於欲鄰近胞元120的左側放置的胞元中的各圖案與包含於胞元120中的左圖案123及124之間，可滿足第一空間條件及第二空間條件。

圖13說明根據本發明概念的示例性實施例，對積體電路32應用顏色反轉操作的實例。

參照圖13，積體電路131可包括沿第一方向DR1排列的第一標準胞元1301至第四標準胞元1304。第一標準胞元1301可包括第一左圖案1301a及第二左圖案1301b以及第一右圖案1301c及第二右圖案1301d。第一右圖案1301c的邊界空間B1（例如，75）可大於第二右圖案1301d的邊界空間B2（例如，25）。第一左圖案1301a及第二左圖案1301b的邊界空間Bf可等於或大於右邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

第二標準胞元1302可包括第一左圖案1302a及第二左圖案1302b以及第一右圖案1302c及第二右圖案1302d。第一右圖案1302c的邊界空間B1（例如，75）可大於第二右圖案1302d的邊界空間B2（例如，25）。第一左圖案1302a及第二左圖案1302b的邊界空間Bf可等於或大於右邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第一右圖案1301c與第一左圖案1302a具有同一顏色，因此第一右圖案1301c與第一左圖案1302a之間的空間應滿足第一空間條件。在本實例中，由於第一右圖案1301c與第一左圖案1302a之間的空間為100，因此其之間的空間滿足第一空間條件。此外，由於第二右圖案1301d與第二左圖案1302b具有不同的顏色，因此第二右圖案1301d與第二左圖案1302b之間的空間應滿足第二空間條件。在本實例中，由於第二右圖案1301d與第二左圖案1302b之間的空間為50，因此其之間的空間滿足第二空間條件。

第三標準胞元1303可包括第一左圖案1303a及第二左圖案1303b以及第一右圖案1303c及第二右圖案1303d。第一左圖案1303a的邊界空間B1（例如，75）可大於第二左圖案1303b的邊界空間B2（例如，25）。第一右圖案1303c及第二右圖案1303d的邊界空間Bf可等於或大於左邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第一右圖案1302c與第一左圖案1303a具有同一顏色，因此第一右圖案1302c與第一左圖案1303a之間的空間應滿足第一空間條件。在本實例中，由於第一右圖案1302c與第一左圖案1303a之間的空間為150，因此其之間的空間滿足第一空間條件。

由於第二右圖案1302d與第二左圖案1303b具有同一顏色，因此第二右圖案1302d與第二左圖案1303b之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案1302d與第二左圖案1302b之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案1302d與第二左圖案1303b之間出現顏色衝突。

第四標準胞元1304可包括第一左圖案1304a及第二左圖案1304b以及第一右圖案1304c及第二右圖案1304d。第一右圖案1304c的邊界空間B1（例如，75）可大於第二右圖案1304d的邊界空間B2（例如，25）。第一左圖案1304a及第二左圖案1304b的邊界空間Bf可等於或大於右邊界空間B1及B2的最小值。舉例而言，邊界空間Bf可為25。

積體電路132可對第三標準胞元1303履行顏色反轉操作，以解決第二標準胞元1302與第三標準胞元1303之間的顏色衝突以及第三標準胞元1303與第四標準胞元1304之間的顏色衝突。因此，第一左圖案1303a'以及第一右圖案1303c'及第二右圖案1303d'可自第一顏色變成第二顏色，且第二左圖案1303b'可自第二顏色變成第一顏色。

因此，第二右圖案1302d與第二左圖案1303b'可具有不同的顏色，且第二右圖案1302d與第二左圖案1303b'之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第一右圖案1303c'與第一左圖案1304a可具有不同的顏色，且第一右圖案1303c'與第一左圖案1304a之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第二右圖案1303d'與第二左圖案1304b可具有不同的顏色，且第二右圖案1303d'與第二左圖案1304b之間的空間可滿足第二空間條件，因而解決了顏色衝突。

圖14是根據本發明概念的示例性實施例，一種設計胞元的方法S200B的流程圖。

參照圖14，根據本示例性實施例的設計胞元的方法S200B可對應於圖2所示操作S200的一個實例。因此，為方便闡釋，在本文中可省略對先前參照圖2所述過程及元件的進一步的說明。

在操作S1400中，可對第一圖案至第三圖案分別指配第一顏色至第三顏色。第一顏色至第三顏色可彼此不同並分別對應於第一遮罩至第三遮罩。第一圖案至第三圖案可為包含於同一層中的不同圖案。以下，被指配第一顏色的圖案將被稱為第一圖案（例如，PT1），被指配第二顏色的圖案將被稱為第二圖案（例如，PT2），且被指配第三顏色的圖案將被稱為第三圖案（例如，PT3）。

在示例性實施例中，由於顏色分解過程是使用三種顏色（例如，第一顏色至第三顏色）來履行的，因此第一圖案至第三圖案可使用三個遮罩來形成。因此，根據示例性實施例的第一圖案至第三圖案可利用三重圖案化技術（triple patterning technology，TPT）來形成。

在操作S1420中，可基於第一空間來確定第一邊界空間。第一空間可為被指配同一顏色的各圖案之間的最小空間。第一邊界空間可為鄰近第一邊界的第一圖案與第一邊界之間的空間。

在操作S1440中，可基於第二空間而將第二邊界空間確定為不同於第一邊界空間。第二空間可為被指配不同顏色的各圖案之間的最小空間。第二邊界空間可為鄰近第一邊界的第二圖案與第一邊界之間的空間。在示例性實施例中，第二邊界空間可被確定為小於第一邊界空間。

參照設計胞元的一般操作，通常無法預測欲鄰近彼此放置的胞元。根據本發明概念的示例性實施例，當兩個胞元在第一邊界處鄰近彼此放置時，第一邊界空間及第二邊界空間可被確定成使排列於第一邊界的兩側上的圖案滿足第一空間條件及第二空間條件。

在操作S1460中，可基於第一空間來確定第三邊界空間。在示例性實施例中，第三邊界空間可等於或大於第二邊界空間，且等於或小於第一邊界空間。

圖15說明包括利用圖14所示方法而設計的胞元的積體電路的實例。

參照圖15，積體電路150可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元1501及第二標準胞元1502。第一標準胞元1501可包括被指配第一顏色的第一圖案1501a及1501b。第一圖案1501a與第一邊界BD1之間的空間Bf可等於第一圖案1501b與第一邊界BD1之間的空間Bf。舉例而言，空間Bf可為25。

第二標準胞元1502可包括被指配第一顏色的第一圖案1502a、被指配第二顏色的第二圖案1502b、及被指配第三顏色的第三圖案1502c。第一圖案1502a與第一邊界BD1之間的空間可為第一邊界空間B1，第二圖案1502b與第一邊界BD1之間的空間可為第二邊界空間B2，且第三圖案1502c與第一邊界BD1之間的空間可為第三邊界空間B3。第一邊界空間B1、第二邊界空間B2、及第三邊界空間B3中的至少兩者可彼此不同。

根據示例性實施例，第二邊界空間B2可被確定為小於第一邊界空間B1。舉例而言，第一邊界空間B1可為75，且第一邊界空間B2可為25。此外，第三邊界空間B3可被確定為等於或大於第二邊界空間B2且等於或小於第一邊界空間B1。舉例而言，第三邊界空間B3可為50。

根據本示例性實施例，由於排列於第一邊界BD1的兩側上且具有同一顏色的第一圖案1501a與1502a之間的空間為100，因此其之間的空間滿足第一空間條件。此外，由於排列於第一邊界BD1的兩側上且具有不同顏色的第一圖案1501b與1502b之間的空間為50，因此其之間的空間滿足第二空間條件。

圖16說明根據本發明概念的示例性實施例，利用圖14所示方法而設計的胞元的實例。

參照圖16，胞元160可由包括第一邊界BD1及第二邊界BD2的胞元邊界CB來界定。第一邊界BD1可被稱為右邊界，且第二邊界BD2可被稱為左邊界。胞元160可包括具有第一顏色的第一右圖案161、具有第二顏色的第二右圖案162、具有第三顏色的第三右圖案163、及具有第三顏色的左圖案164。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，左圖案164可具有第二顏色或第三顏色。

可利用圖14所示方法來產生第一右圖案161、第二右圖案162、及第三右圖案163。在示例性實施例中，第一右圖案161與第一邊界BD1之間的第一邊界空間B1可大於第二右圖案162與第一邊界B1之間的第二邊界空間B2。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一右圖案161與第一邊界BD1之間的第一邊界空間B1可小於第二右圖案162與第一邊界B1之間的第二邊界空間B2。

在示例性實施例中，第三右圖案163與第一邊界BD1之間的第三邊界空間B3可等於或大於第二邊界空間B2且等於或小於第一邊界空間B1。在示例性實施例中，當第二邊界空間B2大於第一邊界空間B1時，第三邊界空間B3可等於或大於第一邊界空間B1且等於或小於第二邊界空間B2。

可利用與圖8所示方法實質上類似的方法來產生左圖案164。舉例而言，首先，可對鄰近第二邊界BD2的左圖案164指配第一顏色至第三顏色中的一者。隨後，可將鄰近第二邊界BD2的左圖案164與第二邊界BD2之間的邊界空間Bf確定為等於或大於第一邊界空間B1、第二邊界空間B2、及第三邊界空間B3的最小值。因此，在放置胞元的操作中，在包含於欲鄰近胞元160的左側放置的胞元中的各圖案與包含於胞元160中的左圖案164之間，可滿足第一空間條件及第二空間條件。

圖17說明根據本發明概念的示例性實施例，對包括圖16所示胞元的積體電路應用顏色反轉操作的實例。

參照圖17，積體電路171可包括沿第一方向DR1排列的第一標準胞元1701至第四標準胞元1704。第一標準胞元1701可包括第一左圖案1701a至第三左圖案1701c以及右圖案1701d。第三左圖案1701c的邊界空間B3（例如，50）可大於第一左圖案1701a的邊界空間B2（例如，25）且小於第二左圖案1701b的邊界空間B1（例如，75）。右圖案1701d的邊界空間Bf可等於或大於左邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

第二標準胞元1702可包括第一左圖案1702a至第三左圖案1702c以及右圖案1702d。第三左圖案1702c的邊界空間B3（例如，50）可大於第二左圖案1702b的邊界空間B2（例如，25）且小於第一左圖案1702a的邊界空間B1（例如，75）。右圖案1702d的邊界空間Bf可為左邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案1701d與第一左圖案1702a具有同一顏色，因此右圖案1701d與第一左圖案1702a之間的空間應滿足第一空間條件。在本實例中，由於右圖案1701d與第一左圖案1702a之間的空間為100，因此其之間的空間滿足第一空間條件。此外，由於右圖案1701d與第二左圖案1702b具有不同的顏色，因此右圖案1701d與第二左圖案1702b之間的空間應滿足第二空間條件。在本實例中，由於右圖案1701d與第二左圖案1702b之間的空間為50，因此其之間的空間滿足第二空間條件。

第三標準胞元1703可包括第一右圖案1703a至第三右圖案1703c以及左圖案1703d。第三右圖案1703c的邊界空間B3（例如，50）可大於第二右圖案1703b的邊界空間B2（例如，25）且小於第一右圖案1703a的邊界空間B1（例如，75）。左圖案1703d的邊界空間Bf可等於或大於右邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案1702d與左圖案1703d具有同一顏色，因此右圖案1702d與左圖案1703d之間的空間應滿足第一空間條件。在本實例中，由於右圖案1702d與左圖案1703d之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在右圖案1702d與左圖案1703d 之間出現顏色衝突。

第四標準胞元1704可包括第一左圖案1704a至第三左圖案1704c以及右圖案1704d。第三左圖案1704c的邊界空間B3（例如，50）可大於第二左圖案1704b的邊界空間B2（例如，25）且小於第一左圖案1704a的邊界空間B1（例如，75）。右圖案1704d的邊界空間Bf可等於或大於左邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第二右圖案1703b與第二左圖案1704b具有同一顏色，因此第二右圖案1703b與第二左圖案1704b之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案1703b與第二左圖案1704b之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案1703b與第二左圖案1704b之間出現顏色衝突。

由於第三右圖案1703c與第三左圖案1704c具有同一顏色，因此第三右圖案1703c與第三左圖案1704c之間的空間應滿足第一空間條件。在本實例中，由於第三右圖案1703c與第三左圖案1704c之間的空間為100，因此其之間的空間滿足第一空間條件。類似地，由於第一右圖案1703a與第一左圖案1704a之間的空間為150，因此其之間的空間滿足第一空間條件。

積體電路172可對第三標準胞元1703履行顏色反轉操作，以解決第二標準胞元1702與第三標準胞元1703之間的顏色衝突以及第三標準胞元1703與第四標準胞元1704之間的顏色衝突。在本示例性實施例中，可在第一顏色與第二顏色之間履行顏色反轉操作，且可不對第三顏色履行顏色反轉操作。因此，左圖案1703d'及第二右圖案1703b'可自第二顏色變成第一顏色，且第一右圖案1703a'可自第一顏色變成第二顏色。

因此，右圖案1702d與左圖案1703d'可具有不同的顏色，且右圖案1702d與左圖案1703d'之間的空間可滿足第二空間條件。因此，可解決顏色衝突。此外，第二右圖案1703b'與第二左圖案1704b可具有不同顏色，且第二右圖案1703b'與第二左圖案1704b之間的空間可滿足第二空間條件。因此，可解決顏色衝突。

圖18說明根據本發明概念的示例性實施例，利用圖14所示方法而設計的胞元的實例。

參照圖18，胞元180可由包括第一邊界BD1及第二邊界BD2的胞元邊界CB來界定。第一邊界BD1可被稱為右邊界，且第二邊界BD2可被稱為左邊界。胞元180可包括具有第一顏色的第一右圖案181、具有第二顏色的第二右圖案182、具有第三顏色的第三右圖案183、以及具有第一顏色的第一左圖案184及第二左圖案185。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一左圖案184及第二左圖案185可具有第二顏色或第三顏色。

可利用圖14所示方法來產生第一右圖案181、第二右圖案182、及第三右圖案183。在示例性實施例中，第一右圖案181與第一邊界BD1之間的第一邊界空間B1可大於第二右圖案182與第一邊界BD1之間的第二邊界空間B2。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，第一右圖案181與第一邊界BD1之間的第一邊界空間B1可小於第二右圖案182與第一邊界BD1之間的第二邊界空間B2。

在示例性實施例中，第三右圖案183與第一邊界BD1之間的第三邊界空間B3可等於或大於第二邊界空間B2且等於或小於第一邊界空間B1。在示例性實施例中，當第二邊界空間B2大於第一邊界空間B1時，第三邊界空間B3可等於或大於第一邊界空間B1且等於或小於第二邊界空間B2。

可利用與參照圖11所述方法實質上類似的方法來產生第一左圖案184及第二左圖案185。舉例而言，首先，可對鄰近第二邊界BD2的第一左圖案184及第二左圖案185指配第一顏色至第三顏色中的一者。隨後，可將鄰近第二邊界BD2的第一左圖案184及第二左圖案185與第二邊界BD2之間的邊界空間Bf確定為彼此相等且等於或大於第一邊界空間B1、第二邊界空間B2、及第三邊界空間B3的最小值。因此，在放置胞元的操作中，在包含於欲鄰近胞元180的左側放置的胞元中的各圖案與包含於胞元180中的第一左圖案184及第二左圖案185之間，可滿足第一空間條件及第二空間條件。

圖19說明根據本發明概念的示例性實施例，對包括圖18所示胞元的積體電路應用顏色反轉操作的實例。

參照圖19，積體電路191可包括沿第一方向DR1排列的第一標準胞元1901至第四標準胞元1904。第一標準胞元1901可包括第一右圖案1901a至第三右圖案1901c以及第一左圖案1901d及第二左圖案1901e。第三右圖案1901c的邊界空間B3（例如，50）可大於第二右圖案1901b的邊界空間B2（例如，25）且小於第一右圖案1901a的邊界空間B1（例如，75）。第一左圖案1901d及第二左圖案1901e的邊界空間Bf可等於或大於右邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

第二標準胞元1902可包括第一右圖案1902a至第三右圖案1902c以及第一左圖案1902d及第二左圖案1902e。第三右圖案1902c的邊界空間B3（例如，50）可大於第二右圖案1902b的邊界空間B2（例如，25）且小於第一右圖案1902a的邊界空間B1（例如，75）。第一左圖案1902d及第二左圖案1902e的邊界空間Bf可等於或大於右邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第一右圖案1901a與第一左圖案1902d具有同一顏色，因此第一右圖案1901a與第一左圖案1902d之間的空間應滿足第一空間條件。在本實例中，由於第一右圖案1901a與第一左圖案1902d之間的空間為100，因此其之間的空間滿足第一空間條件。此外，由於第二右圖案1901b與第二左圖案1902e具有不同的顏色，因此第二右圖案1901b與第二左圖案1902e之間的空間應滿足第二空間條件。在本實例中，由於第二右圖案1901b與第二左圖案1902e之間的空間為50，因此其之間的空間滿足第二空間條件。

第三標準胞元1903可包括第一左圖案1903a至第三左圖案1903c以及第一右圖案1903d及第二右圖案1903e。第三左圖案1903c的邊界空間B3（例如，50）可大於第二左圖案1903b的邊界空間B2（例如，25）且小於第一左圖案1903a的邊界空間B1（例如，75）。第一右圖案1903d及第二右圖案1903e的邊界空間Bf可等於或大於左邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第二右圖案1902b與第二左圖案1903b具有同一顏色，因此第二右圖案1902b與第二左圖案1903b之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案1902b與第二左圖案1903b之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案1902b與第二左圖案1903b之間出現顏色衝突。

由於第三右圖案1902c與第三左圖案1903c具有同一顏色，因此第三右圖案1902c與第三左圖案1903c之間的空間應滿足第一空間條件。在本實例中，由於第三右圖案1902c與第三左圖案1903c之間的空間為100，因此其之間的空間滿足第一空間條件。類似地，由於第一右圖案1902a與第一左圖案1903a之間的空間為150，因此其之間的空間滿足第一空間條件。

第四標準胞元1904可包括第一右圖案1904a至第三右圖案1904c以及第一左圖案1904d及第二左圖案1904e。第三右圖案1904c的邊界空間B3（例如，50）可大於第二右圖案1904b的邊界空間B2（例如，25）且小於第一右圖案1904a的邊界空間B1（例如，75）。第一左圖案1904d及第二左圖案1904e的邊界空間Bf可等於或大於右邊界空間B1、B2、及B3的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第一右圖案1903d與第一左圖案1904d具有同一顏色，因此第一右圖案1903d與第一左圖案1904d之間的空間應滿足第一空間條件。在本實例中，由於第一右圖案1903d與第一左圖案1904d之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第一右圖案1903d與第一左圖案1904d之間出現顏色衝突。

類似地，由於第二右圖案1903e與第二左圖案1904e具有同一顏色，因此第二右圖案1903e與第二左圖案1904e之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案1903e與第二左圖案1904e之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案1903e與第二左圖案1904e之間出現顏色衝突。

積體電路192可對第三標準胞元1903履行顏色反轉操作，以解決第二標準胞元1902與第三標準胞元1903之間的顏色衝突以及第三標準胞元1903與第四標準胞元1904之間的顏色衝突。在本實例中，在第一顏色與第二顏色之間履行顏色反轉操作，而不對第三顏色履行顏色反轉操作。因此，第一左圖案1903a'以及第一右圖案1903d'及第二右圖案1903e'可自第一顏色變成第二顏色，且第二左圖案1903b'自第二顏色變成第一顏色。

因此，第二右圖案1902b與第二左圖案1903b'可具有不同的顏色，且第二右圖案1902b與第二左圖案1903b'之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第一右圖案1903d'與第一左圖案1904d可具有不同的顏色，且第一右圖案1903d'與第一左圖案1904d之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第二右圖案1903e'與第二左圖案1904e可具有不同的顏色，且第二右圖案1903e'與第二左圖案1904e之間的空間可滿足第二空間條件，因而解決了顏色衝突。

圖20是根據本發明概念的示例性實施例，一種設計胞元的方法的流程圖。

參照圖20，根據本示例性實施例的一種設計胞元的方法S200C可對應於圖2所示操作S200的實例。因此，為方便闡釋，在本文中可省略對先前參照圖2所述過程及元件的進一步的說明。

在操作S2000中，可對第一圖案至第四圖案分別指配第一顏色至第四顏色。第一顏色至第四顏色可彼此不同並分別對應於第一遮罩至第四遮罩。第一圖案至第四圖案可為包含於同一層中的不同圖案。以下，被指配第一顏色的圖案將被稱為第一圖案（例如，PT1），被指配第二顏色的圖案將被稱為第二圖案（例如，PT2），被指配第三顏色的圖案將被稱為第三圖案（例如，PT3），且被指配第四顏色的圖案將被稱為第四圖案（例如，PT4）。

在示例性實施例中，由於顏色分解是使用四種顏色（例如，第一顏色至第四顏色）來履行的，因此第一圖案至第四圖案可使用四個遮罩來形成。因此，根據示例性實施例的第一圖案至第四圖案可使用四重圖案化技術（quadruple patterning technology，QPT）來形成。

在操作S2020中，可基於第一空間來確定第一邊界空間。第一空間可為被指配同一顏色的各圖案之間的最小空間。第一邊界空間可為鄰近第一邊界的第一圖案與第一邊界之間的空間。

在操作S2040中，可基於第二空間而將第二邊界空間確定為不同於第一邊界空間。第二空間可為被指配不同顏色的各圖案之間的最小空間。第二邊界空間可為鄰近第一邊界的第二圖案與第一邊界之間的空間。在本示例性實施例中，第二邊界空間可被確定為小於第一邊界空間。

參照設計胞元的一般操作，通常無法預測欲鄰近彼此放置的胞元。根據本發明概念的示例性實施例，當兩個胞元在第一邊界處鄰近彼此放置時，第一邊界空間及第二邊界空間可被確定成使排列於第一邊界的兩側上的圖案滿足第一空間條件及第二空間條件。

在操作S2060中，可基於第一空間來確定第三邊界空間。在本示例性實施例中，第三邊界空間可等於或大於第二邊界空間且等於或小於第一邊界空間。

圖21說明根據本發明概念的示例性實施例，包括利用圖20所示方法而設計的胞元的積體電路的實例。

參照圖21，積體電路210可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元2101及第二標準胞元2102。第一標準胞元2101可包括被指配第一顏色的第一圖案2101a及2101b。第一圖案2101a與第一邊界BD1之間的空間Bf可等於第一圖案2101b與第一邊界BD1之間的空間Bf。舉例而言，空間Bf可為25。

第二標準胞元2102可包括被指配第一顏色的第一圖案2102a、被指配第二顏色的第二圖案2102b、被指配第三顏色的第三圖案2102c、及被指配第四顏色的第四圖案2102d。第一圖案2102a與第一邊界BD1之間的空間可為第一邊界空間B1，第二圖案2102b與第一邊界BD1之間的空間可為第二邊界空間B2，第三圖案2102c與第一邊界BD1之間的空間可為第三邊界空間B3，且第四圖案2102d與第一邊界BD1之間的空間可為第四邊界空間B4。第一邊界空間B1、第二邊界空間B2、第三邊界空間B3、及第四邊界空間B4中的至少兩者可彼此不同。

根據本示例性實施例，第二邊界空間B2可被確定為小於第一邊界空間B1。舉例而言，第一邊界空間B1可為75且第一邊界空間B2可為25。根據本示例性實施例，第三邊界空間B3可被確定為等於第四邊界空間B4。第三邊界空間B3及第四邊界空間B4中的每一者可被確定為等於或大於第二邊界空間B2且等於或小於第一邊界空間B1。舉例而言，第三邊界空間B3及第四邊界空間B4中的每一者可為50。

根據本示例性實施例，由於排列於第一邊界BD1的兩側上且具有同一顏色的第一圖案2101a與2102a之間的空間為100，因此其之間的空間滿足第一空間條件。此外，由於排列於第一邊界BD1的兩側上且具有不同顏色的第一圖案2101b與第二圖案2102b之間的空間為50，因此其之間的空間滿足第二空間條件。

圖22說明根據本發明概念的示例性實施例，對包括利用圖20所示方法而設計的胞元的積體電路應用顏色反轉操作的實例。

參照圖22，積體電路221可包括沿第一方向DR1排列的第一標準胞元2201至第四標準胞元2204。第一標準胞元2201可包括第一左圖案2201a至第四左圖案2201d以及右圖案2201e。第三左圖案2201c及第四左圖案2201d的邊界空間B3及B4（例如，50）中的每一者可大於第一左圖案2201a的邊界空間B2（例如，25）且小於第二左圖案2201b的邊界空間B1（例如，75）。右圖案2201e的邊界空間Bf可等於或大於左邊界空間B1、B2、B3、及B4的最小值。舉例而言，邊界空間Bf可為25。

第二標準胞元2202可包括第一左圖案2202a至第四左圖案2202d以及右圖案2202e。第三左圖案2202c及第四左圖案2202d的邊界空間B3及B4（例如，50）中的每一者可大於第二左圖案2202b的邊界空間B2（例如，25）且小於第一左圖案2202a的邊界空間B1（例如，75）。右圖案2202e的邊界空間Bf可等於或大於左邊界空間B1、B2、B3、及B4的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案2201e與第二左圖案2202b具有不同的顏色，因此右圖案2201e與第二左圖案2202b之間的空間應滿足第二空間條件。在本實例中，由於右圖案2201e與第二左圖案2202b之間的空間為50，因此其之間的空間滿足第二空間條件。此外，由於右圖案2201e與第一左圖案2202a具有同一顏色，因此右圖案2201e與第一左圖案2202a之間的空間應滿足第一空間條件。在本實例中，由於右圖案2201e與第一左圖案2202a之間的空間為100，因此其之間的空間滿足第一空間條件。

第三標準胞元2203可包括第一右圖案2203a至第四右圖案2203d以及左圖案2203e。第三右圖案2203c及第四右圖案2203d的邊界空間B3及B4（例如，50）中的每一者可大於第二右圖案2203b的邊界空間B2（例如，25）且小於第一右圖案2203a的邊界空間B1（例如，75）。左圖案2203e的邊界空間Bf可等於或大於右邊界空間B1、B2、B3、及B4的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案2202e與左圖案2203e具有同一顏色，因此右圖案2202e與左圖案2203e之間的空間應滿足第一空間條件。在本實例中，由於右圖案2202e與左圖案2203e之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在右圖案2202e與左圖案2203e之間出現顏色衝突。

第四標準胞元2204可包括第一左圖案2204a至第四左圖案2204d以及右圖案2204e。第三左圖案2204c及第四左圖案2204d的邊界空間B3及B4（例如，50）中的每一者可大於第二左圖案2204b的邊界空間B2（例如，25）且小於第一左圖案2204a的邊界空間B1（例如，75）。右圖案2204e的邊界空間Bf可等於或大於左邊界空間B1、B2、B3、及B4的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第二右圖案2203b與第二左圖案2204b具有同一顏色，因此第二右圖案2203b與第二左圖案2204b之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案2203b與第二左圖案2204b之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案2203b與第二左圖案2204b之間出現顏色衝突。

由於第三右圖案2203c與第三左圖案2204c具有同一顏色，因此第三右圖案2203c與第三左圖案2204c之間的空間應滿足第一空間條件。在本實例中，由於第三右圖案2203c與第三左圖案2204c之間的空間為100，因此其之間的空間滿足第一空間條件。類似地，由於第一右圖案2203a與第一左圖案2204a之間的空間為150，因此其之間的空間滿足第一空間條件。

積體電路222可對第三標準胞元2203履行顏色反轉操作，以解決第二標準胞元2202與第三標準胞元2203之間的顏色衝突以及第三標準胞元2203與第四標準胞元2204之間的顏色衝突。在本示例性實施例中，可在第一顏色與第二顏色之間履行顏色反轉操作，而可不對第三顏色及第四顏色履行顏色反轉操作。因此，左圖案2203e'及第二右圖案2203b'可自第二顏色變成第一顏色，且第一右圖案2203a'可自第一顏色變成第二顏色。

因此，右圖案2202e與左圖案2203e'可具有不同的顏色，且右圖案2202e與左圖案2203e'之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第二右圖案2203b'與第二左圖案2204b可具有不同的顏色，且第二右圖案2203b'與第二左圖案2204b之間的空間可滿足第二空間條件，因而解決了顏色衝突。

圖23是根據本發明概念的示例性實施例，一種設計胞元的方法的流程圖。

參照圖23，根據示例性實施例的設計胞元的方法S200D可對應於圖2所示操作S200的實例。因此，為方便闡釋，在本文中可省略對參照圖2所述過程及元件的進一步的說明。

在操作S2300中，可對第一圖案至第四圖案分別指配第一顏色至第四顏色。第一顏色至第四顏色可彼此不同且分別對應於第一遮罩至第四遮罩。第一圖案至第四圖案可為包含於同一層中的不同圖案。以下，被指配第一顏色的圖案將被稱為第一圖案（例如，PT1），被指配第二顏色的圖案將被稱為第二圖案（例如，PT2），被指配第三顏色的圖案將被稱為第三圖案（例如，PT3），且被指配第四顏色的圖案將被稱為第四圖案（例如，PT4）。

在示例性實施例中，由於顏色分解是使用四種顏色（第一顏色至第四顏色）來履行的，因此第一圖案至第四圖案可使用四個遮罩來形成。因此，根據示例性實施例的第一圖案至第四圖案可利用四重圖案化技術來形成。

在操作S2320中，可基於第一空間來確定第一邊界空間。第一空間可為被指配同一顏色的各圖案之間的最小空間。第一邊界空間可為鄰近第一邊界的第一圖案與第一邊界之間的空間。

在操作S2340中，可基於第二空間而將第二邊界空間確定為不同於第一邊界空間。第二空間可為被指配不同顏色的各圖案之間的最小空間。第二邊界空間可為鄰近第一邊界的第二圖案與第一邊界之間的空間。在示例性實施例中，第二邊界空間可被確定為小於第一邊界空間。

參照設計胞元的一般操作，通常無法預測欲鄰近彼此放置的胞元。根據本發明概念的示例性實施例，當兩個胞元在第一邊界處鄰近彼此放置時，第一邊界空間及第二邊界空間可被確定成使排列於第一邊界的兩側上的圖案滿足第一空間條件及第二空間條件。

在操作S2360中，可基於第一空間來確定第三邊界空間。在示例性實施例中，第三邊界空間可等於或大於第二邊界空間且等於或大於第一邊界空間。在操作S2380中，可基於第二空間而將第四邊界空間確定為不同於第三邊界空間。

圖24說明根據本發明概念的示例性實施例，包括利用圖23所示方法而設計的胞元的積體電路的實例。

參照圖24，積體電路240可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元2401及第二標準胞元2402。第一標準胞元2401可包括被指配第一顏色的第一圖案2401a及2401b，且第一圖案2401a與第一邊界BD1之間的空間Bf可等於第一圖案2401b與第一邊界BD1之間的空間Bf。舉例而言，空間Bf可為25。第二標準胞元2402可包括被指配第一顏色的第一圖案2402a、被指配第二顏色的第二圖案2402b、被指配第三顏色的第三圖案2402c、及被指配第四顏色的第四圖案2402d。第一圖案2402a與第一邊界BD1之間的空間可為第一邊界空間B1，第二圖案2402b與第一邊界BD1之間的空間可為第二邊界空間B2，第三圖案2402c與第一邊界BD1之間的空間可為第三邊界空間B3，且第四圖案2402d與第一邊界BD1之間的空間可為第四邊界空間B4。第一邊界空間B1、第二邊界空間B2、第三邊界空間B3、及第四邊界空間B4中的至少兩者可彼此不同。

根據本實例，第二邊界空間B2可被確定為小於第一邊界空間B1。舉例而言，第一邊界空間B1可為75，且第一邊界空間B2可為25。根據本實例，第三邊界空間B3可被確定為不同於第四邊界空間B4。第三邊界空間B3及第四邊界空間B4中的每一者可被確定為等於或大於第二邊界空間B2且等於或小於第一邊界空間B1。根據本實例，第四邊界空間B4可被確定為大於第三邊界空間B3。舉例而言，第三邊界空間B3可為25，且第四邊界空間B4可為75。

根據本實例，由於排列於第一邊界BD1的兩側上且具有同一顏色的第一圖案2401a與2402a之間的空間為100，因此其之間的空間滿足第一空間條件。此外，由於排列於第一邊界BD1的兩側上且具有不同顏色的第一圖案2401b與第二圖案2402b之間的空間為50，因此其之間的空間滿足第二空間條件。

圖25說明根據本發明概念的示例性實施例，對包括利用圖23所示方法而設計的胞元的積體電路應用顏色反轉操作的實例。

參照圖25，積體電路251可包括沿第一方向DR1排列的第一標準胞元2501至第四標準胞元2504。第一標準胞元2501可包括第一左圖案2501a至第四左圖案2501d以及右圖案2501e。第一左圖案2501a及第三左圖案2501c的邊界空間B2及B3可為相同的（例如，25）。第二左圖案2501b及第四左圖案2501d的邊界空間B1及B4可為相同的（例如，75）且大於第一左圖案2501a及第三左圖案2501c的邊界空間B2及B3。右圖案2501e的邊界空間Bf可等於或大於左邊界空間B1至B4的最小值。舉例而言，邊界空間Bf可為25。

第二標準胞元2502可包括第一左圖案2502a至第四左圖案2502d以及右圖案2502e。第二左圖案2502b及第四左圖案2502d的邊界空間B2及B3可為相同的（例如，25）。第一左圖案2502a及第三左圖案2502c的邊界空間B1及B4可為相同的（例如，75），且可大於第二左圖案2502b及第四左圖案2502d的邊界空間B2及B3。右圖案2502e的邊界空間Bf可等於或大於左邊界空間B1至B4的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案2501e與第二左圖案2502b具有不同的顏色，因此右圖案2501e與第二左圖案2502b之間的空間應滿足第二空間條件。在本實例中，由於右圖案2501e與第二左圖案2502b之間的空間為50，因此其之間的空間滿足第二空間條件。此外，由於右圖案2501e與第一左圖案2502a具有同一顏色，因此右圖案2501e與第一左圖案2502a之間的空間應滿足第一空間條件。在本實例中，由於右圖案2501e與第一左圖案2502a之間的空間為100，因此其之間的空間滿足第一空間條件。

第三標準胞元2503可包括第一右圖案2503a至第四右圖案2503d以及左圖案2503e。第二右圖案2503b及第三右圖案2503c的邊界空間B2及B3可為相同空間（例如，25）。第一右圖案2503a及第四右圖案2503d的邊界空間B1及B4可為相同的（例如，75），且可大於第二右圖案2503b及第三右圖案2503c的邊界空間B2及B3。左圖案2503e的邊界空間Bf可等於或大於右邊界空間B1至B4的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於右圖案2502e與左圖案2503e具有同一顏色，因此右圖案2502e與左圖案2503e之間的空間應滿足第一空間條件。在本實例中，由於右圖案2502e與左圖案2503e之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在右圖案2502e與左圖案2503e之間出現顏色衝突。

第四標準胞元2504可包括第一左圖案2504a至第四左圖案2504d以及右圖案2504e。第二左圖案2504b及第三左圖案2504c的邊界空間B2及B3可為相同的（例如，25）。第一左圖案2504a及第四左圖案2504d的邊界空間B1及B4可為相同的（例如，75），且可大於第二左圖案2504b及第三左圖案2504c的邊界空間B2及B3。右圖案2504e的邊界空間Bf可等於或大於左邊界空間B1至B4的最小值。舉例而言，邊界空間Bf可為25。

在此種情形中，由於第二右圖案2503b與第二左圖案2504b具有同一顏色，因此第二右圖案2503b與第二左圖案2504b之間的空間應滿足第一空間條件。在本實例中，由於第二右圖案2503b與第二左圖案2504b之間的空間為50，因此其之間的空間不滿足第一空間條件。因此，在第二右圖案2503b與第二左圖案2504b之間出現顏色衝突。

此外，由於第四右圖案2503d與第四左圖案2504d具有同一顏色，因此第四右圖案2503d與第四左圖案2504d之間的空間應滿足第一空間條件。在本實例中，由於第四右圖案2503d與第四左圖案2504d之間的空間為150，因此其之間的空間滿足第一空間條件。

由於第三右圖案2503c與第四左圖案2504c具有同一顏色，因此第三右圖案2503c與第四左圖案2504c之間的空間應滿足第一空間條件。在本實例中，由於第三右圖案2503c與第四左圖案2504c之間的空間為50，因此其之間的空間不滿足第一空間條件。此外，由於第一右圖案2503a與第一左圖案2504a之間的空間為150，因此其之間的空間滿足第一空間條件。

積體電路252可對第三標準胞元2503履行顏色反轉操作，以解決第二標準胞元2502與第三標準胞元2503之間的顏色衝突以及第三標準胞元2503與第四標準胞元2504之間的顏色衝突。在本實例中，可在第一顏色與第二顏色之間履行顏色反轉操作，同時可在第三顏色與第四顏色之間履行顏色反轉操作。

因此，左圖案2503e'及第二右圖案2503b'可自第二顏色變成第一顏色，且第一左圖案2503a'可自第一顏色變成第二顏色。此外，第三右圖案2503c'可自第三顏色變成第四顏色，且第四右圖案2503d'可自第四顏色變成第三顏色。

因此，右圖案2502e與左圖案2503e'可具有不同的顏色，且右圖案2502e與左圖案2503e'之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第二右圖案2503b'與第二左圖案2504b可具有不同的顏色，且第二右圖案2503b'與第二左圖案2504b之間的空間可滿足第二空間條件，因而解決了顏色衝突。此外，第四右圖案2503d'與第四左圖案2504d可具有不同的顏色，且第四右圖案2503d'與第四左圖案2504d之間的空間可滿足第二空間條件，因而解決了顏色衝突。

圖26說明包括根據本發明概念的示例性實施例所設計的胞元的積體電路的佈局的實例。

參照圖26，積體電路260可包括在第一邊界BD1處鄰近彼此安置的第一標準胞元261及第二標準胞元262。第一標準胞元261可包括被指配第一顏色的第一圖案2611，且第二標準胞元262可包括被指配第一顏色的第一圖案2612a及被指配第二顏色的第二圖案2612b。在此種情形中，第一圖案2611及2612a以及第二圖案2612b可為構成同一層的圖案。在本示例性實施例中，被指配第一顏色的第一圖案2611與2612a之間的空間可等於或大於第一空間S1。

此外，第二標準胞元262可更包括電性連接至主動區域的接觸面2622。在實例中，第一圖案2611及2612a以及第二圖案2612b可形成於不同於接觸面2622的層中。舉例而言，第一圖案2611及2612a以及第二圖案2612b可形成於接觸面2622上方。第二標準胞元262可更包括第一電源線VDD及第二電源線VSS，且第一電源線VDD及第二電源線VSS的延伸方向可實質上垂直於第一邊界BD1。

圖27是根據本發明概念的示例性實施例，一種設計積體電路的方法的流程圖。

參照圖27，根據示例性實施例的設計積體電路之佈局的方法可對應於圖1所示操作S10的實例。因此，為方便闡釋，在本文中可省略對先前參照圖1所述過程及元件的進一步的說明。

在操作S2700中，在鄰近第一邊界的第一區中，可對包括滿足第一空間條件的第一無顏色圖案的第一胞元進行設計。第一區可為在設計胞元的操作中產生的虛擬空間。根據示例性實施例，可迫使具有不同顏色的圖案不形成於第一區中。

在操作S2720中，可在第一邊界處彼此鄰近地放置第一胞元及第二胞元。舉例而言，可首先放置第一胞元，且可將第二胞元放置成沿第一胞元及第二胞元被放置的方向鄰近第一胞元的第一邊界。操作S2720可為圖1所示操作S13的實例。第二胞元可為儲存於標準胞元庫中的任意胞元。

在示例性實施例中，第二胞元可為依據操作S2700而設計的胞元。舉例而言，滿足第一空間的無顏色圖案可排列於鄰近第二胞元的一個邊界的區中。在示例性實施例中，第二胞元可為並非依據操作S2700而設計的胞元。舉例而言，不滿足第一空間的無顏色圖案可排列於鄰近第二胞元的所述一個邊界的區中。

在示例性實施例中，第一胞元及第二胞元可直接鄰近第一邊界放置。在此種情形中，第一邊界可實質上交疊第二胞元的一個邊界。在示例性實施例中，第二胞元可鄰近第一邊界並與第一邊界間隔開預定空間放置。

在操作S2740中，可對第一無顏色圖案指配同一顏色。根據示例性實施例，在放置胞元的操作之後，可在設計胞元的操作中對在第一區中產生的第一無顏色圖案指配同一顏色。由於隨後可對第一無顏色圖案指配同一顏色，因此第一區中任意兩個第一無顏色圖案之間的空間可等於或大於第一空間。在示例性實施例中，在設計第一胞元的操作中，可將第一胞元設計成不包括具有不同顏色且與第一區中的第一無顏色圖案排列於同一水準的圖案。

圖28說明根據本發明概念的示例性實施例，一種對無顏色圖案指配顏色的方法。

參照圖28，積體電路280A可包括鄰近第一邊界BD1放置的第一標準胞元281及第二標準胞元282。在積體電路280A中，第一標準胞元281可包括未指配顏色的無顏色圖案281a至281c，且第二標準胞元282可包括未指配顏色的無顏色圖案282a及282c。在本文中，可在圖中使用CL_PT來表示無顏色圖案。

在示例性實施例中，無顏色圖案281a至281c、282a、及282c可對應於通路插塞（via plug）。舉例而言，無顏色圖案281a至281c、282a、及282c可為用以使接觸面與第一金屬層連接的通路插塞。在實例中，無顏色圖案281a至281c、282a、及282c可為用以使第一金屬層與第二金屬層連接的通路插塞。

在放置第一標準胞元281及第二標準胞元282之後履行的操作中，可履行用於對無顏色圖案281a至281c、282a、及282c指配顏色的著色操作。舉例而言，可在設計規則檢查（design rule check，DRC）操作中履行著色操作。積體電路280B可包括可藉由用於對無顏色圖案281a至281c、282a、及282c指配顏色的著色操作而產生的第一標準胞元281'及第二標準胞元282'。

舉例而言，可藉由著色操作而對無顏色圖案281a及282a指配第一顏色，以使無顏色圖案281a及282a可被稱為第一圖案281a'及282a'。此外，可藉由著色操作而對無顏色圖案281b指配第二顏色，以使無顏色圖案281b可被稱為第二圖案281b'。此外，可藉由著色操作而對無顏色圖案281c及282c指配第三顏色，以使無顏色圖案281c及282c可被稱為第三圖案281c'及282c'。

圖29說明根據本發明概念的示例性實施例，對四個無顏色圖案指配三種顏色的實例。

參照圖29，積體電路290可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元291及第二標準胞元292。第一電力線VDD可平行於與第一邊界BD1實質上垂直的上邊界BD_U排列，且第二電力線VSS可實質上平行於與第一邊界BD1實質上垂直的下邊界BD_L排列。

第一標準胞元291可包括鄰近第一邊界BD1排列的圖案291a及291b。在儲存於標準胞元庫中的第一標準胞元291中，在放置胞元的操作之前或緊跟放置胞元的操作之後，圖案291a及291b可為無顏色圖案。第二標準胞元292可包括鄰近第一邊界BD1排列的圖案292a及292b。在放置胞元的操作之前或緊跟放置胞元的操作之後，在儲存於標準胞元庫中的第二標準胞元292中，圖案292a及292b可為無顏色圖案。

為形成鄰近第一邊界BD1的四個圖案291a、291b、292a、及292b，當使用三個遮罩時，必須對四個圖案291a、291b、292a、及292b指配三種顏色。因此，可對四個圖案291a、291b、292a、及292b中的兩者指配同一顏色。在此種情形中，由於被指配同一顏色的任意兩個圖案必須滿足第一空間條件，因此在晶片級上可能出現在胞元級上不會出現的顏色衝突。

舉例而言，若對圖案291a指配第一顏色、對圖案292a指配第二顏色、且對圖案291b指配第三顏色，則必須對圖案292b指配第一顏色至第三顏色中的一者。在此種情形中，圖案292b與被指配與對圖案292b指配的顏色相同顏色的圖案必須滿足第一空間條件。因此，為確保第一標準胞元291與第二標準胞元292之間的預定空間，第二標準胞元292可與第一標準胞元291間隔開預定空間放置。因此，由於積體電路290的面積增大，故空間效率可被降低。

圖30說明根據本發明概念的示例性實施例，包括利用圖27所示方法而設計的胞元的積體電路的實例。

參照圖30，積體電路300可包括在第一邊界BD1處鄰近彼此放置的第一標準胞元301及第二標準胞元302。第一較低線VDD可實質上平行於與第一邊界BD1實質上垂直的上邊界BD_U排列。第二電力線VSS可實質上平行於與第一邊界BD1實質上垂直的下邊界BD_L排列。

根據示例性實施例，第一標準胞元301可具有鄰近第一邊界BD1的第一區FZ，且第一圖案301a及第二圖案301b可排列於第一區FZ中。在此種情形中，第一圖案301a與第二圖案301b之間的空間可等於或大於第一空間S1。因此，在履行著色操作之後，即使對第一圖案301a及第二圖案301b指配同一顏色，在第一圖案301a與第二圖案301b之間仍不會出現顏色衝突。

第二標準胞元302可包括鄰近第一邊界BD1排列的第一圖案302a及第二圖案302b，且第一圖案302a與第二圖案302b之間的空間可被確定為等於或大於第二空間。因此，即使對四個圖案301a、301b、302a、及302b指配三種顏色，在四個圖案301a、301b、302a、及302b之間仍不會出現顏色衝突。

圖31是根據本發明概念的示例性實施例，一種設計積體電路的方法的流程圖。

參照圖31，根據本示例性實施例的一種設計積體電路之佈局的方法可對應於圖1所示操作S10的實例。因此，為方便闡釋，在本文中可省略對先前參照圖1所述過程及元件的進一步的說明。此外，根據本示例性實施例的設計積體電路之佈局的方法可對應於圖27所示示例性實施例的經修改實例。因此，為方便闡釋，在本文中可省略對先前參照圖27所述過程及元件的進一步的說明。

在操作S3100中，可對包括第一無顏色圖案及第二無顏色圖案的第一胞元進行設計。第一無顏色圖案可排列於鄰近第一邊界的第一區中且可滿足第一空間條件。第二無顏色圖案可排列於鄰近第二邊界的第二區中且可滿足第二空間條件。第一區及第二區可為在產生胞元的操作中產生的虛擬空間。根據示例性實施例，可禁止在第一區中產生具有不同顏色的圖案。類似地，可禁止在第二區中產生具有不同顏色的圖案。

在操作S3120中，可在第一邊界處彼此鄰近地放置第一胞元及第二胞元。舉例而言，可首先放置第一胞元，且可將第二胞元放置成沿第一胞元及第二胞元被放置的方向鄰近第一胞元的第一邊界。操作S3120可為圖1所示操作S13的實例。第二胞元可為儲存於標準胞元庫中的任意胞元。

在操作S3140中，可對第一無顏色圖案及第二無顏色圖案分別指配第一顏色及第二顏色。在示例性實施例中，第一顏色可相同於第二顏色。在示例性實施例中，第一顏色可不同於第二顏色。

因此，根據示例性實施例，在放置胞元的操作之後，可在設計胞元的操作中對在第一區中產生的第一無顏色圖案指配同一顏色。由於隨後可對第一無顏色圖案指配同一顏色，因此第一區中任意兩個第一無顏色圖案之間的空間可等於或大於第一空間。

此外，在放置胞元的操作之後，可在設計胞元的操作中對在第二區中產生的第二無顏色圖案指配同一顏色。由於隨後可對第二無顏色圖案指配同一顏色，因此在第二區中任意兩個無顏色圖案之間的空間可等於或大於第一空間。

圖32說明根據本發明概念的示例性實施例，包括利用圖31所示方法設計的胞元的積體電路的實例。

參照圖32，積體電路320可包括沿第一方向排列的第一標準胞元321、第二標準胞元322、及第三標準胞元323。第一電力線VDD可實質上平行於與第一邊界BD1及第二邊界BD2實質上垂直的上邊界BD_U排列。第二電力線VSS可實質上平行於與第一邊界BD1及第二邊界BD2實質上垂直的下邊界BD_L排列。

第一標準胞元321可具有鄰近第一邊界BD1的第一區FZ1。第一區FZ1可為可禁止產生被指配不同顏色的圖案的虛擬空間。在第一區FZ1中僅可產生被指配同一顏色的圖案或將被指配同一顏色的無顏色圖案。在示例性實施例中，第一標準胞元321可包括安置於第一區FZ1中的無顏色圖案321a。

第二標準胞元322可具有鄰近第一邊界BD1的第二區FZ2。第二區FZ2可為可禁止產生被指配不同顏色的圖案的虛擬空間。在第二區FZ2中僅可產生被指配同一顏色的圖案或將被指配同一顏色的無顏色圖案。在示例性實施例中，第二標準胞元322可包括安置於第二區FZ2中的無顏色圖案322a。

在示例性實施例中，第二標準胞元322可更包括安置於第二區FZ2中的第一圖案322b。在此種情形中，無顏色圖案322a與第一圖案322b之間的空間s1可等於或大於第一空間S1。無顏色圖案322a與第一圖案322b可具有同一顏色。

在示例性實施例中，第二標準胞元322可更包括排列於第二區FZ2外部的第二圖案322c。在此種情形中，無顏色圖案322a與第二圖案322c之間的空間s2可小於第一空間S1。因此，第二圖案322c可具有不同於無顏色圖案322a的顏色。因此，在第二區FZ2中可僅排列具有同一顏色的圖案。

即使第三圖案322d具有不同於無顏色圖案322a的顏色，第三圖案322d仍不能排列於第二區FZ2的邊界處或第二區FZ2中。由於排列於第一標準胞元321的第一區FZ1中的無顏色圖案322a與第三圖案322d之間的空間等於或小於第一空間S1，因此當對無顏色圖案322a及第三圖案322d指配同一顏色時，在無顏色圖案322a與第三圖案322d之間可能出現顏色衝突。

第二標準胞元322可更包括鄰近第二邊界BD2安置的第三區FZ3。第三區FZ3可為可禁止產生被指配不同顏色的圖案的虛擬空間。在第三區FZ3中僅可產生被指配同一顏色的圖案或將被指配同一顏色的無顏色圖案。在示例性實施例中，第二標準胞元322可包括安置於第三區FZ3中的無顏色圖案322e及322f。在此種情形中，無顏色圖案322e及322f之間的空間可等於或大於第一空間S1。

第三標準胞元323可具有鄰近第二邊界SD2安置的第四區FZ4。第四區FZ4可為可禁止產生被指配不同顏色的圖案的虛擬空間。在第四區FZ4中僅可產生被指配同一顏色的圖案或將被指配同一顏色的無顏色圖案。在示例性實施例中，第三標準胞元323可包括安置於第四區FZ4中的無顏色圖案323a及323b。在此種情形中，無顏色圖案323a與323b之間的空間可等於或大於第一空間S1。在示例性實施例中，可對安置於第三區FZ3中的無顏色圖案322e及322f與安置於第四區FZ4中的無顏色圖案323a及323b指配不同的顏色。

在示例性實施例中，第一區FZ1可被產生為與第一邊界BD1間隔開預定空間。在示例性實施例中，第一區FZ1可被產生為與第一邊界BD1接觸。在示例性實施例中，第二區FZ2可被產生為與第一邊界BD1間隔開預定空間。在示例性實施例中，第二區FZ2可被產生為與第一邊界BD1接觸。在示例性實施例中，第三區FZ3可被產生為與第二邊界BD2間隔開預定空間。在示例性實施例中，第三區FZ3可被產生為與第二邊界BD2接觸。在示例性實施例中，第四區FZ4可被產生為與第二邊界BD2間隔開預定空間。在示例性實施例中，第四區FZ4可被產生為與第二邊界接觸。

圖33說明包括根據本發明概念的示例性實施例所設計的胞元的積體電路的佈局的實例。

參照圖33，積體電路331可包括鄰近第一邊界BD1的第一標準胞元3311及第二標準胞元3312。第一標準胞元3311可包括鄰近第一邊界BD的圖案3311a，且第一通路V1可形成於圖案3311a上。第二標準胞元3312可包括第一圖案3312a及第二圖案3312b，且第一圖案3312a位於第一區FZ中。在此種情形中，第二通路V2及第三通路V3可位於第一圖案3312a上，且第四通路V4可位於第二圖案3312b上。

為形成第一通路V1至第三通路V3，當使用兩個遮罩時，第一通路V1至第三通路V3被分解成兩種顏色。由於第一區FZ為不容許具有不同顏色的圖案的空間，因此可對第二通路V2及第三通路V3指配同一顏色。在此種情形中，當第二通路V2與第三通路V3之間的空間小於第一空間S1時，在第二通路V2與第三通路V3之間可能出現顏色衝突。

在積體電路332中，為解決第二通路V2與第三通路V3之間的顏色衝突，第二通路V2'與第三通路V3'之間的空間可被確定為等於或大於第一空間S1，以使第二通路V2'與第三通路V3'可滿足第一空間條件。

圖34說明包括根據本發明概念的示例性實施例所設計的胞元的標準胞元的實例。

參照圖34，標準胞元SC可由胞元邊界CB來界定，並可包括多個鰭片FN、多個主動區域（例如，第一主動區域AR1及第二主動區域AR2）、多個導電線CL、及多個接觸面CA。胞元邊界CB可為界定標準胞元SC的輪廓，且放置及路由工具可使用胞元邊界CB來識別標準胞元SC。胞元邊界CB可包括四個邊界線。

所述多個鰭片FN可沿第一方向（例如，X方向）延伸，並沿實質上垂直於第一方向的第二方向（例如，Y方向）實質上彼此平行排列。第一主動區域AR1及第二主動區域AR2可實質上彼此平行排列且可具有不同導電率類型。在示例性實施例中，第一主動區域AR1及第二主動區域AR2的每一者中可排列三個鰭片FN。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，排列於第一主動區域AR1及第二主動區域AR2每一者中的鰭片FN的數目可以各種方式進行改變。

在此種情形中，排列於第一主動區域AR1及第二主動區域AR2中的所述多個鰭片FN可被稱為主動鰭片。儘管圖34僅說明主動鰭片，但本發明概念的示例性實施例並非僅限於此。標準胞元SC可更包括例如胞元邊界CB、第一主動區域AR1、第一主動區域AR1與第二主動區域AR2之間的區域、及/或排列於第二主動區域AR2與胞元邊界CB之間的區域中的虛設鰭片。

所述多個導電線CL可沿第二方向（例如，Y方向）延伸，並可沿第一方向（例如，X方向）實質上彼此平行排列。在此種情形中，導電線CL可由具有導電率的材料形成。舉例而言，導電線CL可包括多晶矽（polysilicon，poly-Si）、金屬、或金屬合金。

在示例性實施例中，導電線CL可對應於閘電極。然而，本發明概念的示例性實施例並非僅限於此。在示例性實施例中，導電線CL可具有帶有任意導電率的跡線。此外，儘管圖34說明其中標準胞元SC包括三個導電線CL的示例性實施例，但本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，標準胞元SC可包括至少四個導電線，所述至少四個導電線可沿第二方向延伸並沿第一方向實質上彼此平行排列。

所述多個接觸面CA可排列於第一主動區域AR1及第二主動區域AR2上，並電性連接至第一主動區域AR1及第二主動區域AR2。在示例性實施例中，所述多個接觸面CA可為源極/汲極接觸面。在示例性實施例中，所述多個接觸面CA可為電力接觸面。標準胞元SC可更包括可排列於所述多個導電線CL上並電性連接至所述多個導電線CL的接觸面。

圖35是根據本發明概念的示例性實施例，具有圖34所示佈局的半導體裝置的實例的立體圖。圖36是根據本發明概念的示例性實施例，沿圖34所示線A-A'截取的剖視圖。

參照圖35及圖36，半導體裝置100a可為塊型鰭片場效電晶體（fin field-effect transistor，FinFET）。半導體裝置100a可包括例如基板SUB、第一絕緣層IL1、第二絕緣層IL2、第一鰭片至第三鰭片FN、及導電線CL。導電線CL在本文中亦可被稱為閘電極CL。

基板SUB可為半導體基板。舉例而言，半導體基板SUB可包括矽、矽絕緣體（silicon-on-insulator，SOI）、矽藍寶石、鍺（Ge）、矽鍺（silicon germanium，SiGe）、及砷化鎵（gallium arsenic，GaAs）中的任一者。基板SUB可例如為P型基板並用作第一主動區域AR1。

第一鰭片至第三鰭片FN可連接至基板SUB。在示例性實施例中，第一鰭片至第三鰭片FN可為藉由將n+型摻雜劑或p+型摻雜劑摻雜至自基板SUB垂直突出的部分中而形成的主動區域。

第一絕緣層IL1及第二絕緣層IL2可包括絕緣材料。舉例而言，絕緣材料可包括氧化物層、氮化物層、或氮氧化物層中的任一者。第一絕緣層IL1可排列於第一鰭片至第三鰭片FN上。第一絕緣層IL1可排列於第一鰭片至第三鰭片FN與閘電極CL之間，並用作閘極絕緣層。第二絕緣層IL2可在第一鰭片至第三鰭片FN之間的空間中安置於預定高度處。第二絕緣層IL2可排列於第一鰭片至第三鰭片FN之間並用作裝置隔離層。

閘電極CL可排列於第一絕緣層IL1及第二絕緣層IL2上。因此，閘電極CL可被配置成如圖36所示圍繞第一鰭片至第三鰭片FN、第一絕緣層IL1、及第二絕緣層IL2的上部。亦即，在示例性實施例中，第一鰭片至第三鰭片FN可排列於閘電極CL內部（例如，閘電極CL可安置於第一鰭片至第三鰭片FN、第一絕緣層IL1、及第二絕緣層IL2的上部上）。閘電極CL可包括金屬材料（例如，鎢（W）及鉭（Ta））、其氮化物、其矽、或經摻雜多晶矽，且可利用沈積製程來形成。

圖37是根據本發明概念的示例性實施例，具有圖34所示佈局的半導體裝置的實例的立體圖。圖38是根據本發明概念的示例性實施例，沿圖37所示線A-A'截取的剖視圖。

參照圖37及圖38，半導體裝置100b可為矽絕緣體型鰭片場效電晶體。半導體裝置100b可包括基板SUB'、第一絕緣層IL1'、第二絕緣層IL2'、第一鰭片至第三鰭片FN'、及導電線CL'。導電線CL'在本文中亦可被稱為閘電極CL'。根據本示例性實施例的半導體裝置100b是圖35及圖36所示半導體裝置100a的經修改實例。因此，為方便闡釋，可能僅闡述半導體裝置100b與半導體裝置100a之間的不同，且在本文中可省略先前所述的過程及元件。

第一絕緣層IL1'可排列於基板SUB'上。第二絕緣層IL2'可排列於第一鰭片至第三鰭片FN'與閘電極CL'之間，並用作閘極絕緣層。第一鰭片至第三鰭片FN'可包括半導體材料，例如矽或經摻雜矽。

閘電極CL'可排列於第二絕緣層IL2'上。因此，閘電極CL'可被配置成圍繞第一鰭片至第三鰭片FN'及第二絕緣層IL2'的上部。亦即，在示例性實施例中，第一鰭片及第二鰭片FN'可排列於閘電極CL'內部（例如，閘電極CL'可安置於第一鰭片至第三鰭片FN'及第二絕緣層IL2'的上部上）。

圖39是根據本發明概念的示例性實施例的儲存媒體的方塊圖。

參照圖39，儲存媒體500可為電腦可讀取儲存媒體，所述電腦可讀取儲存媒體可包括任意電腦可讀取儲存媒體同時用於向電腦提供命令及/或資料。舉例而言，儲存媒體500可包括磁性或光學媒體（例如，磁碟、磁帶、光碟唯讀記憶體（CD-ROM）、數位多功能光碟唯讀記憶體（DVD-ROM）、可錄式光碟（CD-R）、可抹寫光碟（CD-RW）、可讀取數位多功能光碟（DVD-R）、及可抹寫數位多功能光碟（DVD-RW））、揮發性或非揮發性記憶體（例如，隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、或快閃記憶體）、可經由通用串列匯流排（universal serial bus，USB）介面存取的非揮發性記憶體、及/或微機電系統（micro electro mechanical system，MEMS）。儲存媒體500可插入電腦中、整合入電腦中、或經由網路及/或通訊媒體（例如無線鏈路）與電腦進行組合。

本發明概念的示例性實施例可直接實施於硬體中、由處理器執行的軟體模組中、或所述兩者的組合中。軟體模組可有形地地實施於以下非暫時性程式儲存裝置上：例如RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移磁碟、CD-ROM、或此項技術中所習知的任何其他形式的儲存媒體。示例性儲存媒體可耦合至處理器，以使處理器可自儲存媒體讀取資訊及將資訊寫入儲存媒體。在替代物中，儲存媒體可能是處理器不可缺少的組成部分。此外，在某些態樣中，處理器及儲存媒體可駐存於應用專用積體電路（application specific integrated circuit，ASIC）中。此外，應用專用積體電路可駐存於使用者終端中。作為另一選擇，處理器及儲存媒體可作為分立組件而駐存於使用者終端中。

應理解，本發明概念可實作於各種形式的硬體、軟體、韌體、專用處理器、或其組合中。在一個實施例中，本發明概念可作為可有形地實施於程式儲存裝置上的應用程式而實作於軟體中。應用程式可被上傳至包括任何合適架構的機器，並由所述機器執行。

如圖39所示，儲存媒體500可包括P&R程式510、庫520、分析程式530、及資料結構540。P&R程式510可包括多個命令以履行本文所述根據本發明概念的示例性實施例使用標準胞元庫來設計積體電路的方法。舉例而言，儲存媒體500可儲存P&R程式510，P&R程式510包括任意用於使用包括圖1至圖38中的至少一者所示的標準胞元的標準胞元庫來設計積體電路的命令。庫520可包括關於標準胞元的資訊，所述標準胞元是積體電路的單元。

分析程式530可包括多個命令以履行一種基於界定積體電路的資料來分析積體電路的方法。資料結構540可包括用於管理在以下過程期間產生的資料的儲存空間：使用包含於庫520中的標準胞元庫的過程、自包含於庫520中的通用標準胞元庫提取專用資訊的過程、或使用分析程式530來分析積體電路的特性的過程。

圖40是根據本發明概念的示例性實施例，包括積體電路的記憶卡的方塊圖。

參照圖40，記憶卡1000可被配置成使控制器1100與記憶體1200交換電性訊號。舉例而言，當控制器1100發出命令時，記憶體1200可傳送資料。

控制器1100及記憶體1200中的每一者可包括本文所述的根據本發明概念的示例性實施例的積體電路。在示例性實施例中，包含於控制器1100及記憶體1200中的多個半導體裝置中的至少一者可根據包括其中鄰近邊界的至少兩個圖案具有不同顏色及不同邊界空間的胞元的積體電路來實施。在示例性實施例中，包含於控制器1100及記憶體1200中的所述多個半導體裝置中的至少一者可根據包括在鄰近邊界的一個區中具有滿足第一空間條件的無顏色圖案的胞元的積體電路來實施。

記憶卡1000可構成各種記憶卡，例如擴展記憶卡（memory stick card）、智慧型媒體（smart media，SM）卡、保全數位（secure digital，SD）卡、迷你保全數位卡、及多媒體卡（multimedia card，MMC）。

圖41是根據本發明概念的示例性實施例，包括積體電路的計算系統的方塊圖。

參照圖41，計算系統2000可包括處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400、及輸入/輸出（input/output，I/O）裝置2500。計算系統2000可與視訊卡、聲卡、記憶卡、或通用串列匯流排裝置進行通訊，或可更包括能夠與其他電子裝置進行通訊的埠。

包含於計算系統2000中的處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400、及輸入/輸出裝置2500中的每一者可包括本文所述的根據本發明概念的示例性實施例的一者的積體電路。在示例性實施例中，包含於處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400、及輸入/輸出裝置2500中的多個半導體裝置中的至少一者可根據包括其中鄰近邊界的兩個圖案具有不同顏色及不同邊界空間的胞元的積體電路來實施。在示例性實施例中，包含於處理器2100、記憶體裝置2200、儲存裝置2300、電源供應器2400、及輸入/輸出裝置2500中的多個半導體裝置中的至少一者可根據包括在鄰近邊界的一個區中具有滿足第一空間條件的無顏色圖案的胞元的積體電路來實施。

處理器2100可履行具體計算或任務。在示例性實施例中，處理器2100可為微處理器（microprocessor，MP）或中央處理單元（central processing unit，CPU）。處理器2100可經由匯流排2600（例如，位址匯流排、控制匯流排、或資料匯流排）與記憶體裝置2200、儲存裝置2300、及輸入/輸出裝置2500進行通訊。在示例性實施例中，處理器2100可連接至例如周邊組件互連（peripheral component interconnect，PCI）匯流排等擴展匯流排。

記憶體裝置2200可儲存計算系統2000的操作所需要的資料。舉例而言，記憶體裝置2200可由動態隨機存取記憶體（dynamic RAM，DRAM）、行動動態隨機存取記憶體（mobile DRAM，MDRAM）、靜態隨機存取記憶體（static RAM，SRAM）、相變隨機存取記憶體（phase-change RAM，PRAM）、鐵電隨機存取記憶體（ferroelectric RAM，FRAM）、電阻式（resistive，RRAM）、及/或磁性隨機存儲記憶體（magnetic RAM，MRAM）來實施。儲存裝置2300可包括固體狀態驅動機（solid-state drive，SSD）、硬碟驅動機、或光碟唯讀記憶體。

輸入/輸出裝置2500可包括例如鍵盤、小鍵盤、或滑鼠等輸入單元以及例如列印機或顯示器等輸出單元。電源供應器2400可供應計算系統2000的操作所需要的工作電壓。

根據本發明概念的上述示例性實施例中的一者的積體電路可使用具有各種形狀的封包來實施。舉例而言，根據上述示例性實施例中的一者的積體電路的至少某些元件可利用以下技術來安裝：堆疊式封裝（Package on Package，PoP）技術、球柵陣列（ball grid array，BGA）技術、晶片級封裝（chip-scale package，CSP）技術、塑膠帶引線晶片載體（plastic-leaded chip carrier，PLCC）技術、塑膠雙列直插式封裝（plastic dual in-line package，PDIP）技術、晶圓內晶粒包裝（die-in-waffle-pack）技術、晶圓內晶粒形式（die-in-wafer-form）技術、板上晶片（chip-on-board，COB）技術、陶瓷雙列直插式封裝（ceramic dual in-line package，CERDIP）技術、塑膠公制方形扁平包裝（metric quad flat-pack，MQFP）技術、薄方形扁平包裝（thin quad flat-pack，TQFP）技術、小輪廓（small outline ，SOIC）技術、收縮型小輪廓封裝（shrink small outline package，SSOP）技術、薄小輪廓（thin small outline，TSOP）技術、薄方形扁平包裝（thin quad flatpack，TQFP）技術、系統內封裝（system-in-package，SIP）技術、多晶片封裝（multi-chip package，MCP）技術、晶圓級製作封裝（wafer-level fabricated package，WFP）技術、或晶圓級處理堆疊封裝（wafer-level processed stack package，WSP）技術。

儘管已參照本發明概念的示例性實施例特別顯示及闡述了本發明概念，然而此項技術中具有通常知識者將理解，在不背離由以下申請專利範圍界定的本發明概念的精神及範圍的條件下，可對本發明概念作出各種形式及細節上的變化。

30‧‧‧積體電路
31‧‧‧第一圖案
32‧‧‧第一圖案
33‧‧‧第二圖案
41‧‧‧積體電路
42‧‧‧積體電路
43‧‧‧積體電路
61‧‧‧積體電路
62‧‧‧積體電路
71‧‧‧積體電路
72‧‧‧積體電路
73‧‧‧積體電路
74‧‧‧積體電路
75‧‧‧積體電路
76‧‧‧積體電路
90‧‧‧胞元
91‧‧‧第一右圖案
92‧‧‧第二右圖案
93‧‧‧左圖案
100a‧‧‧半導體裝置
100b‧‧‧半導體裝置
101‧‧‧積體電路
102‧‧‧積體電路
120‧‧‧胞元
121‧‧‧第一右圖案
122‧‧‧第二右圖案
123、124‧‧‧左圖案
131‧‧‧積體電路
132‧‧‧積體電路
150‧‧‧積體電路
160‧‧‧胞元
161‧‧‧第一右圖案
162‧‧‧第二右圖案
163‧‧‧第三右圖案
164‧‧‧左圖案
171‧‧‧積體電路
172‧‧‧積體電路
180‧‧‧胞元
181‧‧‧第一右圖案
182‧‧‧第二右圖案
183‧‧‧第三右圖案
184‧‧‧第一左圖案
185‧‧‧第二左圖案
191‧‧‧積體電路
192‧‧‧積體電路
210‧‧‧積體電路
221‧‧‧積體電路
222‧‧‧積體電路
240‧‧‧積體電路
251‧‧‧積體電路
252‧‧‧積體電路
260‧‧‧積體電路
261‧‧‧第一標準胞元
262‧‧‧第二標準胞元
280A‧‧‧積體電路
280B‧‧‧積體電路
281‧‧‧第一標準胞元
281'‧‧‧第一標準胞元
281a、281b、281c‧‧‧無顏色圖案
281a'‧‧‧第一圖案
281b'‧‧‧第二圖案
281c'‧‧‧第三圖案
282‧‧‧第二標準胞元
282'‧‧‧第二標準胞元
282a、282c‧‧‧無顏色圖案
282a'‧‧‧第一圖案
282c'‧‧‧第三圖案
290‧‧‧積體電路
291‧‧‧第一標準胞元
291a、291b‧‧‧圖案
292‧‧‧第二標準胞元
292a、292b‧‧‧圖案
300‧‧‧積體電路
301‧‧‧第一標準胞元
301a‧‧‧第一圖案
301b‧‧‧第二圖案
302‧‧‧第二標準胞元
302a‧‧‧第一圖案
302b‧‧‧第二圖案
320‧‧‧積體電路
321‧‧‧第一標準胞元
321a‧‧‧無顏色圖案
322‧‧‧第二標準胞元
322a‧‧‧無顏色圖案
322b‧‧‧第一圖案
322c‧‧‧第二圖案
322d‧‧‧第三圖案
322e、322f‧‧‧無顏色圖案
323‧‧‧第三標準胞元
323a、323b‧‧‧無顏色圖案
331‧‧‧積體電路
332‧‧‧積體電路
411‧‧‧第一圖案
412‧‧‧第二圖案
413‧‧‧第一圖案
414‧‧‧第二圖案
415‧‧‧第二圖案
415'‧‧‧第二圖案
416‧‧‧第一圖案
416'‧‧‧第一圖案
500‧‧‧儲存媒體
510‧‧‧放置及路由程式
520‧‧‧庫
530‧‧‧分析程式
540‧‧‧資料結構
601‧‧‧第一標準胞元
601a、601b‧‧‧第一圖案
602‧‧‧第二標準胞元
602a‧‧‧第一圖案
602b‧‧‧第二圖案
611‧‧‧第一標準胞元
611a、611b‧‧‧第一圖案
612‧‧‧第二標準胞元
612a‧‧‧第一圖案
612b‧‧‧第二圖案
711‧‧‧第一標準胞元
711a‧‧‧第一圖案
711b‧‧‧第二圖案
712‧‧‧第二標準胞元
712a‧‧‧第一圖案
721‧‧‧第一標準胞元
721a‧‧‧第一圖案
731‧‧‧第一標準胞元
731b‧‧‧第二圖案
741‧‧‧第一標準胞元
752‧‧‧第二標準胞元
752a‧‧‧第一圖案
752a'‧‧‧第一圖案
762‧‧‧第二標準胞元
1000‧‧‧記憶卡
1001‧‧‧第一標準胞元
1001a‧‧‧第一左圖案
1001b‧‧‧第二左圖案
1001c‧‧‧右圖案
1002‧‧‧第二標準胞元
1002a‧‧‧第一左圖案
1002b‧‧‧第二左圖案
1002c‧‧‧右圖案
1003‧‧‧第三標準胞元
1003a‧‧‧第一右圖案
1003a'‧‧‧第一右圖案
1003b‧‧‧第二右圖案
1003b'‧‧‧第二右圖案
1003c‧‧‧左圖案
1003c'‧‧‧左圖案
1004‧‧‧第四標準胞元
1004a‧‧‧第一左圖案
1004b‧‧‧第二左圖案
1004c‧‧‧右圖案
1100‧‧‧控制器
1200‧‧‧記憶體
1301‧‧‧第一標準胞元
1301a‧‧‧第一左圖案
1301b‧‧‧第二左圖案
1301c‧‧‧第一右圖案
1301d‧‧‧第二右圖案
1302‧‧‧第二標準胞元
1302a‧‧‧第一左圖案
1302b‧‧‧第二左圖案
1302c‧‧‧第一右圖案
1302d‧‧‧第二右圖案
1303‧‧‧第三標準胞元
1303a‧‧‧第一左圖案
1303a'‧‧‧第一左圖案
1303b‧‧‧第二左圖案
1303b'‧‧‧第二左圖
1303c‧‧‧第一右圖案
1303c'‧‧‧第一右圖案
1303d‧‧‧第二右圖案
1303d'‧‧‧第二右圖案
1304‧‧‧第四標準胞元
1304a‧‧‧第一左圖案
1304b‧‧‧第二左圖案
1304c‧‧‧第一右圖案
1304d‧‧‧第二右圖案
1501‧‧‧第一標準胞元
1501a、1501b‧‧‧第一圖案
1502‧‧‧第二標準胞元
1502a‧‧‧第一圖案
1502b‧‧‧第二圖案
1502c‧‧‧第三圖案
1701‧‧‧第一標準胞元
1701a‧‧‧第一左圖案
1701b‧‧‧第二左圖案
1701c‧‧‧第三左圖案
1701d‧‧‧右圖案
1702‧‧‧第二標準胞元
1702a‧‧‧第一左圖案
1702b‧‧‧第二左圖案
1702c‧‧‧第三左圖案
1702d‧‧‧右圖案
1703‧‧‧第三標準胞元
1703a‧‧‧第一右圖案
1703a'‧‧‧第一右圖案
1703b‧‧‧第二右圖案
1703b'‧‧‧第二右圖案
1703c‧‧‧第三右圖案
1703d‧‧‧左圖案
1703d'‧‧‧左圖案
1704‧‧‧第四標準胞元
1704a‧‧‧第一左圖案
1704b‧‧‧第二左圖案
1704c‧‧‧第三左圖案
1704d‧‧‧右圖案
1901‧‧‧第一標準胞元
1901a‧‧‧第一右圖案
1901b‧‧‧第二右圖案
1901c‧‧‧第三右圖案
1901d‧‧‧第一左圖案
1901e‧‧‧第二左圖案
1902‧‧‧第二標準胞元
1902a‧‧‧第一右圖案
1902b‧‧‧第二右圖案
1902c‧‧‧第三右圖案
1902d‧‧‧第一左圖案
1902e‧‧‧第二左圖案
1903‧‧‧第三標準胞元
1903a‧‧‧第一左圖案
1903a'‧‧‧第一左圖案
1903b‧‧‧第二左圖案
1903b'‧‧‧第二左圖案
1903c‧‧‧第三左圖案
1903c'‧‧‧第三左圖案
1903d‧‧‧第一右圖案
1903d'‧‧‧第一右圖案
1903e‧‧‧第二右圖案
1903e'‧‧‧第二右圖案
1904‧‧‧第四標準胞元
1904a‧‧‧第一右圖案
1904b‧‧‧第二右圖案
1904c‧‧‧第三右圖案
1904d‧‧‧第一左圖案
1904e‧‧‧第二左圖案
2000‧‧‧計算系統
2100‧‧‧處理器
2101‧‧‧第一標準胞元
2101a、2101b‧‧‧第一圖案
2102‧‧‧第二標準胞元
2102a‧‧‧第一圖案
2102b‧‧‧第二圖案
2102c‧‧‧第三圖案
2102d‧‧‧第四圖案
2200‧‧‧記憶體裝置
2201‧‧‧第一標準胞元
2201a‧‧‧第一左圖案
2201b‧‧‧第二左圖案
2201c‧‧‧第三左圖案
2201d‧‧‧第四左圖案
2201e‧‧‧右圖案
2202‧‧‧第二標準胞元
2202a‧‧‧第一左圖案
2202b‧‧‧第二左圖案
2202c‧‧‧第三左圖案
2202d‧‧‧第四左圖案
2202e‧‧‧右圖案
2203‧‧‧第三標準胞元
2203a‧‧‧第一右圖案
2203a'‧‧‧第一右圖案
2203b‧‧‧第二右圖案
2203b'‧‧‧第二右圖案
2203c‧‧‧第三右圖案
2203d‧‧‧第四右圖案
2203e‧‧‧左圖案
2203e'‧‧‧左圖案
2204‧‧‧第四標準胞元
2204a‧‧‧第一左圖案
2204b‧‧‧第二左圖案
2204c‧‧‧第三左圖案
2204d‧‧‧第四左圖案
2204e‧‧‧右圖案
2300‧‧‧儲存裝置
2400‧‧‧電源供應器
2401‧‧‧第一標準胞元
2401a、2401b‧‧‧第一圖案
2402‧‧‧第二標準胞元
2402a‧‧‧第一圖案
2402b‧‧‧第二圖案
2402c‧‧‧第三圖案
2402d‧‧‧第四圖案
2500‧‧‧輸入/輸出裝置
2501‧‧‧第一標準胞元
2501a‧‧‧第一左圖案
2501b‧‧‧第二左圖案
2501c‧‧‧第三左圖案
2501d‧‧‧第四左圖案
2501e‧‧‧右圖案
2502‧‧‧第二標準胞元
2502a‧‧‧第一左圖案
2502b‧‧‧第二左圖案
2502c‧‧‧第三左圖案
2502d‧‧‧第四左圖案
2502e‧‧‧右圖案
2503‧‧‧第三標準胞元
2503a‧‧‧第一右圖案
2503a'‧‧‧第一右圖案
2503b‧‧‧第二右圖案
2503b'‧‧‧第二右圖案
2503c‧‧‧第三右圖案
2503c'‧‧‧第三右圖案
2503d‧‧‧第四右圖案
2503d'‧‧‧第四右圖案
2503e‧‧‧左圖案
2503e'‧‧‧左圖案
2504‧‧‧第四標準胞元
2504a‧‧‧第一左圖案
2504b‧‧‧第二左圖案
2504c‧‧‧第三左圖案
2504d‧‧‧第四左圖案
2504e‧‧‧右圖案
2600‧‧‧匯流排
2611‧‧‧第一圖案
2612a‧‧‧第一圖案
2612b‧‧‧第二圖案
2622‧‧‧接觸面
3311‧‧‧第一標準胞元
3311a‧‧‧圖案
3312‧‧‧第二標準胞元
3312a‧‧‧第一圖案
3312b‧‧‧第二圖案
A-A'‧‧‧線
AR1‧‧‧第一主動區域
AR2‧‧‧第二主動區域
B1‧‧‧第一邊界空間/邊界空間/左邊界空間/右邊界空間
B1'‧‧‧第一邊界空間
B2‧‧‧第二邊界空間/邊界空間/左邊界空間/右邊界空間
B2'‧‧‧第二邊界空間
B3‧‧‧第三邊界空間/邊界空間/左邊界空間/右邊界空間
B4‧‧‧第四邊界空間/邊界空間/左邊界空間/右邊界空間
BD1‧‧‧第一邊界
BD2‧‧‧第二邊界
BD_L‧‧‧下邊界
BD_U‧‧‧上邊界
bf‧‧‧距離
Bf‧‧‧距離/空間/左邊界空間/邊界空間/第一左邊界空間/第二左邊界空間
Bf'‧‧‧空間
bs‧‧‧距離
CA‧‧‧接觸面
CB‧‧‧胞元邊界
CL‧‧‧導電線/閘電極
CL'‧‧‧導電線/閘電極
CL_PT‧‧‧無顏色圖案
D0‧‧‧距離
D1‧‧‧距離
D1'‧‧‧距離
d‧‧‧預定距離
DR1‧‧‧第一方向
FN‧‧‧第一鰭片至第三鰭片
FN'‧‧‧第一鰭片至第三鰭片
FZ‧‧‧第一區
FZ1‧‧‧第一區
FZ2‧‧‧第二區
FZ3‧‧‧第三區
FZ4‧‧‧第四區
IL1‧‧‧第一絕緣層
IL1'‧‧‧第一絕緣層
IL2‧‧‧第二絕緣層
IL2'‧‧‧第二絕緣層
PT1‧‧‧被指配第一顏色的第一圖案
PT2‧‧‧被指配第二顏色的第二圖案
PT3‧‧‧被指配第三顏色的第三圖案
PT4‧‧‧被指配第四顏色的第四圖案
RS‧‧‧空間
RS'‧‧‧空間/額外空間
S1‧‧‧第一空間
S1'‧‧‧第一空間
s1‧‧‧空間
S2‧‧‧第二空間
S2'‧‧‧第二空間
s2‧‧‧空間
S10、S11、S13、S20‧‧‧操作
S200、S220、S240、S260‧‧‧操作
S200A‧‧‧方法
S200B‧‧‧方法
S200C‧‧‧方法
S200D‧‧‧方法
S500、S520、S540‧‧‧操作
S800、S820‧‧‧操作
S1100、S1120‧‧‧操作
S1400、S1420、S1440、S1460‧‧‧操作
S2000、S2020、S2040、S2060‧‧‧操作
S2300、S2320、S2340、S2360、S2380‧‧‧操作
S2700、S2720、S2740‧‧‧操作
S3100、S3120、S3140‧‧‧操作
SC‧‧‧標準胞元
SC1‧‧‧第一標準胞元
SC2‧‧‧第二標準胞元
SC3‧‧‧第三標準胞元
SUB‧‧‧基板/半導體基板
SUB'‧‧‧基板
X‧‧‧方向
Y‧‧‧方向
V1‧‧‧第一通路
V2‧‧‧第二通路
V2'‧‧‧第二通路
V3‧‧‧第三通路
V3'‧‧‧第三通路
V4‧‧‧第四通路
VDD‧‧‧第一電源線/第一電力線
VSS‧‧‧第二電源線/第二電力線

藉由參照附圖詳細闡述本發明概念的示例性實施例，本發明概念的以上及其他特徵將變得更顯而易見，在附圖中： 圖1是根據本發明概念的示例性實施例，一種製造半導體裝置的方法的流程圖。 圖2是根據本發明概念的示例性實施例，一種設計積體電路之佈局的方法的流程圖。 圖3說明根據本發明概念的示例性實施例，包括滿足第一空間條件及第二空間條件的圖案的積體電路的一部分。 圖4說明根據本發明概念的示例性實施例，一種解決顏色衝突的方法的實例。 圖5是根據本發明概念的示例性實施例，一種設計胞元的方法的流程圖。 圖6A是包括根據比較實例所設計的胞元的積體電路的實例的圖。 圖6B是包括根據本發明概念的示例性實施例所設計的胞元的積體電路的實例的圖。 圖7A至圖7F是包括根據本發明概念的示例性實施例所設計的胞元的積體電路的實例的圖。 圖8是根據本發明概念的示例性實施例，一種設計胞元的方法的經修改實例的流程圖。 圖9說明根據本發明概念的示例性實施例，利用圖8所示方法而設計的胞元的實例。 圖10是根據本發明概念的示例性實施例，對積體電路應用顏色反轉操作的實例的圖。 圖11是根據本發明概念的示例性實施例，一種設計胞元的方法的經修改實例的流程圖。 圖12說明根據本發明概念的示例性實施例，利用圖11所示方法而設計的胞元的實例。 圖13說明根據本發明概念的示例性實施例，對積體電路應用顏色反轉操作的實例。 圖14是根據本發明概念的示例性實施例，一種設計胞元的方法的流程圖。 圖15說明根據本發明概念的示例性實施例，包括利用圖14所示方法而設計的胞元的積體電路的實例。 圖16說明根據本發明概念的示例性實施例，利用圖14所示方法而設計的胞元的實例。 圖17說明根據本發明概念的示例性實施例，對包括圖16所示胞元的積體電路應用顏色反轉操作的實例。 圖18說明根據本發明概念的示例性實施例，利用圖14所示方法而設計的胞元的實例。 圖19說明根據本發明概念的示例性實施例，對包括圖18所示胞元的積體電路應用顏色反轉操作的實例。 圖20是根據本發明概念的示例性實施例，一種設計胞元的方法的流程圖。 圖21說明根據本發明概念的示例性實施例，包括利用圖20所示方法而設計的胞元的積體電路的實例。 圖22說明根據本發明概念的示例性實施例，對包括利用圖20所示方法而設計的胞元的積體電路應用顏色反轉操作的實例。 圖23是根據本發明概念的示例性實施例，一種設計胞元的方法的流程圖。 圖24說明根據本發明概念的示例性實施例，包括利用圖23所示方法而設計的胞元的積體電路的實例。 圖25說明根據本發明概念的示例性實施例，對包括利用圖23所示方法而設計的胞元的積體電路應用顏色反轉操作的實例。 圖26說明包括利用根據本發明概念的示例性實施例的一種方法而設計的胞元的積體電路的佈局的實例。 圖27是根據本發明概念的示例性實施例，一種設計積體電路的方法的流程圖。 圖28說明根據本發明概念的示例性實施例，一種對無顏色圖案指配顏色的方法。 圖29說明根據本發明概念的示例性實施例，其中對四個無顏色圖案指配三種顏色的實例。 圖30說明根據本發明概念的示例性實施例，包括利用圖27所示方法而設計的胞元的積體電路的實例。 圖31是根據本發明概念的示例性實施例，一種設計積體電路的方法的流程圖。 圖32說明根據本發明概念的示例性實施例，包括利用圖31所示方法而設計的胞元的積體電路的實例。 圖33說明包括利用根據本發明概念的示例性實施例的一種方法而設計的胞元的積體電路的佈局的實例。 圖34說明包括根據本發明概念的示例性實施例所設計的胞元的標準胞元的實例。 圖35是根據本發明概念的示例性實施例，具有圖34所示佈局的半導體裝置的實例的立體圖。 圖36是根據本發明概念的示例性實施例，沿圖34所示線A-A'截取的剖視圖。 圖37是根據本發明概念的示例性實施例，具有圖34所示佈局的半導體裝置的實例的立體圖。 圖38是根據本發明概念的示例性實施例，沿圖37所示線A-A'截取的剖視圖。 圖39是根據本發明概念的示例性實施例的儲存媒體的方塊圖。 圖40是根據本發明概念的示例性實施例，包括積體電路的記憶卡的方塊圖。 圖41是根據本發明概念的示例性實施例，包括積體電路的計算系統的方塊圖。

S200、S220、S240、S260‧‧‧操作

Claims (25)

1. 一種設計積體電路之佈局的方法，包括： 將第一胞元置於所述佈局中，其中所述第一胞元包括第一圖案及第二圖案； 將第二胞元在所述第一胞元與所述第二胞元之間的第一邊界處鄰近所述第一胞元置於所述佈局中， 其中所述第一圖案及所述第二圖案鄰近所述第一邊界，所述第一圖案與所述第二圖案具有不同的顏色，且所述第一圖案與所述第一邊界之間的第一邊界空間不同於所述第二圖案與所述第一邊界之間的第二邊界空間；以及 產生可由處理器執行的多個命令，以基於所述佈局而形成半導體裝置。
2. 如申請專利範圍第1項所述的方法，更包括： 對所述第一圖案指配第一顏色，其中所述第一顏色對應於第一遮罩； 對所述第二圖案指配第二顏色，其中所述第二顏色對應於第二遮罩；以及 確定所述第一邊界空間的值及所述第二邊界空間的值。
3. 如申請專利範圍第2項所述的方法，其中 所述第一邊界空間的所述值被確定為所述佈局中被指配同一顏色的各圖案之間的最小空間的值， 所述第二邊界空間的所述值被確定為所述佈局中被指配不同顏色的各圖案之間的最小空間的值，且 所述第二邊界空間的所述值小於所述第一邊界空間的所述值。
4. 如申請專利範圍第2項所述的方法，更包括： 對安置於所述第一胞元中且鄰近與所述第一邊界相對的第二邊界的第三圖案指配所述第一顏色與所述第二顏色中的一者；以及 將所述第三圖案與所述第二邊界之間的第三邊界空間的值確定為等於或大於所述第一邊界空間與所述第二邊界空間的最小值。
5. 如申請專利範圍第2項所述的方法，更包括： 對安置於所述第一胞元中且鄰近與所述第一邊界相對的第二邊界的多個額外圖案指配所述第一顏色與所述第二顏色中的一者；以及 將所述額外圖案與所述第二邊界之間的各個邊界空間的值確定為等於或大於所述第一邊界空間與所述第二邊界空間的最小值。
6. 如申請專利範圍第2項所述的方法，更包括： 對所述第二胞元執行顏色反轉操作， 其中，在執行所述顏色反轉操作時，所述第二胞元中鄰近所述第一邊界排列的圖案、以及所述第一圖案或所述第二圖案滿足第一空間條件及第二空間條件， 其中所述第一空間條件對應於所述佈局中被指配同一顏色的各圖案之間的最小空間的值，且所述第二空間條件對應於所述佈局中被指配不同顏色的各圖案之間的最小空間的值。
7. 如申請專利範圍第1項所述的方法，更包括： 對所述第一圖案指配第一顏色，其中所述第一顏色對應於第一遮罩； 對所述第二圖案指配第二顏色，其中所述第二顏色對應於第二遮罩； 對安置於所述第一胞元中且鄰近所述第一邊界的第三圖案指配第三顏色，其中所述第三顏色對應於第三遮罩；以及 確定所述第一邊界空間的值、所述第二邊界空間的值、及所述第三圖案與所述第一邊界之間的第三邊界空間的值， 其中所述第一邊界空間至所述第三邊界空間的所述值中的至少兩者互不相同。
8. 如申請專利範圍第7項所述的方法，其中 所述第一邊界空間的所述值被確定為所述佈局中被指配同一顏色的各圖案之間的最小空間的值， 所述第二邊界空間的所述值被確定為所述佈局中被指配不同顏色的各圖案之間的最小空間的值，且所述第二邊界空間的所述值小於所述第一邊界空間的所述值；且 所述第三邊界空間的所述值是基於所述第一邊界空間加以確定。
9. 如申請專利範圍第8項所述的方法，其中所述第三邊界空間的所述值等於或大於所述第二邊界空間的所述值且等於或小於所述第一邊界空間的所述值。
10. 如申請專利範圍第1項所述的方法，更包括： 對所述第一圖案指配第一顏色，其中所述第一顏色對應於第一遮罩； 對所述第二圖案指配第二顏色，其中所述第二顏色對應於第二遮罩； 對安置於所述第一胞元中且鄰近所述第一邊界的第三圖案指配第三顏色，其中所述第三顏色對應於第三遮罩； 對安置於所述第一胞元中且鄰近所述第一邊界的第四圖案指配第四顏色，其中所述第四顏色對應於第四遮罩；以及 確定所述第一邊界空間的值、所述第二邊界空間的值、所述第三圖案與所述第一邊界之間的第三邊界空間的值、以及所述第四圖案與所述第一邊界之間的第四邊界空間的值， 其中所述第一邊界空間至所述第四邊界空間的所述值中的至少兩者互不相同。
11. 如申請專利範圍第10項所述的方法，其中 所述第一邊界空間的所述值被確定為所述佈局中被指配同一顏色的各圖案之間的最小空間的值， 所述第二邊界空間的所述值被確定為所述佈局中被指配不同顏色的各圖案之間的最小空間，且所述第二邊界空間的所述值小於所述第一邊界空間的所述值，且 所述第三邊界空間的所述值與所述第四邊界空間的所述值基於所述第一邊界空間而被確定為相同的值。
12. 如申請專利範圍第11項所述的方法，其中所述第三邊界空間與所述第四邊界空間的所述值中的每一者等於或大於所述第二邊界空間的所述值且等於或小於所述第一邊界空間的所述值。
13. 如申請專利範圍第10項所述的方法，其中 所述第一邊界空間的所述值被確定為所述佈局中被指配同一顏色的各圖案之間的最小空間的值， 所述第二邊界空間的所述值被確定為所述佈局中被指配不同顏色的各圖案之間的最小空間，且所述第二邊界空間的所述值小於所述第一邊界空間的所述值， 所述第三邊界空間的所述值是基於所述第一空間加以確定，且 所述第四邊界空間的所述值被確定為不同於所述第三邊界空間。
14. 如申請專利範圍第1項所述的方法，其中所述第一圖案及所述第二圖案對應於所述積體電路中配置於同一位準的導電線。
15. 如申請專利範圍第1項所述的方法，其中 所述第一圖案是垂直圖案且所述第二圖案是水平圖案， 所述垂直圖案的延伸方向實質上平行於所述第一邊界，且所述水平圖案的延伸方向實質上垂直於所述第一邊界，且 所述垂直圖案與所述第一邊界之間的所述第一邊界空間小於所述水平圖案與所述第一邊界之間的所述第二邊界空間。
16. 一種設計積體電路之佈局的方法，包括： 將第一胞元置於所述佈局中，其中所述第一胞元包括多個第一無顏色圖案，所述多個第一無顏色圖案分別滿足第一空間條件， 其中所述第一空間條件對應於在鄰近第一邊界的第一區中被指配同一顏色的各圖案之間的最小空間的值； 將第二胞元在所述第一胞元與所述第二胞元之間的所述第一邊界處鄰近所述第一胞元置於所述佈局中， 其中所述第一區實質上平行於所述第一邊界延伸；以及 產生可由處理器執行的多個命令，以基於所述佈局而形成半導體裝置。
17. 如申請專利範圍第16項所述的方法，其中所述第一胞元不包括具有不同顏色且與所述第一區中的所述第一無顏色圖案具有相同位準的圖案。
18. 如申請專利範圍第16項所述的方法，更包括： 在放置所述第一胞元及所述第二胞元之後，對所述第一無顏色圖案指配第一顏色。
19. 如申請專利範圍第16項所述的方法，其中所述第一無顏色圖案對應於通路插塞。
20. 如申請專利範圍第16項所述的方法，其中所述第一胞元更包括安置於第二區中的多個第二無顏色圖案，所述第二區鄰近與所述第一邊界相對的第二邊界，且所述第二無顏色圖案滿足所述第一空間條件。
21. 一種積體電路，包括： 多個胞元；以及 多個圖案，安置於所述多個胞元的每一者中且鄰近所述多個胞元的每一者的邊界， 其中所述多個圖案具有分別對應於不同遮罩的不同顏色，且所述圖案與所述邊界之間的各個邊界空間互不相同。
22. 如申請專利範圍第21項所述的積體電路，其中所述多個圖案對應於配置於同一位準的導電線。
23. 一種儲存於標準胞元庫中的標準胞元，包括： 多個第一無顏色圖案，安置於鄰近第一邊界的標準胞元的第一區中，其中每一所述第一無顏色圖案皆滿足第一空間條件；以及 多個第二無顏色圖案，安置於鄰近與所述第一邊界相對的第二邊界的所述標準胞元的第二區中，其中每一所述第二無顏色圖案皆滿足所述第一空間條件， 其中所述第一空間條件對應於所述第一區中被指配同一顏色的各圖案之間的最小空間的值。
24. 一種製造半導體裝置的方法，包括： 將第一胞元置於佈局中，其中所述第一胞元包括鄰近所述第一胞元與第二胞元之間的第一邊界安置的至少兩個圖案； 將所述第二胞元在所述第一邊界處鄰近所述第一胞元置於所述佈局中，其中所述第一胞元及所述第二胞元來自界定積體電路的多個胞元中， 其中所述至少兩個圖案具有不同顏色，且所述至少兩個圖案與所述第一邊界之間的各個邊界空間互不相同；以及 基於所述佈局形成所述半導體裝置，其中所述半導體裝置是利用多重圖案化操作而形成，所述多重圖案化操作是使用分別對應於所述不同顏色的不同遮罩對所述至少兩個圖案履行的。
25. 一種製造半導體裝置的方法，包括： 將第一胞元鄰近第一邊界而置於佈局中，其中所述第一胞元包括第一區，且多個第一無顏色圖案安置於所述第一區中； 將第二胞元鄰近所述第一邊界而置於所述佈局中，其中所述第二胞元包括具有第一顏色的第一圖案，且所述第一胞元及所述第二胞元來自界定積體電路的多個胞元中， 其中所述第一無顏色圖案滿足第一空間條件，所述第一空間條件對應於鄰近所述第一邊界且被指配同一顏色的各圖案之間的最小空間的值； 對所述第一無顏色圖案指配第二顏色；以及 基於所述佈局而形成所述半導體裝置，其中所述半導體裝置是利用多重圖案化操作而形成，所述多重圖案化操作是使用分別對應於所述第一顏色及所述第二顏色的第一遮罩及第二遮罩對具有所述第一顏色的所述第一圖案及被指配所述第二顏色的所述第一無顏色圖案履行的。