TW202312440A - 一次性可程式化位元單元 - Google Patents

一次性可程式化位元單元 Download PDF

Info

Publication number
TW202312440A
TW202312440A TW110147501A TW110147501A TW202312440A TW 202312440 A TW202312440 A TW 202312440A TW 110147501 A TW110147501 A TW 110147501A TW 110147501 A TW110147501 A TW 110147501A TW 202312440 A TW202312440 A TW 202312440A
Authority
TW
Taiwan
Prior art keywords
metal line
gate
time programmable
metal
backside
Prior art date
Application number
TW110147501A
Other languages
English (en)
Inventor
陳建盈
楊耀仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202312440A publication Critical patent/TW202312440A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種一次性可程式化位元單元，包括具有正面和背面的基板、在正面上的主動區域、第一讀取電晶體、程式電晶體、第一電性連接件、第二電性連接件以及第三電性連接件，其中第一讀取電晶體包括第一閘極以及由第一閘極橫切的主動區域的第一部分，程式電晶體包括第二閘極以及由第二閘極橫切的主動區域的第二部分，第一電性連接件連接至第一閘極，第二電性連接件連接至第二閘極，以及第三電性連接件連接至主動區域。第一電性連接件、第二電性連接件或第三電性連接件中至少一者包括位在背面上的金屬線。

Description

具有背面金屬線裝置的位元單元與方法
無。
非揮發記憶體(NVM)涉及有時將資料儲存在浮動閘極記憶體單元的半導體記憶體，浮動閘極記憶體單元由浮動閘極氧化半導體場效電晶體(MOSFETs)組成，而半導體記憶體包括快閃記憶體儲存器(例如NAND快閃和固態硬碟(SSD))，以及唯讀記憶體(ROM)(例如可抹除可程式化唯讀記憶體(EPROM))、電性可抹除可程式化唯讀記憶體(EEPROM)以及非揮發硬碟儲存器。
積體電路(IC)有時包括一次性可程式化(OTP)記憶體元件，以提供非揮發記憶體在積體電路斷電時不會失去資料。一次性可程式化記憶體是非揮發記憶體中的一個類型，其允許資料一次性寫入至記憶體。一旦記憶體被編程，一次性可程式化記憶體可在斷電時保留其值。
無。
以下內容提供了用於實現提供之標的的不同特徵的許多不同的實施例或實例。以下描述組件、材料、值、步驟、操作、材料、佈置等的特定實例用以簡化本案的一實施例。當然，該些僅為實例，並不旨在進行限制。可以預期其他組件、值、操作、材料、佈置等。例如，在下面的描述中在第二特徵上方或之上形成第一特徵可包括其中第一及第二特徵直接接觸形成的實施例，並且亦可包括其中在第一與第二特徵之間形成附加特徵的實施例，以使得第一及第二特徵可以不直接接觸。此外，本案的一實施例可以在各個實例中重複元件符號及/或字母。此重複係出於簡單及清楚的目的，其本身並不指定所討論之各種實施例或組態之間的關係。
此外，為了便於描述，本文中可以使用諸如「在...下方」、「在...下」、「下方」、「在...上方」、「上方」之類的空間相對術語，來描述如圖中所示的一個元件或特徵與另一元件或特徵的關係。除了在附圖中示出的方位之外，空間相對術語意在涵蓋裝置在使用或操作中的不同方位。裝置可以其他方式定向(旋轉90度或以其他方位)，並且在此使用的空間相對描述語亦可被相應地解釋。
在一些實施例中，至少一個背面金屬線被包括在一次性可程式化位元單元(例如：2T或3T位元單元)的位元線電性連接件中，或者被包括在連接到一次性可程式化位元單元電晶體的閘極的電性連接件中。在一些實施例中，藉由佈置用於在正面和背面中的電性連接件或完全在背面上的電性連接件的金屬線，增加可用於上述金屬線的整體空間，從而使得給定之金屬線的寬度大於在一些僅有正面金屬線的方法中之金屬線的寬度，其中該些方法中的正面金屬線用於位元線和電晶體閘極電性連接件。因著金屬線電阻相應地下降，在正面及/或背面上相對更大的金屬線寬度造成寄生電壓壓降減少。在一些實施例中，正面及/或背面金屬線寬度上升至大於其他此類方法中其寬度的3倍至4倍。
藉由減少在程式化和讀取操作期間寄生電壓的壓降，記憶體單元的應用電壓更接近於目標值，使得與其他此類方法相比，給定位元單元的功能故障可能性降低。這個優點允許位元單元尺寸維持小尺寸，同時在金屬線中提供足夠的空間，以支援程式化操作中相對較大的電壓要求。
在一些實施例中，與其他方法相比，經增加的金屬線寬度藉由增加用於連接相鄰金屬層的金屬線的通孔數量，能進一步降低整體電性連接件電阻。在一些實施例中，與其他方法中的單一狹縫通孔相比，兩個或更多個狹縫通孔平行佈置於相鄰金屬層的金屬線間。
第1圖是根據一些實施例包括一次性可程式化位元單元106的積體電路100的方塊圖。積體電路100包括記憶體區域102，記憶體區域102包括具有一個或多個一次性可程式化位元單元106的非揮發記憶體區域104，一次性可程式化位元單元106中的每一者包括至少一個背面金屬線。在一些實施例中，積體電路100是在基板（如晶圓）上的一組電子電路，上述基板包括一種或多種半導體材料，例如：矽，積體電路100在一些實施例中也被視作為IC裝置、IC結構、晶片或微晶片。除了積體電路100之外，第1圖還繪示了 X 軸和 Y 軸。
為了說明的目的，第1圖被簡化。在各種實施例中，積體電路100包括並結合大量的金屬氧化矽(MOS)電晶體作為一個或更多個功能電路，例如：未繪示於第1圖的邏輯裝置、處理裝置、片上系統(SOC)等。
記憶體區域102包括被配置為儲存數位資料的半導體記憶體，例如計算機記憶體。另外地或替代地，記憶體區域102是MOS記憶體，在積體電路100上的記憶體區域102中資料被儲存在MOS記憶體單元中。在一些實施例中，記憶體區域102包括隨機存取記憶體(RAM)、每個記憶體單元使用多個MOS電晶體的靜態隨機存取記憶體(SRAM)及/或每個記憶體單元使用單一個MOS電晶體和電容的動態隨機存取記憶體(DRAM)。另外地或替代地，記憶體區域102包括非揮發記憶體區域(NVM)104，非揮發記憶體區域104包括非揮發記憶體裝置，上述非揮發記憶體裝置例如：EPROM、EEPROM以及包括浮動閘極記憶體單元的快閃記憶體。在一些實施例中，積體電路100不包括記憶體區域102或非揮發記憶體區域104中的一者或兩者。
一次性可程式化位元單元106是記憶體陣列的一部份，上述記憶體陣列包括至少一個一次性可程式化位元，上述至少一個一次性可程式化位元包括至少一個背面金屬線。在一些實施例中，一次性可程式化位元單元包括基於對應於記憶體陣列之IC佈局圖的一些一次性可程式化位元。在一些實施例中，一次性可程式化位元單元106包括兩個相鄰的一次性可程式化位元，例如：共享一連接到位元線的電性連接件的兩個OTP位元。在一些實施例中，一次性可程式化位元單元106包括四個相鄰的一次性可程式化位元。在一些實施例中，一次性可程式化位元單元106包括多於四個的一些位元單元。
在一些實施例中，一次性可程式化位元單元106的至少一個實例包括如下參照第2圖討論的2T一次性可程式化位元206的一個或更多個實例，或者如下參照第3圖討論的3T一次性可程式化位元306的一個或更多個實例，並且一次性可程式化位元單元106的至少一個實例因此包括至少一個背面金屬線。在一些實施例中，一次性可程式化位元單元106的至少一個實例則被另外配置為包括至少一個背面金屬線。
2T一次性可程式化位元206中的每一者包括在位元線電性連接件中或在電性連接件中的至少一個背面金屬線，該些電性連接件連接到兩個相應電晶體中每一者的閘極，如下文討論並參照第4A圖至第9圖和第16圖討論的。第4A圖至第9圖和第16圖中的每一者是表示IC結構和相應於該IC結構之IC佈局圖兩者的平面圖。第4A圖和第6圖繪示在實施例中連接至閘極的電性連接件包括正面金屬線；第4B圖和第5圖繪示在實施例中位元線電性連接件包括背面金屬線；第7A圖和第8圖繪示在實施例中位元線電性連接件包括正面金屬線；第7B圖和第9圖繪示在實施例中連接至閘極的電性連接件包括背面金屬線；以及第16圖繪示在一實施例中連接至閘極的電性連接件和位元線電性連接件中的每一者包括背面金屬線。
3T一次性可程式化位元306中的每一者包括在位元線電性連接件中或在電性連接件中的至少一個背面金屬線，其中電性連接件連接到三個相應電晶體中每一者的閘極，如下文討論並參照第10A圖至第15圖和第17圖的。第10A圖至第15圖和第17圖中的每一者是表示IC結構和相應於該IC結構之IC佈局圖兩者的平面圖。第10A圖和第12圖繪示在實施例中連接至閘極的電性連接件包括正面金屬線；第10B圖和第11圖繪示在實施例中位元線電性連接件包括背面金屬線；第13A圖和第14圖繪示在實施例中位元線電性連接件包括正面金屬線；第13B圖和第15圖繪示在實施例中連接至閘極的電性連接件包括背面金屬線；以及第17圖繪示在一實施例中連接至閘極的電性連接件和位元線電性連接件中的每一者包括背面金屬線。
第2圖是根據一些實施例的2T一次性可程式化位元206的示意圖。在一些實施例中，一個或多個一次性可程式化位元206的實例被包括在一次性可程式化位元單元106中，如上文討論並參照第1圖的。
2T一次性可程式化位元206包括程式電晶體210和讀取電晶體212。程式電晶體210包括閘極214和源極/汲極端216，以及讀取電晶體212包括閘極218和源極/汲極端220。程式電晶體210和讀取電晶體212共享源極/汲極端222。
程式電晶體210包括連接到閘極214的電性連接件WLPL，且程式電晶體210因此被配置為接收程式化信號WLP；讀取電晶體212包括連接到閘極218的電性連接件WLRL，且讀取電晶體212因此被配置為接收讀取信號WLR；以及電性連接件BLL連接至源極/汲極端220並因此被配置為接收位元線信號BL。源極/汲極端216被電性隔離並因此被配置為具有浮動電壓準位。電性連接件WLPL、WLRL或BLL中至少一者包括背面金屬線，如下文討論並參照第4A圖至第9圖和第16圖的。
在第2圖繪示的實施例中，程式電晶體110和讀取電晶體212中的每一者是NMOS電晶體。在一些實施例中，程式電晶體110或讀取電晶體212中的一者或兩者是PMOS電晶體。
電性連接件WLPL、WLRL和BLL中的每一者與2T一次性可程式化位元206的至少另一實例(未示出於第2圖)共享，從而使得一個2T一次性可程式化位元206的給定實例被配置為接收信號WLP、WLR和BL的特殊結合。在一些實施例中，如上文討論並參照第1圖的2T一次性可程式化位元單元（例如，一次性可程式化位元單元106）包括共享電性連接件BLL的2T一次性可程式化位元206的至少兩個實例。在一些實施例中，電性連接件WLPL和WLRL中的每一者對應於2T一次性可程式化位元206的一行，並且電性連接件BLL對應於2T一次性可程式化位元206的一列。
在2T一次性可程式化位元206上的程式化和讀取操作中，信號WLP通過電性連接件WLPL被施加至閘極214，電晶體212響應於通過電性連接件WLPL施加的信號WLP開啟，以及位元線信號BL具有參考電壓（例如，接地），位元線信號BL通過電性連接件BLL被施加至源極/汲極端220。
在程式化操作之前，閘極214的介電層用於作為具有表示邏輯上高準位的高電阻的隔離物，在一些實施例中邏輯上高準位則稱為邏輯1。在程式化操作中，信號WLP具有程式化電壓準位，從而程式化電壓準位與參考電壓準位之間的差距會產生跨越閘極214的介電層的電場，上述電場足夠大，得以持續地改變介電材料，由此產生的低電阻表示邏輯上的低準位，在一些實施例中則稱之為邏輯0。
在讀取操作中，信號WLP具有讀取電壓準位，從而讀取電壓準位與參考電壓準位之間的差距會產生電場，上述電場足夠小，得以避免持續地改變閘極214的介電材料，並且上述電場足夠大，以產生流經電性連接件WLPL和BLL的電流224，電流224具有能夠被感測放大器(未示出)感測的量級，以用於確定2T一次性可程式化位元206的經程式化狀態。
在各種實施例中，程式化電壓準位或讀取電壓準位中的一者或兩者與參考電壓準位呈正相關或者與參考電壓準位呈負相關。
第3圖是根據一些實施例的3T一次性可程式化位元306的示意圖。在一些實施例中，3T可程式化位元306的一個或多個的實例被包括在如上文討論並參照第1圖的一次性可程式化位元單元106中。
3T可程式化位元306包括程式電晶體310和讀取電晶體312。程式電晶體310包括閘極314和源極/汲極端316，以上述繪示於第2圖的程式電晶體210的方式配置。讀取電晶體312包括閘極318和源極/汲極端320，以上述繪示於第2圖的讀取電晶體212的方式配置。
3T可程式化位元306也包括具有閘極324的讀取電晶體322。程式電晶體310和讀取電晶體322共享源極/汲極端326，以及讀取電晶體322及312共享源極/汲極端328。讀取電晶體322包括連接到閘極324的電性連接件WLBL，並因此被配置為接收讀取信號WLB。電性連接件WLPL、WLRL、WLBL或BLL中的至少一者包括背面金屬線，如下文討論並參照第10A圖至第15圖和第17圖的。
電性連接件WLBL與3T一次性可程式化位元306的至少一個其他實例共享，從而3T一次性可程式化位元306的給定實例被配置為接收一個信號WLP、WLR、WLB和BL的唯一組合。在一些實施例中，3T一次性可程式化位元單元例如：上文討論並參照第1圖的一次性可程式化位元單元106，3T一次性可程式化位元單元包括共享電性連接件BLL的3T一次性可程式化位元306的至少兩個實例。在一些實施例中，電性連接件WLPL、WLRL和WLBL中的每一者對應於3T一次性可程式化位元306的一行，並且電性連接件BLL對應於3T一次性可程式化位元306的一列。
3T一次性可程式化位元306上的程式化和讀取操作如上文討論並參照第2圖而執行，並且包括額外、響應於通過電性連接件WLBL施加之信號WLB而開啟的電晶體322，從而電流224流經電性連接件WLPL和BLL。
在一些實施例中，2T一次性可程式化位元206或3T一次性可程式化位元306的電性連接件WLPL、WLRL和WLBL以正面金屬線的形式位於基板的正面，電性連接件WLPL、WLRL和WLBL在一些實施例中也稱為程式字元線WLPL、讀取字元線WLRL和讀取字元線WLBL，並且電性連接件BLL以背面金屬線的形式至少部分地位於基板背面，電性連接件BLL在一些實施例中也稱為位元線BLL。在一些實施例中，程式字元線WLPL和讀取電晶體WLRL和WLBL以背面金屬線的形式至少部分地位於基板背面，並且位元線BLL以正面金屬線的形式位於基板正面。在一些實施例中，程式字元線WLPL、讀取字元線WLRL和WLBL以及位元線BLL以背面金屬線實現並至少部分地在基板背面中。如下所述，對於2T一次性可程式化位元單元和3T一次性可程式化位元單元中的每一者，功能等效且結構不同的正面金屬線配置能與功能等效且結構不同的背面金屬線配置結合，其中2T一次性可程式化位元單元包括2T一次性可程式化位元206，3T一次性可程式化位元單元包括3T一次性可程式化位元306。
第4A圖、第6圖、第7A圖和第8圖是根據一些實施例的2T一次性可程式化位元單元正面的結構/佈局圖。第4B圖、第5圖、第7B圖和第9圖是根據一些實施例的2T一次性可程式化位元單元背面的結構/佈局圖。第10A圖、第12圖、第13A圖和第14圖是根據一些實施例的3T一次性可程式化位元單元正面的結構/佈局圖。第10B圖、第11圖、第13B圖和第15圖是根據一些實施例的3T一次性可程式化位元單元背面的結構/佈局圖。
在一些實施例中，表格1列出2T一次性可程式化位元單元的正面與背面之可能的排列。在一些實施例中，第4A圖的正面401被配置為與第4B圖的背面403或第5圖的背面503結合。在一些實施例中，第6圖的正面601被配置為與第4B圖的背面403或第5圖的背面503結合。在一些實施例中，第7A圖的正面701被配置為與第7B圖的背面703或第9圖的背面903結合。在一些實施例中，第8圖的正面801被配置為與第7B圖的背面703或第9圖的背面903結合。
2T 正面
第4A圖 第6圖 第7A圖 第8圖
背面 第7B圖 X X V V
第9圖 X X V V
第4B圖 V V X X
第5圖 V V X X
表格1：2T一次性可程式化位元單元組合
在一些實施例中，表格2列出3T一次性可程式化位元單元的正面與背面之可能排列。在一些實施例中，第10A圖的正面1001被配置為與第10B圖的背面1003或第11圖的背面1103結合。在一些實施例中，第12圖的正面1201被配置為與第10B圖的背面1003或第11圖的背面1103結合。在一些實施例中，第13A圖的正面1301被配置為與第13B圖的背面1303或第15圖的背面1503結合。在一些實施例中，第14圖的正面1401被配置為與第13B圖的背面1303或第15圖的背面1503結合。
3T 正面
第10A圖 第12圖 第13A圖 第14圖
背面 第13B圖 X X V V
第15圖 X X V V
第10B圖 V V X X
第11圖 V V X X
表格2：3T一次性可程式化位元單元
下文討論的第4A圖至第18B圖中每一者是結構/佈局圖，其中提及的符號表示IC結構特徵和IC佈局特徵兩者，IC佈局特徵用於至少部分定義製造過程(例如，下文討論並參照第19圖的方法1900，及/或下文討論並參照第22圖的與IC製造系統2200相關的IC製造流程)中的相應IC結構特徵。在一些實施例中，第4A圖至第18B圖中的一者或多者是IC佈局圖的部分或全部，上述IC佈局圖由執行下文討論並參照第20圖的方法2000的部分或全部操作產生。相應地，第4A圖至第17圖中的每一者表示IC佈局圖和自相應正面或背面視角查看的相應結構的平面圖兩者，以及第18A圖至第18B圖中的每一者表示IC佈局圖和結構的相應部分的剖面視圖兩者。
在第4A圖至第18B圖中，主動區域(例如，主動區域432)對應於IC佈局圖中的區域和基板的正面上的主動區兩者，並且至少部分的主動區域被包括在相應的IC裝置中。主動區域被包括在製造過程中，該製造過程作為在半導體基板中定義主動區之操作的一部分，其中在半導體基板中形成一個或多個IC裝置特徵(例如，源極/汲極區域)，主動區域也稱為氧化物擴散或定義氧化層(OD)。在各種實施例中，由主動區域定義的主動區是平面電晶體或鰭式場效電晶體(FinFET)的N型或P型主動區。
閘極(例如，閘極414)相應於IC佈局圖中的閘極區域和在相應IC裝置中的閘極結構兩者。閘極區域被包括在作為定義在基板的正面上的閘極結構之操作的一部分的製造過程中，並且至少部分的閘極區域被包括在對應的IC裝置中。閘極結構包括具有至少一個導電材料的閘極，上述閘極上覆於包括至少一個介電材料的至少一個介電層。導電材料包括一個或多個多晶矽、銅(Cu)、鋁(Al)、鎢(W)、鈷(Co)、釕(Ru)或者一個或多個其他金屬及/或一個或多個其他合適金屬。介電材料包括一個或多個二氧化矽(SiO 2)、氮化矽(Si 3N 4)，及/或高介電常數介電材料，或者其他合適材料，其中高介電常數介電材料例如：具有介電常數值高於3.8或7.0的介電材料如氧化鋁(Al 2O 3)、氧化鉿(HfO 2)、五氧化二鉭(Ta 2O 5)或氧化鈦(TiO 2)。
在一些案例中，閘極橫切在與電晶體(例如，程式電晶體210或310)相應的位置處的主動區域。在一些案例中，閘極橫切在不與電晶體相應的位置處的主動區域，並且相應的閘極結構或其中的部分在一些實施例中稱為假性閘極結構。
金屬線(例如，金屬線426)相應於IC佈局圖中的金屬區域和在相應IC裝置中的金屬線兩者。金屬區域被包括在作為定義正面或背面金屬層的一個或多個金屬線之操作的一部分的製造過程中。在各種實施例中，金屬線相應於第一正面或背面金屬層、第二正面或背面金屬層、第三正面或背面金屬層或者更高的正面或背面金屬層。在一些實施例中，第一金屬層、第二金屬層、第三金屬層和更高金屬層各別稱為金屬零、金屬壹、金屬貳以及相應更高的金屬數字。
通孔(例如，通孔428)相應於IC佈局圖中的通孔區域和在相應IC裝置中的通孔結構兩者。通孔區域被包括在作為定義一個或多個金屬通孔結構之操作的一部分的製造過程中，其中上述金屬通孔結構配置為電性連接相鄰正面或背面金屬層的重疊金屬線段或將正面特徵(例如，主動區或閘極結構的閘極電極)電性連接至第一正面金屬層的上方金屬線。在各種實施例中，通孔覆蓋並因此相應於在IC裝置中第一正面或背面金屬層、第二正面或背面金屬層或者更高的正面或背面金屬層中的一者或多者。在一些實施例中，第一通孔、第二通孔和更高通孔各別稱為金屬零通孔、金屬壹通孔以及相應更高的通孔。在一些實施例中，在平面圖中具有矩形形狀的通孔稱為狹縫通孔。
貫穿通孔(例如，貫穿通孔430) 相應於IC佈局圖中的貫穿通孔區域和在相應IC裝置中的貫穿通孔結構兩者。貫穿通孔區域被包括在作為定義貫穿通孔結構之操作的一部分的製造過程中，其中貫穿通孔自正面特徵(例如，主動區或閘極結構的閘極電極)通過基板延伸至在IC裝置中背面金屬線。在一些實施例中，貫穿通孔稱為貫穿矽通孔(TSV)。
主動區域、閘極、金屬線、通孔和貫穿通孔之間空間關係的非限定實例(例如，沿Z軸)將於下文討論並參照第18A圖和第18B圖所繪示的剖面。
為了說明的目的，第4A圖至第18B圖中每一者被簡化。在各種實施例中，除了已繪示於第4A圖至第18B圖中的，第4A圖至第18B圖中的一者或多者還包括一個或多個特徵。在一些實施例中，第4A圖至第18B圖中的一者或多者包括與主動區的源極/汲極區域重疊的一個或多個類金屬特性區域，例如：繪示於第18B圖中的類金屬特性片段18MD，並且上述類金屬特性區域被配置為提供連接至上述源極/汲極區域的電性連接件。在一些實施例中，類金屬特性區域在Y方向的正或負方向的一者或兩者中沿Y軸延伸超過主動區，並且類金屬特性區域因此被配置為提供連接在一個或多個主動區外部的位置處之源極/汲極區域的電性連接件。
類金屬特性區域(例如，類金屬特性片段18MD) 相應於IC佈局圖中的類金屬特性區域和在相應IC裝置中的類金屬特性結構兩者。類金屬特性區域被包括在作為定義在半導體基板(例如：下文討論的基板405)中及/或上之類金屬特性片段之操作的一部分的製造過程中，類金屬特性片段也稱為導電片段或類金屬特性導電線或類金屬特性導電跡線。在一些實施例中，類金屬特性片段包括上覆於基板上並與其接觸的至少一個金屬層(例如，接觸層)的一部分，其中上述至少一個金屬層具有足夠小的厚度，能在類金屬特性片段和上方金屬線間形成絕緣層，例如：第一金屬層。在一些實施例中，類金屬特性片段包括具有摻雜程度的磊晶層，例如：基於植入製程，足以導致上述片段具有低電阻準位。
在各種實施例中，第4A圖至第18B圖中的一者或多者僅繪示相應於單元邊界(未標示)特徵(例如，閘極或金屬線)的一部分與延伸超過單元邊界的特徵。在一些實施例中，繪示為重疊通孔(例如，通孔442)的一部分的閘極(例如，閘極414) 在Y方向的正或負方向上沿Y軸延伸，例如：沿著一次性可程式化位元單元的行，藉此上述閘極與整個通孔重疊。在一些實施例中，金屬線(例如，金屬線426) 在X或Y方向的正或負方向中的一者上沿X軸或Y軸中的一者延伸，藉此上述金屬線與一個或多個一次性可程式化位元單元重疊，例如：除了所繪示的一次性可程式化位元單元，還有一列的一次性可程式化位元單元。
第4A圖是根據一些實施例的2T一次性可程式化位元單元正面401的結構/佈局圖。在一些實施例中，正面401被配置為與背面403(第4B圖)或背面503(第5圖)結合以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
正面401包括2T一次性可程式化位元406A和406B，其中2T一次性可程式化位元406A和406B中的每一者相應於2T一次性可程式化位元206。2T一次性可程式化位元406A包括各別相應於程式電晶體210和讀取電晶體212的程式電晶體410A和讀取電晶體412A，以及2T一次性可程式化位元406B包括各別相應於程式電晶體210和讀取電晶體212的程式電晶體410B和讀取電晶體412B。
基板405包括在第一方向上(沿X軸)延伸的主動區域432。閘極414在第二方向上(沿Y軸)延伸，並且在相應於程式電晶體410A和410B與讀取電晶體412A和412B的位置處，閘極414橫切並上覆於主動區域432；兩個額外的閘極414是假性閘極。
在讀取電晶體412A和412B間的主動區域432(未標示)的一部分相應於源極/汲極端220。在程式電晶體410A和讀取電晶體412A間與在程式電晶體410B和讀取電晶體412B間的主動區域432(未標示)中的每一部分相應於被共享的源極/汲極端222。在程式電晶體410A和相鄰假性閘極414間與在程式電晶體410B和相鄰假性閘極414間的主動區域432(未標示)中的每一部分相應於源極/汲極端216。
通孔442與程式電晶體410A的閘極414重疊並與其電性連接；金屬線426在第一正面金屬層中沿X軸延伸並與通孔442重疊，且與通孔442電性連接；兩個通孔428與金屬線426重疊且與其電性連接；以及金屬線4P0在第二正面金屬層中沿Y軸延伸並與通孔428重疊，且與通孔428電性連接。通孔442、金屬線426、通孔428以及金屬線4P0因此被配置為用於接收信號WLP[0]的電性連接件WLPL的實例，此為信號WLP的實例。
通孔442與讀取電晶體412A的閘極414重疊並與其電性連接；金屬線426沿X軸延伸並與通孔442重疊，且與通孔442電性連接；兩個通孔428與金屬線426重疊且與其電性連接；以及金屬線4R0在第二正面金屬層中沿Y軸延伸並與通孔428重疊，且與通孔428電性連接。通孔442、金屬線426、通孔428以及金屬線4R0因此被配置為用於接收信號WLR[0]的電性連接件WLRL的實例，此為信號WLR的實例。
通孔442與讀取電晶體412B的閘極414重疊並與其電性連接；金屬線426沿X軸延伸並與通孔442重疊，且與通孔442電性連接；兩個通孔428與金屬線426重疊且與其電性連接；以及金屬線4R1在第二正面金屬層中沿Y軸延伸並與通孔428重疊，且與通孔428電性連接。通孔442、金屬線426、通孔428以及金屬線4R1因此被配置為用於接收信號WLR[1]的電性連接件WLRL的實例，此為信號WLR的實例。
通孔442與讀取電晶體412B的閘極414重疊並與其電性連接；金屬線426沿X軸延伸並與通孔442重疊，且與通孔442電性連接；兩個通孔428與金屬線426重疊且與其電性連接；以及金屬線4P1在第二正面金屬層中沿Y軸延伸並與通孔428重疊，且與通孔428電性連接。通孔442、金屬線426、通孔428以及金屬線4P1因此被配置為用於接收信號WLP[1]的電性連接件WLPL的實例，此為信號WLP的實例。
在一些實施例中，在一次性可程式化位元單元程式化和讀取操作期間，在2T一次性可程式化位元406A的閘極414處接收信號WLP[0]和WLR[0]，在2T一次性可程式化位元406B的閘極414處接收信號WLP[1]和WLR[1]，以及通過基於背面(例如，背面403或503)所配置的電性連接件BLL在源極/汲極端220處接收位元線信號BL[0]。
第4B圖是根據一些實施例的2T一次性可程式化位元單元背面403的佈局圖。在一些實施例中，背面403被配置為與正面401(第4A圖)或正面601(第6圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
背面403包括基板405和兩個貫穿通孔430，上述貫穿通孔延伸通過基板405並與在共享源極/汲極端處的主動區重疊，且與上述主動區電性連接，其中，在共享源極/汲極端處的主動區域例如：在讀取電晶體412A和412B間源極/汲極端220處的主動區域432(未於第4B圖示出)。背面金屬線418在第一背面金屬層中沿X軸延伸並與貫穿通孔430重疊，且與貫穿通孔430電性連接，四個通孔440與金屬線418重疊且與其電性連接，以及背面金屬線436在第二背面金屬層中沿Y軸延伸並與上述通孔440重疊，且與上述通孔440電性連接。貫穿通孔430、背面金屬線418、通孔440和背面金屬線436因此被配置作為電性連接件BLL，2T一次性可程式化位元206的兩個實例中每一者通過上述電性連接件BLL被配置為接收信號BL[0]，此為在一次性可程式化的程式化與讀取操作中的位元線信號BL的實例。
在一些實施例中，背面金屬線436電性連接至一個或多個額外特徵(未示出)，其中通過上述背面金屬線436，信號BL[0]被接收。在一些實施例中，通過背面金屬線418，信號BL[0]被接收，並且與不包括背面金屬線436與通孔440的實施例相比，背面金屬線436和通孔440的結合剖面區作用以減少電性連接件BLL的電阻。在一些實施例中，背面金屬線418具有寬度W1，其中寬度W1大於在包括正面位元線的方法中位元線寬度的3倍至4倍。
第5圖是根據一些實施例的2T一次性可程式化位元單元背面503的佈局圖。在一些實施例中，背面503被配置為與正面401(第4A圖)或正面601(第6圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
背面503包括基板405、貫穿通孔530、背面金屬線518、通孔540以及背面金屬線536，相應於繪示在第4B圖中的背面403的基板405、貫穿通孔430、背面金屬線418、通孔440以及背面金屬線436，並且背面503以上文討論並參照第4B圖的背面403的形式電性配置。與背面403相比，背面金屬線518沿Y軸延伸而非X軸，並且背面503包括六個貫穿通孔530而非兩個，以及背面503包括八個通孔540而非四個。在一些實施例中，貫穿通孔530中的兩者或多者電性連接至類金屬特性區域(未示出)，其中上述類金屬特性區域相應於在相應主動區外部位置處的源極/汲極端220。
背面503也包括通孔534和背面金屬線544，其中通孔534與背面金屬線536重疊並與其電性接觸，背面金屬線544在第三背面金屬層中沿X軸延伸並與通孔534重疊，且與通孔534電性接觸。貫穿通孔530、背面金屬線518、通孔540、背面金屬線536、通孔534以及背面金屬線544因此被配置作為電性連接件BLL，2T一次性可程式化位元206的兩個實例中每一者通過上述電性連接件BLL被配置為在一次性可程式化的程式化與讀取操作中接收信號BL[0]。
在一些實施例中，背面金屬線544具有寬度W2，其中寬度W2大於在包括正面位元線的方法中位元線寬度的3倍至4倍。
第6圖是根據一些實施例的2T一次性可程式化位元單元正面601的佈局圖。在一些實施例中，正面601被配置為與背面403(第4B圖)或背面503(第5圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
正面601包括基板405、主動區432以及閘極414配置為程式電晶體410A和410B與讀取電晶體412A和412B，如上文討論並參照第4A圖的。正面601也包括通孔642、正面金屬線626、通孔628以及正面金屬線6P0、6R0、6R1和6P1，相應於繪示在第4A圖中正面401的通孔442、正面金屬線426、通孔428以及正面金屬線4P0、4R0、4R1和4P1，並且正面601以上文討論並參照第4A圖的正面401的形式電性配置。與正面401相比，正面金屬線626沿Y軸延伸而非X軸，並且正面金屬線6R0和6R1在正面金屬線6P0和6P1間而非正面金屬線4P0和4P1在正面金屬線4R0和4R1間，並且正面601包括每個電晶體具有兩個通孔642而非一個通孔，以及正面601包括每個電晶體具有五個通孔628而非兩個通孔。
正面601因此被配置為包括2T一次性可程式化位元606A和606B，其中2T一次性可程式化位元606A和606B中每一者相應於2T一次性可程式化位元206。通孔642電性連接至程式電晶體410A、相應金屬線626和通孔628，並且金屬線6P0因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例；通孔642電性連接至讀取電晶體412A、相應金屬線626和通孔628，並且金屬線6R0因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例；通孔642電性連接至讀取電晶體412B、相應金屬線626和通孔628，並且金屬線6R1因此被配置作為用以接收信號WLR[1]的電性連接件WLRL的實例；以及通孔642電性連接至程式電晶體410B、相應金屬線626和通孔628，並且金屬線6P1因此被配置作為用以接收信號WLP[1]的電性連接件WLPL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在2T一次性可程式化位元606A的閘極414處接收信號WLP[0]和WLR[0]，在2T一次性可程式化位元606B的閘極414處接收信號WLP[1]和WLR[1]，以及在源極/汲極端220(未標示)處通過基於背面(例如，背面403或503) 配置的電性連接件BLL接收位元線信號BL[0]。
第7A圖是根據一些實施例的2T一次性可程式化位元單元正面701的佈局圖。在一些實施例中，正面701被配置為與背面703(第7B圖)或背面903(第9圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
正面701包括基板405、主動區432以及閘極414配置為程式電晶體410A和410B與讀取電晶體412A和412B，如上文討論並參照第4A圖的。2T一次性可程式化位元706A包括程式電晶體410A和讀取電晶體412A，並且2T一次性可程式化位元706B包括程式電晶體410B和讀取電晶體412B。2T一次性可程式化位元706A和706B包括基於背面(例如，背面703或903)配置的電性連接件WLPL和WLRL，並因此被配置為接收信號WLP[0]、WLR[0]、WLR[1]以及WLP[1]。
正面701也包括兩個通孔742、金屬線716、四個通孔728以及金屬線718，其中兩個通孔742與在源極/汲極端220處的主動區432重疊並與其電性連接，金屬線716在第一正面金屬層中沿X軸延伸並與通孔742重疊，且與通孔742電性連接，四個通孔728與金屬線716重疊且與其電性連接，金屬線718在第二正面金屬層中沿Y軸延伸並與通孔728重疊，且與通孔728電性連接。通孔742、正面金屬線716、通孔728以及正面金屬線718因此被配置作為電性連接件BLL，2T一次性可程式化位元206的兩個實例中每一者通過上述電性連接件BLL被配置為接收信號BL[0]。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在2T一次性可程式化位元706A的閘極414處接收信號WLP[0]和WLR[0]，在2T一次性可程式化位元706B的閘極414處接收信號WLP[1]和WLR[1]，以及在源極/汲極端220(未標示)處通過電性連接件BLL接收位元線信號BL[0]。
與不包括正面金屬線718和通孔728的實施例相比，正面金屬線718和通孔728的結合剖面區作用以減少電性連接件BLL的電阻。
第7B圖是根據一些實施例的2T一次性可程式化位元單元背面703的佈局圖。在一些實施例中，背面703被配置為與正面701(第7A圖)或正面801(第8圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
背面703包括基板405和四個貫穿通孔730，其中貫穿通孔730延伸通過基板405並與閘極414的閘極電極重疊且與上述閘極電極電性連接，其中閘極414相應於程式電晶體410A和410B與讀取電晶體412A和412B中的每一者。背面703也包括四個背面金屬線726、四對通孔740以及背面金屬線7R0、7P0、7P1和7R1，其中四個背面金屬線726在第一背面金屬層中沿X軸延伸，並與貫穿通孔730重疊，且與貫穿通孔730電性連接，四對通孔740與相應背面金屬線726重疊並與其電性連接，以及背面金屬線7R0、7P0、7P1和7R1在第二背面金屬層中沿Y軸延伸，並與通孔740的相應對重疊且與通孔740的相應對電性連接。
貫穿通孔730、背面金屬線726、通孔對740以及背面金屬線7R0因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例；貫穿通孔730、背面金屬線726、通孔對740以及背面金屬線7P0因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例；貫穿通孔730、背面金屬線726、通孔對740以及背面金屬線7P1因此被配置作為用以接收信號WLP[1]的電性連接件WLPL的實例；以及貫穿通孔730、背面金屬線726、通孔對740以及背面金屬線7R1因此被配置作為用以接收信號WLR[1]的電性連接件WLRL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在相應2T一次性可程式化位元的閘極414處接收信號WLP[0]和WLR[0]，在相應2T一次性可程式化位元的閘極414處接收信號WLP[1]和WLR[1]，以及在源極/汲極端220(未標示)處通過基於正面(例如，正面701或801) 配置的電性連接件BLL接收位元線信號BL[0]。
第8圖是根據一些實施例的2T一次性可程式化位元單元正面801的佈局圖。在一些實施例中，正面801被配置為與背面703(第7B圖)或背面903(第9圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
正面801包括基板405、主動區432以及閘極414，其中主動區432以及閘極414被配置為程式電晶體410A和410B與讀取電晶體412A和412B，如上文討論並參照第4A圖的。2T一次性可程式化位元806A包括程式電晶體410A和讀取電晶體412A，並且2T一次性可程式化位元806B包括程式電晶體410B和讀取電晶體412B。2T一次性可程式化位元806A和806B包括基於背面(例如，背面703或903)配置的電性連接件WLPL和WLRL，並因此被配置為接收信號WLP[0]、WLR[0]、WLR[1]以及WLP[1]。
正面801也包括六個通孔842、金屬線816、八個通孔828以及金屬線818、四個通孔846以及金屬線836，其中六個通孔842與在源極/汲極端220處的主動區432重疊並與其電性連接，金屬線816在第一正面金屬層中沿Y軸延伸，並與通孔842重疊且與通孔842電性連接，八個通孔828與金屬線816重疊並與其電性連接，金屬線818在第二正面金屬層中沿Y軸延伸，並與通孔828重疊且與通孔828電性連接，四個通孔846與金屬線818重疊並與其電性連接，以及金屬線836在第三正面金屬層中沿X軸延伸，並與通孔846重疊且與通孔846電性連接。通孔842、正面金屬線816、通孔828以及正面金屬線818、通孔846以及金屬線836因此被配置作為電性連接件BLL，2T一次性可程式化位元206的兩個實例中每一者通過上述電性連接件BLL被配置為在一次性可程式化的程式化與讀取操作中接收信號BL[0]。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在2T一次性可程式化位元806A的閘極414處接收信號WLP[0]和WLR[0]，在2T一次性可程式化位元806B的閘極414處接收信號WLP[1]和WLR[1]，以及在源極/汲極端220(未標示)處通過電性連接件BLL接收位元線信號BL[0]。
在一些實施例中，金屬線836寬於其他方法的金屬線。當金屬線被移至背面(例如，背面703(第7B圖)或903(第9圖))，較少的金屬線聚在正面801，因此金屬線836能夠加寬，以降低電阻性。金屬線836、818和816與平行配置的通孔842、828和846的結合剖面區也用以減少電阻性。
第9圖是根據一些實施例的2T一次性可程式化位元單元背面903的佈局圖。在一些實施例中，背面903被配置為與正面701(第7A圖)或正面801(第8圖)結合，以創造包括2T一次性可程式化位元206的2T一次性可程式化位元單元。
背面903包括基板405和四對貫穿通孔930，其中貫穿通孔930延伸通過基板405並與閘極414的閘極電極重疊且與上述閘極電極電性連接，其中閘極414相應於程式電晶體410A和410B與讀取電晶體412A和412B中的每一者。背面903也包括四個背面金屬線926、四組的五個通孔940以及背面金屬線9P0、9R0、9R1和9P1，其中四個背面金屬線926在第一背面金屬層中沿Y軸延伸，並與貫穿通孔930重疊且與貫穿通孔930電性連接，四組的五個通孔940與相應背面金屬線926重疊並與其電性連接，以及背面金屬線9P0、9R0、9R1和9P1在第二背面金屬層中沿Y軸延伸，並與通孔940的相應組重疊且與通孔940的相應組電性連接。
貫穿通孔對930、背面金屬線926、通孔組940以及背面金屬線9P0因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例；貫穿通孔對930、背面金屬線926、通孔組940以及背面金屬線9R0因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例；貫穿通孔對930、背面金屬線926、通孔組940以及背面金屬線9R1因此被配置作為用以接收信號WLR[1]的電性連接件WLRL的實例；以及貫穿通孔對930、背面金屬線926、通孔組940以及背面金屬線9P1因此被配置作為用以接收信號WLP[1]的電性連接件WLPL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在相應2T一次性可程式化位元的閘極414處接收信號WLP[0]和WLR[0]，在相應2T一次性可程式化位元的閘極414處接收信號WLP[1]和WLR[1]，以及在源極/汲極端220(未標示)處通過基於正面(例如，正面701或801) 配置的電性連接件BLL接收位元線信號BL[0]。
第10A圖是根據一些實施例的3T一次性可程式化位元單元正面1001的佈局圖。在一些實施例中，正面1001被配置為與背面1003(第10B圖)或背面1103(第11圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
正面1001包括3T一次性可程式化位元1006A、1006B、1006C、1006D，其中3T一次性可程式化位元中每一者相應於3T一次性可程式化位元306。3T一次性可程式化位元1006A-1006D中每一者包括各自相應於程式電晶體310與讀取電晶體312和322的程式電晶體1010與讀取電晶體1012和1024。
參照第10A圖至第15圖，為了清楚起見，僅程式電晶體1010與讀取電晶體1012和1024的特徵被標示出，並於下文詳細描述，其中上述特徵被包括在3T一次性可程式化位元(例如，3T一次性可程式化位元1006A)的單一實例中。
正面1001包括具有主動區432的兩個實例和閘極414的八個實例的基板405，其中基板405配置如上文討論並參照第4A圖所繪示的程式電晶體410A和410B與讀取電晶體412A和412B。與繪示在第4A圖中的正面401相比，正面1001包括閘極414的兩個額外實例，其中閘極414沿Y軸延伸並在相應於讀取電晶體1024的位置處橫切主動區域432的實例且覆於其上。閘極414由相鄰3T一次性可程式化位元1006A和1006C共享，以及閘極414也由相鄰3T一次性可程式化位元1006B和1006D共享。
每個主動區域432(未標示)的每一個部分在3T一次性可程式化位元1006A和1006B的讀取電晶體1012間，以及每個主動區域432(未標示)的每一個部分在3T一次性可程式化位元1006A和1006B的讀取電晶體1012間相應於源極/汲極端320。每個主動區域432(未標示)的每一個部分在一對讀取電晶體1012和1024間相應於共享源極/汲極端328。每個主動區域432(未標示)的每一個部分在程式電晶體1010和讀取電晶體1024間相應於共享源極/汲極端326。每個主動區域432(未標示)的每一個部分在程式電晶體1010和相鄰的假性閘極414間相應於源極/汲極端316。
通孔1042與程式電晶體1010的閘極414重疊並與其電性連接；金屬線1026在第一正面金屬層中沿X軸延伸，並與通孔1042重疊且與其電性連接；通孔1028與金屬線1026重疊並與其電性連接；以及金屬線10P在第二正面金屬層中沿Y軸延伸，並與通孔1028重疊且與其電性連接。例如，通孔1042、金屬線1026、通孔1028和金屬線10P因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例。
通孔1042與讀取電晶體1012的閘極414重疊並與其電性連接；金屬線1026在第一正面金屬層中沿X軸延伸，並與通孔1042重疊且與其電性連接；通孔1028與金屬線1026重疊並與其電性連接；以及金屬線10R在第二正面金屬層中沿Y軸延伸，並與通孔1028重疊且與其電性連接。例如，通孔1042、金屬線1026、通孔1028和金屬線10R因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例。
通孔1042與讀取電晶體1024的閘極414重疊並與其電性連接；金屬線1026在第一正面金屬層中沿X軸延伸，並與通孔1042重疊且與其電性連接；通孔1028與金屬線1026重疊並與其電性連接；以及金屬線10B在第二正面金屬層中沿Y軸延伸，並與通孔1028重疊且與其電性連接。例如，通孔1042、金屬線1026、通孔1028和金屬線10B因此被配置作為用以接收信號WLB[0]的電性連接件WLBL的實例，此為信號WLB的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在3T一次性可程式化位元1006A和1006C的閘極414處接收信號WLP[0]、WLR[0]和WLB[0]，在3T一次性可程式化位元1006B和1006D的閘極414處接收信號WLP[1]、WLR[1]和WLB[1]，以及在相應源極/汲極端320處通過基於背面(例如，背面1003或1103)配置的電性連接件BLL接收位元線信號BL的實例。
第10B圖是根據一些實施例的3T一次性可程式化位元單元背面1003的佈局圖。在一些實施例中，背面1003被配置為與正面1001(第10A圖)或正面1201(第12圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
為了描述的簡潔並防止重複已討論的材料，討論第10B圖、第11圖、第13B圖和第15圖並參照背面的單一位元線，例如：配置電性連接件以接受位元線信號BL[0]。
背面1003包括基板405、貫穿通孔1030、背面金屬線1018、通孔1040以及背面金屬線1036，相應於繪示在第4B圖中的背面403的基板405、貫穿通孔430、背面金屬線418、通孔440以及背面金屬線436，並且背面1003以上文討論並參照第4B圖的背面403的形式電性配置。與背面403相比，背面1003包括三個貫穿通孔1030而非兩個。
貫穿通孔1030、背面金屬線1018、通孔1040和背面金屬線1036因此被配置作為電性連接件BLL，3T一次性可程式化位元306的兩個相應實例中每一者通過上述電性連接件BLL被配置為在一次性可程式化的程式化與讀取操作中的接收信號BL[0]。
在一些實施例中，背面金屬線1018具有寬度W3，其中寬度W3大於在包括正面位元線的方法中位元線寬度的3倍至4倍。
第11圖是根據一些實施例的3T一次性可程式化位元單元背面1103的佈局圖。在一些實施例中，背面1103被配置為與正面1001(第10A圖)或正面1201(第12圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
背面1103包括基板405、貫穿通孔1130、背面金屬線1118、通孔1140以及背面金屬線1136，相應於繪示在第10B圖中的背面1003的基板405、貫穿通孔1030、背面金屬線1018、通孔1040以及背面金屬線1036，並且背面1103以上文討論並參照第10B圖的背面1003的形式電性配置。與背面1003相比，背面金屬線1118沿Y軸延伸而非X軸，並且背面1103包括六個貫穿通孔1130而非三個，以及背面1103包括八個通孔1140而非四個。在一些實施例中，貫穿通孔1130中的兩者或多者電性連接至類金屬特性區域(未示出)，其中上述類金屬特性區域相應於在相應主動區外部位置處的源極/汲極端320。
背面1103也包括通孔1134和背面金屬線1144，其中通孔1134與背面金屬線1136重疊並與其電性接觸，背面金屬線1144在第三背面金屬層中沿X軸延伸並與通孔1134重疊，且與通孔1134電性接觸。貫穿通孔1130、背面金屬線1118、通孔1140、背面金屬線1136、通孔1134以及背面金屬線1144因此被配置作為電性連接件BLL，3T一次性可程式化位元306的兩個相應實例中每一者通過上述電性連接件BLL被配置為在一次性可程式化的程式化與讀取操作中接收信號BL[0]。
在一些實施例中，背面金屬線1144具有寬度W4，其中寬度W4大於在包括正面位元線的方法中位元線寬度的3倍至4倍。
第12圖是根據一些實施例的3T一次性可程式化位元單元正面1201的佈局圖。在一些實施例中，正面1201被配置為與背面1003(第10B圖)或背面1103(第11圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
正面1201包括基板405、主動區432以及閘極414，其中主動區432以及閘極414被配置為程式電晶體1010與讀取電晶體1012和1024，如上文討論並參照第10A圖的。正面1201也包括通孔1242、正面金屬線1226、通孔1228以及正面金屬線12P、12R和12B，相應於繪示在第10A圖中正面1001的通孔1042、正面金屬線1026、通孔1028以及正面金屬線12P、12R和12B，並且正面1201以上文討論並參照第10A圖的正面1001的形式電性配置。與正面1001相比，正面金屬線1226沿Y軸延伸而非X軸，並且正面金屬線12B在正面金屬線12P和12R間而非正面金屬線10P在正面金屬線10B和10R間，並且正面1201包括每兩個電晶體具有兩個通孔1242而非一個通孔，以及正面1201包括每兩個電晶體具有十一個通孔1228而非一個通孔。
正面1201因此被配置為包括3T一次性可程式化位元1206A和1206B，3T一次性可程式化位元1206A和1206B中每一者相應於3T一次性可程式化位元306。通孔1242電性連接至程式電晶體101、相應金屬線1026和通孔1028，並且例如，金屬線10P因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例。通孔1242電性連接至讀取電晶體1012、相應金屬線1026和通孔1028，並且例如，金屬線12R因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例。通孔1242電性連接至讀取電晶體1024、相應金屬線1026和通孔1028，並且金屬線12B因此被配置作為用以接收信號WLB[0]的電性連接件WLBL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在3T一次性可程式化位元1206A和1206C的閘極414處接收信號WLP[0]、WLR[0]和WLB[0]，在3T一次性可程式化位元1206B和1206D的閘極414處接收信號WLP[1]、WLR[1]和WLB[1]，以及在相應源極/汲極端320處通過基於背面(例如，背面1003或1103)配置的電性連接件BLL接收位元線信號BL的實例。
第13A圖是根據一些實施例的3T一次性可程式化位元單元正面1301的佈局圖。在一些實施例中，正面1301被配置為與背面1303(第13B圖)或背面1503(第15圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
正面1301包括基板405、主動區432以及閘極414，其中主動區432以及閘極414被配置作為程式電晶體1010與讀取電晶體1012和1024，如上文討論並參照第10A圖的。3T一次性可程式化位元1306A、1306B、1306C和1306D中的每一者包括程式電晶體1010與讀取電晶體1012和1024。3T一次性可程式化位元1306A、1306B、1306C和1306D包括基於背面(例如，背面1303或1503)配置的電性連接件WLPL、WLRL和WLBL，並因此被配置為接收信號WLP[0]、WLB[0]、WLR[0]、WLR[1] 、WLB[1]以及WLP[1]。
對每個主動區432而言，正面1301也包括三個通孔1342、金屬線1316、四個通孔1328以及金屬線1318，其中三個通孔1342與在源極/汲極端320處的主動區432重疊並與其電性連接，金屬線1316在第一正面金屬層中沿X軸延伸並與通孔1342重疊且與通孔1342電性連接，四個通孔1328與金屬線1316重疊且與其電性連接，金屬線1318在第二正面金屬層中沿Y軸延伸並與通孔1328重疊且與通孔1328電性連接。例如，通孔1342、正面金屬線1316、通孔1328以及正面金屬線1318因此被配置作為電性連接件BLL，3T一次性可程式化位元306的兩個相應實例中每一者通過上述電性連接件BLL被配置為接收信號BL[0]。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在3T一次性可程式化位元1306A和1306C的閘極414處接收信號WLP[0] 、WLR[0]和WLB[0]，在3T一次性可程式化位元1306B和1306D的閘極414處接收信號WLP[1] 、WLR[1]和WLB[1]，以及在相應源極/汲極端320處通過電性連接件BLL接收位元線信號BL[0]或BL[1]的實例。
與不包括正面金屬線1318和通孔1328的實施例相比，正面金屬線1318和通孔1328的結合剖面區作用以減少電性連接件BLL的電阻。
第13B圖是根據一些實施例的3T一次性可程式化位元單元背面1303的佈局圖。在一些實施例中，背面1303被配置為與正面1303(第13A圖)或正面1401(第14圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
3T一次性可程式化位元單元背面1303包括上背面1303A和下背面1303B。當上背面1303A和下背面1303B不相同時會具有某種對稱性，使下文的描述易於適用整個3T一次性可程式化位元單元背面1303。在一些實施例中，上背面1303A相當於在X-Y平面中旋轉180度的下背面1303B。
背面1303包括基板405和六個貫穿通孔1330，其中六個貫穿通孔1330延伸通過基板405並與閘極414的閘極電極重疊且與上述閘極電極電性連接，其中閘極414相應於程式電晶體1010與讀取電晶體1012和1024中的每一者。背面1303也包括六個背面金屬線1326、六個通孔1340以及背面金屬線13B、13P和13R，其中六個背面金屬線1326在第一背面金屬層中沿X軸延伸，並與貫穿通孔1330重疊且與其電性連接，六個通孔1340與相應背面金屬線1326重疊並與其電性連接，以及背面金屬線13B、13P和13R在第二背面金屬層中沿Y軸延伸，並與相應通孔1340重疊且與其電性連接。
例如，貫穿通孔1330、背面金屬線1326、通孔1340以及背面金屬線13B因此被配置作為用以接收信號WLB[0]的電性連接件WLBL的實例。例如，貫穿通孔1330、背面金屬線1326、通孔1340以及背面金屬線13P因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例。例如，貫穿通孔1330、背面金屬線1326、通孔1340以及背面金屬線13R因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在相應3T一次性可程式化位元的閘極414處接收信號WLB[0]、WLP[0]和WLR[0]，在相應3T一次性可程式化位元的閘極414處接收信號WLB[1]、WLP[1]和WLR[1]，以及例如，在源極/汲極端320(未標示)處通過基於正面(例如，正面1301或1401)配置的電性連接件BLL，接收位元線信號BL[0]。
第14圖是根據一些實施例的3T一次性可程式化位元單元正面1401的佈局圖。在一些實施例中，正面1401被配置為與背面1303(第13B圖)或背面1503(第15圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
正面1401包括基板405、主動區432以及閘極414，其中主動區432以及閘極414配置作為程式電晶體1010與讀取電晶體1012和1024，如上文討論並參照第10A圖的。3T一次性可程式化位元1306A、1306B、1306C和1306D中的每一者包括程式電晶體1010與讀取電晶體1012和1024，以及基於背面(例如，背面1303或1503)配置的電性連接件WLPL、WLRL和WLBL，並因此被配置為接收信號WLP[0]、WLB[0]、WLR[0]、WLR[1] 、WLB[1]以及WLP[1]。
對每個主動區432而言，正面1401也包括六個通孔1442、金屬線1416、八個通孔1428、金屬線1418以及四個通孔1446，其中六個通孔1442與在源極/汲極端320處的主動區432重疊並與其電性連接，金屬線1416在第一正面金屬層中沿Y軸延伸並與通孔1442重疊，且與通孔1442電性連接，八個通孔1428與金屬線1416重疊且與其電性連接，金屬線1418在第二正面金屬層中沿Y軸延伸並與通孔1428重疊，且與通孔1428電性連接，四個通孔1446與金屬線1418重疊且與其電性連接，以及金屬線1436在第三正面金屬層中沿X軸延伸並與通孔1446重疊，且與通孔1446電性連接。例如，通孔1442、正面金屬線1416、通孔1428、正面金屬線1418、通孔1446以及金屬線1436因此被配置作為電性連接件BLL，3T一次性可程式化位元306的兩個相應實例中每一者通過上述電性連接件BLL被配置為接收信號BL[0]。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在3T一次性可程式化位元1406A和1406C的閘極414處接收信號WLP[0]、WLB[0]和WLR[0]，在3T一次性可程式化位元1406B和1406D的閘極414處接收信號WLP[1]、WLB[1]和WLR[1]，以及例如，在相應源極/汲極端320(未標示)處通過電性連接件BLL，接收位元線信號BL[0]。
在一些實施例中，金屬線1436寬於其他方法的金屬線。當金屬線被移至背面(例如，背面1303(第13B圖)或1503(第15圖))，較少的金屬線聚在正面1401，因此金屬線1436能夠加寬，以降低電阻性。金屬線1436、1418和1416與平行配置的通孔1442、1428和1446的結合剖面區也用以減少電阻性。
第15圖是根據一些實施例的3T一次性可程式化位元單元背面1503的佈局圖。在一些實施例中，背面1503被配置為與正面1301(第13A圖)或正面1401(第14圖)結合，以創造包括3T一次性可程式化位元306的3T一次性可程式化位元單元。
背面1503包括基板405和六組的三個貫穿通孔1530，其中貫穿通孔1530延伸通過基板405並與閘極414的閘極電極重疊且與上述閘極電極電性連接，其中閘極414相應於程式電晶體1010與讀取電晶體1012和1024中的每一者。背面1503也包括六個背面金屬線1526、六組的十一個通孔1540以及背面金屬線15P、15B和15R，其中六個背面金屬線1526在第一背面金屬層中沿Y軸延伸，並與貫穿通孔1530重疊且與其電性連接，六組的十一個通孔1540與相應背面金屬線1526重疊並與其電性連接，以及背面金屬線15P、15B和15R在第二背面金屬層中沿Y軸延伸，並與通孔1540的相應組重疊且與其電性連接。
例如，貫穿通孔組1530、背面金屬線1526、通孔組1540以及背面金屬線15P因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例。例如，貫穿通孔組1530、背面金屬線1526、通孔組1540以及背面金屬線15B因此被配置作為用以接收信號WLB[0]的電性連接件WLBL的實例。例如，貫穿通孔組1530、背面金屬線1526、通孔組1540以及背面金屬線15R因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在相應3T一次性可程式化位元的閘極414處接收信號WLB[0]、WLP[0]和WLR[0]，在相應3T一次性可程式化位元的閘極414處接收信號WLB[1]、WLP[1]和WLR[1]，以及例如，在源極/汲極端320(未標示)處通過基於正面(例如，正面1301或1401)配置的電性連接件BLL，接收位元線信號BL[0]。
第16圖是根據一些實施例的2T一次性可程式化位元單元背面1603的佈局圖。背面1603被配置為提供能夠創造2T一次性可程式化位元單元的電性連接件，其中2T一次性可程式化位元單元包括不受2T一次性可程式化位元單元正面影響的2T一次性可程式化位元206。
背面1603包括基板405以及多個貫穿通孔1630，其中一個貫穿通孔1630延伸通過基板405並與主動區432重疊且與其電性連接，以及四個貫穿通孔1630延伸通過基板405並與閘極414的閘極電極重疊，且與上述閘極電極電性連接，其中閘極414相應於程式電晶體410A和410B與讀取電晶體412A和412B中的每一者。背面1603也包括五個背面金屬線1626、五個通孔1640以及背面金屬線16R0、16P0、16R1、16P1和1660，其中五個背面金屬線1626在第一背面金屬層中沿X軸延伸，並與相應貫穿通孔1630重疊且與其電性連接，五個通孔1640與相應背面金屬線1626重疊並與其電性連接，以及背面金屬線16R0、16P0、16R1、16P1和1660在第二背面金屬層中沿Y軸延伸，並與相應的通孔1640重疊且與其電性連接。
貫穿通孔1630、背面金屬線1626、通孔1640以及背面金屬線16R0因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例。貫穿通孔1630、背面金屬線1626、通孔1640以及背面金屬線16P0因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例。貫穿通孔1630、背面金屬線1626、通孔1640以及背面金屬線16P1因此被配置作為用以接收信號WLP[1]的電性連接件WLPL的實例。貫穿通孔1630、背面金屬線1626、通孔1640以及背面金屬線16R1因此被配置作為用以接收信號WLR[1]的電性連接件WLRL的實例。貫穿通孔1630、背面金屬線1626、通孔1640以及背面金屬線1660因此被配置作為用以接收位元線信號BL的電性連接件BLL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在相應2T一次性可程式化位元206的閘極414處通過相應電性連接件WLPL和WLRL接收信號WLP[0]和WLR[0]，在相應2T一次性可程式化位元206的閘極414處通過相應電性連接件WLPL和WLRL接收信號WLP[1]和WLR[1]，以及在源極/汲極端220(未標示)處通過電性連接件BLL接收位元線信號BL。
在一些實施例中，背面金屬線1660電性連接至一個或多個額外特徵(未示出)，信號BL通過上述背面金屬線1660被接收。在一些實施例中，與不包括背面金屬線1660和通孔1640的實施例相比，背面金屬線1660和通孔1640的多個實例的結合剖面區作用以減少電性連接件BLL的電阻。
由於背面1603被配置為提供連接至2T一次性可程式化位元206的電性連接件中的每一者不受2T一次性可程式化位元單元正面影響，使較少的導電金屬線聚在正面，從而正面金屬線能夠加寬，以減少電阻性。
第17圖是根據一些實施例的3T一次性可程式化位元單元背面1703的佈局圖。背面1703被配置為提供能夠創造3T一次性可程式化位元單元的電性連接件，其中3T一次性可程式化位元單元包括不受3T一次性可程式化位元單元正面影響的3T一次性可程式化位元306。
背面1703包括基板405以及多個貫穿通孔1730，其中兩個貫穿通孔1730延伸通過基板405並與主動區432的相應實例重疊，且與上述相應實例電性連接，以及六個貫穿通孔1730延伸通過基板405並與閘極414的閘極電極重疊，且與上述閘極電極電性連接，其中閘極414相應於程式電晶體1010與讀取電晶體1012和1024中的每一者。背面1703也包括八個背面金屬線1726、八個通孔1740以及背面金屬線17B0、 17P0、17R0、17R1、17P1、17B1和1760，其中八個背面金屬線1726在第一背面金屬層中沿X軸延伸，並與相應貫穿通孔1730重疊且與其電性連接，八個通孔1740與相應背面金屬線1726重疊並與其電性連接，以及背面金屬線17B0、 17P0、17R0、17R1、17P1、17B1和1760在第二背面金屬層中沿Y軸延伸，並與相應的通孔1740重疊且與其電性連接。
貫穿通孔1730、背面金屬線1726、通孔1740以及背面金屬線17B0因此被配置作為用以接收信號WLB[0]的電性連接件WLBL的實例。貫穿通孔1730、背面金屬線1726、通孔1740以及背面金屬線17P0因此被配置作為用以接收信號WLP[0]的電性連接件WLPL的實例。貫穿通孔1730、背面金屬線1726、通孔1740以及背面金屬線17R0因此被配置作為用以接收信號WLR[0]的電性連接件WLRL的實例。貫穿通孔1730、背面金屬線1726、通孔1740以及背面金屬線17R1因此被配置作為用以接收信號WLR[1]的電性連接件WLRL的實例。貫穿通孔1730、背面金屬線1726、通孔1740以及背面金屬線17P1因此被配置作為用以接收信號WLP[1]的電性連接件WLPL的實例。貫穿通孔1730、背面金屬線1726、通孔1740以及背面金屬線17B1因此被配置作為用以接收信號WLB[1]的電性連接件WLBL的實例。貫穿通孔1730、背面金屬線1726、通孔1740和背面金屬線1760中的每一個結合因此被配置作為用以接收位元線信號BL (例如，位元線信號BL[0]或BL[1])的電性連接件BLL的實例。
在一些實施例中，在一次性可程式化位元單元的程式化與讀取操作期間，在相應3T一次性可程式化位元306的閘極414處通過相應電性連接件WLPL、WLBL和WLRL接收信號WLP[0]、WLB[0]和WLR[0]，在相應3T一次性可程式化位元306的閘極414處通過相應電性連接件WLPL、WLBL和WLRL接收信號WLP[1]、WLB[1]和WLR[1]，以及在源極/汲極端320(未標示)處通過電性連接件BLL接收位元線信號BL[0]和BL[1]。
在一些實施例中，背面金屬線1760中的每一者電性連接至一個或多個額外特徵(未示出)，信號BL通過上述背面金屬線1760被接收。在一些實施例中，與不包括背面金屬線1760和通孔1740的實施例相比，背面金屬線1760和通孔1740的多個實例的結合剖面區作用以減少電性連接件BLL的電阻。
由於背面1703被配置為提供連接至3T一次性可程式化位元306的電性連接件中的每一者不受3T一次性可程式化位元單元正面影響，使較少的導電金屬線聚在正面，從而正面金屬線能夠加寬，以減少電阻性。
第18A圖和第18B圖是根據一些實施例的IC結構的示意圖。第18A圖和第18B圖中的每一者是相應於背面的部分IC結構的剖面圖的非限制實例，並且也是基於由垂直於X軸和Y軸的Z軸與在X-Y平面(例如，上述X軸)的方向定義的平面。
第18A圖是相應於背面(例如，背面703、903、1303、1503、1603或1703)的部分IC結構的非限制實例，在上述背面中的電性連接件包括與閘極414重疊並與其電性連接的貫穿通孔，並且第18B圖是相應於背面(例如，背面403、503、1003、1103、1603或1703)的部分IC結構的非限制實例，在上述背面中的電性連接件包括與主動區432重疊並與其電性連接的貫穿通孔。
除了閘極414，第18A圖還包括基板405、貫穿通孔1830、背面金屬線1818、通孔1840、背面金屬線1836、通孔1834以及背面金屬線1844，其中貫穿通孔1830延伸通過基板405並與閘極414重疊，且與閘極414電性連接；背面金屬線1818在第一背面金屬層中沿剖面平面延伸，並與相應貫穿通孔1830重疊且與其電性連接；通孔1840與背面金屬線1818重疊並與其電性連接；背面金屬線1836在第二背面金屬層中沿剖面平面延伸，並與相應通孔1840重疊且與其電性連接；通孔1834與背面金屬線1836重疊並與其電性連接；以及背面金屬線1844在第三背面金屬層中沿剖面平面延伸，並與通孔1834重疊且與其電性連接。
在繪示於第18A圖的實施例中，貫穿通孔1830被配置為藉由直接連接至閘極414的閘極電極(未示出)來電性連接至閘極414。在一些實施例中，貫穿通孔1830則被以其他方式配置為著電性連接至閘極414，例如：藉由包括在貫穿通孔1830與閘極414的閘極電極間的一個或多個導電層。
第18B圖包括基板405、背面金屬線1818、1836和1844以及配置如上文討論並參照第18A圖的貫穿通孔1840和1834。第18B圖包括主動區432和類金屬特性片段18MD而非閘極414。在第18B圖所繪示的實施例中，貫穿通孔1830延伸通過基板405和主動區432，並與類金屬特性片段18MD重疊且與其電性連接。
在第18B圖所繪示的實施例中，貫穿通孔1830被配置為藉由直接連接至類金屬特性片段18MD來電性連接至類金屬特性片段18MD。在一些實施例中，貫穿通孔1830則被以其他方式配置為著電性連接至類金屬特性片段18MD，例如：藉由包括在貫穿通孔1830與類金屬特性片段18MD間的一個或多個導電層。在一些實施例中，貫穿通孔1830被配置為通過一些或全部的主動區432來電性連接至類金屬特性片段18MD。
在第18B圖所繪示的實施例中，貫穿通孔1830被配置為藉由通過主動區432延伸來電性連接至類金屬特性片段18MD。在一些實施例中，貫穿通孔1830則被配置為藉由延伸主動區432外部的部分基板405通過來電性連接至類金屬特性片段18MD，從而使類金屬特性片段18MD免於延伸通過主動區432。
參照第4B圖、第5圖、第7B圖、第9圖、第10B圖、第11圖、第13B圖以及第15圖至第17圖，貫穿通孔1830表示電性連接至閘極414或主動區432的通孔之實例，背面金屬線1818、1836和1844各自表示在第一背面金屬層、第二背面金屬層和第三背面金屬層中的金屬線，通孔1840表示位在第一背面金屬層和第二背面金屬層間的通孔，以及通孔1834表示位在第二背面金屬層和第三背面金屬層間的通孔。
在上文討論並參照第4A圖至第18B圖的每一個實施例中，至少一個背面金屬線被包括在2T一次性可程式化位元206或3T一次性可程式化位元306的電性連接件BLL、WLPL、WLRL或WLBL中的一者或多者中。在一些實施例中，藉由佈置用於在正面和背面中的電性連接件或完全在背面上的電性連接件的金屬線，增加可用於上述金屬線的整體空間，從而使得給定之金屬線的寬度大於在一些僅有正面金屬線的方法中之金屬線的寬度，其中該些方法中的正面金屬線用於位元線和電晶體閘極電性連接件。
因著金屬線電阻相應地下降，在正面及/或背面上相對更大的金屬線寬度造成寄生電壓壓降減少。藉由減少在程式化和讀取操作期間寄生電壓的壓降，記憶體單元的應用電壓更接近於目標值，使得與其他此類方法相比，給定位元單元的功能故障可能性降低。這個優點允許位元單元尺寸維持小尺寸，同時在金屬線中提供足夠的空間，以支援程式化操作中相對較大的電壓要求。
在一些實施例中，與其他方法相比，藉由增加用於連接相鄰金屬層之金屬線的通孔(例如，在第4A圖中所繪示的通孔428及/或在第4B圖中所繪示的通孔440)的數量，經增加的金屬線寬度使整體電性連接件的電阻進一步降低。
第19圖是根據一些實施例製造一次性可程式化位元的方法1900的流程圖。
基於上文討論並參照第2圖至第18B圖的相應結構，可操作方法1900以形成IC裝置，例如：2T一次性可程式化位元206或3T一次性可程式化位元306。在一些實施例中，方法1900作為IC製造流程的一部分由IC製造系統來使用，例如：下文討論並參照第22圖的IC製造系統2200。
在第19圖中所繪示的方法1900的操作順序僅用於說明；方法1900的操作能夠同時執行及/或按照不同於第19圖中所繪示的順序執行。在一些實施例中，除了第19圖中所繪示的操作外的操作可以在第19圖中所繪示的操作之前、之間、期間及/或之後執行。
在一些實施例中，方法1900的一個或多個操作可用各種製造工具執行，其中製造工具包括下列項中的一者或多者：晶圓步進器、光阻旋塗機、處理室(例如：化學氣相沉積(CVD)室或低壓化學氣相沉積(LPCVD)爐)、化學機械拋光(CMP)系統、電漿蝕刻系統、晶圓清潔系統、或能夠執行下文所討論的一個或多個製程的其他製造設備。
在操作1910中，在基板的正面上製造各別包括主動區的第一部分和第二部分的程式電晶體與第一讀取電晶體。在一些實施例中，製造程式電晶體包括製造上文討論並參照第2圖和第3圖的程式電晶體210或310。在一些實施例中，製造第一讀取電晶體包括製造上文討論並參照第2圖和第3圖的讀取電晶體212或312。
在一些實施例中，製造各別包括主動區的第一部分和第二部分的程式電晶體與第一讀取電晶體包括製造程式電晶體410A和410B與讀取電晶體412A和412B，其中程式電晶體410A和410B與讀取電晶體412A和412B各別包括上文討論並參照第4A圖至第9圖和第16圖的主動區432的第一部分和第二部分。在一些實施例中，製造各別包括主動區的第一部分和第二部分程的式電晶體與第一讀取電晶體包括製造程式電晶體1010與讀取電晶體1012，其中程式電晶體1010與讀取電晶體1012各別包括上文討論並參照第10A圖至第15圖和第17圖的主動區432的第一部分和第二部分。
在一些實施例中，製造程式電晶體與第一讀取電晶體包括製造第二讀取電晶體，其中第二讀取電晶體包括主動區的第三部分。在一些實施例中，製造第二讀取電晶體包括製造上文討論並參照第3圖的讀取電晶體322。在一些實施例中，製造第二讀取電晶體包括製造讀取電晶體1024，其中第二讀取電晶體包括主動區的第三部分，讀取電晶體1024包括上文討論並參照第10A圖至第15圖和第17圖的主動區432的第三部分。
在操作1920處，從基板的背面至程式電晶體的閘極、第一讀取電晶體的閘極或主動區建構通孔。在一些實施例中，上述通孔是第一通孔，並且建構通孔包括建構從基板的背面至程式電晶體的閘極的第一通孔，以及建構上述通孔包括建構從基板的背面至第一讀取電晶體的閘極的第二通孔。在一些實施例中，建構第一通孔和第二通孔包括建構上文討論並參照第7B圖、第9圖、第13B圖以及第15圖至第18A圖的通孔730、930、1330、1530、1630、1730或1830，其中上述第一通孔從基板的背面至程式電晶體的閘極，上述第二通孔從基板的背面至第一讀取電晶體的閘極。
在一些實施例中，建構通孔進一步包括建構從基板的背面至第二讀取電晶體的閘極的第三通孔。在一些實施例中，建構從基板的背面至第二讀取電晶體的閘極的第三通孔包括建構上文討論並參照第13B圖、第15圖、第17圖以及第18A圖的通孔1330、1530、1730或1830。
在一些實施例中，建構通孔包括建構從基板的背面至主動區432的通孔430、530、1030、1130、1630、1730或1830，如上文討論並參照第4B圖、第5圖、第10B圖、第11圖、第16圖、第17圖以及第18B圖的。
在一些實施例中，建構通孔包括建構從基板的背面至與主動區重疊的類金屬特性片段的通孔，其中上述類金屬片段例如：上文所討論並參照第18B圖的類金屬特性片段18MD。
在操作1930處，在背面金屬層中建構金屬線，金屬線和通孔因此被包括在連接至程式電晶體的閘極、第一讀取電晶體的閘極或主動區之該一者的電性連接件中。在一些實施例中，建構在背面金屬層中的金屬線包括上述金屬線和通孔因此被包括在連接至第二讀取電晶體的閘極的電性連接件中。
在一些實施例中，建構在背面金屬層中的金屬線包括建構上文討論並參照第4B圖、第5圖、第7B圖、第9圖、第10B圖、第11圖、第13B圖以及第15圖至第18B圖的背面金屬線和通孔中的一者或多者。
在一些實施例中，金屬線和通孔因此被包括在電性連接件中包括背面金屬線和通孔因此被包括在上文討論並參照第2圖至第18B圖的電性連接件WLPL、WLRL、WLBL和BLL之一者中，其中上述電性連接件連接至程式電晶體的閘極、第一讀取電晶體的閘極、第二讀取電晶體的閘極或主動區之該一者。
在操作1940處，在一些實施例中，在正面金屬層中建構金屬線，正面金屬線因此被包括在連接至程式電晶體的閘極、第一讀取電晶體的閘極或第二讀取電晶體的閘極或主動區之該一者的電性連接件中。上述連接至程式電晶體的閘極、第一讀取電晶體的閘極、第二讀取電晶體的閘極或主動區之該一者的電性連接件與操作1930中建構的電性連接件互補。
在一些實施例中，建構在正面金屬層中的金屬線包括建構上文討論並參照第4A圖、第6圖、第7A圖、第8圖、第10A圖、第12圖、第13A圖、第14圖、第18A圖以及第18B圖的一個或多個正面金屬線和通孔。
在一些實施例中，正面金屬線和通孔因此被包括在電性連接件中包括正面金屬線和通孔被包括在上文討論並參照第2圖至第18B圖的電性連接件WLPL、WLRL、WLBL和BLL之一者中，其中上述電性連接件連接至程式電晶體的閘極、第一讀取電晶體的閘極、第二讀取電晶體的閘極或主動區之該一者。
藉由執行部分或全部的方法1900的操作，製造一次性可程式化位元，因此獲得上文討論並參照第2圖至第18B圖的好處，其中一次性可程式化位元包括至少一個背面金屬線，其中至少一個背面金屬線在位元線電性連接件或連接至一次性可程式化位元電晶體的閘極的電性件之一者或多者中。
第20圖是根據一些實施例產生IC佈局圖的方法2000的流程圖。
在一些實施例中，產生IC佈局圖包括產生基於正面和背面的結合的IC佈局圖，如上文討論並參照表格1與表格2的。
在一些實施例中，部分或全部的方法2000由電腦的處理器執行。在一些實施例中，部分或全部的方法2000由EDA系統2100的處理器2102執行，於下文討論並參照第21圖。
部分或全部的方法2000能被執行以作為在設計室中執行設計過程的部分，其中設計室例如：下文討論並參照第22圖的設計室2220。
在一些實施例中，照著第20圖所繪示的順序執行方法2000的操作。在一些實施例中，方法2000的操作能夠同時執行及/或按照不同於第20圖中所繪示的順序執行。在一些實施例中，一個或多個操作在執行一個或多個方法2000的操作之前、之間、期間及/或之後執行。
在操作2010處，在一些實施例中，重疊主動區域與複數個閘極區域，從而定義一次性可程式化位元的程式電晶體與讀取電晶體。在一些實施例中，重疊主動區域與複數個閘極區域，從而定義一次性可程式化位元的程式電晶體與讀取電晶體包括將主動區域432與閘極414重疊，從而定義一次性可程式化位元的程式電晶體410A和410B與讀取電晶體412A或412B，如上文討論並第4A圖至第9圖和第16圖的。在一些實施例中，重疊主動區域與複數個閘極區域，從而定義一次性可程式化位元的程式電晶體與讀取電晶體包括將主動區域432與閘極414重疊，從而定義一次性可程式化位元的程式電晶體1010與讀取電晶體1012，如上文討論並第10A圖至第15圖和第17圖的。
在操作2020處，重疊貫穿通孔區域與閘極區域或主動區域中的一者。在一些實施例中，重疊貫穿通孔區域與閘極區域或主動區域中的一者包括重疊通孔730、930、1330、1530、1630、1730或1830與閘極414，如上文討論並參照第7B圖、第9圖、第13B圖以及第15圖至第18A圖的。
在一些實施例中，重疊貫穿通孔與閘極區域或主動區域中的一者包括重疊通孔430、530、1030、1130、1630、1730或1830與主動區432，如上文討論並參照第4B圖、第5圖、第10B圖、第11圖、第16圖、第17圖以及第18B圖的。在一些實施例中，重疊貫穿通孔與閘極區域或主動區域中的一者包括重疊通孔430、530、1030、1130、1630、1730或1830與類金屬特性片段，例如：上文討論並參照第18B圖的類金屬特性片段18MD。
在操作2030處，重疊貫穿通孔區域與背面金屬層的金屬區域。在一些實施例中，貫穿通孔區域重疊背面金屬層的金屬區包括貫穿通孔重疊背面金屬區域和通孔區域中的一者或多者，如上文討論並參照第4B圖、第5圖、第7B圖、第9圖、第10B圖、第11圖、第13B圖以及第15圖至第18B圖的。
在操作2040處，在一些實施例中，重疊閘極區域或主動區域中的一者與正面金屬層的金屬區域。閘極區域或主動區域中的一者的重疊與在操作2030中執行的重疊互補。
在一些實施例中，閘極區域或主動區域中的一者重疊正面金屬層的金屬區域包括閘極區域或主動區域中的一者重疊正面金屬區域和通孔區域中的一者，如上文討論並參照第4A圖、第6圖、第7A圖、第8圖、第10A圖、第12圖、第13A圖、第14圖、第18A圖以及第18B圖的。
在操作2050處，在一些實施例中，產生IC佈局圖並且將其儲存在儲存裝置中。產生IC佈局圖由處理器執行，其中處理器例如：下文討論並參照第21圖的EDA系統2100的處理器2102。
在各種實施例中，將IC佈局圖儲存在儲存裝置中包括將IC佈局圖儲存在非揮發電腦可讀記憶體或單元庫(例如，資料庫)中，及/或包括將IC佈局圖儲存在網路上。在各種實施例中，將IC佈局圖儲存在儲存裝置中包括將IC佈局圖儲存在單元庫2107中及/或在EDA系統2100的網路2114上，如下文討論並參照第21圖的。
在操作2060處，在一些實施例中，基於IC佈局圖執行一個或多個製造操作。
在一些實施例中，執行一個或多個製造操作包括基於IC佈局圖製造一個或多個半導體遮罩中的至少一者或製造在半導體IC的一層中的至少一個元件。將於下文討論製造一個或多個半導體遮罩或在半導體IC的一層中的至少一個元件，並參照IC製造系統2200和第22圖。
在一些實施例中，執行一個或多個製造操作包括基於IC佈局圖執行一個或多個微影術曝光。基於IC佈局圖執行一個或多個製造操作(例如，一個或多個微影術曝光)，將於下文討論並參照第22圖。
藉由執行方法2000的部分或全部操作，產生IC佈局圖，從而一次性可程式化位元包括至少一個背面金屬線，因此獲得上文討論並參照第2圖至第18B圖的好處，其中至少一個背面金屬線在位元線電性連接件或連接至一次性可程式化位元電晶體的電性連接件中的一者或多者中。
第21圖是根據一些實施例的電子設計自動化(EDA)系統2100的方塊圖。
另外地或替代地，EDA系統2100包括自動佈局佈線(APR)系統。在一些實施例中，本案內容用於本文描述的設計佈局圖的方法表示根據一或多個實施例的電線選路佈置，例如，可使用EDA系統2100來實施。
在一些實施例中，EDA系統2100是通用計算裝置，包括硬體處理器2102和非暫態電腦可讀儲存媒體2104。另外地或替代地，儲存媒體2104經編碼，即存儲，電腦程式碼2106，即一組可執行指令。在一些實施例中，由硬體處理器2102執行指令2106 表示(至少部分地表示)一種EDA工具，該EDA工具根據一個或多個實施例(例如，在此所述的製程及/或方法)實現例如本文所述的方法的一部分或全部。
在一些實施例中，硬體處理器2102經由匯流排2108電性耦接至電腦可讀儲存媒體2104。另外地或替代地，硬體處理器2102亦藉由匯流排2108電性耦接至輸入/輸出(I/O)介面2110。在一些實施例中，網路介面2112還經由匯流排2108電性耦接至硬體處理器2102。另外地或替代地，網路介面2112連接到網路2114，使得硬體處理器2102和電腦可讀儲存媒體2104能夠經由網路2114連接到外部元件。在一些實施例中，硬體處理器2102用以執行編碼在電腦可讀取儲存媒體2104中的電腦程式碼2106，以使得EDA系統2100可用於執行所提到的過程及/或方法的一部分或全部。在一個或多個實施例中，硬體處理器2102是中央處理單元(central processing unit，CPU)、多處理器、分散式處理系統、專用積體電路(application specific integrated circuit，ASIC)、及/或合適的處理單元。
在一個或多個實施例中，電腦可讀儲存媒體2104為電子系統、磁力系統、光學系統、電磁系統、紅外線系統及/或半導體系統(或設備或裝置)。例如：電腦可讀儲存媒體2104包括半導體或固態記憶體、磁帶、可移動電腦磁片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、剛性磁片及/或光碟。在使用光碟的一個或多個實施例中，電腦可讀儲存媒體2104包括光碟唯讀記憶體(compact disk-read only memory，CD-ROM)、讀/寫光碟(compact disk-read/write，CD-R/W)、及/或數位視訊光碟digital video disc，DVD)。
在一個或多個實施例中，儲存媒體2104儲存電腦程式碼2106，電腦程式碼2106被配置為使得EDA系統2100(其中這種執行(至少部分地表示) EDA工具)可用於執行所提及的過程及/或方法的一部分或全部。在一個或多個實施例中，儲存媒體2104還儲存有助於執行上述的過程及/或方法的一部分或全部的資訊。在一個或多個實施例中，儲存媒體2104儲存包括本文所揭示的這類標準單元的標準單元庫2107。在一個或多個實施例中，儲存媒體2104儲存相應於一個或多個本文所揭示的佈局圖的一個或多個佈局圖2109。
在一些實施例中，EDA系統2100包括I/O介面2110。另外地或替代地，I/O介面2110耦接到外部電路。在一個或多個實施例中，I/O介面2110包括鍵盤、小鍵盤、滑鼠、軌跡球、觸控板、觸控式螢幕及/或游標方向鍵，以用於將資訊和命令傳達給硬體處理器2102。
在一些實施例中，EDA系統2100還包括耦接到處理器2102的網路介面2112。另外地或替代地，網路介面2112允許EDA系統2100與一個或多個其他電腦系統所連接到的網路2114進行通信。在一些實施例中，網路介面2112包括：諸如藍牙、無線網路(WIFI)、全球互通微波存取(WIMAX)、通用封包無線服務(General Packet Radio Service，GPRS)或寬頻碼分多址(Wideband Code Division Multiple Access，WCDMA)之類的無線網路介面；或者例如乙太網路(ETHERNET)、通用序列匯流排(USB)、或者IEEE -1364之類的有線網路介面。在一個或多個實施例中，在兩個或多個EDA系統2100中實現所提及的過程及/或方法的一部分或全部。
在一些實施例中，EDA系統2100被配置為通過I/O介面2110來接收資訊。另外地或替代地，通過I/O介面2110接收到的資訊包括指令、資料、設計規則、標準單元庫、及/或用於由硬體處理器2102處理的其他參數中的一者或多者。在一些實施例中，經由匯流排2108將資訊傳送到硬體處理器2102。另外地或替代地，EDA系統2100被配置為通過I/O介面2110接收與使用者介面(UI)有關的資訊。在一些實施例中，上述資訊作為使用者介面2142儲存在電腦可讀取媒體2104中。
在一些實施例中，所提及的過程及/或方法的一部分或全部被實現為用於由處理器執行的獨立軟體應用。在一些實施例中，所提及的過程及/或方法的一部分或全部被實現為附加軟體應用的一部分的軟體應用。在一些實施例中，所提及的過程及/或方法的一部分或全部被實現為軟體應用的外掛程式。在一些實施例中，所提及的過程及/或方法中的至少一個被實現為電子設計自動化工具的一部分的軟體應用程式。在一些實施例中，所提及的過程及/或方法的一部分或全部被實現為EDA系統2100使用的軟體應用程式。在一些實施例中，使用工具(諸如購自CADENCE DESIGN SYSTEMS公司的VIRTUOSO®)或另一合適的佈局產生工具來產生包括標準單元的佈局圖。
在一些實施例中，製程實現為儲存在非暫態電腦可讀記錄媒體中的程式的功能。非暫態電腦可讀記錄媒體的實例包括但不限於外部/可移動及/或內部/內置儲存裝置或記憶體單元，例如：諸如DVD之類的光碟、諸如硬碟之類的磁片、諸如ROM、RAM、儲存卡等之類的半導體記憶體中的一者或多者。
第22圖是根據一些實施例的積體電路(integrated circuit，IC)製造系統2200以及相關聯的IC製造流程的方塊圖。
在一些實施例中，基於佈局圖，使用IC製造系統2200來製造(A)一個或多個半導體遮罩或(B)半導體積體電路的層中的至少一個元件中的至少一者。
在一些實施例中，在第22圖中，IC製造系統2200包括在設計、開發及製造週期及/或與製造IC裝置2260有關的服務彼此相互作用的實體，例如設計室2220、遮罩室2230、和IC製造廠(「晶圓廠」)2250。另外地或替代地，IC製造系統2200中的實體通過通訊網路連接。在一些實施例中，通訊網路是單個網路。在一些實施例中，通訊網路是各種不同的網路，例如內聯網和互聯網。另外地或替代地，通訊網路包括有線及/或無線通訊通道。在一些實施例中，每個實體與其他實體中的一者或多者進行交相互作用，並向一個或多個其他實體提供服務及/或從一個或多個其他實體接收服務。在一些實施例中，設計室2220、遮罩室2230和IC晶圓廠2250中的兩者或更多者由單個大公司擁有。在一些實施例中，設計室2220、遮罩室2230和IC晶圓廠2250中的兩者或更多者在公共設施中共存，並且使用公共資源。
在一些實施例中，設計室(或設計團隊)2220產生IC設計佈局圖2222。另外地或替代地，IC設計佈局圖2222包括為IC裝置2260設計的各種幾何圖案。在一些實施例中，幾何圖案對應於構成要製造的IC裝置2260的各種元件的金屬、氧化物或半導體層的圖案。另外地或替代地，各個層組合以形成各種IC功能。例如：IC設計佈局圖2222的一部分包括各種IC特徵，諸如主動區、閘電極、源極及汲極、層間互連的金屬線或通孔以及用於接合墊的開口，將形成於半導體基板(例如矽晶圓)及設置於半導體基板上的各種材料層中。在一些實施例中，設計室2220實現適當的設計過程以形成IC設計佈局圖2222。另外地或替代地，設計過程包括邏輯設計、物理設計、或布圖和佈線操作中的一者或多者。在一些實施例中，IC設計佈局圖2222被呈現在具有幾何圖案資訊的一個或多個資料檔案中。例如：IC設計佈局圖2222可以用GDSII檔案格式或DFII檔案格式表達。
在一些實施例中，遮罩室2230包括遮罩資料準備2232和遮罩製造2244。另外地或替代地，遮罩室2230使用IC設計佈局圖2222來製造一個或多個遮罩2245，以用於根據IC設計佈局圖2222來製造IC裝置2260的各個層。在一些實施例中，遮罩室2230執行遮罩資料準備2232，其中IC設計佈局圖2222被轉換為代表性資料檔案(「RDF」)。另外地或替代地，遮罩資料準備2232為遮罩製造2244提供RDF。在一些實施例中，遮罩製造2244包括遮罩寫入器。另外地或替代地，遮罩寫入器將RDF轉換為基板上的影像，例如遮罩(網線)2245或半導體晶圓2253。在一些實施例中，設計佈局圖2222由遮罩資料準備2232處理，以符合遮罩寫入器的特定特性及/或IC晶圓廠2250的要求。另外地或替代地，在第22圖中，遮罩資料準備2232和遮罩製造2244被示為單獨的元件。在一些實施例中，遮罩資料準備2232和遮罩製造2244可以被統稱為遮罩資料準備。
在一些實施例中，遮罩資料準備2232包括光學鄰近校正(optical proximity correction，OPC)，該OPC使用微影術增強技術來補償圖像誤差，例如可能由於衍射、干涉、其他處理效果等引起的那些圖像誤差。另外地或替代地，OPC調整IC設計佈局圖2222。在一些實施例中，遮罩資料準備2232包括其他解析度增強技術(resolution enhancement technique，RET)，例如離軸照明、子解析度輔助特徵、相轉移光罩、其他合適的技術等、或其組合。在一些實施例中，還使用反微影術技術(inverse lithography technology，ILT)，該ILT技術將OPC視為反成像問題。
在一些實施例中，遮罩資料準備2232包括遮罩規則檢查器(mask rule checker，MRC)，上述MRC使用一組遮罩創建規則來檢查已經在OPC中進行過處理的IC設計佈局圖2222，該遮罩建立規則含有某些幾何及/或連通性限制以確保足夠邊界，從而解決半導體製造製程等中的變化性。在一些實施例中，MRC修改IC設計佈局圖2222以補償遮罩製造2244期間的限制，此舉可以取消由OPC執行的修改的一部分以滿足遮罩創建規則。
在一些實施例中，遮罩資料準備2232包括微影術製程核對(lithography process checking，LPC)，其模擬將由IC晶圓廠2250實現以製造IC裝置2260的處理。另外地或替代地，LPC基於IC設計佈局圖2222來模擬上述處理以創建類比製造裝置，例如IC裝置2260。在一些實施例中，LPC模擬中的處理參數可包括與IC製造週期的各種製程相關的參數、與用於製造IC的工具相關的參數及/或製造製程的其他態樣。LPC考慮了各種因素，諸如航空影像對比度、焦點深度(depth of focus，DOF)、遮罩誤差增強因素(mask error enhancement factor，MEEF)、其他合適的因素等或其組合。在一些實施例中，在藉由LPC建立了模擬製造裝置之後，若模擬裝置在形狀上不夠接近以滿足設計規則，則重複OPC及/或MRC以進一步完善IC設計佈局圖2222。
在一些實施例中，為了清楚起見，已經簡化了遮罩資料準備1032的以上描述。在一些實施例中，資料準備1032包括諸如邏輯操作(logic operation，LOP)之類的附加特徵，以根據製造規則來修改IC設計佈局圖2222。另外，可以各種不同的順序來執行在資料準備2232期間應用於IC設計佈局圖2222的製程。
在一些實施例中，在遮罩資料準備2232之後以及在遮罩製造2244期間，基於修改的IC設計佈局圖2222來製造遮罩2245或遮罩組2245。在一些實施例中，遮罩製造2244包括基於IC設計佈局圖2222執行一個或多個微影術曝光。在一些實施例中，基於修改的IC設計佈局圖2222，使用電子束或多個電子束的機構在遮罩(光罩或網線) 2245上形成圖案。遮罩2245可以各種技術形成。在一些實施例中，使用二元技術形成遮罩2245。在一些實施例中，遮罩圖案包括不透明區及透明區。另外地或替代地，用於曝光已經塗覆在晶圓上的圖像敏感材料層(例如：光阻劑)的輻射束(例如紫外線(ultraviolet，UV)束)被不透明區域阻擋並且透射穿過透明區域。在一個實例中，遮罩2245的二元遮罩版本包括透明基板(例如：熔融石英)和塗覆在二元遮罩的不透明區域中的不透明材料(例如：鉻)。在另一實例中，使用相移技術來形成遮罩2245。在遮罩2245的相轉移遮罩(phase shift mask，PSM)版本中，形成在相轉移遮罩上的圖案中的各種特徵用以具有適當的相差以增強解析度和成像品質。在各種示例中，相轉移遮罩可以為衰減的PSM或交替的PSM。另外地或替代地，由遮罩製造2244產生的(一個或多個)遮罩被用於各種製程。例如：在離子佈植製程中使用此類(一個或多個)遮罩，以在半導體晶圓2253中形成各種摻雜區，在蝕刻製程中使用此遮罩，以在半導體晶圓2253中形成各種蝕刻區域，及/或在其他合適的製程中使用。
IC晶圓廠2250包括用於製造各種不同IC產品的一或多個製造設施的IC製造企業。在一些實施例中，IC晶圓廠2250是半導體鑄造廠。例如，可能存在用於複數個IC產品的前端製造(前端製程(front-end-of-line；FEOL)製造)的製造設施，而第二製造設施可以為IC產品的互連及封裝提供後端製造(後端製程(back-end-of-line；BEOL)製造)，並且第三製造設施可為鑄造企業提供其他服務。
在一些實施例中，IC晶圓廠2250包括用以在半導體晶圓2253上執行各種製造操作的製造工具2252，從而根據遮罩(例如，遮罩2245)來製造IC裝置2260。在各種實施例中，製造工具2252包括晶圓步進機、離子植入機、光阻劑塗佈機、處理室(例如，CVD室或LPCVD爐)、CMP系統、電漿蝕刻系統、晶圓清潔系統或能夠執行如本文所述的一個或多個合適的製造製程的其他製造設備中的一者或多者。
在一些實施例中，IC晶圓廠2250使用由遮罩室2230製造的(一個或多個)遮罩2245來製造IC裝置2260。另外地或替代地，IC晶圓廠2250至少間接地使用IC設計佈局圖2222來製造IC裝置2260。在一些實施例中，由IC晶圓廠2250使用(一個或多個)遮罩2245來製造半導體晶圓2253以形成IC裝置2260。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖2222執行一個或多個微影術曝光。在一些實施例中，半導體晶圓2253包括矽基板或在其上形成有材料層的其他合適的基板。半導體晶圓2253進一步包括各種摻雜區、介電特徵、多層互連等中的一或多者(在隨後的製造步驟中形成)。
在一些實施例中，積體電路(IC)製造系統(例如：第22圖的IC製造系統2200)以及相關聯的IC製造流程的細節可在下列文獻中找到，例如：於2016年2月9日授權的美國專利號9,256,709、於2015年10月1日公佈的美國授權前公告號20150278429、於2014年2月6日公佈的美國授權前公告號2066640838、以及於2007年8月21日授權的美國專利號7,260,442，它們在此通過引用以其整體併入本文。
在一些實施例中，一種一次性可程式化位元單元，上述一次性可程式化位元單元包括基板、主動區域、第一讀取電晶體、程式電晶體、第一電性連接件、第二電性連接件以及第三電性連接件。基板包括正面和背面。主動區域在上述正面上。第一讀取電晶體包括第一閘極以及由上述第一閘極橫切的上述主動區域的第一部分。程式電晶體包括第二閘極以及由該第二閘極橫切的該主動區域的一第二部分。第一電性連接件連接至該第一閘極。第二電性連接件連接至該第二閘極。第三電性連接件連接至該主動區域。上述第一電性連接件、上述第二電性連接件或上述第三電性連接件中至少一者包括位在上述背面上的金屬線。
在一些實施例中，一種積體電路，上述積體電路包括基板、一次性可程式化位元單元、第一金屬線以及第二金屬線。上述基板具有正面和背面。上述一次性可程式化位元單元包括程式電晶體，上述程式電晶體包括主動區域的第一部分以及第一閘極，其中上述主動區域的第一部分在第一方向上延伸，上述第一閘極在第二方向上延伸並橫切上述主動區域的第一部分。上述第一金屬線在基板的上述正面上電性連接到上述主動區域或上述第一閘極之一者。上述第二金屬線在基板的上述背面上電性連接到上述主動區域或上述第一閘極之另一者。
在一些實施例中，一種製造一個一次性可程式化位元的方法，上述方法包括：製造程式電晶體和第一讀取電晶體，上述程式電晶體和上述第一讀取電晶體各別包括在基板的正面上主動區域的第一部分和第二部分；建構通孔，上述通孔自上述基板的背面至上述程式電晶體的閘極、上述第一讀取電晶體的閘極或上述主動區域之一者；以及建構在背面金屬層中的金屬線，上述金屬線和上述通孔因此被包括在至上述程式電晶體的上述閘極、上述第一讀取電晶體的上述閘極或上述主動區域之上述一者的電性連接件中。
以上概述了若干實施例的特徵，使得本領域技術人員可以更好地理解本案的各方面。本領域技術人員應當理解，他們可以容易地使用本案作為設計或修改其他製程和結構，以實現本文介紹的實施例的相同目的及/或實現本文介紹的實施例的相同優點的基礎。本領域技術人員還應認識到，這樣的等同構造不脫離本案的精神和範圍，並且他們可以在不脫離本案的精神和範圍的情況下在本文中進行各種改變、替換和變更。
100:積體電路 102:記憶體區域 104:非揮發記憶體區域 106:一次性可程式化位元單元 206:2T一次性可程式化位元 210:程式電晶體 212:讀取電晶體 214,218:閘極 216,220,222:源極/汲極端 224:電流 306:3T一次性可程式化位元 310:程式電晶體 312,322:讀取電晶體 314,318,324:閘極 316,320,326,328:源極/汲極端 401:正面 403:背面 405:基板 406A,406B:2T一次性可程式化位元 410A,410B:程式電晶體 412A,412B:讀取電晶體 414:閘極 418,426,436,4P0,4P1,4R0,4R1:金屬線 428,430,440,442:通孔 432:主動區 503:背面 518,536,544:金屬線 530:貫穿通孔 534,540:通孔 601:正面 606A,606B:2T一次性可程式化位元 626,6P0,6P1,6R0,6R1:金屬線 628,642:通孔 701:正面 703:背面 706A,706B:2T一次性可程式化位元 716,718,726,7P0,7P1,7R0,7R1:金屬線 728,740,742:通孔 730:貫穿通孔 801:正面 806A,806B:2T一次性可程式化位元 816,818,836:金屬線 828,842,846:通孔 903:背面 926,9P0,9P1,9R0,9R1:金屬線 930:貫穿通孔 940:通孔 1001:正面 1003:背面 1006A-1006D:3T一次性可程式化位元 1010:程式電晶體 1012,1024:讀取電晶體 1018,1026,1036,10P,10R,10B:金屬線 1028,1040,1042:通孔 1030:貫穿通孔 1103:背面 1118,1136,1144:金屬線 1130:貫穿通孔 1134,1140:通孔 1201:正面 1206A-1206D:3T一次性可程式化位元 1226,12P,12R,12B:金屬線 1228,1242:通孔 1301:正面 1303:背面 1306A-1306D:3T一次性可程式化位元 1316,1326,13P,13R,13B:金屬線 1328,1342,1340:通孔 1330:貫穿通孔 1401:正面 1406A-1406D:3T一次性可程式化位元 1416,1418,1436:金屬線 1428,1442,1446:通孔 1503:背面 1530:貫穿通孔 1540:通孔 15P,15R,15B:金屬線 1603:背面 1626,1660:金屬線 16P0,16P1,16R0,16R1:金屬線 1630:貫穿通孔 1640:通孔 1703:背面 1726,1760,17P0,17P1:金屬線 17R0,17R1,17B0,17B1:金屬線 1730:貫穿通孔 1740:通孔 1818,1836,1844:金屬線 1830:貫穿通孔 1834,1840:通孔 18MD:類金屬特性片段 1900:方法 1910,1920,1920,1940:操作 2000:方法 2010,2020,2030,2040,2050,2060:操作 2100:電子設計自動化系統 2102:處理器 2104:儲存媒體 2106:電腦程式碼,指令 2108:匯流排 2109:IC佈局圖 2110:I/O介面 2112:網路介面 2114:網路 2116:標準單元庫 2142:使用者介面 2200:製造系統 2220:設計室 2222:IC設計佈局圖 2230:遮罩室 2232:資料準備 2244:遮罩製造 2245:遮罩 2250:IC晶圓廠 2252:製造工具 2253:晶圓 2260:IC裝置 BLL,WLBL,WLPL,WLRL:電性連接件 BL,WLR,WLP,WLB:信號 BL[0],WLB[0],WLP[0],WLR[0]:信號 BL[1],WLB[1],WLP[1],WLR[1]:信號 W1,W2,W3,W4:寬度
以下詳細描述結合附圖閱讀時，可以最好地理解本案一實施例的各方面。注意，根據行業中的標準實踐，各種特徵並未按比例繪製。事實上，為了討論的清楚起見，各種特徵的尺寸可以任意擴大或縮小。 第1圖是根據一些實施例的包括一次性可程式化位元單元的IC的方塊圖。 第2圖是根據一些實施例的二-電晶體(2T)一次性可程式化位元的示意圖。 第3圖是根據一些實施例的三-電晶體(3T)一次性可程式化位元的示意圖。 第4A圖是根據一些實施例的2T一次性可程式化位元單元正面的結構/佈局圖。 第4B圖是根據一些實施例的2T一次性可程式化位元單元背面的結構/佈局圖。 第5圖是根據一些實施例的2T一次性可程式化位元單元背面的結構/佈局圖。 第6圖是根據一些實施例的2T一次性可程式化位元單元正面的結構/佈局圖。 第7A圖是根據一些實施例的2T一次性可程式化位元單元正面的結構/佈局圖。 第7B圖是根據一些實施例的2T一次性可程式化位元單元背面的結構/佈局圖。 第8圖是根據一些實施例的2T一次性可程式化位元單元正面的結構/佈局圖。 第9圖是根據一些實施例的2T一次性可程式化位元單元背面的結構/佈局圖。 第10A圖是根據一些實施例的3T一次性可程式化位元單元正面的結構/佈局圖。 第10B圖是根據一些實施例的3T一次性可程式化位元單元背面的結構/佈局圖。 第11圖是根據一些實施例的3T一次性可程式化位元單元背面的結構/佈局圖。 第12圖是根據一些實施例的3T一次性可程式化位元單元正面的結構/佈局圖。 第13A圖是根據一些實施例的3T一次性可程式化位元單元正面的結構/佈局圖。 第13B圖是根據一些實施例的3T一次性可程式化位元單元背面的結構/佈局圖。 第14圖是根據一些實施例的3T一次性可程式化位元單元正面的結構/佈局圖。 第15圖是根據一些實施例的3T一次性可程式化位元單元背面的結構/佈局圖。 第16圖是根據一些實施例的2T一次性可程式化位元單元背面的結構/佈局圖。 第17圖是根據一些實施例的3T一次性可程式化位元單元背面的結構/佈局圖。 第18A圖和第18B圖是根據一些實施例的IC結構的示意圖。 第19圖是根據一些實施例製造一次性可程式化位元的方法的流程圖。 第20圖是根據一些實施例產生IC佈局圖的方法的流程圖。 第21圖是根據一些實施例的電子設計自動化(EDA)系統的方塊圖。 第22圖是根據一些實施例的IC製造系統以及相關聯的IC製造流程的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
206:2T一次性可程式化位元
210:程式電晶體
212:讀取電晶體
214,218:閘極
216,220,222:源極/汲極端
224:電流
BLL,WLPL,WLRL:電性連接件
BL,WLP,WLR:信號

Claims (20)

  1. 一種一次性可程式化位元單元，包括： 一基板，包括一正面和一背面； 一主動區域，在該正面上； 一第一讀取電晶體，包括一第一閘極以及由該第一閘極橫切的該主動區域的一第一部分； 一程式電晶體，包括一第二閘極以及由該第二閘極橫切的該主動區域的一第二部分； 一第一電性連接件，連接至該第一閘極； 一第二電性連接件，連接至該第二閘極；以及 一第三電性連接件，連接至該主動區域； 其中該第一電性連接件、該第二電性連接件或該第三電性連接件中至少一者包括位在該背面上的一金屬線。
  2. 如請求項1所述之一次性可程式化位元單元，其中該金屬線是位在該背面上的一第一金屬線， 該第一電性連接件包括該第一金屬線和一第一貫穿通孔，  該第一貫穿通孔在該第一閘極與該第一金屬線之間，並電性連接該第一閘極與該第一金屬線，以及 該第二電性連接件包括位在該背面上的一第二金屬線和一第二貫穿通孔，該第二貫穿通孔在該第二閘極與該第二金屬線之間，並電性連接該第二閘極與該第二金屬線。
  3. 如請求項2所述之一次性可程式化位元單元，其中該第一金屬線和該第二金屬線中每一者位在一第一背面金屬層中， 該第一電性連接件包括位在一第二背面金屬層中的一第三金屬線以及複數個第一通孔，該些第一通孔在該第一金屬線與該第三金屬線之間，並電性連接該第一金屬線與該第三金屬線，以及 該第二電性連接件包括位在一第二背面金屬層中的一第四金屬線以及複數個第二通孔，該些第二通孔在該第二金屬線與該第四金屬線之間，並電性連接該第二金屬線與該第四金屬線。
  4. 如請求項2所述之一次性可程式化位元單元，其中該第三電性連接件包括： 一第一正面金屬線，位在一第一正面金屬層中； 一第二正面金屬線，位在一第二正面金屬層中；以及 複數個通孔，在該第一正面金屬線與該第二正面金屬線之間，並電性連接該第一正面金屬線與該第二正面金屬線。
  5. 如請求項2所述之一次性可程式化位元單元，進一步包括： 一第二讀取電晶體，包括一第三閘極和由該第三閘極橫切的該主動區域的一第三部分；以及 一第四電性連接件，連接至該第三閘極，該第四電性連接包括位在該背面上的一第三金屬線。
  6. 如請求項2所述之一次性可程式化位元單元，其中該第三電性連接件包括位在該背面上的一第三金屬線。
  7. 如請求項1所述之一次性可程式化位元單元，其中該第三電性連接件包括該金屬線和複數個貫穿通孔，該些貫穿通孔在該主動區域與該金屬線之間，並電性連接該主動區域與該金屬線。
  8. 如請求項7所述之一次性可程式化位元單元，其中該金屬線是位在該背面上的一第一金屬線， 該第一金屬線位在一第一背面金屬層中，以及 該第三電性連接件包括位在一第二背面金屬層中的一第二金屬線和複數個通孔，該些通孔在該第一金屬線與該第二金屬線之間，並電性連接該第一金屬線與該第二金屬線。
  9. 如請求項7所述之一次性可程式化位元單元，其中該第一電性連接件和該第二電性連接件中每一者包括： 一第一正面金屬線，位在一第一正面金屬層中； 一第二正面金屬線，位在一第二正面金屬層中；以及 複數個通孔，在該第一正面金屬線與該第二正面金屬線之間，並電性連接該第一正面金屬線與該第二正面金屬線。
  10. 如請求項9所述之一次性可程式化位元單元，進一步包括： 一第二讀取電晶體，包括一第三閘極和由該第三閘極橫切的該主動區域的一第三部分；以及 一第四電性連接件，連接至該第三閘極，其中該第四電性連接件包括： 一第三正面金屬線，位在該第一正面金屬層中； 一第四正面金屬線，位在該第二正面金屬層中；以及 另一複數個通孔，在該第三正面金屬線與該第四正面金屬線之間，並電性連接該第三正面金屬線與該第四正面金屬線。
  11. 一種積體電路，包括： 一基板，具有一正面和一背面； 一一次性可程式化位元單元，包括一程式電晶體，該程式電晶體包括： 一主動區域的一第一部分，在一第一方向上延伸；以及 一第一閘極，在第二方向上延伸並橫切該主動區域的該第一部分； 一第一金屬線，在該基板的該正面上電性連接到該主動區域或該第一閘極之一者；以及 一第二金屬線，在該基板的該背面上電性連接到該主動區域或該第一閘極之一另一者。
  12. 如請求項11所述之積體電路，進一步包括延伸貫穿該基板的一通孔，該通孔在該第二金屬線與該主動區域或該第一閘極之該另一者間，並電性連接該第二金屬線與該主動區域或該第一閘極之該另一者。
  13. 如請求項12所述之積體電路，其中該通孔是複數個通孔中的一個通孔，該些通孔在該第二金屬線與該主動區域之間，並電性連接該第二金屬線與該主動區域。
  14. 如請求項12所述之積體電路，其中該通孔在該第二金屬線與該第一閘極之間，並電性連接該第二金屬線與該第一閘極，且在該主動區域外部的一位置延伸貫穿該基板。
  15. 如請求項11所述之積體電路，其中 該一次性可程式化位元單元包括一讀取電晶體，該讀取電晶體包括該主動區域的一第二部分以及橫切該主動區域的該第二部分的一第二閘極，以及下列項之一者： 該第一金屬線被電性連接至該第一閘極，且該積體電路包括在該正面的一第三金屬線電性連接至該第二閘極，或者 該第二金屬線被電性連接至該第一閘極，且該積體電路包括在該背面的一第三金屬線電性連接至該第二閘極。
  16. 如請求項11所述之積體電路，其中 該一次性可程式化位元單元是一一次性可程式化位元單元陣列中的一個一次性可程式化位元單元，以及 該第一金屬線和該第二金屬線中每一者電性連接至該一次性可程式化位元單元陣列的一另一個一次性可程式化位元單元的一相應程式電晶體閘極或主動區域。
  17. 一種製造一個一次性可程式化位元的方法，該方法包括： 製造一程式電晶體和一第一讀取電晶體，該程式電晶體和該第一讀取電晶體各別包括在一基板的一正面上一主動區域的一第一部分和一第二部分； 建構一通孔，該通孔自該基板的一背面至該程式電晶體的一閘極、該第一讀取電晶體的一閘極或該主動區域之一者；以及 建構在一背面金屬層中的一金屬線，該金屬線和該通孔因此被包括在至該程式電晶體的該閘極、該第一讀取電晶體的該閘極或該主動區域之該一者的一電性連接件中。
  18. 如請求項17所述之方法，其中 該通孔是一第一通孔，以及 建構該通孔包括建構該第一通孔，該第一通孔自該基板的該背面至該程式電晶體的該閘極，以及建構該通孔包括建構一第二通孔，該第二通孔自該基板的該背面至該第一讀取電晶體的該閘極。
  19. 如請求項18所述之方法，其中 製造該程式電晶體和該第一讀取電晶體包括製造一第二讀取電晶體，該第二讀取電晶體包括該主動區域的一第三部分，以及 建構該通孔進一步包括建構一第三通孔，該第三通孔自該基板的該背面至該第二讀取電晶體的該閘極。
  20. 如請求項17所述之方法，其中建構該通孔包括建構自該基板的該背面至重疊該主動區域的一類金屬特性片段的該通孔。
TW110147501A 2021-08-31 2021-12-17 一次性可程式化位元單元 TW202312440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/463,172 US11856760B2 (en) 2021-08-31 2021-08-31 Bit cell with back-side metal line device and method
US17/463,172 2021-08-31

Publications (1)

Publication Number Publication Date
TW202312440A true TW202312440A (zh) 2023-03-16

Family

ID=84694282

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147501A TW202312440A (zh) 2021-08-31 2021-12-17 一次性可程式化位元單元

Country Status (3)

Country Link
US (2) US11856760B2 (zh)
CN (1) CN115527567A (zh)
TW (1) TW202312440A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing
US11837539B2 (en) * 2021-08-26 2023-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse bit cell in integrated circuit having backside conducting lines

Also Published As

Publication number Publication date
US20230067140A1 (en) 2023-03-02
US11856760B2 (en) 2023-12-26
CN115527567A (zh) 2022-12-27
US20240098988A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US10431576B1 (en) Memory cell array and method of manufacturing same
TWI713040B (zh) 記憶體結構、記憶體元件及產生記憶體元件佈局圖的方法
US11637108B2 (en) Memory array circuit and method of manufacturing same
US11922108B2 (en) Method of forming a memory cell array circuit
TW202022880A (zh) 積體電路裝置及其電路和操作方法
US11176969B2 (en) Memory circuit including a first program device
CN113536727B (zh) 存储器器件及制造半导体器件的方法
CN114823712A (zh) 集成电路器件及形成方法
US20240047348A1 (en) Electrical fuse bit cell in integrated circuit having backside conducting lines
US20230157010A1 (en) Integrated circuit including efuse cell
TW202334955A (zh) 積體電路裝置及製造積體電路裝置的方法
TW202312440A (zh) 一次性可程式化位元單元
TW202147167A (zh) 記憶元件、積體電路元件及其形成方法
TWI814351B (zh) 基於混合單元的元件、佈局和方法
TWI764371B (zh) 積體電路元件、生成積體電路佈局圖的方法以及電子設計自動化系統
KR102358292B1 (ko) 집적회로 레이아웃, 방법, 구조물 및 시스템
TWI810664B (zh) 阻抗降低之半導體裝置及其製造方法
CN118042817A (zh) 集成电路器件、存储器宏及其制造方法
TW202307855A (zh) 積體電路裝置
CN113380302A (zh) 存储器电路及其操作方法