CN115527567A

CN115527567A - 一次性可程序化位元单元与集成电路与方法

Info

Publication number: CN115527567A
Application number: CN202210095680.4A
Authority: CN
Inventors: 陈建盈; 杨耀仁
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2021-08-31
Filing date: 2022-01-26
Publication date: 2022-12-27
Also published as: US11856760B2; TW202312440A; US20230067140A1; US20240098988A1

Abstract

一种一次性可程序化位元单元与集成电路与方法，一次性可程序化位元单元，包括具有正面和背面的基板、在正面上的主动区域、第一读取晶体管、程序晶体管、第一电性连接件、第二电性连接件以及第三电性连接件，其中第一读取晶体管包括第一栅极以及由第一栅极横切的主动区域的第一部分，程序晶体管包括第二栅极以及由第二栅极横切的主动区域的第二部分，第一电性连接件连接至第一栅极，第二电性连接件连接至第二栅极，以及第三电性连接件连接至主动区域。第一电性连接件、第二电性连接件或第三电性连接件中至少一者包括位于背面上的金属线。

Description

一次性可程序化位元单元与集成电路与方法

技术领域

本案是关于一种一次性可程序化位元单元，特别是关于一种具有背面金属线的位元单元的一次性可程序化位元单元。

背景技术

非挥发记忆体(NVM)涉及有时将数据储存在浮动栅极记忆体单元的半导体记忆体，浮动栅极记忆体单元由浮动栅极氧化半导体场效晶体管(MOSFETs)组成，而半导体记忆体包括快闪记忆体储存器(例如NAND快闪和固态硬盘(SSD))，以及只读记忆体(ROM)(例如可抹除可程序化只读记忆体(EPROM))、电性可抹除可程序化只读记忆体(EEPROM)以及非挥发硬盘储存器。

集成电路(IC)有时包括一次性可程序化(OTP)记忆体元件，以提供非挥发记忆体在集成电路断电时不会失去数据。一次性可程序化记忆体是非挥发记忆体中的一个类型，其允许数据一次性写入至记忆体。一旦记忆体被编程，一次性可程序化记忆体可在断电时保留其值。

发明内容

根据本案的一实施例是一次性可程序化位元单元。上述一次性可程序化位元单元包括基板、主动区域、第一读取晶体管、程序晶体管、第一电性连接件、第二电性连接件以及第三电性连接件。基板包括正面和背面。主动区域在上述正面上。第一读取晶体管包括第一栅极以及由上述第一栅极横切的上述主动区域的第一部分。程序晶体管包括第二栅极以及由该第二栅极横切的该主动区域的一第二部分。第一电性连接件连接至该第一栅极。第二电性连接件连接至该第二栅极。第三电性连接件连接至该主动区域。上述第一电性连接件、上述第二电性连接件或上述第三电性连接件中至少一者包括位于上述背面上的金属线。

根据本案的另一实施方式是一种集成电路，上述集成电路包括基板、一次性可程序化位元单元、第一金属线以及第二金属线。上述基板具有正面和背面。上述一次性可程序化位元单元包括程序晶体管，上述程序晶体管包括主动区域的第一部分以及第一栅极，其中上述主动区域的第一部分在第一方向上延伸，上述第一栅极在第二方向上延伸并横切上述主动区域的第一部分。上述第一金属线在基板的上述正面上电性连接到上述主动区域或上述第一栅极的一者。上述第二金属线在基板的上述背面上电性连接到上述主动区域或上述第一栅极的另一者。

根据本案的又一实施方式是一种制造一个一次性可程序化位元的方法，上述方法包括制造程序晶体管和第一读取晶体管，上述程序晶体管和上述第一读取晶体管各别包括在基板的正面上主动区域的第一部分和第二部分；建构通孔，上述通孔自上述基板的背面至上述程序晶体管的栅极、上述第一读取晶体管的栅极或上述主动区域的一者；以及建构在背面金属层中的金属线，上述金属线和上述通孔因此被包括在至上述程序晶体管的上述栅极、上述第一读取晶体管的上述栅极或上述主动区域的上述一者的电性连接件中。

附图说明

以下详细描述结合附图阅读时，可以最好地理解本案一实施例的各方面。注意，根据行业中的标准实践，各种特征并未按比例绘制。事实上，为了讨论的清楚起见，各种特征的尺寸可以任意扩大或缩小。

图1是根据一些实施例的包括一次性可程序化位元单元的IC的方块图；

图2是根据一些实施例的二-晶体管(2T)一次性可程序化位元的示意图；

图3是根据一些实施例的三-晶体管(3T)一次性可程序化位元的示意图；

图4A是根据一些实施例的2T一次性可程序化位元单元正面的结构/布局图；

图4B是根据一些实施例的2T一次性可程序化位元单元背面的结构/布局图；

图5是根据一些实施例的2T一次性可程序化位元单元背面的结构/布局图；

图6是根据一些实施例的2T一次性可程序化位元单元正面的结构/布局图；

图7A是根据一些实施例的2T一次性可程序化位元单元正面的结构/布局图；

图7B是根据一些实施例的2T一次性可程序化位元单元背面的结构/布局图；

图8是根据一些实施例的2T一次性可程序化位元单元正面的结构/布局图；

图9是根据一些实施例的2T一次性可程序化位元单元背面的结构/布局图；

图10A是根据一些实施例的3T一次性可程序化位元单元正面的结构/布局图；

图10B是根据一些实施例的3T一次性可程序化位元单元背面的结构/布局图；

图11是根据一些实施例的3T一次性可程序化位元单元背面的结构/布局图；

图12是根据一些实施例的3T一次性可程序化位元单元正面的结构/布局图；

图13A是根据一些实施例的3T一次性可程序化位元单元正面的结构/布局图；

图13B是根据一些实施例的3T一次性可程序化位元单元背面的结构/布局图；

图14是根据一些实施例的3T一次性可程序化位元单元正面的结构/布局图；

图15是根据一些实施例的3T一次性可程序化位元单元背面的结构/布局图；

图16是根据一些实施例的2T一次性可程序化位元单元背面的结构/布局图；

图17是根据一些实施例的3T一次性可程序化位元单元背面的结构/布局图；

图18A和图18B是根据一些实施例的IC结构的示意图；

图19是根据一些实施例制造一次性可程序化位元的方法的流程图；

图20是根据一些实施例产生IC布局图的方法的流程图；

图21是根据一些实施例的电子设计自动化(EDA)系统的方块图；

图22是根据一些实施例的IC制造系统以及相关联的IC制造流程的方块图。

【符号说明】

100：集成电路

102：记忆体区域

104：非挥发记忆体区域

106：一次性可程序化位元单元

206：2T一次性可程序化位元

210：程序晶体管

212：读取晶体管

214,218：栅极

216,220,222：源极/漏极端

224：电流

306：3T一次性可程序化位元

310：程序晶体管

312,322：读取晶体管

314,318,324：栅极

316,320,326,328：源极/漏极端

401：正面

403：背面

405：基板

406A,406B：2T一次性可程序化位元

410A,410B：程序晶体管

412A,412B：读取晶体管

414：栅极

418,426,436,4P0,4P1,4R0,4R1：金属线

428,430,440,442：通孔

432：主动区

503：背面

518,536,544：金属线

530：贯穿通孔

534,540：通孔

601：正面

606A,606B：2T一次性可程序化位元

626,6P0,6P1,6R0,6R1：金属线

628,642：通孔

701：正面

703：背面

706A,706B：2T一次性可程序化位元

716,718,726,7P0,7P1,7R0,7R1：金属线

728,740,742：通孔

730：贯穿通孔

801：正面

806A,806B：2T一次性可程序化位元

816,818,836：金属线

828,842,846：通孔

903：背面

926,9P0,9P1,9R0,9R1：金属线

930：贯穿通孔

940：通孔

1001：正面

1003：背面

1006A-1006D：3T一次性可程序化位元

1010：程序晶体管

1012,1024：读取晶体管

1018,1026,1036,10P,10R,10B：金属线

1028,1040,1042：通孔

1030：贯穿通孔

1103：背面

1118,1136,1144：金属线

1130：贯穿通孔

1134,1140：通孔

1201：正面

1206A-1206D：3T一次性可程序化位元

1226,12P,12R,12B：金属线

1228,1242：通孔

1301：正面

1303：背面

1306A-1306D：3T一次性可程序化位元

1316,1326,13P,13R,13B：金属线

1328,1342,1340：通孔

1330：贯穿通孔

1401：正面

1406A-1406D：3T一次性可程序化位元

1416,1418,1436：金属线

1428,1442,1446：通孔

1503：背面

1530：贯穿通孔

1540：通孔

15P,15R,15B：金属线

1603：背面

1626,1660：金属线

16P0,16P1,16R0,16R1：金属线

1630：贯穿通孔

1640：通孔

1703：背面

1726,1760,17P0,17P1：金属线

17R0,17R1,17B0,17B1：金属线

1730：贯穿通孔

1740：通孔

1818,1836,1844：金属线

1830：贯穿通孔

1834,1840：通孔

18MD：类金属特性片段

1900：方法

1910,1920,1920,1940：操作

2000：方法

2010,2020,2030,2040,2050,2060：操作

2100：电子设计自动化系统

2102：处理器

2104：储存媒体

2106：计算机程序码,指令

2108：总线

2109：IC布局图

2110：I/O接口

2112：网络接口

2114：网络

2116：标准单元库

2142：使用者界面

2200：制造系统

2220：设计室

2222：IC设计布局图

2230：遮罩室

2232：数据准备

2244：遮罩制造

2245：遮罩

2250：IC晶圆厂

2252：制造工具

2253：晶圆

2260：IC装置

BLL,WLBL,WLPL,WLRL：电性连接件

BL,WLR,WLP,WLB：信号

BL[0],WLB[0],WLP[0],WLR[0]：信号

BL[1],WLB[1],WLP[1],WLR[1]：信号

W1,W2,W3,W4：宽度

具体实施方式

以下内容提供了用于实现提供的标的的不同特征的许多不同的实施例或实例。以下描述组件、材料、值、步骤、操作、材料、布置等的特定实例用以简化本案的一实施例。当然，这些仅为实例，并不旨在进行限制。可以预期其他组件、值、操作、材料、布置等。例如，在下面的描述中在第二特征上方或之上形成第一特征可包括其中第一及第二特征直接接触形成的实施例，并且亦可包括其中在第一与第二特征之间形成附加特征的实施例，以使得第一及第二特征可以不直接接触。此外，本案的一实施例可以在各个实例中重复元件符号及/或字母。此重复是出于简单及清楚的目的，其本身并不指定所讨论的各种实施例或组态之间的关系。

此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下”、“下方”、“在...上方”、“上方”之类的空间相对术语，来描述如图中所示的一个元件或特征与另一元件或特征的关系。除了在附图中示出的方位之外，空间相对术语意在涵盖装置在使用或操作中的不同方位。装置可以其他方式定向(旋转90度或以其他方位)，并且在此使用的空间相对描述语亦可被相应地解释。

在一些实施例中，至少一个背面金属线被包括在一次性可程序化位元单元(例如：2T或3T位元单元)的位元线电性连接件中，或者被包括在连接到一次性可程序化位元单元晶体管的栅极的电性连接件中。在一些实施例中，通过布置用于在正面和背面中的电性连接件或完全在背面上的电性连接件的金属线，增加可用于上述金属线的整体空间，从而使得给定的金属线的宽度大于在一些仅有正面金属线的方法中的金属线的宽度，其中这些方法中的正面金属线用于位元线和晶体管栅极电性连接件。因着金属线电阻相应地下降，在正面及/或背面上相对更大的金属线宽度造成寄生电压压降减少。在一些实施例中，正面及/或背面金属线宽度上升至大于其他此类方法中其宽度的3倍至4倍。

通过减少在程序化和读取操作期间寄生电压的压降，记忆体单元的应用电压更接近于目标值，使得与其他此类方法相比，给定位元单元的功能故障可能性降低。这个优点允许位元单元尺寸维持小尺寸，同时在金属线中提供足够的空间，以支持程序化操作中相对较大的电压要求。

在一些实施例中，与其他方法相比，经增加的金属线宽度通过增加用于连接相邻金属层的金属线的通孔数量，能进一步降低整体电性连接件电阻。在一些实施例中，与其他方法中的单一狭缝通孔相比，两个或更多个狭缝通孔平行布置于相邻金属层的金属线间。

图1是根据一些实施例包括一次性可程序化位元单元106的集成电路100的方块图。集成电路100包括记忆体区域102，记忆体区域102包括具有一个或多个一次性可程序化位元单元106的非挥发记忆体区域104，一次性可程序化位元单元106中的每一者包括至少一个背面金属线。在一些实施例中，集成电路100是在基板(如晶圆)上的一组电子电路，上述基板包括一种或多种半导体材料，例如：硅，集成电路100在一些实施例中也被视作为IC装置、IC结构、晶片或微晶片。除了集成电路100之外，图1还绘示了X轴和Y轴。

为了说明的目的，图1被简化。在各种实施例中，集成电路100包括并结合大量的金属氧化硅(MOS)晶体管作为一个或更多个功能电路，例如：未绘示于图1的逻辑装置、处理装置、片上系统(SOC)等。

记忆体区域102包括被配置为储存数字数据的半导体记忆体，例如计算机记忆体。另外地或替代地，记忆体区域102是MOS记忆体，在集成电路100上的记忆体区域102中数据被储存在MOS记忆体单元中。在一些实施例中，记忆体区域102包括随机存取记忆体(RAM)、每个记忆体单元使用多个MOS晶体管的静态随机存取记忆体(SRAM)及/或每个记忆体单元使用单一个MOS晶体管和电容的动态随机存取记忆体(DRAM)。另外地或替代地，记忆体区域102包括非挥发记忆体区域(NVM)104，非挥发记忆体区域104包括非挥发记忆体装置，上述非挥发记忆体装置例如：EPROM、EEPROM以及包括浮动栅极记忆体单元的快闪记忆体。在一些实施例中，集成电路100不包括记忆体区域102或非挥发记忆体区域104中的一者或两者。

一次性可程序化位元单元106是记忆体阵列的一部份，上述记忆体阵列包括至少一个一次性可程序化位元，上述至少一个一次性可程序化位元包括至少一个背面金属线。在一些实施例中，一次性可程序化位元单元包括基于对应于记忆体阵列的IC布局图的一些一次性可程序化位元。在一些实施例中，一次性可程序化位元单元106包括两个相邻的一次性可程序化位元，例如：共享一连接到位元线的电性连接件的两个OTP位元。在一些实施例中，一次性可程序化位元单元106包括四个相邻的一次性可程序化位元。在一些实施例中，一次性可程序化位元单元106包括多于四个的一些位元单元。

在一些实施例中，一次性可程序化位元单元106的至少一个实例包括如下参照图2讨论的2T一次性可程序化位元206的一个或更多个实例，或者如下参照图3讨论的3T一次性可程序化位元306的一个或更多个实例，并且一次性可程序化位元单元106的至少一个实例因此包括至少一个背面金属线。在一些实施例中，一次性可程序化位元单元106的至少一个实例则被另外配置为包括至少一个背面金属线。

2T一次性可程序化位元206中的每一者包括在位元线电性连接件中或在电性连接件中的至少一个背面金属线，这些电性连接件连接到两个相应晶体管中每一者的栅极，如下文讨论并参照图4A至图9和图16讨论的。图4A至图9和图16中的每一者是表示IC结构和相应于该IC结构的IC布局图两者的平面图。图4A和图6绘示在实施例中连接至栅极的电性连接件包括正面金属线；图4B和图5绘示在实施例中位元线电性连接件包括背面金属线；图7A和图8绘示在实施例中位元线电性连接件包括正面金属线；图7B和图9绘示在实施例中连接至栅极的电性连接件包括背面金属线；以及图16绘示在一实施例中连接至栅极的电性连接件和位元线电性连接件中的每一者包括背面金属线。

3T一次性可程序化位元306中的每一者包括在位元线电性连接件中或在电性连接件中的至少一个背面金属线，其中电性连接件连接到三个相应晶体管中每一者的栅极，如下文讨论并参照图10A至图15和图17的。图10A至图15和图17中的每一者是表示IC结构和相应于该IC结构的IC布局图两者的平面图。图10A和图12绘示在实施例中连接至栅极的电性连接件包括正面金属线；图10B和图11绘示在实施例中位元线电性连接件包括背面金属线；图13A和图14绘示在实施例中位元线电性连接件包括正面金属线；图13B和图15绘示在实施例中连接至栅极的电性连接件包括背面金属线；以及图17绘示在一实施例中连接至栅极的电性连接件和位元线电性连接件中的每一者包括背面金属线。

图2是根据一些实施例的2T一次性可程序化位元206的示意图。在一些实施例中，一个或多个一次性可程序化位元206的实例被包括在一次性可程序化位元单元106中，如上文讨论并参照图1的。

2T一次性可程序化位元206包括程序晶体管210和读取晶体管212。程序晶体管210包括栅极214和源极/漏极端216，以及读取晶体管212包括栅极218和源极/漏极端220。程序晶体管210和读取晶体管212共享源极/漏极端222。

程序晶体管210包括连接到栅极214的电性连接件WLPL，且程序晶体管210因此被配置为接收程序化信号WLP；读取晶体管212包括连接到栅极218的电性连接件WLRL，且读取晶体管212因此被配置为接收读取信号WLR；以及电性连接件BLL连接至源极/漏极端220并因此被配置为接收位元线信号BL。源极/漏极端216被电性隔离并因此被配置为具有浮动电压准位。电性连接件WLPL、WLRL或BLL中至少一者包括背面金属线，如下文讨论并参照图4A至图9和图16的。

在图2绘示的实施例中，程序晶体管110和读取晶体管212中的每一者是NMOS晶体管。在一些实施例中，程序晶体管110或读取晶体管212中的一者或两者是PMOS晶体管。

电性连接件WLPL、WLRL和BLL中的每一者与2T一次性可程序化位元206的至少另一实例(未示出于图2)共享，从而使得一个2T一次性可程序化位元206的给定实例被配置为接收信号WLP、WLR和BL的特殊结合。在一些实施例中，如上文讨论并参照图1的2T一次性可程序化位元单元(例如，一次性可程序化位元单元106)包括共享电性连接件BLL的2T一次性可程序化位元206的至少两个实例。在一些实施例中，电性连接件WLPL和WLRL中的每一者对应于2T一次性可程序化位元206的一行，并且电性连接件BLL对应于2T一次性可程序化位元206的一列。

在2T一次性可程序化位元206上的程序化和读取操作中，信号WLP通过电性连接件WLPL被施加至栅极214，晶体管212响应于通过电性连接件WLPL施加的信号WLP开启，以及位元线信号BL具有参考电压(例如，接地)，位元线信号BL通过电性连接件BLL被施加至源极/漏极端220。

在程序化操作之前，栅极214的介电层用于作为具有表示逻辑上高准位的高电阻的隔离物，在一些实施例中逻辑上高准位则称为逻辑1。在程序化操作中，信号WLP具有程序化电压准位，从而程序化电压准位与参考电压准位之间的差距会产生跨越栅极214的介电层的电场，上述电场足够大，得以持续地改变介电材料，由此产生的低电阻表示逻辑上的低准位，在一些实施例中则称之为逻辑0。

在读取操作中，信号WLP具有读取电压准位，从而读取电压准位与参考电压准位之间的差距会产生电场，上述电场足够小，得以避免持续地改变栅极214的介电材料，并且上述电场足够大，以产生流经电性连接件WLPL和BLL的电流224，电流224具有能够被感测放大器(未示出)感测的量级，以用于确定2T一次性可程序化位元206的经程序化状态。

在各种实施例中，程序化电压准位或读取电压准位中的一者或两者与参考电压准位呈正相关或者与参考电压准位呈负相关。

图3是根据一些实施例的3T一次性可程序化位元306的示意图。在一些实施例中，3T可程序化位元306的一个或多个的实例被包括在如上文讨论并参照图1的一次性可程序化位元单元106中。

3T可程序化位元306包括程序晶体管310和读取晶体管312。程序晶体管310包括栅极314和源极/漏极端316，以上述绘示于图2的程序晶体管210的方式配置。读取晶体管312包括栅极318和源极/漏极端320，以上述绘示于图2的读取晶体管212的方式配置。

3T可程序化位元306也包括具有栅极324的读取晶体管322。程序晶体管310和读取晶体管322共享源极/漏极端326，以及读取晶体管322及312共享源极/漏极端328。读取晶体管322包括连接到栅极324的电性连接件WLBL，并因此被配置为接收读取信号WLB。电性连接件WLPL、WLRL、WLBL或BLL中的至少一者包括背面金属线，如下文讨论并参照图10A至图15和图17的。

电性连接件WLBL与3T一次性可程序化位元306的至少一个其他实例共享，从而3T一次性可程序化位元306的给定实例被配置为接收一个信号WLP、WLR、WLB和BL的唯一组合。在一些实施例中，3T一次性可程序化位元单元例如：上文讨论并参照图1的一次性可程序化位元单元106，3T一次性可程序化位元单元包括共享电性连接件BLL的3T一次性可程序化位元306的至少两个实例。在一些实施例中，电性连接件WLPL、WLRL和WLBL中的每一者对应于3T一次性可程序化位元306的一行，并且电性连接件BLL对应于3T一次性可程序化位元306的一列。

3T一次性可程序化位元306上的程序化和读取操作如上文讨论并参照图2而执行，并且包括额外、响应于通过电性连接件WLBL施加的信号WLB而开启的晶体管322，从而电流224流经电性连接件WLPL和BLL。

在一些实施例中，2T一次性可程序化位元206或3T一次性可程序化位元306的电性连接件WLPL、WLRL和WLBL以正面金属线的形式位于基板的正面，电性连接件WLPL、WLRL和WLBL在一些实施例中也称为程序字元线WLPL、读取字元线WLRL和读取字元线WLBL，并且电性连接件BLL以背面金属线的形式至少部分地位于基板背面，电性连接件BLL在一些实施例中也称为位元线BLL。在一些实施例中，程序字元线WLPL和读取晶体管WLRL和WLBL以背面金属线的形式至少部分地位于基板背面，并且位元线BLL以正面金属线的形式位于基板正面。在一些实施例中，程序字元线WLPL、读取字元线WLRL和WLBL以及位元线BLL以背面金属线实现并至少部分地在基板背面中。如下所述，对于2T一次性可程序化位元单元和3T一次性可程序化位元单元中的每一者，功能等效且结构不同的正面金属线配置能与功能等效且结构不同的背面金属线配置结合，其中2T一次性可程序化位元单元包括2T一次性可程序化位元206，3T一次性可程序化位元单元包括3T一次性可程序化位元306。

图4A、图6、图7A和图8是根据一些实施例的2T一次性可程序化位元单元正面的结构/布局图。图4B、图5、图7B和图9是根据一些实施例的2T一次性可程序化位元单元背面的结构/布局图。图10A、图12、图13A和图14是根据一些实施例的3T一次性可程序化位元单元正面的结构/布局图。图10B、图11、图13B和图15是根据一些实施例的3T一次性可程序化位元单元背面的结构/布局图。

在一些实施例中，表格1列出2T一次性可程序化位元单元的正面与背面的可能的排列。在一些实施例中，图4A的正面401被配置为与图4B的背面403或图5的背面503结合。在一些实施例中，图6的正面601被配置为与图4B的背面403或图5的背面503结合。在一些实施例中，图7A的正面701被配置为与图7B的背面703或图9的背面903结合。在一些实施例中，图8的正面801被配置为与图7B的背面703或图9的背面903结合。

表格1：2T一次性可程序化位元单元组合

在一些实施例中，表格2列出3T一次性可程序化位元单元的正面与背面的可能排列。在一些实施例中，图10A的正面1001被配置为与图10B的背面1003或图11的背面1103结合。在一些实施例中，图12的正面1201被配置为与图10B的背面1003或图11的背面1103结合。在一些实施例中，图13A的正面1301被配置为与图13B的背面1303或图15的背面1503结合。在一些实施例中，图14的正面1401被配置为与图13B的背面1303或图15的背面1503结合。

表格2：3T一次性可程序化位元单元

下文讨论的图4A至图18B中每一者是结构/布局图，其中提及的符号表示IC结构特征和IC布局特征两者，IC布局特征用于至少部分定义制造过程(例如，下文讨论并参照图19的方法1900，及/或下文讨论并参照图22的与IC制造系统2200相关的IC制造流程)中的相应IC结构特征。在一些实施例中，图4A至图18B中的一者或多者是IC布局图的部分或全部，上述IC布局图由执行下文讨论并参照图20的方法2000的部分或全部操作产生。相应地，图4A至图17中的每一者表示IC布局图和自相应正面或背面视角查看的相应结构的平面图两者，以及图18A至图18B中的每一者表示IC布局图和结构的相应部分的剖面视图两者。

在图4A至图18B中，主动区域(例如，主动区域432)对应于IC布局图中的区域和基板的正面上的主动区两者，并且至少部分的主动区域被包括在相应的IC装置中。主动区域被包括在制造过程中，该制造过程作为在半导体基板中定义主动区的操作的一部分，其中在半导体基板中形成一个或多个IC装置特征(例如，源极/漏极区域)，主动区域也称为氧化物扩散或定义氧化层(OD)。在各种实施例中，由主动区域定义的主动区是平面晶体管或鳍式场效晶体管(FinFET)的N型或P型主动区。

栅极(例如，栅极414)相应于IC布局图中的栅极区域和在相应IC装置中的栅极结构两者。栅极区域被包括在作为定义在基板的正面上的栅极结构的操作的一部分的制造过程中，并且至少部分的栅极区域被包括在对应的IC装置中。栅极结构包括具有至少一个导电材料的栅极，上述栅极上覆于包括至少一个介电材料的至少一个介电层。导电材料包括一个或多个多晶硅、铜(Cu)、铝(Al)、钨(W)、钴(Co)、钌(Ru)或者一个或多个其他金属及/或一个或多个其他合适金属。介电材料包括一个或多个二氧化硅(SiO₂)、氮化硅(Si₃N₄)，及/或高介电常数介电材料，或者其他合适材料，其中高介电常数介电材料例如：具有介电常数值高于3.8或7.0的介电材料如氧化铝(Al₂O₃)、氧化铪(HfO₂)、五氧化二钽(Ta₂O₅)或氧化钛(TiO₂)。

在一些案例中，栅极横切在与晶体管(例如，程序晶体管210或310)相应的位置处的主动区域。在一些案例中，栅极横切在不与晶体管相应的位置处的主动区域，并且相应的栅极结构或其中的部分在一些实施例中称为假性栅极结构。

金属线(例如，金属线426)相应于IC布局图中的金属区域和在相应IC装置中的金属线两者。金属区域被包括在作为定义正面或背面金属层的一个或多个金属线的操作的一部分的制造过程中。在各种实施例中，金属线相应于第一正面或背面金属层、第二正面或背面金属层、第三正面或背面金属层或者更高的正面或背面金属层。在一些实施例中，第一金属层、第二金属层、第三金属层和更高金属层各别称为金属零、金属壹、金属贰以及相应更高的金属数字。

通孔(例如，通孔428)相应于IC布局图中的通孔区域和在相应IC装置中的通孔结构两者。通孔区域被包括在作为定义一个或多个金属通孔结构的操作的一部分的制造过程中，其中上述金属通孔结构配置为电性连接相邻正面或背面金属层的重叠金属线段或将正面特征(例如，主动区或栅极结构的栅极电极)电性连接至第一正面金属层的上方金属线。在各种实施例中，通孔覆盖并因此相应于在IC装置中第一正面或背面金属层、第二正面或背面金属层或者更高的正面或背面金属层中的一者或多者。在一些实施例中，第一通孔、第二通孔和更高通孔各别称为金属零通孔、金属壹通孔以及相应更高的通孔。在一些实施例中，在平面图中具有矩形形状的通孔称为狭缝通孔。

贯穿通孔(例如，贯穿通孔430)相应于IC布局图中的贯穿通孔区域和在相应IC装置中的贯穿通孔结构两者。贯穿通孔区域被包括在作为定义贯穿通孔结构的操作的一部分的制造过程中，其中贯穿通孔自正面特征(例如，主动区或栅极结构的栅极电极)通过基板延伸至在IC装置中背面金属线。在一些实施例中，贯穿通孔称为贯穿硅通孔(TSV)。

主动区域、栅极、金属线、通孔和贯穿通孔之间空间关系的非限定实例(例如，沿Z轴)将于下文讨论并参照图18A和图18B所绘示的剖面。

为了说明的目的，图4A至图18B中每一者被简化。在各种实施例中，除了已绘示于图4A至图18B中的，图4A至图18B中的一者或多者还包括一个或多个特征。在一些实施例中，图4A至图18B中的一者或多者包括与主动区的源极/漏极区域重叠的一个或多个类金属特性区域，例如：绘示于图18B中的类金属特性片段18MD，并且上述类金属特性区域被配置为提供连接至上述源极/漏极区域的电性连接件。在一些实施例中，类金属特性区域在Y方向的正或负方向的一者或两者中沿Y轴延伸超过主动区，并且类金属特性区域因此被配置为提供连接在一个或多个主动区外部的位置处的源极/漏极区域的电性连接件。

类金属特性区域(例如，类金属特性片段18MD)相应于IC布局图中的类金属特性区域和在相应IC装置中的类金属特性结构两者。类金属特性区域被包括在作为定义在半导体基板(例如：下文讨论的基板405)中及/或上的类金属特性片段的操作的一部分的制造过程中，类金属特性片段也称为导电片段或类金属特性导电线或类金属特性导电迹线。在一些实施例中，类金属特性片段包括上覆于基板上并与其接触的至少一个金属层(例如，接触层)的一部分，其中上述至少一个金属层具有足够小的厚度，能在类金属特性片段和上方金属线间形成绝缘层，例如：第一金属层。在一些实施例中，类金属特性片段包括具有掺杂程度的磊晶层，例如：基于植入制程，足以导致上述片段具有低电阻准位。

在各种实施例中，图4A至图18B中的一者或多者仅绘示相应于单元边界(未标示)特征(例如，栅极或金属线)的一部分与延伸超过单元边界的特征。在一些实施例中，绘示为重叠通孔(例如，通孔442)的一部分的栅极(例如，栅极414)在Y方向的正或负方向上沿Y轴延伸，例如：沿着一次性可程序化位元单元的行，借此上述栅极与整个通孔重叠。在一些实施例中，金属线(例如，金属线426)在X或Y方向的正或负方向中的一者上沿X轴或Y轴中的一者延伸，借此上述金属线与一个或多个一次性可程序化位元单元重叠，例如：除了所绘示的一次性可程序化位元单元，还有一列的一次性可程序化位元单元。

图4A是根据一些实施例的2T一次性可程序化位元单元正面401的结构/布局图。在一些实施例中，正面401被配置为与背面403(图4B)或背面503(图5)结合以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

正面401包括2T一次性可程序化位元406A和406B，其中2T一次性可程序化位元406A和406B中的每一者相应于2T一次性可程序化位元206。2T一次性可程序化位元406A包括各别相应于程序晶体管210和读取晶体管212的程序晶体管410A和读取晶体管412A，以及2T一次性可程序化位元406B包括各别相应于程序晶体管210和读取晶体管212的程序晶体管410B和读取晶体管412B。

基板405包括在第一方向上(沿X轴)延伸的主动区域432。栅极414在第二方向上(沿Y轴)延伸，并且在相应于程序晶体管410A和410B与读取晶体管412A和412B的位置处，栅极414横切并上覆于主动区域432；两个额外的栅极414是假性栅极。

在读取晶体管412A和412B间的主动区域432(未标示)的一部分相应于源极/漏极端220。在程序晶体管410A和读取晶体管412A间与在程序晶体管410B和读取晶体管412B间的主动区域432(未标示)中的每一部分相应于被共享的源极/漏极端222。在程序晶体管410A和相邻假性栅极414间与在程序晶体管410B和相邻假性栅极414间的主动区域432(未标示)中的每一部分相应于源极/漏极端216。

通孔442与程序晶体管410A的栅极414重叠并与其电性连接；金属线426在第一正面金属层中沿X轴延伸并与通孔442重叠，且与通孔442电性连接；两个通孔428与金属线426重叠且与其电性连接；以及金属线4P0在第二正面金属层中沿Y轴延伸并与通孔428重叠，且与通孔428电性连接。通孔442、金属线426、通孔428以及金属线4P0因此被配置为用于接收信号WLP[0]的电性连接件WLPL的实例，此为信号WLP的实例。

通孔442与读取晶体管412A的栅极414重叠并与其电性连接；金属线426沿X轴延伸并与通孔442重叠，且与通孔442电性连接；两个通孔428与金属线426重叠且与其电性连接；以及金属线4R0在第二正面金属层中沿Y轴延伸并与通孔428重叠，且与通孔428电性连接。通孔442、金属线426、通孔428以及金属线4R0因此被配置为用于接收信号WLR[0]的电性连接件WLRL的实例，此为信号WLR的实例。

通孔442与读取晶体管412B的栅极414重叠并与其电性连接；金属线426沿X轴延伸并与通孔442重叠，且与通孔442电性连接；两个通孔428与金属线426重叠且与其电性连接；以及金属线4R1在第二正面金属层中沿Y轴延伸并与通孔428重叠，且与通孔428电性连接。通孔442、金属线426、通孔428以及金属线4R1因此被配置为用于接收信号WLR[1]的电性连接件WLRL的实例，此为信号WLR的实例。

通孔442与读取晶体管412B的栅极414重叠并与其电性连接；金属线426沿X轴延伸并与通孔442重叠，且与通孔442电性连接；两个通孔428与金属线426重叠且与其电性连接；以及金属线4P1在第二正面金属层中沿Y轴延伸并与通孔428重叠，且与通孔428电性连接。通孔442、金属线426、通孔428以及金属线4P1因此被配置为用于接收信号WLP[1]的电性连接件WLPL的实例，此为信号WLP的实例。

在一些实施例中，在一次性可程序化位元单元程序化和读取操作期间，在2T一次性可程序化位元406A的栅极414处接收信号WLP[0]和WLR[0]，在2T一次性可程序化位元406B的栅极414处接收信号WLP[1]和WLR[1]，以及通过基于背面(例如，背面403或503)所配置的电性连接件BLL在源极/漏极端220处接收位元线信号BL[0]。

图4B是根据一些实施例的2T一次性可程序化位元单元背面403的布局图。在一些实施例中，背面403被配置为与正面401(图4A)或正面601(图6)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

背面403包括基板405和两个贯穿通孔430，上述贯穿通孔延伸通过基板405并与在共享源极/漏极端处的主动区重叠，且与上述主动区电性连接，其中，在共享源极/漏极端处的主动区域例如：在读取晶体管412A和412B间源极/漏极端220处的主动区域432(未于图4B示出)。背面金属线418在第一背面金属层中沿X轴延伸并与贯穿通孔430重叠，且与贯穿通孔430电性连接，四个通孔440与金属线418重叠且与其电性连接，以及背面金属线436在第二背面金属层中沿Y轴延伸并与上述通孔440重叠，且与上述通孔440电性连接。贯穿通孔430、背面金属线418、通孔440和背面金属线436因此被配置作为电性连接件BLL，2T一次性可程序化位元206的两个实例中每一者通过上述电性连接件BLL被配置为接收信号BL[0]，此为在一次性可程序化的程序化与读取操作中的位元线信号BL的实例。

在一些实施例中，背面金属线436电性连接至一个或多个额外特征(未示出)，其中通过上述背面金属线436，信号BL[0]被接收。在一些实施例中，通过背面金属线418，信号BL[0]被接收，并且与不包括背面金属线436与通孔440的实施例相比，背面金属线436和通孔440的结合剖面区作用以减少电性连接件BLL的电阻。在一些实施例中，背面金属线418具有宽度W1，其中宽度W1大于在包括正面位元线的方法中位元线宽度的3倍至4倍。

图5是根据一些实施例的2T一次性可程序化位元单元背面503的布局图。在一些实施例中，背面503被配置为与正面401(图4A)或正面601(图6)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

背面503包括基板405、贯穿通孔530、背面金属线518、通孔540以及背面金属线536，相应于绘示在图4B中的背面403的基板405、贯穿通孔430、背面金属线418、通孔440以及背面金属线436，并且背面503以上文讨论并参照图4B的背面403的形式电性配置。与背面403相比，背面金属线518沿Y轴延伸而非X轴，并且背面503包括六个贯穿通孔530而非两个，以及背面503包括八个通孔540而非四个。在一些实施例中，贯穿通孔530中的两者或多者电性连接至类金属特性区域(未示出)，其中上述类金属特性区域相应于在相应主动区外部位置处的源极/漏极端220。

背面503也包括通孔534和背面金属线544，其中通孔534与背面金属线536重叠并与其电性接触，背面金属线544在第三背面金属层中沿X轴延伸并与通孔534重叠，且与通孔534电性接触。贯穿通孔530、背面金属线518、通孔540、背面金属线536、通孔534以及背面金属线544因此被配置作为电性连接件BLL，2T一次性可程序化位元206的两个实例中每一者通过上述电性连接件BLL被配置为在一次性可程序化的程序化与读取操作中接收信号BL[0]。

在一些实施例中，背面金属线544具有宽度W2，其中宽度W2大于在包括正面位元线的方法中位元线宽度的3倍至4倍。

图6是根据一些实施例的2T一次性可程序化位元单元正面601的布局图。在一些实施例中，正面601被配置为与背面403(图4B)或背面503(图5)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

正面601包括基板405、主动区432以及栅极414配置为程序晶体管410A和410B与读取晶体管412A和412B，如上文讨论并参照图4A的。正面601也包括通孔642、正面金属线626、通孔628以及正面金属线6P0、6R0、6R1和6P1，相应于绘示在图4A中正面401的通孔442、正面金属线426、通孔428以及正面金属线4P0、4R0、4R1和4P1，并且正面601以上文讨论并参照图4A的正面401的形式电性配置。与正面401相比，正面金属线626沿Y轴延伸而非X轴，并且正面金属线6R0和6R1在正面金属线6P0和6P1间而非正面金属线4P0和4P1在正面金属线4R0和4R1间，并且正面601包括每个晶体管具有两个通孔642而非一个通孔，以及正面601包括每个晶体管具有五个通孔628而非两个通孔。

正面601因此被配置为包括2T一次性可程序化位元606A和606B，其中2T一次性可程序化位元606A和606B中每一者相应于2T一次性可程序化位元206。通孔642电性连接至程序晶体管410A、相应金属线626和通孔628，并且金属线6P0因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例；通孔642电性连接至读取晶体管412A、相应金属线626和通孔628，并且金属线6R0因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例；通孔642电性连接至读取晶体管412B、相应金属线626和通孔628，并且金属线6R1因此被配置作为用以接收信号WLR[1]的电性连接件WLRL的实例；以及通孔642电性连接至程序晶体管410B、相应金属线626和通孔628，并且金属线6P1因此被配置作为用以接收信号WLP[1]的电性连接件WLPL的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在2T一次性可程序化位元606A的栅极414处接收信号WLP[0]和WLR[0]，在2T一次性可程序化位元606B的栅极414处接收信号WLP[1]和WLR[1]，以及在源极/漏极端220(未标示)处通过基于背面(例如，背面403或503)配置的电性连接件BLL接收位元线信号BL[0]。

图7A是根据一些实施例的2T一次性可程序化位元单元正面701的布局图。在一些实施例中，正面701被配置为与背面703(图7B)或背面903(图9)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

正面701包括基板405、主动区432以及栅极414配置为程序晶体管410A和410B与读取晶体管412A和412B，如上文讨论并参照图4A的。2T一次性可程序化位元706A包括程序晶体管410A和读取晶体管412A，并且2T一次性可程序化位元706B包括程序晶体管410B和读取晶体管412B。2T一次性可程序化位元706A和706B包括基于背面(例如，背面703或903)配置的电性连接件WLPL和WLRL，并因此被配置为接收信号WLP[0]、WLR[0]、WLR[1]以及WLP[1]。

正面701也包括两个通孔742、金属线716、四个通孔728以及金属线718，其中两个通孔742与在源极/漏极端220处的主动区432重叠并与其电性连接，金属线716在第一正面金属层中沿X轴延伸并与通孔742重叠，且与通孔742电性连接，四个通孔728与金属线716重叠且与其电性连接，金属线718在第二正面金属层中沿Y轴延伸并与通孔728重叠，且与通孔728电性连接。通孔742、正面金属线716、通孔728以及正面金属线718因此被配置作为电性连接件BLL，2T一次性可程序化位元206的两个实例中每一者通过上述电性连接件BLL被配置为接收信号BL[0]。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在2T一次性可程序化位元706A的栅极414处接收信号WLP[0]和WLR[0]，在2T一次性可程序化位元706B的栅极414处接收信号WLP[1]和WLR[1]，以及在源极/漏极端220(未标示)处通过电性连接件BLL接收位元线信号BL[0]。

与不包括正面金属线718和通孔728的实施例相比，正面金属线718和通孔728的结合剖面区作用以减少电性连接件BLL的电阻。

图7B是根据一些实施例的2T一次性可程序化位元单元背面703的布局图。在一些实施例中，背面703被配置为与正面701(图7A)或正面801(图8)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

背面703包括基板405和四个贯穿通孔730，其中贯穿通孔730延伸通过基板405并与栅极414的栅极电极重叠且与上述栅极电极电性连接，其中栅极414相应于程序晶体管410A和410B与读取晶体管412A和412B中的每一者。背面703也包括四个背面金属线726、四对通孔740以及背面金属线7R0、7P0、7P1和7R1，其中四个背面金属线726在第一背面金属层中沿X轴延伸，并与贯穿通孔730重叠，且与贯穿通孔730电性连接，四对通孔740与相应背面金属线726重叠并与其电性连接，以及背面金属线7R0、7P0、7P1和7R1在第二背面金属层中沿Y轴延伸，并与通孔740的相应对重叠且与通孔740的相应对电性连接。

贯穿通孔730、背面金属线726、通孔对740以及背面金属线7R0因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例；贯穿通孔730、背面金属线726、通孔对740以及背面金属线7P0因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例；贯穿通孔730、背面金属线726、通孔对740以及背面金属线7P1因此被配置作为用以接收信号WLP[1]的电性连接件WLPL的实例；以及贯穿通孔730、背面金属线726、通孔对740以及背面金属线7R1因此被配置作为用以接收信号WLR[1]的电性连接件WLRL的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在相应2T一次性可程序化位元的栅极414处接收信号WLP[0]和WLR[0]，在相应2T一次性可程序化位元的栅极414处接收信号WLP[1]和WLR[1]，以及在源极/漏极端220(未标示)处通过基于正面(例如，正面701或801)配置的电性连接件BLL接收位元线信号BL[0]。

图8是根据一些实施例的2T一次性可程序化位元单元正面801的布局图。在一些实施例中，正面801被配置为与背面703(图7B)或背面903(图9)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

正面801包括基板405、主动区432以及栅极414，其中主动区432以及栅极414被配置为程序晶体管410A和410B与读取晶体管412A和412B，如上文讨论并参照图4A的。2T一次性可程序化位元806A包括程序晶体管410A和读取晶体管412A，并且2T一次性可程序化位元806B包括程序晶体管410B和读取晶体管412B。2T一次性可程序化位元806A和806B包括基于背面(例如，背面703或903)配置的电性连接件WLPL和WLRL，并因此被配置为接收信号WLP[0]、WLR[0]、WLR[1]以及WLP[1]。

正面801也包括六个通孔842、金属线816、八个通孔828以及金属线818、四个通孔846以及金属线836，其中六个通孔842与在源极/漏极端220处的主动区432重叠并与其电性连接，金属线816在第一正面金属层中沿Y轴延伸，并与通孔842重叠且与通孔842电性连接，八个通孔828与金属线816重叠并与其电性连接，金属线818在第二正面金属层中沿Y轴延伸，并与通孔828重叠且与通孔828电性连接，四个通孔846与金属线818重叠并与其电性连接，以及金属线836在第三正面金属层中沿X轴延伸，并与通孔846重叠且与通孔846电性连接。通孔842、正面金属线816、通孔828以及正面金属线818、通孔846以及金属线836因此被配置作为电性连接件BLL，2T一次性可程序化位元206的两个实例中每一者通过上述电性连接件BLL被配置为在一次性可程序化的程序化与读取操作中接收信号BL[0]。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在2T一次性可程序化位元806A的栅极414处接收信号WLP[0]和WLR[0]，在2T一次性可程序化位元806B的栅极414处接收信号WLP[1]和WLR[1]，以及在源极/漏极端220(未标示)处通过电性连接件BLL接收位元线信号BL[0]。

在一些实施例中，金属线836宽于其他方法的金属线。当金属线被移至背面(例如，背面703(图7B)或903(图9))，较少的金属线聚在正面801，因此金属线836能够加宽，以降低电阻性。金属线836、818和816与平行配置的通孔842、828和846的结合剖面区也用以减少电阻性。

图9是根据一些实施例的2T一次性可程序化位元单元背面903的布局图。在一些实施例中，背面903被配置为与正面701(图7A)或正面801(图8)结合，以创造包括2T一次性可程序化位元206的2T一次性可程序化位元单元。

背面903包括基板405和四对贯穿通孔930，其中贯穿通孔930延伸通过基板405并与栅极414的栅极电极重叠且与上述栅极电极电性连接，其中栅极414相应于程序晶体管410A和410B与读取晶体管412A和412B中的每一者。背面903也包括四个背面金属线926、四组的五个通孔940以及背面金属线9P0、9R0、9R1和9P1，其中四个背面金属线926在第一背面金属层中沿Y轴延伸，并与贯穿通孔930重叠且与贯穿通孔930电性连接，四组的五个通孔940与相应背面金属线926重叠并与其电性连接，以及背面金属线9P0、9R0、9R1和9P1在第二背面金属层中沿Y轴延伸，并与通孔940的相应组重叠且与通孔940的相应组电性连接。

贯穿通孔对930、背面金属线926、通孔组940以及背面金属线9P0因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例；贯穿通孔对930、背面金属线926、通孔组940以及背面金属线9R0因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例；贯穿通孔对930、背面金属线926、通孔组940以及背面金属线9R1因此被配置作为用以接收信号WLR[1]的电性连接件WLRL的实例；以及贯穿通孔对930、背面金属线926、通孔组940以及背面金属线9P1因此被配置作为用以接收信号WLP[1]的电性连接件WLPL的实例。

图10A是根据一些实施例的3T一次性可程序化位元单元正面1001的布局图。在一些实施例中，正面1001被配置为与背面1003(图10B)或背面1103(图11)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

正面1001包括3T一次性可程序化位元1006A、1006B、1006C、1006D，其中3T一次性可程序化位元中每一者相应于3T一次性可程序化位元306。3T一次性可程序化位元1006A-1006D中每一者包括各自相应于程序晶体管310与读取晶体管312和322的程序晶体管1010与读取晶体管1012和1024。

参照图10A至图15，为了清楚起见，仅程序晶体管1010与读取晶体管1012和1024的特征被标示出，并于下文详细描述，其中上述特征被包括在3T一次性可程序化位元(例如，3T一次性可程序化位元1006A)的单一实例中。

正面1001包括具有主动区432的两个实例和栅极414的八个实例的基板405，其中基板405配置如上文讨论并参照图4A所绘示的程序晶体管410A和410B与读取晶体管412A和412B。与绘示在图4A中的正面401相比，正面1001包括栅极414的两个额外实例，其中栅极414沿Y轴延伸并在相应于读取晶体管1024的位置处横切主动区域432的实例且覆于其上。栅极414由相邻3T一次性可程序化位元1006A和1006C共享，以及栅极414也由相邻3T一次性可程序化位元1006B和1006D共享。

每个主动区域432(未标示)的每一个部分在3T一次性可程序化位元1006A和1006B的读取晶体管1012间，以及每个主动区域432(未标示)的每一个部分在3T一次性可程序化位元1006A和1006B的读取晶体管1012间相应于源极/漏极端320。每个主动区域432(未标示)的每一个部分在一对读取晶体管1012和1024间相应于共享源极/漏极端328。每个主动区域432(未标示)的每一个部分在程序晶体管1010和读取晶体管1024间相应于共享源极/漏极端326。每个主动区域432(未标示)的每一个部分在程序晶体管1010和相邻的假性栅极414间相应于源极/漏极端316。

通孔1042与程序晶体管1010的栅极414重叠并与其电性连接；金属线1026在第一正面金属层中沿X轴延伸，并与通孔1042重叠且与其电性连接；通孔1028与金属线1026重叠并与其电性连接；以及金属线10P在第二正面金属层中沿Y轴延伸，并与通孔1028重叠且与其电性连接。例如，通孔1042、金属线1026、通孔1028和金属线10P因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例。

通孔1042与读取晶体管1012的栅极414重叠并与其电性连接；金属线1026在第一正面金属层中沿X轴延伸，并与通孔1042重叠且与其电性连接；通孔1028与金属线1026重叠并与其电性连接；以及金属线10R在第二正面金属层中沿Y轴延伸，并与通孔1028重叠且与其电性连接。例如，通孔1042、金属线1026、通孔1028和金属线10R因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例。

通孔1042与读取晶体管1024的栅极414重叠并与其电性连接；金属线1026在第一正面金属层中沿X轴延伸，并与通孔1042重叠且与其电性连接；通孔1028与金属线1026重叠并与其电性连接；以及金属线10B在第二正面金属层中沿Y轴延伸，并与通孔1028重叠且与其电性连接。例如，通孔1042、金属线1026、通孔1028和金属线10B因此被配置作为用以接收信号WLB[0]的电性连接件WLBL的实例，此为信号WLB的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在3T一次性可程序化位元1006A和1006C的栅极414处接收信号WLP[0]、WLR[0]和WLB[0]，在3T一次性可程序化位元1006B和1006D的栅极414处接收信号WLP[1]、WLR[1]和WLB[1]，以及在相应源极/漏极端320处通过基于背面(例如，背面1003或1103)配置的电性连接件BLL接收位元线信号BL的实例。

图10B是根据一些实施例的3T一次性可程序化位元单元背面1003的布局图。在一些实施例中，背面1003被配置为与正面1001(图10A)或正面1201(图12)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

为了描述的简洁并防止重复已讨论的材料，讨论图10B、图11、图13B和图15并参照背面的单一位元线，例如：配置电性连接件以接受位元线信号BL[0]。

背面1003包括基板405、贯穿通孔1030、背面金属线1018、通孔1040以及背面金属线1036，相应于绘示在图4B中的背面403的基板405、贯穿通孔430、背面金属线418、通孔440以及背面金属线436，并且背面1003以上文讨论并参照图4B的背面403的形式电性配置。与背面403相比，背面1003包括三个贯穿通孔1030而非两个。

贯穿通孔1030、背面金属线1018、通孔1040和背面金属线1036因此被配置作为电性连接件BLL，3T一次性可程序化位元306的两个相应实例中每一者通过上述电性连接件BLL被配置为在一次性可程序化的程序化与读取操作中的接收信号BL[0]。

在一些实施例中，背面金属线1018具有宽度W3，其中宽度W3大于在包括正面位元线的方法中位元线宽度的3倍至4倍。

图11是根据一些实施例的3T一次性可程序化位元单元背面1103的布局图。在一些实施例中，背面1103被配置为与正面1001(图10A)或正面1201(图12)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

背面1103包括基板405、贯穿通孔1130、背面金属线1118、通孔1140以及背面金属线1136，相应于绘示在图10B中的背面1003的基板405、贯穿通孔1030、背面金属线1018、通孔1040以及背面金属线1036，并且背面1103以上文讨论并参照图10B的背面1003的形式电性配置。与背面1003相比，背面金属线1118沿Y轴延伸而非X轴，并且背面1103包括六个贯穿通孔1130而非三个，以及背面1103包括八个通孔1140而非四个。在一些实施例中，贯穿通孔1130中的两者或多者电性连接至类金属特性区域(未示出)，其中上述类金属特性区域相应于在相应主动区外部位置处的源极/漏极端320。

背面1103也包括通孔1134和背面金属线1144，其中通孔1134与背面金属线1136重叠并与其电性接触，背面金属线1144在第三背面金属层中沿X轴延伸并与通孔1134重叠，且与通孔1134电性接触。贯穿通孔1130、背面金属线1118、通孔1140、背面金属线1136、通孔1134以及背面金属线1144因此被配置作为电性连接件BLL，3T一次性可程序化位元306的两个相应实例中每一者通过上述电性连接件BLL被配置为在一次性可程序化的程序化与读取操作中接收信号BL[0]。

在一些实施例中，背面金属线1144具有宽度W4，其中宽度W4大于在包括正面位元线的方法中位元线宽度的3倍至4倍。

图12是根据一些实施例的3T一次性可程序化位元单元正面1201的布局图。在一些实施例中，正面1201被配置为与背面1003(图10B)或背面1103(图11)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

正面1201包括基板405、主动区432以及栅极414，其中主动区432以及栅极414被配置为程序晶体管1010与读取晶体管1012和1024，如上文讨论并参照图10A的。正面1201也包括通孔1242、正面金属线1226、通孔1228以及正面金属线12P、12R和12B，相应于绘示在图10A中正面1001的通孔1042、正面金属线1026、通孔1028以及正面金属线12P、12R和12B，并且正面1201以上文讨论并参照图10A的正面1001的形式电性配置。与正面1001相比，正面金属线1226沿Y轴延伸而非X轴，并且正面金属线12B在正面金属线12P和12R间而非正面金属线10P在正面金属线10B和10R间，并且正面1201包括每两个晶体管具有两个通孔1242而非一个通孔，以及正面1201包括每两个晶体管具有十一个通孔1228而非一个通孔。

正面1201因此被配置为包括3T一次性可程序化位元1206A和1206B，3T一次性可程序化位元1206A和1206B中每一者相应于3T一次性可程序化位元306。通孔1242电性连接至程序晶体管101、相应金属线1026和通孔1028，并且例如，金属线10P因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例。通孔1242电性连接至读取晶体管1012、相应金属线1026和通孔1028，并且例如，金属线12R因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例。通孔1242电性连接至读取晶体管1024、相应金属线1026和通孔1028，并且金属线12B因此被配置作为用以接收信号WLB[0]的电性连接件WLBL的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在3T一次性可程序化位元1206A和1206C的栅极414处接收信号WLP[0]、WLR[0]和WLB[0]，在3T一次性可程序化位元1206B和1206D的栅极414处接收信号WLP[1]、WLR[1]和WLB[1]，以及在相应源极/漏极端320处通过基于背面(例如，背面1003或1103)配置的电性连接件BLL接收位元线信号BL的实例。

图13A是根据一些实施例的3T一次性可程序化位元单元正面1301的布局图。在一些实施例中，正面1301被配置为与背面1303(图13B)或背面1503(图15)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

正面1301包括基板405、主动区432以及栅极414，其中主动区432以及栅极414被配置作为程序晶体管1010与读取晶体管1012和1024，如上文讨论并参照图10A的。3T一次性可程序化位元1306A、1306B、1306C和1306D中的每一者包括程序晶体管1010与读取晶体管1012和1024。3T一次性可程序化位元1306A、1306B、1306C和1306D包括基于背面(例如，背面1303或1503)配置的电性连接件WLPL、WLRL和WLBL，并因此被配置为接收信号WLP[0]、WLB[0]、WLR[0]、WLR[1]、WLB[1]以及WLP[1]。

对每个主动区432而言，正面1301也包括三个通孔1342、金属线1316、四个通孔1328以及金属线1318，其中三个通孔1342与在源极/漏极端320处的主动区432重叠并与其电性连接，金属线1316在第一正面金属层中沿X轴延伸并与通孔1342重叠且与通孔1342电性连接，四个通孔1328与金属线1316重叠且与其电性连接，金属线1318在第二正面金属层中沿Y轴延伸并与通孔1328重叠且与通孔1328电性连接。例如，通孔1342、正面金属线1316、通孔1328以及正面金属线1318因此被配置作为电性连接件BLL，3T一次性可程序化位元306的两个相应实例中每一者通过上述电性连接件BLL被配置为接收信号BL[0]。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在3T一次性可程序化位元1306A和1306C的栅极414处接收信号WLP[0]、WLR[0]和WLB[0]，在3T一次性可程序化位元1306B和1306D的栅极414处接收信号WLP[1]、WLR[1]和WLB[1]，以及在相应源极/漏极端320处通过电性连接件BLL接收位元线信号BL[0]或BL[1]的实例。

与不包括正面金属线1318和通孔1328的实施例相比，正面金属线1318和通孔1328的结合剖面区作用以减少电性连接件BLL的电阻。

图13B是根据一些实施例的3T一次性可程序化位元单元背面1303的布局图。在一些实施例中，背面1303被配置为与正面1303(图13A)或正面1401(图14)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

3T一次性可程序化位元单元背面1303包括上背面1303A和下背面1303B。当上背面1303A和下背面1303B不相同时会具有某种对称性，使下文的描述易于适用整个3T一次性可程序化位元单元背面1303。在一些实施例中，上背面1303A相当于在X-Y平面中旋转180度的下背面1303B。

背面1303包括基板405和六个贯穿通孔1330，其中六个贯穿通孔1330延伸通过基板405并与栅极414的栅极电极重叠且与上述栅极电极电性连接，其中栅极414相应于程序晶体管1010与读取晶体管1012和1024中的每一者。背面1303也包括六个背面金属线1326、六个通孔1340以及背面金属线13B、13P和13R，其中六个背面金属线1326在第一背面金属层中沿X轴延伸，并与贯穿通孔1330重叠且与其电性连接，六个通孔1340与相应背面金属线1326重叠并与其电性连接，以及背面金属线13B、13P和13R在第二背面金属层中沿Y轴延伸，并与相应通孔1340重叠且与其电性连接。

例如，贯穿通孔1330、背面金属线1326、通孔1340以及背面金属线13B因此被配置作为用以接收信号WLB[0]的电性连接件WLBL的实例。例如，贯穿通孔1330、背面金属线1326、通孔1340以及背面金属线13P因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例。例如，贯穿通孔1330、背面金属线1326、通孔1340以及背面金属线13R因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在相应3T一次性可程序化位元的栅极414处接收信号WLB[0]、WLP[0]和WLR[0]，在相应3T一次性可程序化位元的栅极414处接收信号WLB[1]、WLP[1]和WLR[1]，以及例如，在源极/漏极端320(未标示)处通过基于正面(例如，正面1301或1401)配置的电性连接件BLL，接收位元线信号BL[0]。

图14是根据一些实施例的3T一次性可程序化位元单元正面1401的布局图。在一些实施例中，正面1401被配置为与背面1303(图13B)或背面1503(图15)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

正面1401包括基板405、主动区432以及栅极414，其中主动区432以及栅极414配置作为程序晶体管1010与读取晶体管1012和1024，如上文讨论并参照图10A的。3T一次性可程序化位元1306A、1306B、1306C和1306D中的每一者包括程序晶体管1010与读取晶体管1012和1024，以及基于背面(例如，背面1303或1503)配置的电性连接件WLPL、WLRL和WLBL，并因此被配置为接收信号WLP[0]、WLB[0]、WLR[0]、WLR[1]、WLB[1]以及WLP[1]。

对每个主动区432而言，正面1401也包括六个通孔1442、金属线1416、八个通孔1428、金属线1418以及四个通孔1446，其中六个通孔1442与在源极/漏极端320处的主动区432重叠并与其电性连接，金属线1416在第一正面金属层中沿Y轴延伸并与通孔1442重叠，且与通孔1442电性连接，八个通孔1428与金属线1416重叠且与其电性连接，金属线1418在第二正面金属层中沿Y轴延伸并与通孔1428重叠，且与通孔1428电性连接，四个通孔1446与金属线1418重叠且与其电性连接，以及金属线1436在第三正面金属层中沿X轴延伸并与通孔1446重叠，且与通孔1446电性连接。例如，通孔1442、正面金属线1416、通孔1428、正面金属线1418、通孔1446以及金属线1436因此被配置作为电性连接件BLL，3T一次性可程序化位元306的两个相应实例中每一者通过上述电性连接件BLL被配置为接收信号BL[0]。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在3T一次性可程序化位元1406A和1406C的栅极414处接收信号WLP[0]、WLB[0]和WLR[0]，在3T一次性可程序化位元1406B和1406D的栅极414处接收信号WLP[1]、WLB[1]和WLR[1]，以及例如，在相应源极/漏极端320(未标示)处通过电性连接件BLL，接收位元线信号BL[0]。

在一些实施例中，金属线1436宽于其他方法的金属线。当金属线被移至背面(例如，背面1303(图13B)或1503(图15))，较少的金属线聚在正面1401，因此金属线1436能够加宽，以降低电阻性。金属线1436、1418和1416与平行配置的通孔1442、1428和1446的结合剖面区也用以减少电阻性。

图15是根据一些实施例的3T一次性可程序化位元单元背面1503的布局图。在一些实施例中，背面1503被配置为与正面1301(图13A)或正面1401(图14)结合，以创造包括3T一次性可程序化位元306的3T一次性可程序化位元单元。

背面1503包括基板405和六组的三个贯穿通孔1530，其中贯穿通孔1530延伸通过基板405并与栅极414的栅极电极重叠且与上述栅极电极电性连接，其中栅极414相应于程序晶体管1010与读取晶体管1012和1024中的每一者。背面1503也包括六个背面金属线1526、六组的十一个通孔1540以及背面金属线15P、15B和15R，其中六个背面金属线1526在第一背面金属层中沿Y轴延伸，并与贯穿通孔1530重叠且与其电性连接，六组的十一个通孔1540与相应背面金属线1526重叠并与其电性连接，以及背面金属线15P、15B和15R在第二背面金属层中沿Y轴延伸，并与通孔1540的相应组重叠且与其电性连接。

例如，贯穿通孔组1530、背面金属线1526、通孔组1540以及背面金属线15P因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例。例如，贯穿通孔组1530、背面金属线1526、通孔组1540以及背面金属线15B因此被配置作为用以接收信号WLB[0]的电性连接件WLBL的实例。例如，贯穿通孔组1530、背面金属线1526、通孔组1540以及背面金属线15R因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例。

图16是根据一些实施例的2T一次性可程序化位元单元背面1603的布局图。背面1603被配置为提供能够创造2T一次性可程序化位元单元的电性连接件，其中2T一次性可程序化位元单元包括不受2T一次性可程序化位元单元正面影响的2T一次性可程序化位元206。

背面1603包括基板405以及多个贯穿通孔1630，其中一个贯穿通孔1630延伸通过基板405并与主动区432重叠且与其电性连接，以及四个贯穿通孔1630延伸通过基板405并与栅极414的栅极电极重叠，且与上述栅极电极电性连接，其中栅极414相应于程序晶体管410A和410B与读取晶体管412A和412B中的每一者。背面1603也包括五个背面金属线1626、五个通孔1640以及背面金属线16R0、16P0、16R1、16P1和1660，其中五个背面金属线1626在第一背面金属层中沿X轴延伸，并与相应贯穿通孔1630重叠且与其电性连接，五个通孔1640与相应背面金属线1626重叠并与其电性连接，以及背面金属线16R0、16P0、16R1、16P1和1660在第二背面金属层中沿Y轴延伸，并与相应的通孔1640重叠且与其电性连接。

贯穿通孔1630、背面金属线1626、通孔1640以及背面金属线16R0因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例。贯穿通孔1630、背面金属线1626、通孔1640以及背面金属线16P0因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例。贯穿通孔1630、背面金属线1626、通孔1640以及背面金属线16P1因此被配置作为用以接收信号WLP[1]的电性连接件WLPL的实例。贯穿通孔1630、背面金属线1626、通孔1640以及背面金属线16R1因此被配置作为用以接收信号WLR[1]的电性连接件WLRL的实例。贯穿通孔1630、背面金属线1626、通孔1640以及背面金属线1660因此被配置作为用以接收位元线信号BL的电性连接件BLL的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在相应2T一次性可程序化位元206的栅极414处通过相应电性连接件WLPL和WLRL接收信号WLP[0]和WLR[0]，在相应2T一次性可程序化位元206的栅极414处通过相应电性连接件WLPL和WLRL接收信号WLP[1]和WLR[1]，以及在源极/漏极端220(未标示)处通过电性连接件BLL接收位元线信号BL。

在一些实施例中，背面金属线1660电性连接至一个或多个额外特征(未示出)，信号BL通过上述背面金属线1660被接收。在一些实施例中，与不包括背面金属线1660和通孔1640的实施例相比，背面金属线1660和通孔1640的多个实例的结合剖面区作用以减少电性连接件BLL的电阻。

由于背面1603被配置为提供连接至2T一次性可程序化位元206的电性连接件中的每一者不受2T一次性可程序化位元单元正面影响，使较少的导电金属线聚在正面，从而正面金属线能够加宽，以减少电阻性。

图17是根据一些实施例的3T一次性可程序化位元单元背面1703的布局图。背面1703被配置为提供能够创造3T一次性可程序化位元单元的电性连接件，其中3T一次性可程序化位元单元包括不受3T一次性可程序化位元单元正面影响的3T一次性可程序化位元306。

背面1703包括基板405以及多个贯穿通孔1730，其中两个贯穿通孔1730延伸通过基板405并与主动区432的相应实例重叠，且与上述相应实例电性连接，以及六个贯穿通孔1730延伸通过基板405并与栅极414的栅极电极重叠，且与上述栅极电极电性连接，其中栅极414相应于程序晶体管1010与读取晶体管1012和1024中的每一者。背面1703也包括八个背面金属线1726、八个通孔1740以及背面金属线17B0、17P0、17R0、17R1、17P1、17B1和1760，其中八个背面金属线1726在第一背面金属层中沿X轴延伸，并与相应贯穿通孔1730重叠且与其电性连接，八个通孔1740与相应背面金属线1726重叠并与其电性连接，以及背面金属线17B0、17P0、17R0、17R1、17P1、17B1和1760在第二背面金属层中沿Y轴延伸，并与相应的通孔1740重叠且与其电性连接。

贯穿通孔1730、背面金属线1726、通孔1740以及背面金属线17B0因此被配置作为用以接收信号WLB[0]的电性连接件WLBL的实例。贯穿通孔1730、背面金属线1726、通孔1740以及背面金属线17P0因此被配置作为用以接收信号WLP[0]的电性连接件WLPL的实例。贯穿通孔1730、背面金属线1726、通孔1740以及背面金属线17R0因此被配置作为用以接收信号WLR[0]的电性连接件WLRL的实例。贯穿通孔1730、背面金属线1726、通孔1740以及背面金属线17R1因此被配置作为用以接收信号WLR[1]的电性连接件WLRL的实例。贯穿通孔1730、背面金属线1726、通孔1740以及背面金属线17P1因此被配置作为用以接收信号WLP[1]的电性连接件WLPL的实例。贯穿通孔1730、背面金属线1726、通孔1740以及背面金属线17B1因此被配置作为用以接收信号WLB[1]的电性连接件WLBL的实例。贯穿通孔1730、背面金属线1726、通孔1740和背面金属线1760中的每一个结合因此被配置作为用以接收位元线信号BL(例如，位元线信号BL[0]或BL[1])的电性连接件BLL的实例。

在一些实施例中，在一次性可程序化位元单元的程序化与读取操作期间，在相应3T一次性可程序化位元306的栅极414处通过相应电性连接件WLPL、WLBL和WLRL接收信号WLP[0]、WLB[0]和WLR[0]，在相应3T一次性可程序化位元306的栅极414处通过相应电性连接件WLPL、WLBL和WLRL接收信号WLP[1]、WLB[1]和WLR[1]，以及在源极/漏极端320(未标示)处通过电性连接件BLL接收位元线信号BL[0]和BL[1]。

在一些实施例中，背面金属线1760中的每一者电性连接至一个或多个额外特征(未示出)，信号BL通过上述背面金属线1760被接收。在一些实施例中，与不包括背面金属线1760和通孔1740的实施例相比，背面金属线1760和通孔1740的多个实例的结合剖面区作用以减少电性连接件BLL的电阻。

由于背面1703被配置为提供连接至3T一次性可程序化位元306的电性连接件中的每一者不受3T一次性可程序化位元单元正面影响，使较少的导电金属线聚在正面，从而正面金属线能够加宽，以减少电阻性。

图18A和图18B是根据一些实施例的IC结构的示意图。图18A和图18B中的每一者是相应于背面的部分IC结构的剖面图的非限制实例，并且也是基于由垂直于X轴和Y轴的Z轴与在X-Y平面(例如，上述X轴)的方向定义的平面。

图18A是相应于背面(例如，背面703、903、1303、1503、1603或1703)的部分IC结构的非限制实例，在上述背面中的电性连接件包括与栅极414重叠并与其电性连接的贯穿通孔，并且图18B是相应于背面(例如，背面403、503、1003、1103、1603或1703)的部分IC结构的非限制实例，在上述背面中的电性连接件包括与主动区432重叠并与其电性连接的贯穿通孔。

除了栅极414，图18A还包括基板405、贯穿通孔1830、背面金属线1818、通孔1840、背面金属线1836、通孔1834以及背面金属线1844，其中贯穿通孔1830延伸通过基板405并与栅极414重叠，且与栅极414电性连接；背面金属线1818在第一背面金属层中沿剖面平面延伸，并与相应贯穿通孔1830重叠且与其电性连接；通孔1840与背面金属线1818重叠并与其电性连接；背面金属线1836在第二背面金属层中沿剖面平面延伸，并与相应通孔1840重叠且与其电性连接；通孔1834与背面金属线1836重叠并与其电性连接；以及背面金属线1844在第三背面金属层中沿剖面平面延伸，并与通孔1834重叠且与其电性连接。

在绘示于图18A的实施例中，贯穿通孔1830被配置为通过直接连接至栅极414的栅极电极(未示出)来电性连接至栅极414。在一些实施例中，贯穿通孔1830则被以其他方式配置为着电性连接至栅极414，例如：通过包括在贯穿通孔1830与栅极414的栅极电极间的一个或多个导电层。

图18B包括基板405、背面金属线1818、1836和1844以及配置如上文讨论并参照图18A的贯穿通孔1840和1834。图18B包括主动区432和类金属特性片段18MD而非栅极414。在图18B所绘示的实施例中，贯穿通孔1830延伸通过基板405和主动区432，并与类金属特性片段18MD重叠且与其电性连接。

在图18B所绘示的实施例中，贯穿通孔1830被配置为通过直接连接至类金属特性片段18MD来电性连接至类金属特性片段18MD。在一些实施例中，贯穿通孔1830则被以其他方式配置为着电性连接至类金属特性片段18MD，例如：通过包括在贯穿通孔1830与类金属特性片段18MD间的一个或多个导电层。在一些实施例中，贯穿通孔1830被配置为通过一些或全部的主动区432来电性连接至类金属特性片段18MD。

在图18B所绘示的实施例中，贯穿通孔1830被配置为通过通过主动区432延伸来电性连接至类金属特性片段18MD。在一些实施例中，贯穿通孔1830则被配置为通过延伸主动区432外部的部分基板405通过来电性连接至类金属特性片段18MD，从而使类金属特性片段18MD免于延伸通过主动区432。

参照图4B、图5、图7B、图9、图10B、图11、图13B以及图15至图17，贯穿通孔1830表示电性连接至栅极414或主动区432的通孔的实例，背面金属线1818、1836和1844各自表示在第一背面金属层、第二背面金属层和第三背面金属层中的金属线，通孔1840表示位于第一背面金属层和第二背面金属层间的通孔，以及通孔1834表示位于第二背面金属层和第三背面金属层间的通孔。

在上文讨论并参照图4A至图18B的每一个实施例中，至少一个背面金属线被包括在2T一次性可程序化位元206或3T一次性可程序化位元306的电性连接件BLL、WLPL、WLRL或WLBL中的一者或多者中。在一些实施例中，通过布置用于在正面和背面中的电性连接件或完全在背面上的电性连接件的金属线，增加可用于上述金属线的整体空间，从而使得给定的金属线的宽度大于在一些仅有正面金属线的方法中的金属线的宽度，其中这些方法中的正面金属线用于位元线和晶体管栅极电性连接件。

因着金属线电阻相应地下降，在正面及/或背面上相对更大的金属线宽度造成寄生电压压降减少。通过减少在程序化和读取操作期间寄生电压的压降，记忆体单元的应用电压更接近于目标值，使得与其他此类方法相比，给定位元单元的功能故障可能性降低。这个优点允许位元单元尺寸维持小尺寸，同时在金属线中提供足够的空间，以支持程序化操作中相对较大的电压要求。

在一些实施例中，与其他方法相比，通过增加用于连接相邻金属层的金属线的通孔(例如，在图4A中所绘示的通孔428及/或在图4B中所绘示的通孔440)的数量，经增加的金属线宽度使整体电性连接件的电阻进一步降低。

图19是根据一些实施例制造一次性可程序化位元的方法1900的流程图。

基于上文讨论并参照图2至图18B的相应结构，可操作方法1900以形成IC装置，例如：2T一次性可程序化位元206或3T一次性可程序化位元306。在一些实施例中，方法1900作为IC制造流程的一部分由IC制造系统来使用，例如：下文讨论并参照图22的IC制造系统2200。

在图19中所绘示的方法1900的操作顺序仅用于说明；方法1900的操作能够同时执行及/或按照不同于图19中所绘示的顺序执行。在一些实施例中，除了图19中所绘示的操作外的操作可以在图19中所绘示的操作之前、之间、期间及/或之后执行。

在一些实施例中，方法1900的一个或多个操作可用各种制造工具执行，其中制造工具包括下列项中的一者或多者：晶圆步进器、光阻旋涂机、处理室(例如：化学气相沉积(CVD)室或低压化学气相沉积(LPCVD)炉)、化学机械抛光(CMP)系统、电浆蚀刻系统、晶圆清洁系统、或能够执行下文所讨论的一个或多个制程的其他制造设备。

在操作1910中，在基板的正面上制造各别包括主动区的第一部分和第二部分的程序晶体管与第一读取晶体管。在一些实施例中，制造程序晶体管包括制造上文讨论并参照图2和图3的程序晶体管210或310。在一些实施例中，制造第一读取晶体管包括制造上文讨论并参照图2和图3的读取晶体管212或312。

在一些实施例中，制造各别包括主动区的第一部分和第二部分的程序晶体管与第一读取晶体管包括制造程序晶体管410A和410B与读取晶体管412A和412B，其中程序晶体管410A和410B与读取晶体管412A和412B各别包括上文讨论并参照图4A至图9和图16的主动区432的第一部分和第二部分。在一些实施例中，制造各别包括主动区的第一部分和第二部分程的式晶体管与第一读取晶体管包括制造程序晶体管1010与读取晶体管1012，其中程序晶体管1010与读取晶体管1012各别包括上文讨论并参照图10A至图15和图17的主动区432的第一部分和第二部分。

在一些实施例中，制造程序晶体管与第一读取晶体管包括制造第二读取晶体管，其中第二读取晶体管包括主动区的第三部分。在一些实施例中，制造第二读取晶体管包括制造上文讨论并参照图3的读取晶体管322。在一些实施例中，制造第二读取晶体管包括制造读取晶体管1024，其中第二读取晶体管包括主动区的第三部分，读取晶体管1024包括上文讨论并参照图10A至图15和图17的主动区432的第三部分。

在操作1920处，从基板的背面至程序晶体管的栅极、第一读取晶体管的栅极或主动区建构通孔。在一些实施例中，上述通孔是第一通孔，并且建构通孔包括建构从基板的背面至程序晶体管的栅极的第一通孔，以及建构上述通孔包括建构从基板的背面至第一读取晶体管的栅极的第二通孔。在一些实施例中，建构第一通孔和第二通孔包括建构上文讨论并参照图7B、图9、图13B以及图15至图18A的通孔730、930、1330、1530、1630、1730或1830，其中上述第一通孔从基板的背面至程序晶体管的栅极，上述第二通孔从基板的背面至第一读取晶体管的栅极。

在一些实施例中，建构通孔进一步包括建构从基板的背面至第二读取晶体管的栅极的第三通孔。在一些实施例中，建构从基板的背面至第二读取晶体管的栅极的第三通孔包括建构上文讨论并参照图13B、图15、图17以及图18A的通孔1330、1530、1730或1830。

在一些实施例中，建构通孔包括建构从基板的背面至主动区432的通孔430、530、1030、1130、1630、1730或1830，如上文讨论并参照图4B、图5、图10B、图11、图16、图17以及图18B的。

在一些实施例中，建构通孔包括建构从基板的背面至与主动区重叠的类金属特性片段的通孔，其中上述类金属片段例如：上文所讨论并参照图18B的类金属特性片段18MD。

在操作1930处，在背面金属层中建构金属线，金属线和通孔因此被包括在连接至程序晶体管的栅极、第一读取晶体管的栅极或主动区的该一者的电性连接件中。在一些实施例中，建构在背面金属层中的金属线包括上述金属线和通孔因此被包括在连接至第二读取晶体管的栅极的电性连接件中。

在一些实施例中，建构在背面金属层中的金属线包括建构上文讨论并参照图4B、图5、图7B、图9、图10B、图11、图13B以及图15至图18B的背面金属线和通孔中的一者或多者。

在一些实施例中，金属线和通孔因此被包括在电性连接件中包括背面金属线和通孔因此被包括在上文讨论并参照图2至图18B的电性连接件WLPL、WLRL、WLBL和BLL的一者中，其中上述电性连接件连接至程序晶体管的栅极、第一读取晶体管的栅极、第二读取晶体管的栅极或主动区的该一者。

在操作1940处，在一些实施例中，在正面金属层中建构金属线，正面金属线因此被包括在连接至程序晶体管的栅极、第一读取晶体管的栅极或第二读取晶体管的栅极或主动区的该一者的电性连接件中。上述连接至程序晶体管的栅极、第一读取晶体管的栅极、第二读取晶体管的栅极或主动区的该一者的电性连接件与操作1930中建构的电性连接件互补。

在一些实施例中，建构在正面金属层中的金属线包括建构上文讨论并参照图4A、图6、图7A、图8、图10A、图12、图13A、图14、图18A以及图18B的一个或多个正面金属线和通孔。

在一些实施例中，正面金属线和通孔因此被包括在电性连接件中包括正面金属线和通孔被包括在上文讨论并参照图2至图18B的电性连接件WLPL、WLRL、WLBL和BLL的一者中，其中上述电性连接件连接至程序晶体管的栅极、第一读取晶体管的栅极、第二读取晶体管的栅极或主动区的该一者。

通过执行部分或全部的方法1900的操作，制造一次性可程序化位元，因此获得上文讨论并参照图2至图18B的好处，其中一次性可程序化位元包括至少一个背面金属线，其中至少一个背面金属线在位元线电性连接件或连接至一次性可程序化位元晶体管的栅极的电性件的一者或多者中。

图20是根据一些实施例产生IC布局图的方法2000的流程图。

在一些实施例中，产生IC布局图包括产生基于正面和背面的结合的IC布局图，如上文讨论并参照表格1与表格2的。

在一些实施例中，部分或全部的方法2000由计算机的处理器执行。在一些实施例中，部分或全部的方法2000由EDA系统2100的处理器2102执行，于下文讨论并参照图21。

部分或全部的方法2000能被执行以作为在设计室中执行设计过程的部分，其中设计室例如：下文讨论并参照图22的设计室2220。

在一些实施例中，照着图20所绘示的顺序执行方法2000的操作。在一些实施例中，方法2000的操作能够同时执行及/或按照不同于图20中所绘示的顺序执行。在一些实施例中，一个或多个操作在执行一个或多个方法2000的操作之前、之间、期间及/或之后执行。

在操作2010处，在一些实施例中，重叠主动区域与多个栅极区域，从而定义一次性可程序化位元的程序晶体管与读取晶体管。在一些实施例中，重叠主动区域与多个栅极区域，从而定义一次性可程序化位元的程序晶体管与读取晶体管包括将主动区域432与栅极414重叠，从而定义一次性可程序化位元的程序晶体管410A和410B与读取晶体管412A或412B，如上文讨论并图4A至图9和图16的。在一些实施例中，重叠主动区域与多个栅极区域，从而定义一次性可程序化位元的程序晶体管与读取晶体管包括将主动区域432与栅极414重叠，从而定义一次性可程序化位元的程序晶体管1010与读取晶体管1012，如上文讨论并图10A至图15和图17的。

在操作2020处，重叠贯穿通孔区域与栅极区域或主动区域中的一者。在一些实施例中，重叠贯穿通孔区域与栅极区域或主动区域中的一者包括重叠通孔730、930、1330、1530、1630、1730或1830与栅极414，如上文讨论并参照图7B、图9、图13B以及图15至图18A的。

在一些实施例中，重叠贯穿通孔与栅极区域或主动区域中的一者包括重叠通孔430、530、1030、1130、1630、1730或1830与主动区432，如上文讨论并参照图4B、图5、图10B、图11、图16、图17以及图18B的。在一些实施例中，重叠贯穿通孔与栅极区域或主动区域中的一者包括重叠通孔430、530、1030、1130、1630、1730或1830与类金属特性片段，例如：上文讨论并参照图18B的类金属特性片段18MD。

在操作2030处，重叠贯穿通孔区域与背面金属层的金属区域。在一些实施例中，贯穿通孔区域重叠背面金属层的金属区包括贯穿通孔重叠背面金属区域和通孔区域中的一者或多者，如上文讨论并参照图4B、图5、图7B、图9、图10B、图11、图13B以及图15至图18B的。

在操作2040处，在一些实施例中，重叠栅极区域或主动区域中的一者与正面金属层的金属区域。栅极区域或主动区域中的一者的重叠与在操作2030中执行的重叠互补。

在一些实施例中，栅极区域或主动区域中的一者重叠正面金属层的金属区域包括栅极区域或主动区域中的一者重叠正面金属区域和通孔区域中的一者，如上文讨论并参照图4A、图6、图7A、图8、图10A、图12、图13A、图14、图18A以及图18B的。

在操作2050处，在一些实施例中，产生IC布局图并且将其储存在储存装置中。产生IC布局图由处理器执行，其中处理器例如：下文讨论并参照图21的EDA系统2100的处理器2102。

在各种实施例中，将IC布局图储存在储存装置中包括将IC布局图储存在非挥发计算机可读记忆体或单元库(例如，数据库)中，及/或包括将IC布局图储存在网络上。在各种实施例中，将IC布局图储存在储存装置中包括将IC布局图储存在单元库2107中及/或在EDA系统2100的网络2114上，如下文讨论并参照图21的。

在操作2060处，在一些实施例中，基于IC布局图执行一个或多个制造操作。

在一些实施例中，执行一个或多个制造操作包括基于IC布局图制造一个或多个半导体遮罩中的至少一者或制造在半导体IC的一层中的至少一个元件。将于下文讨论制造一个或多个半导体遮罩或在半导体IC的一层中的至少一个元件，并参照IC制造系统2200和图22。

在一些实施例中，执行一个或多个制造操作包括基于IC布局图执行一个或多个微影术曝光。基于IC布局图执行一个或多个制造操作(例如，一个或多个微影术曝光)，将于下文讨论并参照图22。

通过执行方法2000的部分或全部操作，产生IC布局图，从而一次性可程序化位元包括至少一个背面金属线，因此获得上文讨论并参照图2至图18B的好处，其中至少一个背面金属线在位元线电性连接件或连接至一次性可程序化位元晶体管的电性连接件中的一者或多者中。

图21是根据一些实施例的电子设计自动化(EDA)系统2100的方块图。

另外地或替代地，EDA系统2100包括自动布局布线(APR)系统。在一些实施例中，本案内容用于本文描述的设计布局图的方法表示根据一或多个实施例的电线选路布置，例如，可使用EDA系统2100来实施。

在一些实施例中，EDA系统2100是通用计算装置，包括硬件处理器2102和非暂态计算机可读储存媒体2104。另外地或替代地，储存媒体2104经编码，即存储，计算机程序码2106，即一组可执行指令。在一些实施例中，由硬件处理器2102执行指令2106表示(至少部分地表示)一种EDA工具，该EDA工具根据一个或多个实施例(例如，在此所述的制程及/或方法)实现例如本文所述的方法的一部分或全部。

在一些实施例中，硬件处理器2102经由总线2108电性耦接至计算机可读储存媒体2104。另外地或替代地，硬件处理器2102亦通过总线2108电性耦接至输入/输出(I/O)接口2110。在一些实施例中，网络接口2112还经由总线2108电性耦接至硬件处理器2102。另外地或替代地，网络接口2112连接到网络2114，使得硬件处理器2102和计算机可读储存媒体2104能够经由网络2114连接到外部元件。在一些实施例中，硬件处理器2102用以执行编码在计算机可读取储存媒体2104中的计算机程序码2106，以使得EDA系统2100可用于执行所提到的过程及/或方法的一部分或全部。在一个或多个实施例中，硬件处理器2102是中央处理单元(central processing unit，CPU)、多处理器、分散式处理系统、专用集成电路(application specific integrated circuit，ASIC)、及/或合适的处理单元。

在一个或多个实施例中，计算机可读储存媒体2104为电子系统、磁力系统、光学系统、电磁系统、红外线系统及/或半导体系统(或设备或装置)。例如：计算机可读储存媒体2104包括半导体或固态记忆体、磁带、可移动计算机磁片、随机存取记忆体(random accessmemory，RAM)、只读记忆体(read-only memory，ROM)、刚性磁片及/或光盘。在使用光盘的一个或多个实施例中，计算机可读储存媒体2104包括光盘只读记忆体(compact disk-readonly memory，CD-ROM)、读/写光盘(compact disk-read/write，CD-R/W)、及/或数字视频光盘digital video disc，DVD)。

在一个或多个实施例中，储存媒体2104储存计算机程序码2106，计算机程序码2106被配置为使得EDA系统2100(其中这种执行(至少部分地表示)EDA工具)可用于执行所提及的过程及/或方法的一部分或全部。在一个或多个实施例中，储存媒体2104还储存有助于执行上述的过程及/或方法的一部分或全部的信息。在一个或多个实施例中，储存媒体2104储存包括本文所揭示的这类标准单元的标准单元库2107。在一个或多个实施例中，储存媒体2104储存相应于一个或多个本文所揭示的布局图的一个或多个布局图2109。

在一些实施例中，EDA系统2100包括I/O接口2110。另外地或替代地，I/O接口2110耦接到外部电路。在一个或多个实施例中，I/O接口2110包括键盘、小键盘、鼠标、轨迹球、触控板、触控式屏幕及/或游标方向键，以用于将信息和命令传达给硬件处理器2102。

在一些实施例中，EDA系统2100还包括耦接到处理器2102的网络接口2112。另外地或替代地，网络接口2112允许EDA系统2100与一个或多个其他计算机系统所连接到的网络2114进行通信。在一些实施例中，网络接口2112包括：诸如蓝牙、无线网络(WIFI)、全球互通微波存取(WIMAX)、通用封包无线服务(General Packet Radio Service，GPRS)或宽频码分多址(Wideband Code Division Multiple Access，WCDMA)之类的无线网络接口；或者例如以太网络(ETHERNET)、通用序列总线(USB)、或者IEEE-1364之类的有线网络接口。在一个或多个实施例中，在两个或多个EDA系统2100中实现所提及的过程及/或方法的一部分或全部。

在一些实施例中，EDA系统2100被配置为通过I/O接口2110来接收信息。另外地或替代地，通过I/O接口2110接收到的信息包括指令、数据、设计规则、标准单元库、及/或用于由硬件处理器2102处理的其他参数中的一者或多者。在一些实施例中，经由总线2108将信息传送到硬件处理器2102。另外地或替代地，EDA系统2100被配置为通过I/O接口2110接收与使用者界面(UI)有关的信息。在一些实施例中，上述信息作为使用者界面2142储存在计算机可读取媒体2104中。

在一些实施例中，所提及的过程及/或方法的一部分或全部被实现为用于由处理器执行的独立软件应用。在一些实施例中，所提及的过程及/或方法的一部分或全部被实现为附加软件应用的一部分的软件应用。在一些实施例中，所提及的过程及/或方法的一部分或全部被实现为软件应用的外挂程序。在一些实施例中，所提及的过程及/或方法中的至少一个被实现为电子设计自动化工具的一部分的软件应用程序。在一些实施例中，所提及的过程及/或方法的一部分或全部被实现为EDA系统2100使用的软件应用程序。在一些实施例中，使用工具(诸如购自CADENCE DESIGN SYSTEMS公司的

)或另一合适的布局产生工具来产生包括标准单元的布局图。

在一些实施例中，制程实现为储存在非暂态计算机可读记录媒体中的程序的功能。非暂态计算机可读记录媒体的实例包括但不限于外部/可移动及/或内部/内置储存装置或记忆体单元，例如：诸如DVD之类的光盘、诸如硬盘之类的磁片、诸如ROM、RAM、储存卡等之类的半导体记忆体中的一者或多者。

图22是根据一些实施例的集成电路(integrated circuit，IC)制造系统2200以及相关联的IC制造流程的方块图。

在一些实施例中，基于布局图，使用IC制造系统2200来制造(A)一个或多个半导体遮罩或(B)半导体集成电路的层中的至少一个元件中的至少一者。

在一些实施例中，在图22中，IC制造系统2200包括在设计、开发及制造周期及/或与制造IC装置2260有关的服务彼此相互作用的实体，例如设计室2220、遮罩室2230、和IC制造厂(“晶圆厂”)2250。另外地或替代地，IC制造系统2200中的实体通过通讯网络连接。在一些实施例中，通讯网络是单个网络。在一些实施例中，通讯网络是各种不同的网络，例如内联网和互联网。另外地或替代地，通讯网络包括有线及/或无线通讯通道。在一些实施例中，每个实体与其他实体中的一者或多者进行交相互作用，并向一个或多个其他实体提供服务及/或从一个或多个其他实体接收服务。在一些实施例中，设计室2220、遮罩室2230和IC晶圆厂2250中的两者或更多者由单个大公司拥有。在一些实施例中，设计室2220、遮罩室2230和IC晶圆厂2250中的两者或更多者在公共设施中共存，并且使用公共资源。

在一些实施例中，设计室(或设计团队)2220产生IC设计布局图2222。另外地或替代地，IC设计布局图2222包括为IC装置2260设计的各种几何图案。在一些实施例中，几何图案对应于构成要制造的IC装置2260的各种元件的金属、氧化物或半导体层的图案。另外地或替代地，各个层组合以形成各种IC功能。例如：IC设计布局图2222的一部分包括各种IC特征，诸如主动区、栅电极、源极及漏极、层间互连的金属线或通孔以及用于接合垫的开口，将形成于半导体基板(例如硅晶圆)及设置于半导体基板上的各种材料层中。在一些实施例中，设计室2220实现适当的设计过程以形成IC设计布局图2222。另外地或替代地，设计过程包括逻辑设计、物理设计、或布图和布线操作中的一者或多者。在一些实施例中，IC设计布局图2222被呈现在具有几何图案信息的一个或多个数据文件中。例如：IC设计布局图2222可以用GDSII文件格式或DFII文件格式表达。

在一些实施例中，遮罩室2230包括遮罩数据准备2232和遮罩制造2244。另外地或替代地，遮罩室2230使用IC设计布局图2222来制造一个或多个遮罩2245，以用于根据IC设计布局图2222来制造IC装置2260的各个层。在一些实施例中，遮罩室2230执行遮罩数据准备2232，其中IC设计布局图2222被转换为代表性数据文件(“RDF”)。另外地或替代地，遮罩数据准备2232为遮罩制造2244提供RDF。在一些实施例中，遮罩制造2244包括遮罩写入器。另外地或替代地，遮罩写入器将RDF转换为基板上的影像，例如遮罩(网线)2245或半导体晶圆2253。在一些实施例中，设计布局图2222由遮罩数据准备2232处理，以符合遮罩写入器的特定特性及/或IC晶圆厂2250的要求。另外地或替代地，在图22中，遮罩数据准备2232和遮罩制造2244被示为单独的元件。在一些实施例中，遮罩数据准备2232和遮罩制造2244可以被统称为遮罩数据准备。

在一些实施例中，遮罩数据准备2232包括光学邻近校正(optical proximitycorrection，OPC)，该OPC使用微影术增强技术来补偿图像误差，例如可能由于衍射、干涉、其他处理效果等引起的那些图像误差。另外地或替代地，OPC调整IC设计布局图2222。在一些实施例中，遮罩数据准备2232包括其他解析度增强技术(resolution enhancementtechnique，RET)，例如离轴照明、子解析度辅助特征、相转移光罩、其他合适的技术等、或其组合。在一些实施例中，还使用反微影术技术(inverse lithography technology，ILT)，该ILT技术将OPC视为反成像问题。

在一些实施例中，遮罩数据准备2232包括遮罩规则检查器(mask rule checker，MRC)，上述MRC使用一组遮罩创建规则来检查已经在OPC中进行过处理的IC设计布局图2222，该遮罩建立规则含有某些几何及/或连通性限制以确保足够边界，从而解决半导体制造制程等中的变化性。在一些实施例中，MRC修改IC设计布局图2222以补偿遮罩制造2244期间的限制，此举可以取消由OPC执行的修改的一部分以满足遮罩创建规则。

在一些实施例中，遮罩数据准备2232包括微影术制程核对(lithography processchecking，LPC)，其模拟将由IC晶圆厂2250实现以制造IC装置2260的处理。另外地或替代地，LPC基于IC设计布局图2222来模拟上述处理以创建类比制造装置，例如IC装置2260。在一些实施例中，LPC模拟中的处理参数可包括与IC制造周期的各种制程相关的参数、与用于制造IC的工具相关的参数及/或制造制程的其他态样。LPC考虑了各种因素，诸如航空影像对比度、焦点深度(depth of focus，DOF)、遮罩误差增强因素(mask error enhancementfactor，MEEF)、其他合适的因素等或其组合。在一些实施例中，在通过LPC建立了模拟制造装置之后，若模拟装置在形状上不够接近以满足设计规则，则重复OPC及/或MRC以进一步完善IC设计布局图2222。

在一些实施例中，为了清楚起见，已经简化了遮罩数据准备1032的以上描述。在一些实施例中，数据准备1032包括诸如逻辑操作(logic operation，LOP)之类的附加特征，以根据制造规则来修改IC设计布局图2222。另外，可以各种不同的顺序来执行在数据准备2232期间应用于IC设计布局图2222的制程。

在一些实施例中，在遮罩数据准备2232之后以及在遮罩制造2244期间，基于修改的IC设计布局图2222来制造遮罩2245或遮罩组2245。在一些实施例中，遮罩制造2244包括基于IC设计布局图2222执行一个或多个微影术曝光。在一些实施例中，基于修改的IC设计布局图2222，使用电子束或多个电子束的机构在遮罩(光罩或网线)2245上形成图案。遮罩2245可以各种技术形成。在一些实施例中，使用二元技术形成遮罩2245。在一些实施例中，遮罩图案包括不透明区及透明区。另外地或替代地，用于曝光已经涂覆在晶圆上的图像敏感材料层(例如：光阻剂)的辐射束(例如紫外线(ultraviolet，UV)束)被不透明区域阻挡并且透射穿过透明区域。在一个实例中，遮罩2245的二元遮罩版本包括透明基板(例如：熔融石英)和涂覆在二元遮罩的不透明区域中的不透明材料(例如：铬)。在另一实例中，使用相移技术来形成遮罩2245。在遮罩2245的相转移遮罩(phase shift mask，PSM)版本中，形成在相转移遮罩上的图案中的各种特征用以具有适当的相差以增强解析度和成像品质。在各种示例中，相转移遮罩可以为衰减的PSM或交替的PSM。另外地或替代地，由遮罩制造2244产生的(一个或多个)遮罩被用于各种制程。例如：在离子布植制程中使用此类(一个或多个)遮罩，以在半导体晶圆2253中形成各种掺杂区，在蚀刻制程中使用此遮罩，以在半导体晶圆2253中形成各种蚀刻区域，及/或在其他合适的制程中使用。

IC晶圆厂2250包括用于制造各种不同IC产品的一或多个制造设施的IC制造企业。在一些实施例中，IC晶圆厂2250是半导体铸造厂。例如，可能存在用于多个IC产品的前端制造(前端制程(front-end-of-line；FEOL)制造)的制造设施，而第二制造设施可以为IC产品的互连及封装提供后端制造(后端制程(back-end-of-line；BEOL)制造)，并且第三制造设施可为铸造企业提供其他服务。

在一些实施例中，IC晶圆厂2250包括用以在半导体晶圆2253上执行各种制造操作的制造工具2252，从而根据遮罩(例如，遮罩2245)来制造IC装置2260。在各种实施例中，制造工具2252包括晶圆步进机、离子植入机、光阻剂涂布机、处理室(例如，CVD室或LPCVD炉)、CMP系统、电浆蚀刻系统、晶圆清洁系统或能够执行如本文所述的一个或多个合适的制造制程的其他制造设备中的一者或多者。

在一些实施例中，IC晶圆厂2250使用由遮罩室2230制造的(一个或多个)遮罩2245来制造IC装置2260。另外地或替代地，IC晶圆厂2250至少间接地使用IC设计布局图2222来制造IC装置2260。在一些实施例中，由IC晶圆厂2250使用(一个或多个)遮罩2245来制造半导体晶圆2253以形成IC装置2260。在一些实施例中，IC制造包括至少间接地基于IC设计布局图2222执行一个或多个微影术曝光。在一些实施例中，半导体晶圆2253包括硅基板或在其上形成有材料层的其他合适的基板。半导体晶圆2253进一步包括各种掺杂区、介电特征、多层互连等中的一或多者(在随后的制造步骤中形成)。

在一些实施例中，集成电路(IC)制造系统(例如：图22的IC制造系统2200)以及相关联的IC制造流程的细节可在下列文献中找到，例如：于2016年2月9日授权的美国专利号9,256,709、于2015年10月1日公布的美国授权前公告号20150278429、于2014年2月6日公布的美国授权前公告号2066640838、以及于2007年8月21日授权的美国专利号7,260,442，它们在此通过引用以其整体并入本文。

本案的一实施方式是一种一次性可程序化位元单元，上述一次性可程序化位元单元包括基板、主动区域、第一读取晶体管、程序晶体管、第一电性连接件、第二电性连接件以及第三电性连接件。基板包括正面和背面。主动区域在上述正面上。第一读取晶体管包括第一栅极以及由上述第一栅极横切的上述主动区域的第一部分。程序晶体管包括第二栅极以及由该第二栅极横切的该主动区域的一第二部分。第一电性连接件连接至该第一栅极。第二电性连接件连接至该第二栅极。第三电性连接件连接至该主动区域。上述第一电性连接件、上述第二电性连接件或上述第三电性连接件中至少一者包括位于上述背面上的金属线。

在一些实施例中，在一次性可程序化位元单元中上述金属线是位于背面上的第一金属线，上述第一电性连接件包括上述第一金属线和第一贯穿通孔，上述第一贯穿通孔在上述第一栅极与上述第一金属线之间，并电性连接上述第一栅极与上述第一金属线，以及上述第二电性连接件包括位于背面上的第二金属线和第二贯穿通孔，上述第二贯穿通孔在上述第二栅极与上述第二金属线之间，并电性连接上述第二栅极与上述第二金属线。

在一些实施例中，在一次性可程序化位元单元中上述第一金属线和上述第二金属线中每一者位于第一背面金属层中，上述第一电性连接件包括位于第二背面金属层中的第三金属线以及多个第一通孔，上述多个第一通孔在上述第一金属线与上述第三金属线之间，并电性连接上述第一金属线与上述第三金属线，以及上述第二电性连接件包括位于第二背面金属层中的第四金属线以及多个第二通孔，上述多个第二通孔在上述第二金属线与上述第四金属线之间，并电性连接上述第二金属线与上述第四金属线。

在一些实施例中，在一次性可程序化位元单元中上述第三电性连接件包括第一正面金属线、第二正面金属线以及多个通孔。上述第一正面金属线位于第一正面金属层中。上述第二正面金属线位于第二正面金属层中。上述多个通孔在上述第一正面金属线与上述第二正面金属线之间，并电性连接上述第一正面金属线与上述第二正面金属线。

在一些实施例中，一次性可程序化位元单元进一步包括第二读取晶体管以及第四电性连接件。上述第二读取晶体管包括第三栅极和由上述第三栅极横切的上述主动区域的第三部分。第四电性连接件连接至上述第三栅极，上述第四电性连接包括位于上述背面上的第三金属线。

在一些实施例中，在一次性可程序化位元单元中上述第三电性连接件包括位于上述背面上的第三金属线。

在一些实施例中，在一次性可程序化位元单元中上述第三电性连接件包括上述金属线和多个贯穿通孔，上述多个贯穿通孔在上述主动区域与上述金属线之间，并电性连接上述主动区域与上述金属线。

在一些实施例中，在一次性可程序化位元单元中上述金属线是位于上述背面上的第一金属线，上述第一金属线位于第一背面金属层中，以及上述第三电性连接件包括位于第二背面金属层中的上述第二金属线和多个通孔，上述多个通孔在上述第一金属线与上述第二金属线之间，并电性连接上述第一金属线与上述第二金属线。

在一些实施例中，在一次性可程序化位元单元中上述第一电性连接件和上述第二电性连接件中每一者包括第一正面金属线、第二正面金属线以及多个通孔。上述第一正面金属线位于第一正面金属层中。上述第二正面金属线位于第二正面金属层中。上述多个通孔在上述第一正面金属线与上述第二正面金属线之间，并电性连接上述第一正面金属线与上述第二正面金属线。

在一些实施例中，一次性可程序化位元单元进一步包括第二读取晶体管以及第四电性连接件。第二读取晶体管包括第三栅极和由上述第三栅极横切的该主动区域的一第三部分。上述第四电性连接件连接至上述第三栅极，其中上述第四电性连接件包括第三正面金属线、第四正面金属线以及另一多个通孔。其中上述第三正面金属线位于该第一正面金属层中。上述第四正面金属线位于该第二正面金属层中。上述另一多个通孔在上述第三正面金属线与上述第四正面金属线之间，并电性连接上述第三正面金属线与上述第四正面金属线。

本案的另一实施方式是一种集成电路，上述集成电路包括基板、一次性可程序化位元单元、第一金属线以及第二金属线。上述基板具有正面和背面。上述一次性可程序化位元单元包括程序晶体管，上述程序晶体管包括主动区域的第一部分以及第一栅极，其中上述主动区域的第一部分在第一方向上延伸，上述第一栅极在第二方向上延伸并横切上述主动区域的第一部分。上述第一金属线在基板的上述正面上电性连接到上述主动区域或上述第一栅极的一者。上述第二金属线在基板的上述背面上电性连接到上述主动区域或上述第一栅极的另一者。

在一些实施例中，在集成电路中进一步包括延伸贯穿该基板的通孔，上述通孔在上述第二金属线与上述主动区域或上述第一栅极的上述另一者间，并电性连接上述第二金属线与上述主动区域或上述第一栅极的上述另一者。

在一些实施例中，在集成电路中上述通孔是多个通孔中的一个通孔，上述多个通孔在上述第二金属线与上述主动区域之间，并电性连接上述第二金属线与上述主动区域。

在一些实施例中，在集成电路中上述通孔在上述第二金属线与上述第一栅极之间，并电性连接上述第二金属线与上述第一栅极，且在上述主动区域外部的位置延伸贯穿上述基板。

在一些实施例中，在集成电路中上述一次性可程序化位元单元包括读取晶体管，上述读取晶体管包括上述主动区域的第二部分以及横切上述主动区域的上述第二部分的第二栅极，以及下列项的一者：上述第一金属线被电性连接至上述第一栅极，且上述集成电路包括在上述正面的第三金属线电性连接至上述第二栅极，或者上述第二金属线被电性连接至上述第一栅极，且上述集成电路包括在上述背面的第三金属线电性连接至上述第二栅极。

在一些实施例中，在集成电路中上述一次性可程序化位元单元是一次性可程序化位元单元阵列中的一个一次性可程序化位元单元，以及上述第一金属线和上述第二金属线中每一者电性连接至上述一次性可程序化位元单元阵列的另一个一次性可程序化位元单元的相应程序晶体管栅极或主动区域。

本案的又一实施方式是一种制造一个一次性可程序化位元的方法，上述方法包括：制造程序晶体管和第一读取晶体管，上述程序晶体管和上述第一读取晶体管各别包括在基板的正面上主动区域的第一部分和第二部分；建构通孔，上述通孔自上述基板的背面至上述程序晶体管的栅极、上述第一读取晶体管的栅极或上述主动区域的一者；以及建构在背面金属层中的金属线，上述金属线和上述通孔因此被包括在至上述程序晶体管的上述栅极、上述第一读取晶体管的上述栅极或上述主动区域的上述一者的电性连接件中。

在一些实施例中，在制造一个一次性可程序化位元的方法中上述通孔是第一通孔，以及建构上述通孔包括建构上述第一通孔，上述第一通孔自基板的上述背面至上述程序晶体管的上述栅极，以及建构上述通孔包括建构第二通孔，上述第二通孔自基板的上述背面至上述第一读取晶体管的上述栅极。

在一些实施例中，在制造一个一次性可程序化位元的方法中制造上述程序晶体管和上述第一读取晶体管包括制造第二读取晶体管，上述第二读取晶体管包括上述主动区域的第三部分，以及建构上述通孔进一步包括建构第三通孔，上述第三通孔自基板的上述背面至上述第二读取晶体管的上述栅极。

在一些实施例中，在制造一个一次性可程序化位元的方法中建构上述通孔包括建构自基板的上述背面至重叠上述主动区域的类金属特性片段的通孔。

以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解本案的各方面。本领域技术人员应当理解，他们可以容易地使用本案作为设计或修改其他制程和结构，以实现本文介绍的实施例的相同目的及/或实现本文介绍的实施例的相同优点的基础。本领域技术人员还应认识到，这样的等同构造不脱离本案的精神和范围，并且他们可以在不脱离本案的精神和范围的情况下在本文中进行各种改变、替换和变更。

Claims

1.一种一次性可程序化位元单元，其特征在于，包括：

一基板，包括一正面和一背面；

一主动区域，在该正面上；

一第一读取晶体管，包括一第一栅极以及由该第一栅极横切的该主动区域的一第一部分；

一程序晶体管，包括一第二栅极以及由该第二栅极横切的该主动区域的一第二部分；

一第一电性连接件，连接至该第一栅极；

一第二电性连接件，连接至该第二栅极；以及

一第三电性连接件，连接至该主动区域；

其中该第一电性连接件、该第二电性连接件或该第三电性连接件中至少一者包括位于该背面上的一金属线。

2.根据权利要求1所述的一次性可程序化位元单元，其特征在于，该金属线是位于该背面上的一第一金属线，

该第一电性连接件包括该第一金属线和一第一贯穿通孔，该第一贯穿通孔在该第一栅极与该第一金属线之间，并电性连接该第一栅极与该第一金属线，以及

该第二电性连接件包括位于该背面上的一第二金属线和一第二贯穿通孔，该第二贯穿通孔在该第二栅极与该第二金属线之间，并电性连接该第二栅极与该第二金属线。

3.根据权利要求2所述的一次性可程序化位元单元，其特征在于，该第一金属线和该第二金属线中每一者位于一第一背面金属层中，

该第一电性连接件包括位于一第二背面金属层中的一第三金属线以及多个第一通孔，所述多个第一通孔在该第一金属线与该第三金属线之间，并电性连接该第一金属线与该第三金属线，以及

该第二电性连接件包括位于一第二背面金属层中的一第四金属线以及多个第二通孔，所述多个第二通孔在该第二金属线与该第四金属线之间，并电性连接该第二金属线与该第四金属线。

4.根据权利要求2所述的一次性可程序化位元单元，其特征在于，该第三电性连接件包括：

一第一正面金属线，位于一第一正面金属层中；

一第二正面金属线，位于一第二正面金属层中；以及

多个通孔，在该第一正面金属线与该第二正面金属线之间，并电性连接该第一正面金属线与该第二正面金属线。

5.根据权利要求2所述的一次性可程序化位元单元，其特征在于，进一步包括：

一第二读取晶体管，包括一第三栅极和由该第三栅极横切的该主动区域的一第三部分；以及

一第四电性连接件，连接至该第三栅极，该第四电性连接包括位于该背面上的一第三金属线。

6.根据权利要求2所述的一次性可程序化位元单元，其特征在于，该第三电性连接件包括位于该背面上的一第三金属线。

7.根据权利要求1所述的一次性可程序化位元单元，其特征在于，该第三电性连接件包括该金属线和多个贯穿通孔，所述多个贯穿通孔在该主动区域与该金属线之间，并电性连接该主动区域与该金属线。

8.根据权利要求7所述的一次性可程序化位元单元，其特征在于，该金属线是位于该背面上的一第一金属线，

该第一金属线位于一第一背面金属层中，以及

该第三电性连接件包括位于一第二背面金属层中的一第二金属线和多个通孔，所述多个通孔在该第一金属线与该第二金属线之间，并电性连接该第一金属线与该第二金属线。

9.一种集成电路，其特征在于，包括：

一基板，具有一正面和一背面；

一一次性可程序化位元单元，包括一程序晶体管，该程序晶体管包括：

一主动区域的一第一部分，在一第一方向上延伸；以及

一第一栅极，在第二方向上延伸并横切该主动区域的该第一部分；

一第一金属线，在该基板的该正面上电性连接到该主动区域或该第一栅极的一者；以及

一第二金属线，在该基板的该背面上电性连接到该主动区域或该第一栅极的一另一者。

10.一种制造一个一次性可程序化位元的方法，其特征在于，该方法包括：

制造一程序晶体管和一第一读取晶体管，该程序晶体管和该第一读取晶体管各别包括在一基板的一正面上一主动区域的一第一部分和一第二部分；

建构一通孔，该通孔自该基板的一背面至该程序晶体管的一栅极、该第一读取晶体管的一栅极或该主动区域的一者；以及

建构在一背面金属层中的一金属线，该金属线和该通孔因此被包括在至该程序晶体管的该栅极、该第一读取晶体管的该栅极或该主动区域的该一者的一电性连接件中。