TW202013067A - 產生積體電路單元佈局圖之方法 - Google Patents

產生積體電路單元佈局圖之方法 Download PDF

Info

Publication number
TW202013067A
TW202013067A TW108134922A TW108134922A TW202013067A TW 202013067 A TW202013067 A TW 202013067A TW 108134922 A TW108134922 A TW 108134922A TW 108134922 A TW108134922 A TW 108134922A TW 202013067 A TW202013067 A TW 202013067A
Authority
TW
Taiwan
Prior art keywords
active
unit
cell
adjacent
active area
Prior art date
Application number
TW108134922A
Other languages
English (en)
Inventor
李健興
江庭瑋
莊惠中
楊榮展
田麗鈞
陳庭榆
林姿穎
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202013067A publication Critical patent/TW202013067A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/08—Intellectual property [IP] blocks or IP cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種方法包括在初始單元的初始積體電路(IC)佈局圖中鄰近一對第二主動區域定位第一主動區域，以沿著單元高度方向對準第一主動區域的側邊緣與此對第二主動區域的每個第二主動區域的對應側邊緣。此方法進一步包括在第一主動區域中佈置至少一個第一鰭特徵，以獲得具有經修改IC佈局圖的經修改單元。第一主動區域的側邊緣及每個第二主動區域的對應側邊緣沿著單元高度方向延伸。第一主動區域在單元高度方向上的高度尺寸小於此對第二主動區域的每個第二主動區域在單元高度方向上的高度尺寸的一半。藉由處理器執行定位第一主動區域或佈置至少一個第一鰭特徵的至少一個。

Description

產生積體電路單元佈局圖之方法
本揭示是有關於一種產生佈局圖之方法，特別是關於一種產生積體電路單元佈局圖之方法。
積體電路(IC)通常包括在IC佈局圖中表示的數種半導體裝置。IC佈局圖係階層式的並且包括根據半導體裝置的設計規範執行較高層級功能的模組。模組經常由單元組合構建，其中每個單元表示用以執行具體功能的一或多個半導體結構。
單元用以提供共用、低層級功能，此等功能經常由電晶體基於與主動區域(諸如源極/汲極擴散區域)相交的閘極區域來執行。單元的元件在單元邊界內佈置並且經由互連結構電氣連接到其他單元。
具有預設計的佈局圖的單元(有時稱為標準單元)在標準單元庫中儲存並且可由各種工具(諸如電子設計自動化(EDA)工具)存取，以產生、最佳化及驗證IC的設計。
本揭示案之實施例是關於一種方法包含在一初始單元的一初始積體電路(IC)佈局圖中鄰近一對第二主動區域定位一第一主動區域，以沿著一單元高度方向對準該第一主動區域的側邊緣與該對第二主動區域的每個第二主動區域的對應側邊緣；以及在該第一主動區域中佈置至少一個第一鰭特徵，以獲得具有一經修改IC佈局圖的一經修改單元，其中該第一主動區域的該等側邊緣及每個第二主動區域的該等對應側邊緣沿著該單元高度方向延伸，該第一主動區域在該單元高度方向上的一高度尺寸小於該對第二主動區域在該單元高度方向上的每個第二主動區域的一高度尺寸的一半，並且該定位該第一主動區域或該佈置該至少一個第一鰭特徵的至少一個藉由一處理器執行。
100‧‧‧單元庫
110‧‧‧常規單元
112‧‧‧N型主動區域
114‧‧‧主動區域
116‧‧‧閘極區域
120‧‧‧常規單元
121‧‧‧非主動區域
122‧‧‧N型主動區域
123‧‧‧N型主動區域
124‧‧‧P型主動區域
125‧‧‧P型主動區域
130‧‧‧常規單元
131‧‧‧非主動區域
132‧‧‧N型主動區域
133‧‧‧N型主動區域
134‧‧‧P型主動區域
135‧‧‧P型主動區域
140‧‧‧HPC單元
142‧‧‧N型主動區域
142/152‧‧‧N型主動區域
142/162‧‧‧N型主動區域
142/172‧‧‧N型主動區域
144‧‧‧P型主動區域
144/154‧‧‧P型主動區域
144/164‧‧‧P型主動區域
144/174‧‧‧P型主動區域
148‧‧‧側邊緣
148'‧‧‧側邊緣
149‧‧‧側邊緣
149'‧‧‧側邊緣
150‧‧‧HPC單元
152‧‧‧N型主動區域
153‧‧‧N型主動區域
154‧‧‧P型主動區域
155‧‧‧P型主動區域
156‧‧‧額外單元面積
157‧‧‧額外單元面積
158‧‧‧側邊緣
158'‧‧‧側邊緣
159‧‧‧側邊緣
159'‧‧‧側邊緣
160‧‧‧HPC單元
162‧‧‧N型主動區域
163‧‧‧N型主動區域
164‧‧‧P型主動區域
170‧‧‧HPC單元
172‧‧‧N型主動區域
174‧‧‧P型主動區域
175‧‧‧P型主動區域
180‧‧‧單元
181‧‧‧通孔
183‧‧‧額外主動區域
185‧‧‧額外主動區域
186‧‧‧額外單元面積
187‧‧‧額外單元面積
188‧‧‧VSS導體
189‧‧‧VDD導體
190‧‧‧單元
191‧‧‧通孔
193‧‧‧額外主動區域
195‧‧‧額外主動區域
196‧‧‧額外單元面積
197‧‧‧額外單元面積
198‧‧‧導體
199‧‧‧導體
200‧‧‧IC裝置
210‧‧‧單元
211‧‧‧第一相鄰主動區域
213‧‧‧第三相鄰主動區域
220‧‧‧單元
221‧‧‧第一相鄰主動區域
222‧‧‧第二相鄰主動區域
230‧‧‧單元
232‧‧‧第二相鄰主動區域
234‧‧‧第四相鄰主動區域
240‧‧‧單元
250‧‧‧單元
251‧‧‧第一主動區域
252‧‧‧第二主動區域
253‧‧‧第三主動區域
254‧‧‧第四主動區域
260‧‧‧單元
270‧‧‧單元
271‧‧‧第一相鄰主動區域
273‧‧‧第三相鄰主動區域
280‧‧‧單元
281‧‧‧第一相鄰主動區域
282‧‧‧第二相鄰主動區域
282'‧‧‧第二相鄰主動區域
284‧‧‧第四相鄰主動區域
290‧‧‧單元
291‧‧‧線
292‧‧‧線
293‧‧‧線
294‧‧‧線
295‧‧‧線
296‧‧‧線
297‧‧‧線
298‧‧‧線
300‧‧‧IC裝置
310‧‧‧單元
311‧‧‧第一相鄰主動區域
312‧‧‧第二相鄰主動區域
312'‧‧‧第二相鄰主動區域
313‧‧‧第三相鄰主動區域
320‧‧‧單元
321‧‧‧第一相鄰主動區域
321'‧‧‧第一相鄰主動區域
330‧‧‧單元
331‧‧‧第一相鄰主動區域
332‧‧‧第二相鄰主動區域
332'‧‧‧第二相鄰主動區域
333‧‧‧第三相鄰主動區域
340‧‧‧單元
341‧‧‧第一主動區域
342‧‧‧第二主動區域
343‧‧‧第三主動區域
351‧‧‧線
351'‧‧‧線
352‧‧‧線
352'‧‧‧線
353‧‧‧線
353'‧‧‧線
354‧‧‧線
354'‧‧‧線
355‧‧‧線
355'‧‧‧線
356‧‧‧線
356'‧‧‧線
360‧‧‧單元
361‧‧‧第一主動區域
362‧‧‧第二主動區域
363‧‧‧第三相鄰主動區域
370‧‧‧單元
371‧‧‧第一相鄰主動區域
372‧‧‧第二相鄰主動區域
372'‧‧‧第二相鄰主動區域
373‧‧‧第三相鄰主動區域
380‧‧‧單元
381‧‧‧第一相鄰主動區域
381'‧‧‧第二相鄰主動區域
382‧‧‧第一相鄰主動區域
382'‧‧‧第一相鄰主動區域
390‧‧‧單元
391‧‧‧第二相鄰主動區域
393‧‧‧第三相鄰主動區域
400‧‧‧方法
405‧‧‧操作
415‧‧‧操作
425‧‧‧操作
435‧‧‧操作
500‧‧‧方法
505‧‧‧操作
515‧‧‧操作
525‧‧‧操作
535‧‧‧操作
600‧‧‧元件
602‧‧‧基板
604‧‧‧鰭特徵(或鰭)
606‧‧‧閘極介電質
608‧‧‧閘電極
610‧‧‧源極區域
612‧‧‧汲極區域
700‧‧‧EDA系統
702‧‧‧硬體處理器
704‧‧‧非暫時性電腦可讀取儲存媒體
706‧‧‧電腦程式碼
707‧‧‧程式庫
708‧‧‧匯流排
710‧‧‧I/O界面
712‧‧‧網路界面
714‧‧‧網路
742‧‧‧使用者界面(UI)
800‧‧‧積體電路(IC)製造系統
820‧‧‧設計室
822‧‧‧IC設計佈局圖
830‧‧‧遮罩室
832‧‧‧資料準備
844‧‧‧遮罩製造
845‧‧‧遮罩
850‧‧‧IC製造商/生產商(「fab」)
852‧‧‧晶圓製造
853‧‧‧半導體晶圓
860‧‧‧IC裝置
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本揭示的態樣。應注意，根據工業中的標準實務，各個特徵並非按比例繪製。事實上，出於論述清晰的目的，可任意增加或減小各個特徵的尺寸。
第1A圖至第1D圖係根據一些實施例的單元庫中的各種單元的佈局圖的示意圖。
第2A圖係根據一些實施例的包括至少一個單元庫的各種單元的IC裝置的佈局圖的示意圖。
第2B圖係第2A圖中的佈局圖的展開視圖。
第3A圖係根據一些實施例的包括至少一個單元庫的各種單元的IC裝置的佈局圖的示意圖。
第3B圖係第3A圖中的佈局圖的展開視圖。
第4圖係根據一些實施例的產生用於單元庫中的單元的佈局圖的方法的流程圖。
第5圖係根據一些實施例的由至少一個單元庫的各種單元產生IC佈局圖的方法的流程圖。
第6圖係根據一些實施例的具有鰭特徵的示例電晶體的透視圖。
第7圖係根據一些實施例的EDA系統的方塊圖。
第8圖係根據一些實施例的IC製造系統以及與其相關聯的IC製造流程的方塊圖。
以下揭示內容提供許多不同實施例或實例，以便實施所提供標的之不同特徵。下文描述部件、材料、值、步驟、操作、材料、佈置或類似者的具體實例以簡化本揭示。當然，此等僅為實例且並不意欲為限制性。可以預期其他部件、值、操作、材料、佈置或類似者。例如，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。此外，本揭示可在各個實例中重複元件符號及/或字母。此重複係出於簡便性及清晰的目的且本身並不指示所論述的各個實施例及/或構造之間的關係。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上 部」及類似者)來描述諸圖中所示出之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了圖中描繪之定向外，空間相對性術語意欲包含使用或操作中元件之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且由此可類似解讀本文所使用的空間相對性描述詞。
在IC設計過程中，來自一或多個標準單元庫(為了簡便後文為「單元庫」)的各種標準單元(為了簡便後文為「單元」)以抵靠方式放置以產生IC的佈局圖。當具有不同大小及/或構造的單元彼此抵靠佈置時，存在IC佈局圖中存在空白空間(亦稱為「白色空間」)的情況，在此空白空間中不放置單元。在一些實施例中，為了減少此種潛在浪費的空白空間的數量，將至少一個主動區域添加到初始單元以獲得經修改單元。在至少一個實施例中，添加的主動區域包括至少一個額外的鰭特徵。在存在空白空間的情況下，若將初始單元放置在IC佈局圖中，則替代地放置經修改單元，其中添加的主動區域填充原本空白的空間。在一或多個實施例中，添加的主動區域提供額外功能及/或改進IC性質，而不增加IC的面積。
第1A圖至第1D圖係根據一些實施例的單元庫100中的各種單元的佈局圖的示意圖。
在第1A圖中的示例構造中，單元庫100包括複數個單元110、120、130、140、150、160、170。每個單元包括一或多個主動區域、以及與一或多個主動區域相交的 一或多個閘極區域。主動區域係其中一或多個電晶體結構的源極、汲極、及通道特徵在半導體基板中及/或上形成的區域。例如，單元110包括第一類型(例如，N型)的主動區域112、與第一類型不同的第二類型(例如，P型)的主動區域114、以及與主動區域112、114相交的若干閘極區域116。主動區域有時被稱為氧化物界定(OD)區域，並且在附圖中用標記「OD」示意性地示出。閘極區域包括導電材料，諸如，多晶矽，並且在附圖中用標記「Poly」示意性示出。用於閘極區域的其他導電材料(諸如金屬)係在各個實施例的範疇內。每個單元的閘極區域沿著單元的單元高度方向延伸，此單元高度方向由附圖中的對應帶標記箭頭「單元高度」指示。每個單元進一步具有垂直於單元高度方向的單元寬度方向，由附圖中的對應帶標記箭頭「單元寬度」指示。在一或多個實施例中，每個主動區域其中佈置有一或多個鰭特徵。此種鰭特徵在單元寬度方向上延伸，並且沿著單元高度方向彼此隔開。關於第6圖描述鰭特徵的實例。所描述的主動區域的數量、閘極區域的數量、鰭特徵佈置、單元高度及單元寬度係實例。其他構造係在各個實施例的範疇內。
在一些實施例中，單元庫100中的單元包括高效能計算(HPC)單元及非HPC單元(亦稱為常規單元)。在第1A圖中的示例構造中，常規單元包括單元110、120、130，而HPC單元包括單元140、150、160、170。與常規單元中的主動區域相比，HPC單元中的主動區域在單元高 度方向上具有較大高度尺寸。與常規單元相比，較高及對應地較大的主動區域提供具有較大容量的HPC單元，以執行其目標功能。
具體而言，常規單元110、120、130具有N型的主動區域112、122、123、132、133，以及P型的主動區域114、124、125、134、135。N型主動區域112、122、123、132、133在單元高度方向上具有相同高度尺寸，並且P型主動區域114、124、125、134、135在單元高度方向上具有相同高度尺寸。在一實例中，N型主動區域112、122、123、132、133的高度尺寸與P型主動區域114、124、125、134、135的高度尺寸相同。常規單元110(其具有一個N型主動區域112及一個P型主動區域114)具有標準單元高度尺寸h，如在第1A圖中指出。常規單元120(其具有兩個N型主動區域122、123，以及兩個P型主動區域124、125)具有單元高度尺寸2h，亦即，標準單元高度尺寸h的兩倍。同樣，常規單元130(其具有兩個N型主動區域132、133，以及兩個P型主動區域134、135)具有單元高度尺寸2h。
與常規單元110、120、130的主動區域相比，HPC單元140、150、160、170具有較大高度尺寸的主動區域。具體而言，HPC單元140、150、160、170具有N型主動區域142、152、162、172，以及P型主動區域144、154、164、174。HPC單元140、150、160、170的N型主動區域142、152、162、172的每一個具有一高度尺寸，此高度尺寸對應於兩個N型主動區域122、123的高度尺寸加上在N 型主動區域122、123之間的非主動區域121的高度尺寸的總和。因此，常規單元110、120、130的N型主動區域112、122、123、132、133的每一個的高度尺寸小於HPC單元140、150、160、170的N型主動區域142、152、162、172的每一個的高度尺寸的一半。類似地，HPC單元140、150、160、170的P型主動區域144、154、164、174的每一個具有一高度尺寸，此高度尺寸對應於兩個P型主動區域134、135的高度尺寸加上在P型主動區域134、135之間的非主動區域131的高度尺寸的總和。因此，常規單元110、120、130的P型主動區域114、124、125、134、135的每一個的高度尺寸小於HPC單元140、150、160、170的P型主動區域144、154、164、174的每一個的高度尺寸的一半。
HPC單元150、160進一步具有N型主動區域153、163，此等N型主動區域分別具有與常規單元130的N型主動區域133相同的高度尺寸。HPC單元150、170進一步具有P型主動區域155、175，此等P型主動區域分別具有與常規單元120的P型主動區域125相同的高度尺寸。因此，主動區域153、155、163、175的每一個的高度尺寸小於HPC單元150、160、170的主動區域152、154、162、164、172、174的每一個的高度尺寸的一半。HPC單元140具有與常規單元120、130相同的單元高度尺寸2h。歸因於額外的N型主動區域163，HPC單元160比HPC單元140高h/2，並且具有2.5h的單元高度尺寸。類似地，歸因於額外的P型主動區域175，HPC單元170比HPC單元140高h/2， 並且具有2.5h的單元高度尺寸。具有兩個額外主動區域153、155的HPC單元150比HPC單元140高h，並且具有3h的單元高度尺寸。
在一些實施例中，HPC單元150的主動區域152、154，HPC單元160的主動區域162、164，以及HPC單元170的主動區域172、174提供分別與HPC單元140的主動區域142、144相同的功能。在一或多個實施例中，HPC單元150的主動區域152、154，HPC單元160的主動區域162、164，以及HPC單元170的主動區域172、174係分別與HPC單元140的主動區域142、144相同。
在至少一個實施例中，HPC單元150、160、170的至少一個藉由將至少一個額外主動區域添加到HPC單元140來產生，例如，如第1B圖中示出。
在第1B圖中的示例構造中，單元140係單元庫100中的初始單元。藉由修改單元140來產生經修改單元。具體而言，第一主動區域153鄰近單元140中的一對第二主動區域142、144定位，以沿著單元高度方向對準第一主動區域153的側邊緣與每個第二主動區域142、144的對應側邊緣。例如，第一主動區域153具有在單元寬度方向上彼此相對並且沿著單元高度方向延伸的側邊緣158、159，第二主動區域142具有在單元寬度方向上彼此相對並且沿著單元高度方向延伸的側邊緣148、149，並且第二主動區域144具有在單元寬度方向上彼此相對並且沿著單元高度方向延伸的側邊緣148’、149’。第一主動區域153的側邊緣158 沿著單元高度方向與第二主動區域142、144的對應側邊緣148、148’對準，並且第一主動區域153的側邊緣159沿著單元高度方向與第二主動區域142、144的對應側邊緣149、149’對準。另外，關於第6圖描述的至少一個鰭特徵在主動區域153中佈置以獲得額外單元面積156。類似地，第三主動區域155在與第一主動區域153相對的側面上鄰近單元140中的第二主動區域142、144定位，以沿著單元高度方向對準第三主動區域155的側邊緣與每個第二主動區域142、144的對應側邊緣。例如，第三主動區域155具有在單元寬度方向上彼此相對並且沿著單元高度方向延伸的側邊緣158’、159’。第三主動區域155的側邊緣158’沿著單元高度方向與第一主動區域153的側邊緣158及第二主動區域142、144的對應側邊緣148、148’對準，並且第三主動區域155的側邊緣159’沿著單元高度方向與第一主動區域153的側邊緣159及第二主動區域142、144的對應側邊緣149、149’對準。另外，關於第6圖描述的至少一個鰭特徵在主動區域155中佈置以獲得額外單元面積157。獲得包括初始單元140及額外單元面積156、157的經修改單元150。在一些實施例中，將一個額外單元面積156或157添加到初始單元140，從而分別導致經修改單元160或170。在一或多個實施例中，經修改單元150、160、170的至少一個儲存在單元庫中。在至少一個實施例中，經修改單元150、160、170的至少一個儲存在與從其獲得初始單元140相同的單元庫100中儲存。
在一些實施例中，額外主動區域153、155、163、175及/或其中的對應額外鰭特徵的至少一個用以提供除了由單元150、160、170的主動區域152、154、162、164、172、174提供的功能之外的功能。例如，額外單元面積156、157的至少一個經構造為功能單元、工程修改命令(ECO)單元、填充單元、或實體單元。
功能單元係經預設計以向整合此功能單元的IC提供具體功能(例如，邏輯功能)的單元。
ECO單元係經預設計而不具有具體功能的單元，但可程式化以提供期望功能。例如，為了設計IC，一或多個功能單元的預設計佈局係從標準單元庫讀出並且放置到初始IC佈局中。IC佈局亦包括一或多個ECO單元，此等ECO單元尚未連接或路由到功能單元。當IC要更改佈局時，已經放置的ECO單元的一或多個經程式化以提供目標功能且路由到功能單元。ECO單元的程式化涉及用於製造IC的IC佈局及/或遮罩的一或多層中的修改。
填充單元係不具有邏輯功能的單元，並且不連接或路由到IC佈局圖中的其他單元。填充單元的目的係填充佈局圖中的空白空間，例如，以滿足一或多個設計規則，諸如在相鄰特徵之間的最小間隔。
實體單元係用以向包含此實體單元的IC提供與邏輯功能不同的功能的單元。實體單元的實例包括，但不限於，如例如關於第1C圖描述的TAP單元以及如例如關於第1D圖描述的DCAP單元。
第1C圖係單元180的佈局圖的示意圖。在至少一個實施例中，單元180對應於單元150。單元180具有額外單元面積186、187，此等額外單元面積分別對應於單元150的額外單元面積156、157。額外單元面積186、187的每一個經構造為TAP單元以向對應基板(諸如P型基板)或阱(諸如N型阱)提供對應電源電壓VDD或VSS的分接點。額外單元面積186具有對應於單元150的額外主動區域153的額外主動區域183以及連接到VSS導體188的一或多個通孔181。額外單元面積187具有對應於單元150的額外主動區域155的額外主動區域185以及連接到VDD導體189的一或多個對應通孔。
第1D圖係單元190的佈局圖的示意圖。在至少一個實施例中，單元190對應於單元150。單元190具有額外單元面積196、197，此等額外單元面積分別對應於單元150的額外單元面積156、157。額外單元面積196、197的每一個經構造為DCAP單元，此DCAP單元包括分別在電源電壓VSS、VDD的對應導體198、199之間的一或多個解耦電容器(decap)。解耦電容器經構造為電荷庫(reservoir)以在存在對來自電源供應器的電流的高需求情況下提供額外功率。用於解耦電容器的示例構造包括NMOS(n通道金屬氧化物半導體場效電晶體)解耦電容器以及PMOS(p通道金屬氧化物半導體場效電晶體)解耦電容器，此NMOS解耦電容器具有源極、連接到VSS的汲極及基板、以及連接到VDD的閘極，此PMOS解耦電容器具有源極、連接到VDD 的汲極及基板、以及連接到VSS的閘極。在單元190中，額外單元面積196具有額外主動區域193以及一或多個通孔191，此額外主動區域對應於單元150的額外主動區域153，此通孔將額外主動區域193及相應閘極區域連接到對應電源電壓以形成NMOS解耦電容器。類似地，額外單元面積197具有額外主動區域195以及一或多個對應通孔，此額外主動區域對應於單元150的額外主動區域155，此通孔將額外主動區域195及相應閘極區域連接到對應電源電壓以形成PMOS解耦電容器。以上描述係實例。其他構造係在各個實施例的範疇內。例如，在單元190中，額外單元面積的一個(例如，額外單元面積193)經構造為TAP單元，而其他額外單元面積195經構造為DCAP單元。
第2A圖係根據一些實施例的包括至少一個單元庫的各種單元的IC裝置200的佈局圖的示意圖。在第2A圖中的示例構造中，IC裝置200包括在單元高度方向及單元寬度方向上抵靠彼此放置的單元210、220、230、240、250、260、270、280、290。在至少一個實施例中，單元210、220、230、240、250、260、270、280、290分別對應於單元庫100的單元130、110、120、110、150、110、130、130、110。為了簡便，在本文中關於第2B圖描述IC裝置200，第2B圖係第2A圖中的佈局圖的展開視圖。在第2B圖中，省去單元240、260，並且將單元250示出為在單元寬度方向上與一側上的單元210、220、230及另一側上的單元270、280、290隔開。然而，在IC裝置200中，單元 250抵靠所有其他單元210、220、230、240、260、270、280、290。
如第2B圖中示出，將單元250放置在IC裝置200的佈局圖中，使得在單元250的一側上，單元250的第一主動區域251沿著單元寬度方向分別與相鄰單元210、220的一對第一相鄰主動區域211、221的每個主動區域對準。例如，第一主動區域251的頂部邊緣沿著單元寬度方向與此對第一相鄰主動區域211、221的一個主動區域221的頂部邊緣對準，如由線291所示。第一主動區域251的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域211、221的另一主動區域211的底部邊緣對準，如由線292所示。在此對第一相鄰主動區域211、221中的一個主動區域221的頂部邊緣與另一主動區域211的底部邊緣之間的單元高度方向上的距離(亦即，在線291、292之間的距離)等於第一主動區域251在單元高度方向上的高度尺寸。單元250的第二主動區域252沿著單元寬度方向分別與相鄰單元220、230的一對第二相鄰主動區域222、232的每個主動區域對準。例如，第二主動區域252的頂部邊緣沿著單元寬度方向與此對第二相鄰主動區域222、232的一個主動區域232的頂部邊緣對準，如由線293所示。第二主動區域252的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域222、232的另一主動區域222的底部邊緣對準，如由線294所示。在此對第二相鄰主動區域222、232中的一個主動區域232的頂部邊緣與另一主動區域222的底部邊緣之間的單元高度 方向上的距離(亦即，在線293、294之間的距離)等於第二主動區域252在單元高度方向上的高度尺寸。單元250的第三主動區域253沿著單元寬度方向與相鄰單元210的第三相鄰主動區域213對準。例如，第三主動區域253的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰主動區域213的頂部及底部邊緣對準，如分別由線295、296所示。單元250的第四主動區域254沿著單元寬度方向與相鄰單元230的第四相鄰主動區域234對準。例如，第四主動區域254的頂部及底部邊緣沿著單元寬度方向分別與第四相鄰主動區域234的頂部及底部邊緣對準，如分別由線297、298所示。
在單元250的另一側上，單元250的第一主動區域251沿著單元寬度方向分別與相鄰單元270、280的一對第一相鄰主動區域271、281的每個主動區域對準。例如，第一主動區域251的頂部邊緣沿著單元寬度方向與此對第一相鄰主動區域271、281的一個主動區域281的頂部邊緣對準，如由線291所示。第一主動區域251的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域271、281的另一主動區域271的底部邊緣對準，如由線292所示。在此對第一相鄰主動區域271、281中的一個主動區域281的頂部邊緣與另一主動區域271的底部邊緣之間的單元高度方向上的距離(亦即，在線291、292之間的距離)等於第一主動區域251在單元高度方向上的高度尺寸。單元250的第二主動區域252沿著單元寬度方向與相鄰單元280的一對第二相鄰主動區域282、282’的每個主動區域對準。例如，第二主 動區域252的頂部邊緣沿著單元寬度方向與此對第二相鄰主動區域282、282’的一個主動區域282’的頂部邊緣對準，如由線293所示。第二主動區域252的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域282、282’的另一主動區域282的底部邊緣對準，如由線294所示。在此對第二相鄰主動區域282、282’中的一個主動區域282’的頂部邊緣與另一主動區域282的底部邊緣之間的單元高度方向上的距離(亦即，在線293、294之間的距離)等於第二主動區域252在單元高度方向上的高度尺寸。單元250的第三主動區域253沿著單元寬度方向與相鄰單元270的第三相鄰主動區域273對準。例如，第三主動區域253的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰主動區域273的頂部及底部邊緣對準，如分別由線295、296所示。單元250的第四主動區域254沿著單元寬度方向與相鄰單元280的第四相鄰主動區域284對準。例如，第四主動區域254的頂部及底部邊緣沿著單元寬度方向分別與第四相鄰主動區域284的頂部及底部邊緣對準，如分別由線297、298所示。
如可以在第2A圖中看到，在IC裝置200的佈局圖中，當放置對應於單元150的單元250，同時藉由其他單元210、220、230、240、260、270、280、290抵靠在所有側面上，不餘留空白空間。相比之下，在放置具有與單元140類似的構造的單元而非單元250的情況下，在對應於單元250的主動區域253、254的位置處將存在兩個空白空間。因此，在一或多個實施例中，放置對應於單元150的單 元250替代具有與單元140類似的構造的單元消除或至少減少空白空間，而不影響IC裝置200的目標功能，同時經由額外主動區域234、254及/或其中佈置的鰭特徵提供額外功能及/或改進IC 200的性質。
第3A圖係根據一些實施例的包括至少一個單元庫的各種單元的IC裝置300的佈局圖的示意圖。在第3A圖中的示例構造中，IC裝置300包括在單元高度方向及單元寬度方向上彼此抵靠放置的單元310、320、330、340、360、370、380、390。在至少一個實施例中，單元310、320、330、340、360、370、380、390分別對應於單元庫100的單元130、110、120、160、170、130、130、110。為了簡便，在本文中關於第3B圖描述IC裝置300，第3B圖係第3A圖中的佈局圖的展開視圖。在第3B圖中，將單元340、360示出為在單元寬度方向上與一側上的單元310、320、330及另一側上的單元370、380、390隔開。然而，在IC裝置300中，單元340、360抵靠其他單元310、320、330、370、380、390。與IC裝置200相比，IC裝置300的類似之處在於單元310、320、330、370、380、390分別對應於單元210、220、230、270、280、290；然而，單元340、360替代單元240、250、260。
如第3B圖中示出，將單元340放置在IC裝置300的佈局圖中，使得在單元340的一側上，單元340的第一主動區域341沿著單元寬度方向分別與相鄰單元310、320的一對第一相鄰主動區域311、321的每個主動區域對 準。例如，第一主動區域341的頂部邊緣沿著單元寬度方向與此對第一相鄰主動區域311、321的一個主動區域321的頂部邊緣對準，如由線351所示。第一主動區域341的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域311、321的另一主動區域311的底部邊緣對準，如由線352所示。在此對第一相鄰主動區域311、321中的一個主動區域321的頂部邊緣與另一主動區域311的底部邊緣之間的單元高度方向上的距離(亦即，在線351、352之間的距離)等於第一主動區域341在單元高度方向上的高度尺寸。單元340的第二主動區域342沿著單元寬度方向與相鄰單元310的一對第二相鄰主動區域312、312’的每個主動區域對準。例如，第二主動區域342的頂部邊緣沿著單元寬度方向與此對第二相鄰主動區域312、312’的一個主動區域312的頂部邊緣對準，如由線353所示。第二主動區域342的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域312、312’的另一主動區域312’的底部邊緣對準，如由線354所示。在此對第二相鄰主動區域312、312’中的一個主動區域312的頂部邊緣與另一主動區域312’的底部邊緣之間的單元高度方向上的距離(亦即，在線353、354之間的距離)等於第二主動區域342在單元高度方向上的高度尺寸。單元340的第三主動區域343沿著單元寬度方向與相鄰單元310的第三相鄰主動區域313對準。例如，第三主動區域343的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰主動區域313的頂部及底部邊緣對準，如分別由線355、356所示。
在單元340的另一側上，單元340的第一主動區域341沿著單元寬度方向分別與相鄰單元370、380的一對第一相鄰主動區域371、381的每個主動區域對準。例如，第一主動區域341的頂部邊緣沿著單元寬度方向與此對第一相鄰主動區域371、381的一個主動區域381的頂部邊緣對準，如由線351所示。第一主動區域341的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域371、381的另一主動區域371的底部邊緣對準，如由線352所示。在此對第一相鄰主動區域371、381中的一個主動區域381的頂部邊緣與另一主動區域371的底部邊緣之間的單元高度方向上的距離(亦即，在線351、352之間的距離)等於第一主動區域341在單元高度方向上的高度尺寸。單元340的第二主動區域342沿著單元寬度方向與相鄰單元370的一對第二相鄰主動區域372、372’的每個主動區域對準。例如，第二主動區域342的頂部邊緣沿著單元寬度方向與此對第二相鄰主動區域372、372’的一個主動區域372的頂部邊緣對準，如由線353所示。第二主動區域342的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域372、372’的另一主動區域372’的底部邊緣對準，如由線354所示。在此對第二相鄰主動區域372、372’中的一個主動區域372’的頂部邊緣與另一主動區域372的底部邊緣之間的單元高度方向上的距離(亦即，在線353、354之間的距離)等於第二主動區域342在單元高度方向上的高度尺寸。單元340的第三主動區域343沿著單元寬度方向與相鄰單元370的第三相 鄰主動區域373對準。例如，第三主動區域343的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰主動區域373的頂部及底部邊緣對準，如分別由線355、356所示。
將單元360放置在IC裝置300的佈局圖中，使得在單元360的一側上，單元360的第一主動區域361沿著單元寬度方向分別與相鄰單元320、330的一對第一相鄰主動區域321’、331的每個主動區域對準。例如，第一主動區域361的頂部邊緣沿著單元寬度方向與此對第一相鄰主動區域321’、331的一個主動區域331的頂部邊緣對準，如由線351’所示。第一主動區域361的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域321’、331的另一主動區域321’的底部邊緣對準，如由線352’所示。在此對第一相鄰主動區域321’、331中的一個主動區域331的頂部邊緣與另一主動區域321’的底部邊緣之間的單元高度方向上的距離(亦即，在線351’、352’之間的距離)等於第一主動區域361在單元高度方向上的高度尺寸。單元360的第二主動區域362沿著單元寬度方向與相鄰單元330的一對第二相鄰主動區域322、322’的每個主動區域對準。例如，第二主動區域362的頂部邊緣沿著單元寬度方向與此對第二相鄰主動區域332、332’的一個主動區域332’的頂部邊緣對準，如由線353’所示。第二主動區域362的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域332、332’的另一主動區域332的底部邊緣對準，如由線354’所示。在此對第二相鄰主動區域332、332’中的一個主動區域 332’的頂部邊緣與另一主動區域332的底部邊緣之間的單元高度方向上的距離(亦即，在線353’、354’之間的距離)等於第二主動區域362在單元高度方向上的高度尺寸。單元360的第三主動區域363沿著單元寬度方向與相鄰單元330的第三相鄰主動區域333對準。例如，第三主動區域363的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰主動區域333的頂部及底部邊緣對準，如分別由線355’、356’所示。
在單元360的另一側上，單元360的第一主動區域361沿著單元寬度方向與相鄰單元380的一對第一相鄰主動區域382、382’的每個主動區域對準。例如，第一主動區域361的頂部邊緣沿著單元寬度方向與此對第一相鄰主動區域382、382’的一個主動區域382’的頂部邊緣對準，如由線351’所示。第一主動區域361的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域382、382’的另一主動區域382的底部邊緣對準，如由線352’所示。在此對第一相鄰主動區域382、382’中的一個主動區域382’的頂部邊緣與另一主動區域382的底部邊緣之間的單元高度方向上的距離(亦即，在線351’、352’之間的距離)等於第一主動區域361在單元高度方向上的高度尺寸。單元360的第二主動區域362沿著單元寬度方向分別與相鄰單元380、390的一對第二相鄰主動區域381’、391的每個主動區域對準。例如，第二主動區域362的頂部邊緣沿著單元寬度方向與此對第二相鄰主動區域381’、391的一個主動區 域391的頂部邊緣對準，如由線353’所示。第二主動區域362的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域381’、391的另一主動區域381’的底部邊緣對準，如由線354’所示。在此對第二相鄰主動區域381’、391中的一個主動區域391的頂部邊緣與另一主動區域381’的底部邊緣之間的單元高度方向上的距離(亦即，在線353’、354’之間的距離)等於第二主動區域362在單元高度方向上的高度尺寸。單元360的第三主動區域363沿著單元寬度方向與相鄰單元390的第三相鄰主動區域393對準。例如，第三主動區域363的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰主動區域393的頂部及底部邊緣對準，如分別由線355’、356’所示。
如可以在第3A圖中看到，在IC裝置300的佈局圖中，當將分別對應於單元160、170的單元340、360放置為與其他單元310、320、330、370、380、390抵靠時，不餘留空白空間。相比之下，在放置具有與單元140類似的構造的單元來替代單元340、360的情況下，將存在如關於第2B圖描述的兩個空白空間。因此，在一或多個實施例中，放置分別對應於單元160、170的單元340、360替代具有與單元140類似的構造的單元消除或至少減少空白空間，同時經由額外主動區域343、363及/或其中佈置的鰭特徵提供額外功能及/或改進IC 300的性質。
第4圖係根據一些實施例的產生用於單元庫中的單元的佈局圖的方法400的流程圖。在至少一個實施例 中，方法400完全或部分藉由如本文所述的處理器執行，以從單元庫100中的單元140產生單元150、160、170的至少一個。
於操作405，在初始單元的初始IC佈局圖中第一主動區域鄰近一對第二主動區域定位，以沿著單元高度方向對準第一主動區域的側邊緣與此對第二主動區域的每個第二主動區域的對應側邊緣。例如，如關於第1B圖所描述，在初始單元140的初始IC佈局圖中第一主動區域163及175鄰近一對第二主動區域142、144定位，以沿著單元高度方向對準第一主動區域163或175的側邊緣與每個第二主動區域142、144的對應側邊緣。第一主動區域163或175在單元高度方向上的高度尺寸小於每個第二主動區域142、144的高度尺寸的一半。
於操作415，至少一個第一鰭特徵佈置在第一主動區域中。例如，如關於第1B圖、第1C圖及第1D圖所描述，至少一個第一鰭特徵(例如，如關於第6圖所描述)佈置在第一主動區域163或175中以提供初始單元140的額外功能。因此，獲得經修改單元160或170。在至少一個實施例中，經修改單元160或170的至少一個在與初始單元140相同的單元庫100中儲存，或在不同單元庫中儲存。
於可選操作425處，第三主動區域鄰近此對第二主動區域定位，以沿著單元高度方向對準第一主動區域的側邊緣、此對第二主動區域的每個第二主動區域的對應側邊緣、及第三主動區域的對應側邊緣。例如，如關於第1B圖 所描述，除了鄰近初始單元140中的第二主動區域142、144定位的第一主動區域153之外，第三主動區域155鄰近第二主動區域142、144定位以沿著單元高度方向對準第一主動區域153的側邊緣、每個第二主動區域142、144的對應側邊緣、及第三主動區域155的側邊緣。第一主動區域153及第三主動區域155在單元高度方向上的高度尺寸小於每個第二主動區域142、144的高度尺寸的一半。
於可選操作435處，至少一個第二鰭特徵佈置在第三主動區域中。例如，如關於第1B圖、第1C圖及第1D圖所描述，除了在第一主動區域153中佈置的至少一個第一鰭特徵(例如，如關於第6圖所描述)之外，至少一個第二鰭特徵(例如，如關於第6圖所描述)佈置在第三主動區域155中以提供用於初始單元140的額外功能。因此，獲得經修改單元150。在至少一個實施例中，經修改單元150在與初始單元140相同的單元庫100中或在不同單元庫中儲存。
第5圖係根據一些實施例的由至少一個單元庫的各種單元產生IC佈局圖的方法500的流程圖。在至少一個實施例中，方法500全部或部分藉由如本文描述的處理器執行，以由單元庫100中的各個單元產生IC裝置200或IC裝置300的至少一個的IC佈局圖。
於操作505，單元的第一主動區域的頂部及底部邊緣沿著單元寬度方向分別與第一一或多個相鄰單元的一對第一相鄰主動區域的一個主動區域的頂部邊緣及另一主動區域的底部邊緣對準。例如，如關於第2B圖所描述， 單元250的第一主動區域251的頂部及底部邊緣沿著單元寬度方向分別與第一及第二相鄰單元210、220的一對第一相鄰主動區域211、221的一個主動區域221的頂部邊緣及另一主動區域211的底部邊緣對準。針對另一實例，如關於第3B圖所描述，單元360的第一主動區域361的頂部及底部邊緣沿著單元寬度方向分別與第一相鄰單元380的一對第一相鄰主動區域382、382’的一個主動區域382’的頂部邊緣及另一主動區域382的底部邊緣對準。
於操作515處，單元的第二主動區域的頂部及底部邊緣沿著單元寬度方向分別與第二一或多個相鄰單元的一對第二相鄰主動區域的一個主動區域的頂部邊緣及另一主動區域的底部邊緣對準。例如，如關於第2B圖所描述，單元250的第二主動區域252的頂部及底部邊緣沿著單元寬度方向分別與第二及第三相鄰單元220、230的一對第二相鄰主動區域222、232的一個主動區域232的頂部邊緣及另一主動區域222的底部邊緣對準。針對另一實例，如關於第3B圖所描述，單元360的第二主動區域362的頂部及底部邊緣沿著單元寬度方向分別與第一及第二相鄰單元380、390的一對第二相鄰主動區域381’、391的一個主動區域391的頂部邊緣及另一主動區域381’的底部邊緣對準。
於操作525處，單元的第三主動區域的頂部及底部邊緣沿著單元寬度方向分別與第一一或多個相鄰單元或第二一或多個相鄰單元的一個的第三相鄰主動區域的頂部及底部邊緣對準。例如，如關於第2B圖所描述，單元250 的第三主動區域253的頂部及底部邊緣沿著單元寬度方向分別與第一相鄰單元210的第三相鄰主動區域213的頂部及底部邊緣對準。針對另一實例，如關於第3B圖所描述，單元360的第三主動區域363的頂部及底部邊緣沿著單元寬度方向分別與第二相鄰單元390的第三相鄰主動區域393的頂部及底部邊緣對準。
於可選操作535處，單元的第四主動區域的頂部及底部邊緣沿著單元寬度方向分別與第一一或多個相鄰單元或第二一或多個相鄰單元的另一個的第四相鄰主動區域的頂部及底部邊緣對準。例如，如關於第2B圖所描述，單元250的第四主動區域254的頂部及底部邊緣沿著單元寬度方向分別與第三相鄰單元230的第四相鄰主動區域234的頂部及底部邊緣對準。
所描述的方法包括示例操作，但其等並非必須以所示次序執行。根據本揭示的實施例的精神及範疇，可適當地添加、替代、交換次序、及/或消除操作。結合不同特徵的實施例及/或不同實施例係在本揭示的範疇內並且在回顧本揭示之後對於本領域技術人員將顯而易見。
第6圖係根據一些實施例的具有鰭特徵的示例元件600的透視圖。在第6圖中的示例構造中，IC元件600係鰭式場效電晶體(FINFET)。FINFET 600包含基板602、在基板602上的鰭特徵(或鰭)604、沿著鰭604的表面的閘極介電質606、以及在閘極介電質606上方的閘電極608。源極區域610及汲極區域612設置在鰭604的相對側面 上的基板602上方。鰭604、源極區域610及汲極區域612屬於主動區域(或OD區域)，此主動區域在一或多個實施例中對應於關於第1A圖至第3B圖描述的任何主動區域。在至少一個實施例中，閘電極608對應於關於第1A圖至第3B圖描述的任何閘極區域。所描述的主動區域中的鰭結構的構造係實例。其他構造係在各個實施例的範疇內。
在一些實施例中，上文論述的一些或所有方法藉由IC佈局圖產生系統執行。在一些實施例中，IC佈局圖產生系統可用作下文論述的IC製造系統的設計室的一部分。
第7圖係根據一些實施例的EDA系統700的方塊圖。
在一些實施例中，EDA系統700包括自動放置及投送(APR)系統。根據一或多個實施例的本文描述的設計佈局圖及表示接線路由佈置的方法係例如根據一些實施例使用EDA系統700可實現的。
在一些實施例中，EDA系統700係包括硬體處理器702及非暫時性電腦可讀取儲存媒體704的通用計算裝置。儲存媒體704尤其是用電腦程式碼706(亦即，可執行指令集)編碼(亦即，儲存)。藉由硬體處理器702執行指令706表示(至少部分)EDA工具，此EDA工具實施例如本文根據一或多個實施例描述的方法的一部分或全部(後文為所提及的製程及/或方法)。
處理器702經由匯流排708電氣耦接到電腦可讀取儲存媒體704。處理器702亦由匯流排708電氣耦接到I/O界面710。網路界面712亦經由匯流排708電氣連接到處理器702。網路界面712連接到網路714，使得處理器702及電腦可讀取儲存媒體704能夠經由網路714連接到外部元件。處理器702用以執行在電腦可讀取儲存媒體704中編碼的電腦程式碼706，以便導致EDA系統700執行所提及的製程及/或方法的一部分或全部。在一或多個實施例中，處理器702係中央處理單元(CPU)、多處理器、分散式處理系統、特殊應用積體電路(ASIC)、及/或適宜的處理單元。
在一或多個實施例中，電腦可讀取儲存媒體704係電子、磁性、光學、電磁、紅外、及/或半導體系統(或者設備或裝置)。例如，電腦可讀取儲存媒體704包括半導體或固態記憶體、磁帶、可移除電腦磁片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁碟、及/或光碟。在使用光碟的一或多個實施例中，電腦可讀取儲存媒體704包括壓縮磁碟-唯讀記憶體(CD-ROM)、壓縮磁碟-讀/寫(CD-R/W)、及/或數位視訊光碟(DVD)。
在一或多個實施例中，儲存媒體704儲存電腦程式碼706，此電腦程式碼用以導致EDA系統700(其中此執行表示(至少部分)EDA工具)執行所提及的製程及/或方法的一部分或全部。在一或多個實施例中，儲存媒體704亦儲存促進執行所提及的製程及/或方法的一部分或全部的 資訊。在一或多個實施例中，儲存媒體704儲存標準單元(包括如本文揭示的HPC單元)的程式庫707。
EDA系統700包括I/O界面710。I/O界面710耦接到外部電路系統。在一或多個實施例中，I/O界面710包括用於將資訊及命令傳遞到處理器702的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控式螢幕及/或游標方向鍵。
EDA系統700亦包括耦接到處理器702的網路界面712。網路界面712允許EDA系統700與網路714通訊，其中一或多個其他電腦系統連接到此網路。網路界面712包括：無線網路界面，諸如BLUETOOTH、WIFI、WIMAX、GPRS、或WCDMA；或有線網路界面，諸如ETHERNET、USB、或IEEE-1364。在一或多個實施例中，在兩個或多個EDA系統700中實施所提及的製程及/或方法的一部分或全部。
EDA系統700用以經由I/O界面710接收資訊。經由I/O界面710接收的資訊包括下列的一或多個：指令、資料、設計規則、標準單元程式庫、及/或用於由處理器702處理的其他參數。將資訊經由匯流排708傳遞到處理器702。EDA系統700用以經由I/O界面710接收關於UI的資訊。資訊在電腦可讀取媒體704中儲存為使用者界面(UI)742。
在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為由處理器執行的獨立式軟體應用。在一些實施例中，將所提及的製程及/或方法的一部分或全部實 施為軟體應用，此軟體應用係額外軟體應用的一部分。在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為到軟體應用的插件。在一些實施例中，將所提及的製程及/或方法中的至少一個實施為軟體應用，此軟體應用為EDA工具的一部分。在一些實施例中，將所提及的製程及/或方法的一部分或全部實施為軟體應用，此軟體應用由EDA系統700使用。在一些實施例中，包括標準單元的佈局圖使用諸如獲自CADENCE DESIGN SYSTEMS,Inc.的VIRTUOSO®的工具或另一適宜佈局產生工具來產生。
在一些實施例中，將製程實現為在非暫時性電腦可讀取記錄媒體中儲存的程式函數。非暫時性電腦可讀取記錄媒體的實例包括但不限於，外部/可移除及/或內部/內置儲存或記憶體單元，例如，下列中的一或多個：光碟(諸如DVD)、磁碟(諸如硬碟)、半導體記憶體(諸如ROM、RAM、記憶卡)、及類似者。
第8圖係根據一些實施例的積體電路(IC)製造系統800以及與其相關聯的IC製造流程的方塊圖。在一些實施例中，基於佈局圖，使用製造系統800製造下列中的至少一個：(A)一或多個半導體遮罩或(B)在半導體積體電路層中的至少一個部件。
在第8圖中，IC製造系統800包括實體，諸如設計室820、遮罩室830、及IC製造商/生產商(「fab」)850，此等實體在關於製造IC裝置860的設計、開發、及製造週期及/或服務中彼此相互作用。系統800中的實體由通訊網路 連接。在一些實施例中，通訊網路係單個網路。在一些實施例中，通訊網路係各種不同的網路，諸如網內網路及網際網路。通訊網路包括有線及/或無線通訊通道。每個實體與其他實體中的一或多個相互作用，並且將服務提供到其他實體中的一或多個及/或從其他實體中的一或多個接收服務。在一些實施例中，設計室820、遮罩室830、及IC fab 850中的兩個或多個由單個較大的公司擁有。在一些實施例中，設計室820、遮罩室830、及IC fab 850中的兩個或多個在共用設施中共存並且使用共用資源。
設計室(或設計團隊)820產生IC設計佈局圖822。IC設計佈局圖822包括針對IC裝置860設計的各個幾何圖案。幾何圖案對應於構成待製造的IC裝置860的各個部件的金屬、氧化物、或半導體層的圖案。各個層結合以形成各種IC特徵。例如，IC設計佈局圖822的一部分包括待在半導體基板(諸如矽晶圓)中形成的各種IC特徵(諸如主動區域、閘電極、源極及汲極、層間互連的金屬線或通孔、以及用於接合墊的開口)以及在半導體基板上設置的各種材料層。設計室820實施適當設計程序以形成IC設計佈局圖822。設計程序包括下列的一或多個：邏輯設計、實體設計或放置及投送。IC設計佈局圖822存在於具有幾何圖案的資訊的一或多個資料檔案中。例如，以GDSII檔案格式或DFII檔案格式表示IC設計佈局圖822。
遮罩室830包括資料準備832及遮罩製造844。遮罩室830使用IC設計佈局圖822，以製造一或多個 遮罩845，此等遮罩將用於根據IC設計佈局圖822製造IC裝置860的各個層。遮罩室830執行遮罩資料準備832，其中IC設計佈局圖822轉換為代表性資料檔案(「RDF」)。遮罩資料準備832向遮罩製造844提供RDF。遮罩製造844包括遮罩寫入器。遮罩寫入器將RDF轉換為基板上的影像，諸如遮罩(主光罩)845或半導體晶圓853。設計佈局圖822由遮罩資料準備832操控，以符合遮罩寫入器的特定特性及/或IC fab 850的要求。在第8圖中，將遮罩資料準備832及遮罩製造844示出為單獨的元件。在一些實施例中，遮罩資料準備832及遮罩製造844可以共同稱為遮罩資料準備。
在一些實施例中，遮罩資料準備832包括光學鄰近修正(OPC)，其使用微影增強技術來補償影像誤差，諸如可以由繞射、干涉、其他製程影響及類似者產生的彼等誤差。OPC調節IC設計佈局圖822。在一些實施例中，遮罩資料準備832包括進一步的解析度增強技術(RET)，諸如偏軸照明、次解析度輔助特徵、相移遮罩、其他適宜技術、及類似者或其組合。在一些實施例中，亦使用反向微影技術(ILT)，其將OPC視作反向成像問題。
在一些實施例中，遮罩資料準備832包括遮罩規則檢查器(MRC)，此遮罩規則檢查器用一組遮罩產生規則檢查IC設計佈局圖822已經歷OPC中的製程，此等遮罩產生規則含有某些幾何及/或連通性限制以確保足夠裕度，用於考慮在半導體製造製程中的變化性及類似者。在一些實施例中，MRC修改IC設計佈局圖822以在遮罩製造844期間補 償限制，這可撤銷由OPC執行的部分修改，以便滿足遮罩產生規則。
在一些實施例中，遮罩資料準備832包括模擬處理的微影製程檢查(LPC)，此處理將由IC fab 850實施以製造IC裝置860。LPC基於IC設計佈局圖822模擬此處理以產生模擬的製造裝置，諸如IC裝置860。在LPC模擬中的處理參數可以包括與IC製造週期的各個製程相關聯的參數、與用於製造IC的工具相關聯的參數、及/或製造製程的其他態樣。LPC考慮到各種因素，諸如天線影像對比、焦點深度(「DOF」)、遮罩誤差增強因素(「MEEF」)、其他適宜因素、及類似者或其組合。在一些實施例中，在模擬的製造裝置已經由LPC產生之後，若模擬的裝置形狀不足夠接近以滿足設計規則，則將重複OPC及/或MRC以進一步微調IC設計佈局圖822。
應當理解，出於清晰目的已經簡化遮罩資料準備832的以上描述。在一些實施例中，資料準備832包括額外特徵，諸如邏輯運算(LOP)以根據製造規則修改IC設計佈局圖822。另外，在資料準備832期間應用到IC設計佈局圖822的製程可以各種不同次序執行。
在遮罩資料準備832之後並且在遮罩製造844期間，基於經修改的IC設計佈局圖822製造遮罩845或一組遮罩845。在一些實施例中，遮罩製造844包括基於IC設計佈局圖822執行一或多次微影曝光。在一些實施例中，電子束(e束)或多個電子束的機制用於基於經修改的IC設計佈 局圖822在遮罩(光罩或主光罩)845上形成圖案。可以各種技術形成遮罩845。在一些實施例中，遮罩845使用二元技術形成。在一些實施例中，遮罩圖案包括不透明區域及透明區域。用於暴露已經在晶圓上塗佈的影像敏感材料層(例如，光阻劑)輻射束(諸如紫外(UV)束)由不透明區域阻擋並且透射穿過透明區域。在一個實例中，遮罩845的二元遮罩型式包括透明基板(例如，熔凝石英)及在二元遮罩的不透明區域中塗佈的不透明材料(例如，鉻)。在另一實例中，遮罩845使用相移技術形成。在遮罩845的相移遮罩(PSM)型式中，在相移遮罩上形成的圖案中的各種特徵用以具有適當相位差，以增強解析度及成像品質。在各個實例中，相移遮罩可以係衰減PSM或交替PSM。在各種製程中使用由遮罩製造844產生的遮罩。例如，此種遮罩在離子佈植製程中使用以在半導體晶圓853中形成各種摻雜區域、在蝕刻製程中使用以在半導體晶圓853中形成各種蝕刻區域、及/或在其他適宜製程中使用。
IC fab 850包括晶圓製造852。IC fab 850係包括用於製造各種不同的IC產品的一或多個製造設施的IC製造公司。在一些實施例中，IC Fab 850係半導體代工廠。例如，可存在用於複數種IC產品的前端製造(前端製程(FEOL)製造)的製造設施，而第二製造設施可提供用於互連及封裝IC產品的後端製造(後端製程(BEOL)製造)，並且第三製造設施可提供代工廠公司的其他服務。
IC fab 850使用由遮罩室830製造的遮罩845以製造IC裝置860。因此，IC fab 850至少間接地使用IC設計佈局圖822來製造IC裝置860。在一些實施例中，半導體晶圓853藉由IC fab 850使用遮罩845製造以形成IC裝置860。在一些實施例中，IC製造包括至少間接地基於IC設計佈局圖822執行一或多次微影曝光。半導體晶圓853包括矽基板或其上形成有材料層的其他適當基板。半導體晶圓853進一步包括下列中的一或多個：各種摻雜區域、介電特徵、多級互連、及類似者(在後續的製造步驟形成)。
關於積體電路(IC)製造系統(例如，第8圖的系統800)以及與其相關聯的IC製造流程的細節在例如於2016年2月9日授權的美國專利第9,256,709號、於2015年10月1日公開的美國預授權公開案第20150278429號、於2014年2月6日公開的美國預授權公開案第20140040838號、以及於2007年8月21日授權的專利第7,260,442號中發現，其各者的全文以引用方式併入本文中。
在一些實施例中，一種方法包含在初始單元的初始積體電路(IC)佈局圖中鄰近一對第二主動區域定位第一主動區域，以沿著單元高度方向對準第一主動區域的側邊緣與此對第二主動區域的每個第二主動區域的對應側邊緣。此方法進一步包括在第一主動區域中佈置至少一個第一鰭特徵，以獲得具有經修改IC佈局圖的經修改單元。第一主動區域的側邊緣及每個第二主動區域的對應側邊緣沿著單元高度方向延伸。第一主動區域在單元高度方向上的高度 尺寸小於此對第二主動區域在單元高度方向上的每個第二主動區域的高度尺寸的一半。定位第一主動區域或佈置至少一個第一鰭特徵的至少一個藉由處理器執行。
在一些實施例中，此方法中的該經修改單元在該單元高度方向上具有對應於一標準單元高度尺寸的2.5倍的一單元高度尺寸。
在一些實施例中，此方法中的該初始單元在該單元高度方向上具有對應於一標準單元高度尺寸的兩倍的一單元高度尺寸，以及鄰近該對第二主動區域定位該第一主動區域包含將該單元高度尺寸增加對應於該標準單元高度尺寸的一半的一距離，導致該經修改單元在該單元高度方向上具有對應於該標準單元高度尺寸的2.5倍的該單元高度尺寸。
在一些實施例中，此方法進一步包含從一單元庫獲得該初始單元的該初始IC佈局圖。
在一些實施例中，此方法進一步包含將該經修改單元的該經修改IC佈局圖儲存在該單元庫中。
在一些實施例中，此方法中的該對第二主動區域的該等第二主動區域係不同類型的主動區域，並且該定位包含該第一主動區域及該對第二主動區域的一更靠近的第二主動區域為不同類型主動區域。
在一些實施例中，此方法進一步包含：鄰近該對第二主動區域定位一第三主動區域，以沿著該單元高度方向對準該第一主動區域的該等側邊緣、該對第二主動區域的 每個第二主動區域的該等對應側邊緣、及該第三主動區域的對應側邊緣；以及在該第三主動區域中佈置至少一個第二鰭特徵，以獲得具有該經修改IC佈局圖的該經修改單元，其中該第三主動區域的該等對應側邊緣沿著該單元高度方向延伸，並且該第三主動區域在該單元高度方向上的一高度尺寸係與該第一主動區域在該單元高度方向上的該高度尺寸相同。
在一些實施例中，此方法中的定位該第一主動區域及定位該第三主動區域包含沿著該單元高度方向在該對第二主動區域的相對側面上定位該等第一及第三主動區域。
在一些實施例中，此方法進一步包含基於該初始IC佈局圖或該經修改IC佈局圖的至少一個製造下列的至少一個：一或多個半導體遮罩，或在一半導體IC的一層中的至少一個部件。
在一些實施例中，此方法中的該第一主動區域中該佈置該至少一個第一鰭特徵係在該第一主動區域上方界定一功能單元、一實體單元、一工程修改命令(ECO)單元、或一填充單元的至少一個的部分。
在一些實施例中，一種系統包含用以將單元佈置在積體電路(IC)佈局中的處理器。處理器用以沿著單元寬度方向對準單元的第一主動區域的頂部邊緣與第一一或多個相鄰單元的一對第一相鄰主動區域的一個主動區域的頂部邊緣，以及對準單元的第一主動區域的底部邊緣與此對第 一相鄰主動區域的另一主動區域的底部邊緣。在此對第一相鄰主動區域中的一個主動區域的頂部邊緣與另一主動區域的底部邊緣之間的單元高度方向上的距離等於第一主動區域在單元高度方向上的高度尺寸。處理器用以沿著單元寬度方向對準單元的第二主動區域的頂部邊緣與第二一或多個相鄰單元的一對第二相鄰主動區域的一個主動區域的頂部邊緣，以及對準單元的第二主動區域的底部邊緣與此對第二相鄰主動區域的另一主動區域的底部邊緣。在此對第二相鄰主動區域中的一個主動區域的頂部邊緣與另一主動區域的底部邊緣之間的單元高度方向上的距離等於第二主動區域在單元高度方向上的高度尺寸。處理器用以沿著單元寬度方向對準單元的第三主動區域的頂部邊緣與第一一或多個相鄰單元或第二一或多個相鄰單元的第三相鄰主動區域的頂部邊緣，以及對準單元的第三主動區域的底部邊緣與第三相鄰主動區域的底部邊緣。
在一些實施例中，此系統中的該第一主動區域及該對第一相鄰主動區域的每個主動區域各者係一第一類型主動區域，並且該第二主動區域及該對第二相鄰主動區域的每個主動區域各者係與該第一類型主動區域不同的一第二類型主動區域。
在一些實施例中，此系統中的該第三主動區域及該第三相鄰主動區域各者係一第一類型主動區域，或該第三主動區域及該第三相鄰主動區域各者係一第二類型主動區域。
在一些實施例中，此系統中的該處理器用以進一步藉由下列步驟將該單元放置在該IC佈局圖中：沿著該單元寬度方向分別對準該單元的該第三主動區域的該等頂部及底部邊緣與該第二一或多個相鄰單元的該第三相鄰主動區域的該等頂部及底部邊緣，並且沿著該單元寬度方向進一步對準，該單元的一第四主動區域的一頂部邊緣與該第一或多個相鄰單元的一個的一第四相鄰主動區域的一頂部邊緣，並且該單元的該第四主動區域的一底部邊緣與該第四相鄰主動區域的一底部邊緣。
在一些實施例中，此系統中的該第一主動區域及該對第一相鄰主動區域的每個主動區域各者係一第一類型主動區域，該第二主動區域及該對第二相鄰主動區域的每個主動區域各者係與該第一類型主動區域不同的一第二類型主動區域，該第三主動區域及該第三相鄰主動區域各者係一第一類型主動區域，並且該第四主動區域及該第四相鄰主動區域各者係一第二類型主動區域。
在一些實施例中，一種積體電路(IC)裝置包含高效能計算(HPC)單元、及複數個相鄰單元。HPC單元包含第一、第二及第三主動區域。複數個相鄰單元沿著單元高度方向順序地佈置，並且在單元寬度方向上鄰近HPC單元且在HPC單元的相同側面上佈置。HPC單元的第一主動區域的頂部邊緣沿著單元寬度方向與分別屬於複數個相鄰單元之中的第一及第二相鄰單元的一對第一相鄰主動區域的一個主動區域的頂部邊緣對準。HPC單元的第一主動區域 的底部邊緣沿著單元寬度方向與此對第一相鄰主動區域的另一主動區域的底部邊緣對準。在此對第一相鄰主動區域中的一個主動區域的頂部邊緣與另一主動區域的底部邊緣之間的單元高度方向上的距離等於第一主動區域在單元高度方向上的高度尺寸。HPC單元的第二主動區域的頂部邊緣沿著單元寬度方向與一對第二相鄰主動區域的一個主動區域的頂部邊緣對準，至少一個第二相鄰主動區域屬於第二相鄰單元。HPC單元的第二主動區域的底部邊緣沿著單元寬度方向與此對第二相鄰主動區域的另一主動區域的底部邊緣對準。在此對第二相鄰主動區域中的一個主動區域的頂部邊緣與另一主動區域的底部邊緣之間的單元高度方向上的距離等於第二主動區域在單元高度方向上的高度尺寸。HPC單元的第三主動區域的頂部邊緣沿著單元寬度方向與第三相鄰主動區域的頂部邊緣對準，此第三相鄰主動區域屬於第一相鄰單元或第二相鄰單元的一個。HPC單元的第三主動區域的底部邊緣沿著單元寬度方向與第三相鄰主動區域的底部邊緣對準。
在一些實施例中，此積體電路(IC)裝置中的該複數個相鄰單元進一步包含一第三相鄰單元，該第二相鄰單元鄰近該等第一及第三相鄰單元且在該等第一及第三相鄰單元之間，並且該對第二相鄰主動區域的一個主動區域屬於該第二相鄰單元，且該對第二相鄰主動區域的該另一主動區域屬於該第一相鄰單元。
在一些實施例中，此積體電路(IC)裝置中的該HPC單元進一步包含一第四主動區域，此第四主動區域具有一頂部邊緣，沿著該單元寬度方向與一第四相鄰主動區域的一頂部邊緣對準，該第四相鄰主動區域屬於該第一相鄰單元或該第三相鄰單元的一個，以及一底部邊緣，沿著該單元寬度方向與該第四相鄰主動區域的一底部邊緣對準。
在一些實施例中，此積體電路(IC)裝置中的該對第二相鄰主動區域的兩個主動區域屬於該第二相鄰單元。
在一些實施例中，此積體電路(IC)裝置中的該HPC單元進一步包含一第四主動區域，此第四主動區域具有一頂部邊緣，沿著該單元寬度方向與一第四相鄰主動區域的一頂部邊緣對準，該第四相鄰主動區域屬於該第一相鄰單元或該第二相鄰單元的該另一個，並且一底部邊緣，沿著該單元寬度方向與該第四相鄰主動區域的一底部邊緣對準。
上文概述若干實施例的特徵，使得熟習此項技術者可更好地理解本揭示的態樣。熟習此項技術者應瞭解，可輕易使用本揭示作為設計或修改其他製程及結構的基礎，以便實施本文所介紹的實施例的相同目的及/或實現相同優點。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭示的精神及範疇，且可在不脫離本揭示的精神及範疇的情況下產生本文的各種變化、替代及更改。
400‧‧‧方法
405‧‧‧操作
415‧‧‧操作
425‧‧‧操作
435‧‧‧操作

Claims (1)

  1. 一種產生積體電路單元佈局圖之方法，包含：在一初始單元的一初始積體電路(IC)佈局圖中鄰近一對第二主動區域定位一第一主動區域，以沿著一單元高度方向對準該第一主動區域的側邊緣與該對第二主動區域的每個第二主動區域的對應側邊緣；以及在該第一主動區域中佈置至少一個第一鰭特徵，以獲得具有一經修改IC佈局圖的一經修改單元，其中該第一主動區域的該等側邊緣及每個第二主動區域的該等對應側邊緣沿著該單元高度方向延伸，該第一主動區域在該單元高度方向上的一高度尺寸小於該對第二主動區域在該單元高度方向上的每個第二主動區域的一高度尺寸的一半，並且該定位該第一主動區域或該佈置該至少一個第一鰭特徵的至少一個藉由一處理器執行。
TW108134922A 2018-09-28 2019-09-26 產生積體電路單元佈局圖之方法 TW202013067A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862739018P 2018-09-28 2018-09-28
US62/739,018 2018-09-28
US16/553,958 US10970451B2 (en) 2018-09-28 2019-08-28 Integrated circuit layout method, device, and system
US16/553,958 2019-08-28

Publications (1)

Publication Number Publication Date
TW202013067A true TW202013067A (zh) 2020-04-01

Family

ID=69945489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108134922A TW202013067A (zh) 2018-09-28 2019-09-26 產生積體電路單元佈局圖之方法

Country Status (3)

Country Link
US (2) US10970451B2 (zh)
CN (1) CN110970368A (zh)
TW (1) TW202013067A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997348B2 (en) * 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
US11216608B2 (en) * 2018-10-31 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reduced area standard cell abutment configurations
US11107805B2 (en) * 2019-04-15 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
KR20210029966A (ko) * 2019-09-09 2021-03-17 삼성전자주식회사 집적된 표준 셀 구조를 포함하는 집적 회로
US11893333B2 (en) 2020-05-12 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid sheet layout, method, system, and structure
DE102021100870B4 (de) * 2020-05-12 2024-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybridschicht-layout, -verfahren, -system und -struktur
TWI790619B (zh) * 2020-05-26 2023-01-21 台灣積體電路製造股份有限公司 積體電路結構
KR20220003360A (ko) 2020-07-01 2022-01-10 삼성전자주식회사 상이한 높이들의 셀들을 포함하는 집적 회로 및 이를 설계하는 방법
CN112818625B (zh) * 2021-02-05 2024-03-15 上海华虹宏力半导体制造有限公司 一种版图及版图修改的方法
US20230042514A1 (en) * 2021-08-05 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Variable-sized active regions for a semiconductor device and methods of making same
US12073163B2 (en) * 2021-08-18 2024-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Cell regions of integrated circuits and methods of making same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260442B2 (en) 2004-03-03 2007-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for mask fabrication process control
US8850366B2 (en) 2012-08-01 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making a mask by forming a phase bar in an integrated circuit design layout
US9256709B2 (en) 2014-02-13 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit mask patterning
US9465906B2 (en) 2014-04-01 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integrated circuit manufacturing

Also Published As

Publication number Publication date
US20210209284A1 (en) 2021-07-08
US20200104446A1 (en) 2020-04-02
US11556688B2 (en) 2023-01-17
CN110970368A (zh) 2020-04-07
US10970451B2 (en) 2021-04-06

Similar Documents

Publication Publication Date Title
US11556688B2 (en) Integrated circuit layout method and system
US11281836B2 (en) Cell structures and semiconductor devices having same
US11018142B2 (en) Memory cell and method of manufacturing the same
US10977418B2 (en) Semiconductor device with cell region, method of generating layout diagram and system for same
US20220027545A1 (en) Integrated circuit and method of manufacturing the same
US11177256B2 (en) Odd-fin height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same
US11776949B2 (en) Integrated circuit device and method
US20210056249A1 (en) Engineering change order cell structure having always-on transistor
US11574107B2 (en) Method for manufacturing a cell having pins and semiconductor device based on same
US10867102B2 (en) Inverted pitch IC structure, layout method, and system
US20220199608A1 (en) Integrated circuit with backside power rail and backside interconnect
US11616055B2 (en) Integrated circuit and method of forming the same
TW202009599A (zh) 製造半導體元件的方法
US20240088126A1 (en) Cell structure having different poly extension lengths
US20210272605A1 (en) Cell structures and power routing for integrated circuits
US11494542B2 (en) Semiconductor device, method of generating layout diagram and system for same
TWI735961B (zh) 積體電路佈局圖產生系統及其產生方法
US11037935B2 (en) Semiconductor device including trimmed-gates
KR20220029339A (ko) V2v 레일을 갖는 반도체 디바이스 및 그 제조 방법
US20230259686A1 (en) Semiconductor device and method and system of arranging patterns of the same
US20230009894A1 (en) Integrated circuit and method of forming the same