TW201626529A - 半導體封裝及其製造方法 - Google Patents

半導體封裝及其製造方法 Download PDF

Info

Publication number
TW201626529A
TW201626529A TW104133346A TW104133346A TW201626529A TW 201626529 A TW201626529 A TW 201626529A TW 104133346 A TW104133346 A TW 104133346A TW 104133346 A TW104133346 A TW 104133346A TW 201626529 A TW201626529 A TW 201626529A
Authority
TW
Taiwan
Prior art keywords
metal
density
substrate
metal layers
semiconductor package
Prior art date
Application number
TW104133346A
Other languages
English (en)
Other versions
TWI590406B (zh
Inventor
陳冠宇
林育蔚
郭庭豪
陳承先
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201626529A publication Critical patent/TW201626529A/zh
Application granted granted Critical
Publication of TWI590406B publication Critical patent/TWI590406B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本揭露提供一種製造半導體封裝之方法。該方法包括(1)：在預定溫度範圍內決定晶粒翹曲值；(2)根據該晶粒翹曲值決定基板的頂部金屬密度與底部金屬密度之間的差；以及(3)在該預定溫度範圍內將該晶粒與該基板接合。該頂部金屬包括位於該中間層上方之所有金屬層，而該底部金屬包括位於該中間層下方之所有金屬層。該中間層包括核心層或金屬層。

Description

半導體封裝及其製造方法
本揭露係關於半導體封裝及其製造方法。
積體電路通常在例如半導體晶圓的基板上形成。接合凸塊(又稱跡線上覆凸塊(bump-on-trace,BOT))是積體電路中互連結構的部分。凸塊向積體電路提供介面，藉由該介面可達成與裝置的電連接。習知技術可用於提供從封裝端至使用熱壓或熱超音波引線接合及其他現有已知技術之積體電路的連接。
晶片互連技術，例如覆晶(亦可稱作可控塌陷晶片連接(Controlled Collapse Chip Connection)或其縮寫C4)，將半導體裝置與具有置於晶片輸出連接點上之焊料凸塊的外部電路互連。焊料凸塊在最後的晶圓處理步驟過程中配置於晶圓頂側上的晶片墊上。為了將晶片安裝於外部電路上(例如，電路板或另一個晶片或晶圓)，翻轉晶片藉以使得其頂面朝下，並且其接觸墊與外部電路上的匹配墊重疊，而後焊料在翻轉後的晶片與支撐外部電路的基板之間流動以完成互連。此一方法相對於引線接合，在引線接合中晶片直立安裝而使用引線將晶片墊與外部電路互連。由於晶片恰好位於電路板上，最終完成的覆晶封裝較使用傳統載體的系統更小。當互連引線更短時，電感與電阻熱大幅降低。因此，覆晶允許更高速的裝置。
BOT結構有時會剝離或脫層。例如，在處理過程中，可在跡線上形成底切區。此等底切區加上元件晶粒的熱膨脹係數(coefficient of thermal expansion,CTE)與封裝基板的CTE之間的不匹配所產生的應力，可能增加最終封裝剝離或脫層的可能性。
本揭露的一些實施例提供一種半導體封裝，其包含(1)基板，具有第一翹曲的；以及(2)元件晶粒，位於該基板上方，具有第二翹曲且表面積大於約100mm2。該第一翹曲與該第二翹曲包含同一翹曲符號規約(sign convention)以及實質上相同的翹曲值。
在本揭露的一些實施例中，該半導體封裝之該基板包括中間層、頂部金屬、及底部金屬。該頂部金屬位於該中間層上方。位於該中間層上方之所有金屬層具有頂部金屬密度，該頂部金屬密度約為該中間層上方之所有金屬層的平均密度。該底部金屬位於該中間層下方。位於該中間層下方的所有金屬層具有底部金屬密度，該底部金屬密度約為該中間層下方之所有金屬層的平均密度。該底部金屬密度大於該頂部金屬密度。
在本揭露的一些實施例中，該頂部金屬密度與該底部金屬密度之間的差至少為約0.08。
在本揭露的一些實施例中，該元件晶粒的厚度小於約10mil。
在本揭露的一些實施例中，該半導體封裝之該基板包括核心、頂部金屬、及底部金屬。該頂部金屬包括位於該核心上方之j個金屬層。該頂部金屬包括頂部金屬密度，其約為j個金屬層的密度之總和除以j的。該底部金屬包括位於該核心下方之k個金屬層。該底部金屬包括底部金屬密度，其約為k個金屬層的密度之總和除以k。j與k係正整數。
在本揭露的一些實施例中，該基板具有從該基板的頂部至底部 配置的n個金屬層。該n個金屬層具有頂部金屬，其包括1至n/2個金屬層，其中，該頂部金屬的頂部金屬密度約為1至n/2個金屬層之每一層的密度之總和除以n/2。該n個金屬層具有底部金屬，其包括(n/2+1)至n個金屬層，其中，該底部金屬的底部金屬密度約為(n/2+1)至n個金屬層之每一層的密度之總和除以n/2。n係正整數。
在本揭露的一些實施例中，該基板具有從該基板的頂部至底部配置的m個金屬層。該m個金屬層具有頂部金屬，其包括1至(m-1)/2個金屬層，其中，該頂部金屬的頂部金屬密度約為1至(m-1)/2個金屬層之每一層的密度之總和除以(m-1)/2。該m個金屬層具有底部金屬，其包括(m+3/2)至m個金屬層，其中，該底部金屬的底部金屬密度約為(m+3/2)至m個金屬層之每一層的密度之總和除以(m-1)/2。m係正整數。
在本揭露的一些實施例中，該元件晶粒的表面積大於144mm2。
本揭露之一些實施例提供一種製造半導體封裝之方法。該方法包括：(1)在預定溫度範圍內決定晶粒翹曲值；(2)根據該晶粒翹曲值決定基板的頂部金屬密度與底部金屬密度之間的差；以及(3)在該預定溫度範圍內接合該晶粒與該基板。該頂部金屬包括位於該中間層上方之所有金屬層，而該底部金屬包括位於該中間層下方之所有金屬層。該中間層包括核心層或金屬層。
在本揭露的一些實施例中，決定該頂部金屬密度與該底部金屬密度之間的差包括從該底部金屬密度減去該頂部金屬密度。該頂部金屬密度約為該頂部金屬之所有金屬層的面密度之平均值。該底部金屬密度約為該底部金屬之所有金屬層的面密度之平均值。
在本揭露的一些實施例中，該晶粒的表面積大於約100mm2。
在本揭露的一些實施例中，決定該晶粒翹曲值包含在約室溫至約預定溫度範圍的溫度循環下測量晶粒的翹曲，該晶粒具有半導 體、金屬層、介電層與金屬凸塊。
在本揭露的一些實施例中，決定該頂部金屬密度與該底部金屬密度之間的差包括模擬操作，該模擬操作使該差與該晶粒翹曲值相關。
在本揭露的一些實施例中，該預定溫度範圍介於約240至約270攝氏度之間。
本揭露的一些實施例提供一種製造半導體封裝之方法。該方法包括：(1)提供半導體晶粒，其在預定溫度下具有第一彎曲；(2)提供基板，其在該預定溫度內具有第二彎曲；以及(3)藉由跡線上覆凸塊(BOT)接合而將該半導體晶粒與該基板結合。該第一彎曲與該第二彎曲具有同一符號規約。
在本揭露的一些實施例中，提供具有第二彎曲的該基板包括設計該基板的頂部金屬與底部金屬之間的金屬密度差。
在本揭露的一些實施例中，該底部金屬的該金屬密度至少大於該頂部金屬的該金屬密度約0.08。
在本揭露的一些實施例中，該第一彎曲與該第二彎曲均為凹形。
在本揭露的一些實施例中，該半導體晶粒的表面積大於約100mm2。
在本揭露的一些實施例中，該基板包括半加成製程(SAP)基板、嵌入式圖案鍍覆(EPP)基板、或其等之組合。
10、20、30、40‧‧‧半導體封裝
100、120A、120B、150、200、300、400、60、600‧‧‧載體基板
100’‧‧‧中間層
101、110A、110B、50、601‧‧‧元件晶粒
103‧‧‧金屬凸塊
103’‧‧‧頂表面
104、108、204、205、206、208、304、305、306、307、404、405、406、407、408、604、605、606、608‧‧‧金屬跡線
105‧‧‧焊接材料
105’‧‧‧表面
106‧‧‧金屬墊
107、207、303、403、607‧‧‧金屬通路
109、209、309、409、609‧‧‧焊球
1013‧‧‧矽基板
1015‧‧‧金屬化層
1017‧‧‧鈍化層
1019‧‧‧導電襯墊
200’‧‧‧核心層
201‧‧‧周邊區
202‧‧‧核心區
203‧‧‧介電層
M1、M2、M3、M4、M5‧‧‧金屬層
T、T1、T2‧‧‧厚度
自後述詳述說明與附屬圖式，可最佳理解本揭露之各方面。須注意，依據產業之標準實施方式，各種構件並非依比例繪製。實際上，為了清楚討論，可任意增大或減小各種構件之尺寸。
圖1根據本揭露之一些實施例顯示半導體封裝的剖面圖。
圖2A與圖2B根據本揭露之一些實施例顯示載體基板的不同平面的俯視圖。
圖3根據本揭露之一些實施例顯示半導體封裝的剖面圖。
圖4根據本揭露之一些實施例顯示半導體封裝的剖面圖。
圖5根據本揭露之一些實施例顯示半導體封裝的剖面圖。
圖6根據本揭露之一些實施例顯示半導體封裝的俯視圖。
圖7根據本揭露之一些實施例顯示製造半導體封裝的方法。
圖8根據本揭露之一些實施例顯示列出元件晶粒與載體基板之參數的表。
圖9A根據本揭露之一些實施例顯示元件晶粒的剖面圖。
圖9B根據本揭露之一些實施例顯示對應於溫度循環下之各種溫度的晶粒翹曲值。
圖10A根據本揭露之一些實施例顯示載體基板的剖面圖。
圖10B根據本揭露之一些實施例顯示對應於溫度循環下之各種溫度的載體基板翹曲值。
圖11A、11B、12A、12B與13-14根據本揭露一些實施例顯示製造半導體封裝方法的各種操作的剖面圖的片段示例。
圖15根據本揭露之一些實施例顯示半導體封裝的剖面圖。
以下揭露之內容提供許多不同的實施例或範例，用於實施本案所提供之主題的不同特徵。元件與配置的特定範例之描述如下，以簡化本揭露。當可想見，此等敘述僅為例示，其本意並非用於限制本揭露。舉例來說，在下文的描述中，在第二構件上或上方形成第一構件的敘述，可包含形成直接接觸之第一與第二構件的實施例，亦可包含在該第一與第二構件之間形成其他構件，因而該第一與第二構件並未直接接觸的實施例。此外，本揭示內容可能會在多個實施例中重複使 用元件符號及/或標號。此種重複使用乃是基於簡化與清晰化之目的，且其本身不代表所討論的不同實施例及/或配置之間的關係。
再者，為了易於描述，可使用空間對應語詞，例如「之下」、「下方」、「低於」、「之上」、「上方」等類似語詞之簡單說明，以描述圖式中一元件或構件與另一元件或構件的關係。空間對應詞語係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置可被定位(旋轉90度或是其他位向)，並可相應解釋本申請案使用的空間對應描述。
在BOT封裝中獲得更細間距的趨勢裡，不可避免地縮小金屬凸塊尺寸以減少相鄰金屬凸塊之間的間距。在金屬凸塊尺寸減少的同時，應用於金屬凸塊藉以將載體基板上的金屬凸塊與金屬跡線電連接之焊接材料的體積也減少。較少的金屬材料體積造成冷縫故障(cold joint failure)。或者說，金屬凸塊與金屬跡線之間的電連接並未有效重疊或並未電連接的問題隨著凸塊間距縮小變得更為嚴重。
在回銲操作期間，將植入元件晶粒上的焊球與在載體基板上圖案化的焊膏熔化而使其成為接合體。因為元件晶粒的彎曲及載體基板的彎曲，該接合體斷裂並導致開口故障(open failure)。當元件晶粒的彎曲與載體基板的彎曲不一致時，可預期折斷最為嚴重。例如，當元件晶粒具有第一翹曲規約(convention)而載體基板具有相反的翹曲規約時，拉伸應力拉開兩物體使其彼此遠離，因而導致冷縫故障或開口故障的發生。
本揭露提供一種具有細小金屬凸塊間距與低冷縫故障的半導體封裝，以及該半導體封裝之製造方法。在本揭露的一些實施例中，元件晶粒具有第一翹曲規約。在本揭露的一些實施例中，載體基板被控制為具有如同元件晶粒的第一翹曲規約。在一些實施例中，元件晶粒與載體基板共有相同的翹曲規約，例如呈凹形。使元件晶粒與載體基 板具有凹形而後在預定溫度下(例如，回銲溫度)接合。
控制載體基板藉以展現特定翹曲規約係為了控制載體基板頂層與底層中的金屬密度。此處所指之頂層的「金屬密度」係俯視時頂層上的金屬跡線與封裝尺寸之間的面積比。類似地，此處所指之底層的「金屬密度」係俯視時底層上的金屬跡線與封裝尺寸之間的面積比。例如，金屬密度可以藉由下式表示：金屬密度i=金屬面積i/封裝尺寸
其中，在一些實施例中，金屬面積係銅跡線所占的面積，而封裝尺寸可藉由矩形或正方形封裝的寬度與長度相乘予以計算。上式中的下標i表示載體基板的預定層。例如，接近載體基板之頂表面103’的第一金屬層的金屬密度，約為第一金屬層的金屬面積除以封裝尺寸。在本揭露的一些實施例中，金屬密度被定義為複數金屬層的平均值，例如，「頂部金屬」密度或「底部金屬」密度。在前述情形下，平均金屬密度約為所示複數金屬層中的金屬面積之總和除以封裝尺寸，並進一步除以所有金屬層的數目。詳細的計算顯示在以下的實施例中。
參照圖1，圖1根據本揭露之一些實施例顯示半導體封裝10的剖面圖。半導體封裝10包括具有第一翹曲的載體基板100以及具有第二翹曲的元件晶粒101。為清楚起見，將圖1所示的第一翹曲與第二翹曲誇大顯示。載體基板與元件晶粒的翹曲可藉由適宜的半導體計量檢測系統測量。在圖1中，半導體晶粒101位於載體基板100上方，藉由例如焊接材料105而與載體基板100電連接。元件晶粒101的頂表面103’具有可測量的面積。在一些實施例中，元件晶粒101的頂表面103’的面積大於約100mm2。例如，俯視時(未於圖1中繪示)，元件晶粒101可為12mm×12mm的正方形、10mm×10mm的正方形或10mm×12mm的矩形。如圖1所示，第一翹曲的符號規約與第二翹曲的符號規約是相 同的。或者說，第一翹曲與第二翹曲均具有凹形(即元件晶粒或載體基板的中間部分低於其邊緣部分)，因此具有負符號規約。在一些實施例中，第一翹曲的值與第二翹曲的值實質上相同。例如，厚度為4mil的元件晶粒具有在預定溫度範圍內(例如，240至270攝氏度)測量出的約-56μm的翹曲，而對應的載體基板具有在相同預定溫度範圍內測量出的約-56μm的翹曲。
在圖1中，元件晶粒101至少包括矽基板1013與金屬化層(metallization layer)1015，金屬化層1015具有例如由導電金屬跡線、互連線與介電材料組成的複數金屬層。鈍化層1017覆蓋金屬化層1015，而導電襯墊1019從鈍化層1017中暴露出，與金屬凸塊103電連接。矽基板1013、金屬化層1015與鈍化層1017之每一者皆具有不同的熱膨脹係數。在一些實施例中，在接合元件晶粒101與載體基板100之前，將元件晶粒101(金屬凸塊上有或沒有焊膏)單獨進行翹曲檢查，負翹曲規約係在特定的溫度範圍內獲得，換而言之，在特定溫度範圍內，中間部分(即圖1中接近金屬凸塊103的部分)低於邊緣部分(即圖1中遠離金屬凸塊103的部分)。在從室溫增加至回銲溫度的溫度循環中執行翹曲檢查。在一些實施例中，將回銲溫度設定約為240至270攝氏度的範圍。負翹曲規約至少發生在約240至270攝氏度的範圍中。
在圖1中，載體基板100至少包括複數金屬層M1、M2與M3。金屬層(M1、M2、M3)藉由金屬通路107電互連。因此，係第一金屬層M1之部分的金屬跡線104電連接至係第二金屬層M2之部分的金屬墊106。金屬層(M1、M2、M3)中的金屬構件可包括銅、鋁、鎳、金或其等之組合。在一些實施例中，將載體基板100中每一金屬層(M1、M2、M3)上之金屬跡線的分布設計為具有預定的金屬密度。在一些實施例中，載體基板100的頂部金屬之金屬密度低於載體基板 100的底部金屬之金屬密度。此處所述之頂部金屬係指接近載體基板100之頂表面103’的金屬層，而底部金屬係指接近植入焊球109的載體基板100之表面105’金屬層。如圖1所示，載體基板100從上到下依次由三個金屬層(M1、M2、M3)組成。此外，載體基板100包括中間層100’，其可為核心層或金屬層。在中間層為核心層的情況下，載體基板100的「頂部金屬」係指核心層上方的金屬層，即第一金屬層M1。載體基板100的「底部金屬」係指核心層下方的金屬層，即第二金屬層M2與第三金屬層M3。在中間層為金屬層的情況下，當金屬層的總數是奇數與偶數時，載體基板100的「頂部金屬」與「底部金屬」分類不同。在一些實施例中，當載體基板100具有奇數的金屬層時，將中間金屬層(如圖1所示的第二金屬層M2)上方的金屬層稱作頂部金屬。類似地，將中間金屬層下方的金屬層稱作底部金屬。
仍然參照圖1，第一金屬層M1的金屬跡線104所占的面積小於第三金屬層M3的金屬跡線108所占的面積。為簡便起見，此處不再重複上述金屬密度之定義。可調整頂部金屬密度與底部金屬密度之間的差以控制載體基板100的翹曲形態。在一些實施例中，將頂部金屬密度與底部金屬密度設計為具有至少8%的差，其中底部金屬密度大於頂部金屬密度。
參照圖2A與圖2B，圖2A根據本揭露之一些實施例顯示一層頂部金屬的俯視圖，而圖2B根據本揭露之一些實施例顯示一層底部金屬的俯視圖。圖中均顯示周邊區201與核心區202中的金屬跡線。在一些實施例中，圖2B中金屬跡線所占的面積大於圖2A中金屬跡線所占的面積。然而，並非底部金屬中每一層所具有之金屬跡線所占的面積皆大於頂部金屬任一層的面積。而是底部金屬(其可以包括複數金屬層)中金屬跡線所占的平均面積大於頂部金屬(其可以包括複數金屬層)中金屬跡線所占的平均面積。
參照圖3，顯示具有載體基板200與元件晶粒101的半導體封裝20。圖3中與圖1的符號相同之符號指代相同物體或其均等物，為求簡單起見將不再重複。在圖3中，載體基板200具有核心層200’，而核心層200’夾在金屬層(M1、M2、M3、M4)中間。在一些實施例中，載體基板200係半加成製程(semi-additive process substrate,SAP)基板。核心層200’由核心介電層組成，核心介電層包括從如下材料中選擇的一個或複數個材料：環氧樹脂、樹脂、玻璃纖維、模塑料、塑膠(如聚氯乙烯(PVC)、丙烯腈、丁二烯&苯乙烯(ABS)、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚乙烯酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS)、或其等之組合)。金屬通路207貫穿核心層200’而將第二金屬層M2與第三金屬層M3電連接。在如圖3所示的一些實施例中，核心層200’上方的金屬層M1與M2被稱作頂部金屬，而核心層200’下方的金屬層M3與M4被稱作底部金屬。頂部金屬密度是頂部金屬中所有金屬層之密度的平均值，可藉由以下方式表示：頂部金屬中跡線205與204面積之總和除以封裝尺寸再除以頂部金屬中金屬層的數目(2)。類似地，底部金屬密度是底部金屬中所有金屬層之密度的平均值，可藉由以下方式表示：底部金屬中跡線206與208面積之總和除以封裝尺寸再除以底部金屬中金屬層的數目(2)。
如前所述，底部金屬的密度大於頂部金屬的密度至少8%。在一些實施例中，該差可約為10%。在圖3中，元件晶粒101具有頂表面103’，藉由其可以測量晶粒的面積。在一些實施例中，元件晶粒101具有100mm2的晶粒面積。在其他實施例中，元件晶粒101具有約144mm2的晶粒面積。在其他實施例中，元件晶粒101具有約169mm2的晶粒面積。然而，晶粒面積的選擇並不限於此，大於約100mm2的任何晶粒面積皆包含在本揭露之預期範圍內。在圖3中，元件晶粒101所具 有的厚度T小於10mil。厚度小於約10mil的元件晶粒之翹曲最嚴重。在一些實施例中，元件晶粒101的厚度T約為4mil。在其他實施例中，元件晶粒101的厚度T約為2mil。
參照圖4，顯示具有載體基板300與元件晶粒101的半導體封裝30。圖4中與圖1及圖3的符號相同之符號指代相同物體或其均等物，為求簡單起見將不再重複。在圖4中，載體基板300係具有偶數金屬層(M1、M2、M3、M4)的無芯基板。在一些實施例中，載體基板300係嵌入式圖案鍍覆(embedded pattern plating,EPP)基板。如前所述，載體基板300的頂部金屬為金屬層M1與M2，而底部金屬為金屬層M3與M4。頂部金屬密度是金屬層M1與M2中金屬跡線304與305所占的平均面積比，而底部金屬密度是金屬層M3與M4中金屬跡線306與307所占的平均面積比。
如前所述，底部金屬的密度大於頂部金屬的密度至少8%。在一些實施例中，在100mm2的元件晶粒中該差可約為13%，在144mm2的元件晶粒中該差可約為18%，其中兩個晶粒的晶粒厚度均為4mil。
參照圖5，顯示具有載體基板400與元件晶粒101的半導體封裝40。圖5中與圖1、圖3與圖4的符號相同之符號指代相同物體或其均等物，為求簡單起見將不再重複。在圖5中，載體基板400係具有奇數金屬層(M1、M2、M3、M4、M5)的無芯基板。在一些實施例中，載體基板400是嵌入式圖案鍍覆(EPP)基板。如前所述，載體基板400的頂部金屬為金屬層M1與M2，而底部金屬為金屬層M4與M5。頂部金屬密度是金屬層M1與M2中金屬跡線404與405所占的平均面積比，而底部金屬密度是金屬層M4與M5中金屬跡線407與408所占的平均面積比。
參照圖6，圖6根據本揭露之一些實施例顯示半導體封裝的俯視圖。在一些實施例中，載體基板上方的元件晶粒601可具有各種晶粒 面積與各種晶粒厚度。例如，元件晶粒601的表面積約為100mm2厚度約為4mil。在其他實施例中，將具有不同表面積與不同厚度的複數個元件晶粒(圖6中未示出)配置於載體基板600上方。
參照圖7與圖8。圖7根據本揭露之一些實施例顯示製造半導體封裝的方法，而圖8根據一些實施例顯示列出元件晶粒與載體基板之參數的表。在操作701中，在預定溫度範圍內決定元件晶粒的翹曲值。圖8表中的翹曲欄顯示在約240至約270攝氏度的溫度範圍內採用適宜翹曲檢查測量所獲得的翹曲值。注意，翹曲值根據元件晶粒的面積與厚度而變化。在一些實施例中，元件晶粒的翹曲值係在溫度循環測量下獲得。
在操作702中，載體基板的頂部金屬密度與底部金屬密度之間的差係依據元件晶粒的翹曲值而決定。如圖8所示，載體基板下的翹曲欄與元件晶粒下的翹曲欄相匹配。為了達到特定翹曲值，可設計頂部金屬密度與底部金屬密度以匹配特定翹曲形態。在一些實施例中，可調整頂部金屬密度與底部金屬密度之間的差(下稱「密度差」)以達到特定溫度範圍內的預定翹曲值。該密度差可藉由從底部金屬密度減去頂部金屬密度而獲得。例如，對於面積為144mm2厚度為6mil的元件晶粒，在約240至約270攝氏度溫度範圍內所測量的翹曲值約為-37μm。可將承載該元件晶粒之對應的載體基板設計為具有約12.8%的密度差。由於載體基板的預定翹曲值與密度差係相關的，在一些實施例中，可藉由模擬操作而獲得該密度差。
在操作702’中，根據密度差製造載體基板。例如，所需要的翹曲值越大，頂部金屬密度與底部金屬密度之間的差越明顯。在載體基板的每一金屬層中單獨設計對應的金屬配線(metal routing)以達到預定的密度差。在一些實施例中，載體基板係半加成製程(SAP)基板、具有奇數或偶數金屬層的無芯嵌入式圖案鍍覆(EPP)基板、或 其等之組合。
在操作703中，在預定溫度下接合元件晶粒與載體基板。在一些實施例中，載體基板與元件晶粒在回銲溫度附近接合，例如，從約240至約270攝氏度。當達到回銲溫度時，元件晶粒與載體基板均表現相同的符號規約，並在一些實施例中表現實質上相同的翹曲值。
參照圖7，在一些實施例中，操作701、702、702’與703可不藉由相同實體執行。例如，測量元件晶粒翹曲值(701)、決定載體基板密度差(702)以及在預定溫度下接合元件晶粒與載體基板(703)可由半導體製作代工廠執行，而製造具有預定密度差的載體基板(702’)可由半導體製作代工廠的載體基板供應商執行。
參照圖9A與圖9B，圖9A根據本揭露之一些實施例顯示元件晶粒的剖面圖，而圖9B根據本揭露之一些實施例顯示對應於溫度循環下之各種溫度的晶粒翹曲值。圖9A與圖9B進一步討論在預定溫度範圍內決定晶粒翹曲值之操作701。如圖9A所示，元件晶粒50包括但不限於矽基板1013、金屬化層1015、鈍化層1017、導電襯墊1019、金屬凸塊103與焊接材料105。在一些實施例中，元件晶粒50的翹曲值係在圖9B所示的溫度循環下藉由將溫度從約室溫上升至預定溫度(例如，回銲溫度)而測量出。顯示在回銲溫度(約240至約270攝氏度)附近，晶粒翹曲成為負值。元件晶粒的負翹曲值為與載體基板匹配的預定翹曲值。
參照圖10A與圖10B，圖10A根據本揭露之一些實施例顯示載體基板60的剖面圖，而圖10B根據本揭露之一些實施例顯示對應於溫度循環下之各種溫度的載體基板翹曲值。圖10A與圖10B進一步討論決定載體基板的頂部金屬密度與底部金屬密度之間的差之操作702。如圖10A所示，載體基板60包括但不限於金屬層M1、M2、M3、M4、連接不同金屬層的通路607、介電層203以及植入焊球609。在一些實施 例中，載體基板60的翹曲值係在圖10B所示的溫度循環下藉由將溫度從約室溫上升至預定溫度(例如，回銲溫度)而測量或模擬。顯示在回銲溫度(約240至約270攝氏度)附近，當底部金屬密度大於頂部金屬密度時，載體基板翹曲成為負值。該負翹曲規約與元件晶粒的翹曲規約相同。在另一實施例中，如先前圖8所討論，藉由調節密度差，可將回銲溫度附近之載體基板的翹曲值調整為與回銲溫度附近之元件晶粒的翹曲值匹配。
圖11A、11B、12A、12B與13-14根據本揭露一些實施例顯示製造半導體封裝方法之各種操作的剖面圖之部分說明。圖11A與圖11B是具有不同厚度與晶粒面積的兩個元件晶粒110A與110B。圖11A與11B中與圖1的符號相同之符號指代相同物體或其均等物，為求簡單起見將不再重複。在將元件晶粒與載體基板接合之前，元件晶粒的翹曲未如進行回銲操作之元件晶粒的翹曲那樣明顯。此處所稱之元件晶粒的第一彎曲或第一翹曲是預定溫度下(例如，回銲溫度)的翹曲。對於元件晶粒110A，在一些實施例中，其厚度T1可以為4mil，而元件晶粒110B的厚度T2可為8mil。此外，元件晶粒110A的晶粒面積約為100mm2，而元件晶粒110B的晶粒面積約為144mm2。在其他實施例中，元件晶粒110A的晶粒面積約為169mm2，而元件晶粒110B的晶粒面積約為196mm2。
圖12A與圖12B是具有不同金屬結構的兩個載體基板120A與120B，例如，載體基板120A是具有核心層200’的SAP基板，而載體基板120B是偶數層EPP基板。圖12A與圖12B中與圖3與圖4的符號相同之符號指代相同物體或其均等物，為求簡單起見將不再重複。在將元件晶粒與載體基板接合之前，載體基板的翹曲未如進行回銲操作之元件晶粒的翹曲那樣明顯。此處所稱之載體基板的第二彎曲或第二翹曲是預定溫度下(例如，回銲溫度)的翹曲。如前所述，元件晶粒的第 一彎曲與載體基板的第二彎曲具有同一符號規約。
在圖13中，元件晶粒110A與載體基板120A藉由跡線上覆凸塊(BOT)接合而結合。元件晶粒110A與載體基板120A藉由熔化金屬凸塊103上的焊接材料105而接合，並將金屬凸塊103與第一金屬層M1的導電跡線204接合。在回銲操作中，元件晶粒110A與載體基板120A均以相同符號規約彎曲，例如，翹曲形態在載體基板120A與元件晶粒110A均為凹形。在一些實施例中，載體基板120A的密度差約為13.4%。類似地，在圖14中，元件晶粒110B與載體基板120B藉由跡線上覆凸塊(BOT)接合而結合。在回銲操作中，元件晶粒110B與載體基板120B均以相同符號規約彎曲，例如，翹曲形態在載體基板120B與元件晶粒110B均為凹形。在一些實施例中，載體基板120B的密度差約為10.3%。在一些實施例中，頂部金屬密度與底部金屬密度之間的差大於約8%。
圖15根據本揭露之一些實施例顯示半導體封裝的剖面圖。在圖15中，元件晶粒110A與110B均藉由回銲操作而與載體基板150接合。在一些實施例中，載體基板150的第二彎曲不僅依元件晶粒110B的第一彎曲計算，亦依元件晶粒110A的第一彎曲而計算。
本揭露之一些實施例提供一種半導體封裝，包含(1)基板，具有第一翹曲；以及(2)元件晶粒，位於該基板上方，具有第二翹曲且表面積大於約100mm2。該第一翹曲與該第二翹曲包含同一翹曲符號規約以及實質上相同的翹曲值。
本揭露之一些實施例中，該半導體封裝之該基板包括中間層、頂部金屬、及底部金屬。該頂部金屬位於該中間層上方。位於該中間層上方之所有金屬層具有頂部金屬密度，該頂部金屬密度約為該中間層上方之所有金屬層的平均密度。該底部金屬位於該中間層下方。位於該中間層下方的所有金屬層具有底部金屬密度，該底部金 屬密度約為該中間層下方之所有金屬層的平均密度。該底部金屬密度大於該頂部金屬密度。
本揭露之一些實施例中，該頂部金屬密度與該底部金屬密度之間的差至少為約0.08。
本揭露之一些實施例中，該元件晶粒的厚度小於約10mil。
本揭露之一些實施例中，該半導體封裝之該基板包括核心、頂部金屬、及底部金屬。該頂部金屬包括位於該核心上方之j個金屬層。該頂部金屬包括頂部金屬密度，其約為j個金屬層的密度之總和除以j。該底部金屬包括位於該核心下方之k個金屬層。該底部金屬包括底部金屬密度，其約為k個金屬層的密度之總和除以k。j與k係正整數。
本揭露之一些實施例中，該基板具有從該基板的頂部至底部配置的n個金屬層。該n個金屬層具有頂部金屬，其包括1至n/2個金屬層，其中，該頂部金屬的頂部金屬密度約為1至n/2個金屬層之每一層的密度之總和除以n/2。該n個金屬層具有底部金屬，其包括(n/2+1)至n個金屬層，其中，該底部金屬的底部金屬密度約為(n/2+1)至n個金屬層之每一層的密度之總和除以n/2。n係正整數。
本揭露之一些實施例中，該基板具有從該基板的頂部至底部配置的m個金屬層。該m個金屬層具有頂部金屬，其包括1至(m-1)/2個金屬層，其中，該頂部金屬的頂部金屬密度約為1至(m-1)/2個金屬層之每一層的密度之總和除以(m-1)/2。該m個金屬層具有底部金屬，其包括(m+3/2)至m個金屬層，其中，該底部金屬的底部金屬密度約為(m+3/2)至m個金屬層之每一層的密度之總和除以(m-1)/2。m係正整數。
本揭露之一些實施例中，該元件晶粒的表面積大於144mm2。
本揭露之一些實施例提供一種製造半導體封裝之方法，該方法 包括：(1)在預定溫度範圍內決定晶粒翹曲值；(2)根據該晶粒翹曲值決定基板的頂部金屬密度與底部金屬密度之間的差；以及(3)在該預定溫度範圍內接合該晶粒與該基板。該頂部金屬包括位於中間層上方之所有金屬層，而該底部金屬包括位於該中間層下方之所有金屬層。該中間層包括核心或金屬層。
本揭露之一些實施例中，決定該頂部金屬密度與該底部金屬密度之間的差包括從該底部金屬密度減去該頂部金屬密度。該頂部金屬密度約為該頂部金屬之所有金屬層的面密度之平均值。該底部金屬密度約為該底部金屬之所有金屬層的面密度之平均值。
本揭露之一些實施例中，該晶粒的表面積大於約100mm2。
本揭露之一些實施例中，決定該晶粒翹曲值包含在約室溫至約預定溫度範圍的溫度循環下測量晶粒的翹曲，該晶粒具有半導體、金屬層、介電層及金屬凸塊。
本揭露之一些實施例中，決定該頂部金屬密度與該底部金屬密度之間的差包括模擬操作，該模擬操作使該差與該晶粒翹曲值相關。
本揭露之一些實施例中，該預定溫度範圍介於約240至約270攝氏度之間。
本揭露之一些實施例提供一種製造半導體封裝之方法，該方法包括：(1)提供半導體晶粒，其在預定溫度內具有第一彎曲；(2)提供基板，其在該預定溫度內具有第二彎曲；以及(3)藉由跡線上覆凸塊(Bump-On-Trace,BOT)接合而將該半導體晶粒與該基板結合。該第一彎曲與該第二彎曲具有同一符號規約。
本揭露之一些實施例中，提供具有第二彎曲的該基板包括設計該基板的頂部金屬與底部金屬之間的金屬密度差。
本揭露之一些實施例中，該底部金屬的該金屬密度至少大於該 頂部金屬的該金屬密度約0.08。
本揭露之一些實施例中，該第一彎曲與該第二彎曲均為凹形。
本揭露之一些實施例中，該半導體晶粒的表面積大於約100mm2。
本揭露之一些實施例中，該基板包括半加成製程(SAP)基板、嵌入式圖案鍍覆(EPP)基板、或其等之組合。
以上內容概述若干實施例的特徵，因而所屬技術領域中通常知識者可更為理解本揭露之各方面。所屬技術領域中具有通常知識者應理解可輕易使用本揭露作為基礎，用於設計或修改其他製程與結構而與本文所述之實施例具有相同目的及/或達到相同優點。所屬技術領域中具有通常知識者亦應理解此均等架構並未悖離本揭露之精神與範圍，且在不悖離本揭露之精神與範圍的情況下，所屬技術領域中具有通常知識者可進行各種變化、取代與替換。

Claims (10)

  1. 一種半導體封裝，包含：基板，具有第一翹曲；以及元件晶粒，位於該基板上方，具有第二翹曲且表面積大於約100mm2；其中，該第一翹曲與該第二翹曲包含同一翹曲符號規約以及實質上相同的翹曲值。
  2. 如請求項1所述之半導體封裝，其中，該基板包含：中間層；頂部金屬，位於該中間層上方，其中位於該中間層上方之所有金屬層具有頂部金屬密度，該頂部金屬密度約為該中間層上方之所有金屬層的平均密度；以及底部金屬，位於該中間層下方，其中位於該中間層下方的所有金屬層具有底部金屬密度，該底部金屬密度約為該中間層下方之所有金屬層的平均密度，其中，該底部金屬密度大於該頂部金屬密度。
  3. 如請求項2所述之半導體封裝，其中，該頂部金屬密度與該底部金屬密度之間的差至少為約0.08。
  4. 如請求項2所述之半導體封裝，其中，該元件晶粒的厚度小於約10mil。
  5. 如請求項1所述之半導體封裝，其中，該基板包含： 核心；頂部金屬，包括位於該核心上方之j個金屬層，該頂部金屬包含頂部金屬密度，其約為j個金屬層的密度之總和除以j；以及底部金屬，包括位於該核心下方之k個金屬層，該底部金屬包含底部金屬密度，其約為k個金屬層的密度之總和除以k；其中，j與k係正整數。
  6. 如請求項1所述之半導體封裝，其中，該基板包括從該基板的頂部至底部配置的n個金屬層，其包含：頂部金屬，包括1至n/2個金屬層，其中，該頂部金屬的頂部金屬密度約為1至n/2個金屬層之每一層的密度之總和除以n/2；以及底部金屬，包括(n/2+1)至n個金屬層，其中，該底部金屬的底部金屬密度約為(n/2+1)至n個金屬層之每一層的密度之總和除以n/2；其中，n係正整數。
  7. 如請求項1所述之半導體封裝，其中，該基板包括從該基板的頂部至底部配置的m個金屬層，其包含：頂部金屬，包括1至(m-1)/2個金屬層，其中，該頂部金屬的頂部金屬密度約為1至(m-1)/2個金屬層之每一層的密度之總和除以(m-1)/2；以及底部金屬，包括(m+3/2)至m個金屬層，其中，該底部金屬的底部金屬密度約為(m+3/2)至m個金屬層之每一層的密度之總和除以(m-1)/2；其中，m係正整數。
  8. 如請求項1所述之半導體封裝，其中，該元件晶粒的表面積大於144mm2。
  9. 一種製造半導體封裝之方法，包含：在預定溫度範圍內決定晶粒翹曲值；根據該晶粒翹曲值決定基板的頂部金屬密度與底部金屬密度之間的差；以及在該預定溫度範圍內接合該晶粒與該基板，其中，該頂部金屬包含位於該中間層上方之所有金屬層，而該底部金屬包含位於該中間層下方之所有金屬層，該中間層包含核心或金屬層。
  10. 一種製造半導體封裝之方法，包含：提供半導體晶粒，其在預定溫度內具有第一彎曲；提供基板，其在該預定溫度內具有第二彎曲，該第一彎曲與該第二彎曲具有同一符號規約；以及藉由跡線上覆凸塊(Bump-On-Trace,BOT)接合而將該半導體晶粒與該基板結合。
TW104133346A 2014-10-17 2015-10-12 半導體封裝及其製造方法 TWI590406B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/517,026 US9431351B2 (en) 2014-10-17 2014-10-17 Semiconductor package and manufacturing method of the same

Publications (2)

Publication Number Publication Date
TW201626529A true TW201626529A (zh) 2016-07-16
TWI590406B TWI590406B (zh) 2017-07-01

Family

ID=55749650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104133346A TWI590406B (zh) 2014-10-17 2015-10-12 半導體封裝及其製造方法

Country Status (3)

Country Link
US (2) US9431351B2 (zh)
KR (1) KR101784564B1 (zh)
TW (1) TWI590406B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207074656U (zh) * 2015-08-10 2018-03-06 株式会社村田制作所 多层基板、部件安装基板
JP7086702B2 (ja) * 2018-05-08 2022-06-20 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly
KR20220015244A (ko) 2020-07-30 2022-02-08 삼성전자주식회사 인터포저의 워피지 예측 방법 및 이를 사용한 반도체 패키지의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020908A1 (en) * 2005-07-18 2007-01-25 Tessera, Inc. Multilayer structure having a warpage-compensating layer
US7679002B2 (en) * 2006-08-22 2010-03-16 Texas Instruments Incorporated Semiconductive device having improved copper density for package-on-package applications
US7564115B2 (en) 2007-05-16 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tapered through-silicon via structure
US7973413B2 (en) 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US8456002B2 (en) * 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US8278152B2 (en) 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US8158456B2 (en) 2008-12-05 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming stacked dies
US8183578B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Double flip-chip LED package components
US8183579B2 (en) 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8581418B2 (en) 2010-07-21 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die stacking using bumps with different sizes
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US8803316B2 (en) 2011-12-06 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. TSV structures and methods for forming the same
US9917035B2 (en) 2012-10-24 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bump-on-trace interconnection structure for flip-chip packages
US8803292B2 (en) 2012-04-27 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
TWI455272B (zh) * 2012-07-18 2014-10-01 矽品精密工業股份有限公司 半導體基板及其製法
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US20150287697A1 (en) 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate

Also Published As

Publication number Publication date
KR101784564B1 (ko) 2017-10-11
KR20160045609A (ko) 2016-04-27
US20160336281A1 (en) 2016-11-17
US9812405B2 (en) 2017-11-07
TWI590406B (zh) 2017-07-01
US9431351B2 (en) 2016-08-30
US20160111378A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
US7170158B2 (en) Double-sided circuit board and multi-chip package including such a circuit board and method for manufacture
TWI442531B (zh) 具有可調間距柵格陣列封裝之熱消散改善的系統與方法
TWI590406B (zh) 半導體封裝及其製造方法
JP2006210745A5 (zh)
JP2004335641A (ja) 半導体素子内蔵基板の製造方法
JP2007123454A (ja) 半導体装置及びその製造方法
JP2009076851A (ja) 実装基板構造物及びその製造方法
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US10950464B2 (en) Electronic device module and manufacturing method thereof
TWI666739B (zh) 製造半導體裝置的方法
CN103839897B (zh) 集成电路封装及制造方法
JP6444269B2 (ja) 電子部品装置及びその製造方法
US9312206B2 (en) Semiconductor package with thermal via and method for fabrication thereof
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
US9633953B2 (en) Methodology to achieve zero warpage for IC package
TWI360205B (en) Multi-layer substrate and manufacture method there
TW202234533A (zh) 晶片封裝結構與其形成方法
KR102244899B1 (ko) 소자실장방법
US20160212854A1 (en) Printed wiring board
US20160300773A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
TWI631684B (zh) 中介基板及其製法
JP4174008B2 (ja) 半導体装置
JP5587464B2 (ja) 半導体装置の製造方法