TW201621871A - 掃描脈衝調變削角電路 - Google Patents

掃描脈衝調變削角電路 Download PDF

Info

Publication number
TW201621871A
TW201621871A TW103143472A TW103143472A TW201621871A TW 201621871 A TW201621871 A TW 201621871A TW 103143472 A TW103143472 A TW 103143472A TW 103143472 A TW103143472 A TW 103143472A TW 201621871 A TW201621871 A TW 201621871A
Authority
TW
Taiwan
Prior art keywords
pulse modulation
scan pulse
circuit
delay
discharge
Prior art date
Application number
TW103143472A
Other languages
English (en)
Other versions
TWI552140B (zh
Inventor
施景文
黃富顯
Original Assignee
群創光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群創光電股份有限公司 filed Critical 群創光電股份有限公司
Priority to TW103143472A priority Critical patent/TWI552140B/zh
Priority to US14/949,941 priority patent/US9621147B2/en
Publication of TW201621871A publication Critical patent/TW201621871A/zh
Application granted granted Critical
Publication of TWI552140B publication Critical patent/TWI552140B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Pulse Circuits (AREA)

Abstract

本發明提出一種掃描脈衝調變削角電路，其包含一輸入端、一輸出對、及一掃瞄脈衝調變削角控制電路。該輸入端用以輸入控制訊號。該輸出對連接至一閘極線，用以輸出一閘極輸出電壓。該掃瞄脈衝調變削角控制電路連接至該輸出對，以調整閘極線上的電壓波形；其中，該掃瞄脈衝調變削角控制電路依據該輸入控制訊號，利用間格固定時間或放電固定電壓以產生一新增之遲延，俾調整放電斜率而於該閘極線上產生不同的放電時間，以使閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。

Description

掃描脈衝調變削角電路
本發明係關於液晶顯示裝置之技術領域，尤指一種掃描脈衝調變削角電路。
液晶顯示裝置(Liquid Crystal Display,LCD)是目前廣泛使用的一種平面顯示器。其具有外型輕薄、省電以及低輻射等優點。液晶顯示裝置的工作原理係利用改變液晶層兩端的電壓差來改變液晶層內之液晶分子的排列狀態，用以改變液晶層的透光性，再配合背光模組所提供的光源以顯示影像。
液晶顯示裝置包含複數個畫素單元、源極驅動器、閘極驅動器。源極驅動器係用來提供複數資料訊號至複數畫素單元。閘極驅動器係用來產生複數閘極訊號以開啟對應之畫素單元，據以控制複數資料訊號的寫入運作。閘極驅動器係連接至液晶顯示面板上的掃描線(Scan line)。而掃描線上會寄生電容及電阻，因有電阻電容負載效應，以致於在掃描線上遠離閘極驅動器處的訊號會有拖尾現 象。此會造成掃描線上靠近閘極驅動器處的訊號波形與掃描線上遠離閘極驅動器處的訊號波形有很大的差異，而導致畫面左右兩邊亮度不一樣。
針對前述問題，習知技術係使用閘極脈波調變(gate pulse modulation,GPM)技術，以將訊號波形的下降緣(falling edge)拉長，而使掃描線上靠近閘極驅動器處的訊號波形與掃描線上遠離閘極驅動器處的訊號波形的差異變小。圖1係一習知閘極脈波調變單元120之示意圖。如圖1所示，閘極脈波調變單元120係位在一脈衝寬度調變積體電路(PWM IC)110中。閘極脈波調變單元120係在一控制訊號GVOFF之一高位準(VGH)時將一PMOS電晶體130開啟且將PMOS電晶體140關閉。在控制訊號GVOFF之一低位準(VGL)時將PMOS電晶體130關閉且將PMOS電晶體140開啟。由於RC效應，訊號VGHM的下降緣(falling edge)被拉長，可使掃描線上靠近閘極驅動器處的訊號波形與掃描線上遠離閘極驅動器處的訊號波形的差異變小。畫面左右兩邊亮度也會較相近。
如圖1所示，電容C係掃描線上的等效電容，並非實體電容。習知閘極脈波調變單元120的功能是靠電阻R及電容C放電來控制斜率。但不同的液晶面板其所需的斜率也會不同，故需靠修改電阻R的阻值來做調整。此種方法會因不同型號液晶面板其所需電阻的阻值都不一樣，在生產備料上會形成問題。另一種方法則是在脈衝寬度調變積體電路(PWM IC)110中實現可調整電阻值的可變電阻。然 而此種在積體電路中佈植電阻的方法，會使積體電路產生過熱的現象，甚至燒毀。因此，習知閘極脈波調變仍有予以改善的空間。
本發明之目的主要係在提供一掃描脈衝調變削角電路，只需使用相同電阻值之電阻即可改變掃描線上的波形，可使掃描線上靠近閘極驅動器處的訊號波形與掃描線上遠離閘極驅動器處的訊號波形的差異變小。同時，畫面左右兩邊亮度也會較相近。亦可避免在積體電路中佈植電阻，而產生積體電路產生過熱的問題。
為達成上述之目的，本發明提出一種掃描脈衝調變削角電路，其包含一輸入端、一輸出對、及一掃瞄脈衝調變削角控制電路。該輸入端用以輸入控制訊號。該輸出對連接至一閘極線，用以輸出一閘極輸出電壓。該掃瞄脈衝調變削角控制電路連接至該輸出對，以調整閘極線上的電壓波形；其中，該掃瞄脈衝調變削角控制電路(M1)依據該輸入控制訊號，利用時間間格或放電固定電壓以產生一新增之遲延(delay)，俾調整放電斜率而於該閘極線上產生不同的放電時間，以使閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。
110‧‧‧脈衝寬度調變積體電路
120‧‧‧閘極脈波調變單元
130‧‧‧PMOS電晶體
140‧‧‧PMOS電晶體
200‧‧‧掃描脈衝調變削角電路
210‧‧‧掃瞄脈衝調變削角控制電路
220‧‧‧輸入端
230‧‧‧輸出對
240‧‧‧第一控制電路
250‧‧‧第二控制電路
260‧‧‧遲延參數電路
270‧‧‧閘極線
211‧‧‧振盪器
231‧‧‧第一PMOS電晶體
233‧‧‧第二PMOS電晶體
261‧‧‧削角暫存器
263‧‧‧遲延暫存器
700‧‧‧掃描脈衝調變削角電路
710‧‧‧電壓差值參數電路
720‧‧‧電壓差值及電壓差值倍數產生器
730‧‧‧比較器
圖1係一習知閘極脈波調變單元之示意圖。
圖2係本發明一種掃描脈衝調變削角電路之方塊圖。
圖3係本發明削角暫存器及遲延暫存器之示意圖。
圖4係本發明掃描脈衝調變削角電路之模擬示意圖。
圖5係本發明掃描脈衝調變削角電路之另一模擬示意圖。
圖6A、圖6B係本發明掃瞄脈衝調變削角控制電路之運作示意圖。
圖7係本發明掃瞄脈衝調變削角控制電路之另一運作示意圖。
圖8係圖7中各段的詳細數據之示意圖。
圖9係本發明一種掃描脈衝調變削角電路之另一方塊圖。
圖10A、圖10B係本發明掃瞄脈衝調變削角控制電路之另一運作示意圖。
圖11係本發明一種掃描脈衝調變削角電路之又一方塊圖。
圖2係本發明一種掃描脈衝調變削角電路200之方塊圖。該掃描脈衝調變削角電路200包括一掃瞄脈衝調 變削角控制電路210、一輸入端220、一輸出對230、一第一控制電路240、一第二控制電路250及一遲延(delay)參數電路260。
該輸入端220用以輸入控制訊號，該控制訊號可來自遲延(delay)參數電路260。該輸出對230連接至一閘極線270，用以輸出一閘極輸出電壓。該輸出對230包含一第一PMOS電晶體231及一第二PMOS電晶體233。
該第一PMOS電晶體231的源極連接至一高電位，其汲極連接至該閘極線270及該第二PMOS電晶體233的源極。該第二PMOS電晶體233的汲極連接至一外部電阻R。
該掃瞄脈衝調變削角控制電路210連接至該輸出對230，以調整該閘極線上的電壓波形，其中，該掃瞄脈衝調變削角控制電路210依據該控制訊號，利用時間間格或放電固定電壓以產生一新增之遲延(delay)，俾調整放電斜率而於該閘極線上產生不同的放電時間，以使該閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。
於本實施例中，該掃瞄脈衝調變削角控制電路210連接至該輸出對230的該第二PMOS電晶體233的閘極，以依據該控制訊號，利用時間間格以開啟或關閉該第二PMOS電晶體，以產生一新增之遲延(delay)，俾調整放電斜 率而於該閘極線上產生不同的放電時間，以使該閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。
該第一控制電路240連接至該輸出對230，以控制該閘極輸出電壓的輸出時序及輸出電壓。其中，該第一控制電路240控制該第一PMOS電晶體231，該第一控制電路240將該第一PMOS電晶體231開啟，以產生該閘極輸出電壓之上升緣(rising edge)。
該第二控制電路250連接至該掃瞄脈衝調變削角控制電路210，以控制該輸出對230之開啟及關閉。
該遲延參數電路260連接至該掃瞄脈衝調變削角控制電路210，該遲延參數電路260儲存至少一碼(code)。該掃瞄脈衝調變削角控制電路210利用該至少一碼(code)來設定不同的參數，以調整一基本的放電時間以外的額外增加之遲延時間，進而產生該間格固定時間以產生該新增之遲延，俾調整放電斜率而產生該閘極線上不同的放電時間。
該遲延參數電路260具有一削角暫存器(shaping register)261及一遲延暫存器(delay register)263。該削角暫存器261及該遲延暫存器263則形成該至少一碼(code)。圖3係本發明該削角暫存器261及該遲延暫存器263之一示意圖。當該削角暫存器261及該遲延暫存器263分別為000b及000b時，表示掃瞄脈衝調變削角控制電路210不 加入遲延(delay)且不限定RC下降時間(或RC放電時間)。此時，該閘極輸出電壓的波形與圖1中習知技術的波形相同。
當該削角暫存器261及該遲延暫存器263分別為001b及001b時，表示掃瞄脈衝調變削角控制電路210限定RC下降時間(或RC放電時間)為50ns且加入50ns遲延時間。當該削角暫存器261及該遲延暫存器263分別為001b及002b時，表示掃瞄脈衝調變削角控制電路210限定RC下降時間(或RC放電時間)為50ns且加入100ns遲延時間。依此類推。
圖4係本發明掃描脈衝調變削角電路200之模擬示意圖。其係在該削角暫存器261為001b、該遲延暫存器263分別為001b、010b、011b、100b時的模擬示意圖。圖5係本發明掃描脈衝調變削角電路200之另一模擬示意圖。其係在該削角暫存器261為010b、該遲延暫存器263分別為001b、010b、011b、100b時的模擬示意圖。如圖4、5所示，在習知技術中，當電阻R固定後，其放電斜率即固定。而經由本發明技術，其可藉由調整該削角暫存器261及該遲延暫存器263的內容值，而產生不同的放電斜率。
該掃瞄脈衝調變削角控制電路210更具有一個振盪器(oscillator)211。該振盪器(oscillator)211的頻率範圍根據不同的面板可以有不同的頻率選擇，用來產生不同的放電時間間格(△T1、△T3)，亦即產生不同的削角的時間(△T1、△T3)。該振盪器(oscillator)211可產生一第一頻率f1振盪訊 號、及一第二頻率f2振盪訊號。其中，削角時間△T1=1/f1，削角時間△T2=1/f2。圖6A及圖6B係本發明掃瞄脈衝調變削角控制電路210之運作示意圖。其中，在△T1時間間格中，掃瞄脈衝調變削角控制電路210開啟該第二PMOS電晶體233，以進行放電，在△T2時間間格中，掃瞄脈衝調變削角控制電路210關閉該第二PMOS電晶體233，以維持VGHM電壓。藉由改變不同的時間間格△T1、△T2、△T3、...，即可調整放電斜率而於該閘極線上產生不同的放電時間，以使該閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。
一併參照圖2，該掃瞄脈衝調變削角控制電路210控制該第二PMOS電晶體233，該掃瞄脈衝調變削角控制電路210將該第二PMOS電晶體開啟，以產生該閘極輸出電壓之一低位準(VGL)，當中，該閘極輸出電壓之下降緣(falling edge)具有不同的放電時間。
在圖66A及圖6B中，如橢圓A、B處所示，在放電時的斜率是相同的，但經過改變時間間格，則線一(Line1)及線二(Line2)的斜率是不相同的。同時在時間Ton時，該第一控制電路240將該第一PMOS電晶體231開啟、該第二控制電路250將該第二PMOS電晶體233關閉。VGHM電壓又上昇。
如圖6A及圖6B所示，線一(Line1)及線二(Line2)係由至少一個放電段(section,SEC)所組成。線一(Line1)係由 段1至段4(SEC1-SEC4)所組成，線二(Line2)係由段1至段6(SEC1-SEC6)所組成。每個段(SEC)可由n個放電時間間格(△T1、△T3)與m個延遲(△T2)組合而成。如圖6A及圖6B所示，圖6A為每個段(SEC)皆由一個△T1與一個△T2、圖6B為每個段(SEC)皆由一個△T3與一個△T2組成。
圖7係本發明掃瞄脈衝調變削角控制電路之另一運作示意圖。下降緣(線一或線二)可分為k個放電段(section,SEC)，每個放電段(SEC)可由Xk個放電及遲延時段所組成。每一個放電及遲延時段由mk個放電時段(△T1)與nk個遲延時段(△T2)組合而成，且不同的放電及遲延時段可以有不同的Xk、nk、mk值，當中Xk、nk、mk、k為自然數。如圖7所示，線一(Line1)的段1(Section 1)係由X1個放電及遲延時段所組成，每一個放電及遲延時段由m1個放電時段△T1及n1個遲延時段△T2所組成。段2(Section 2)係由X2個放電及遲延時段所組成，每一個放電及遲延時段由m2個放電時段△T1及n2個遲延時段△T2所組成。段3(Section 3)係由X3個放電及遲延時段所組成，每一個放電及遲延時段由m3個放電時段△T1及n3個遲延時段△T2所組成。段k(Section k)係由Xk個放電及遲延時段所組成，每一個放電及遲延時段由mk個放電時段△T1及nk個遲延時段△T2所組成。
圖8係圖7中各段的詳細數據之示意圖。於段1(Section 1)中，係由X1個放電及遲延時段所組成。每一個 放電及遲延時段由一個放電時段(S)及一個遲延時段(D)所組成，放電時段(S)由m1個時間間格△T1所組成，放電時段(S)其所佔的總時間為m1×△T1。遲延時段(D)由n1個△T2所組成，遲延時段(D)其所佔的總時間為n1×△T2。其餘各段依此類推，不再贅述。
該振盪器(oscillator)211的該第一頻率訊振盪號f1及該第二頻率訊振盪號f2的頻率是可以調整的，選擇某個範圍(r1 MHz~r2 MHz)。一旦選擇該第一頻率訊振盪號f1及該第二頻率訊振盪號f2的頻率，在不同的段(Section k)中是固定的，但在不同面板上可以根據不同的RC值選擇適合的該第一頻率訊振盪號f1及該第二頻率訊振盪號f2。
圖9係本發明一種掃描脈衝調變削角電路700之另一方塊圖。其與圖2主要差別在於新增一電壓差值參數電路710、一電壓差值及電壓差值倍數產生器720、及一比較器730。該電壓差值參數電路710用以輸出不同之電壓差值△V1、△V2、△V3、...。該電壓差值及電壓差值倍數產生器720連接至該閘極線270及該電壓差值參數電路710，依據該電壓差值參數電路710輸出之該電壓差值△V1、△V2、△V3、...，以產生不同電壓值之比較電壓值。該比較器730連接至該閘極線270及該電壓差值及電壓差值倍數產生器720，以比較該閘極線270上的電壓VGHM及該比較電壓值，進而產生一指示訊號。
該掃瞄脈衝調變削角控制電路210利用該指示 訊號，以調整一基本的放電時間以外的額外增加之遲延時間，進而產生該放電固定電壓以產生該新增之遲延，俾調整放電斜率而產生該閘極線上不同的放電時間。
圖10A、圖10B係本發明掃瞄脈衝調變削角控制電路210之另一運作示意圖。於圖10A中，電壓VGHM在下降至VGHM-△V1前，掃瞄脈衝調變削角控制電路210開啟該第二PMOS電晶體233，以進行放電，當電壓VGHM在下降至VGHM-△V1，掃瞄脈衝調變削角控制電路210則在時間間格△T中關閉該第二PMOS電晶體233，以維持VGHM電壓。掃瞄脈衝調變削角控制電路210在時間間格△T後，開啟該第二PMOS電晶體233。當電壓VGHM在下降至VGHM-2△V1前，掃瞄脈衝調變削角控制電路210開啟該第二PMOS電晶體233，以進行放電。依序進行相同動作。於圖10B中，則以△V2取代△V1，其運作原理相同，不再贅述。藉由改變不同的該電壓差值△V1、△V2、△V3、...，即可調整放電斜率而於該閘極線上產生不同的放電時間，以使該閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。
該時間間格△T可在掃瞄脈衝調變削角控制電路210中預設一固定之值即可。該時間間格△T亦可使用該遲延暫存器263來設定，此時本發明之掃描脈衝調變削角電路700則如圖11所示。
由前述說明可知，本發明只需使用相同電阻值 之電阻即可改變掃描線上的波形，可使掃描線上靠近閘極驅動器處的訊號波形與掃描線上遠離閘極驅動器處的訊號波形的差異變小。畫面左右兩邊亮度也會較相近。亦可避免在積體電路中佈植電阻，而導致積體電路產生過熱的問題。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限于上述實施例。
200‧‧‧掃描脈衝調變削角電路
210‧‧‧掃瞄脈衝調變削角控制電路
220‧‧‧輸入端
230‧‧‧輸出對
240‧‧‧第一控制電路
250‧‧‧第二控制電路
260‧‧‧遲延參數電路
270‧‧‧閘極線
211‧‧‧振盪器
231‧‧‧第一PMOS電晶體
233‧‧‧第二PMOS電晶體
261‧‧‧削角暫存器
263‧‧‧遲延暫存器

Claims (10)

  1. 一種掃描脈衝調變削角電路，其包含：一輸入端，以輸入控制訊號；一輸出對，連接至一閘極線，用以輸出一閘極輸出電壓；一掃瞄脈衝調變削角控制電路，連接至該輸出對，以調整閘極線上的電壓波形，其中，該掃瞄脈衝調變削角控制電路依據該輸入控制訊號，利用時間間格或放電固定電壓以產生一新增之遲延，俾調整放電斜率而於該閘極線上產生不同的放電時間，以使閘極輸出電壓具有至少二具有非零斜率下降的電壓波形及至少二零斜率的電壓波形。
  2. 如申請專利範圍第1項所述之掃描脈衝調變削角電路，其更包含：一第一控制電路，連接至該輸出對，以控制該閘極輸出電壓的輸出時序及輸出電壓；以及一第二控制電路，連接至該掃瞄脈衝調變削角控制電路，以控制該輸出對之開啟及關閉。
  3. 如申請專利範圍第2項所述之掃描脈衝調變削角電路，其更包含：一遲延參數電路，連接至該掃瞄脈衝調變削角控制電路，該遲延參數電路儲存至少一碼，該掃瞄脈衝調變削角控制電路利用該至少一碼來設定不同的參數，以調整一基本的放電時間以外的額外增加之遲延時間，進而產生該時間間格以產生該新增之遲延，俾調整放電斜率而產生該閘極線上不同的放電時間。
  4. 如申請專利範圍第3項所述之掃描脈衝調變削角電路，其中，該輸出對包含一第一PMOS電晶體及一第二PMOS電晶體。
  5. 如申請專利範圍第4項所述之掃描脈衝調變削角電路，其中，該第一控制電路連接至該第一PMOS電晶體，該第一控制電路將該第一PMOS電晶體開啟，以產生該閘極輸出電壓之上升緣。
  6. 如申請專利範圍第5項所述之掃描脈衝調變削角電路，其中，該掃瞄脈衝調變削角控制電路連接至該第二PMOS電晶體，該掃瞄脈衝調變削角控制電路將該第二PMOS電晶體開啟，以產生該閘極輸出電壓之下降緣，當中，該閘極輸出電壓之下降緣具有不同的放電時間間格。
  7. 如申請專利範圍第6項所述之掃描脈衝調變削角電路，其中，該掃瞄脈衝調變削角控制電路更包含：一個振盪器，其可以選擇不同頻率，用來產生不同的該放電時間間格。
  8. 如申請專利範圍第7項所述之掃描脈衝調變削角電路，其中，該閘極輸出電壓之下降緣具有k個放電段，每一個放電段由Xk個放電及遲延時段所組成，每一個放電及遲延時段由mk個放電時段及nk個遲延時段所組成，且不同的放電及遲延時段可以有不同的Xk、nk、mk值，當中Xk、nk、mk、k為自然數。
  9. 如申請專利範圍第2項所述之掃描脈衝調變削角電路，其更包含：一電壓差值參數電路，用以輸出不同之電壓差值； 一電壓差值及電壓差值倍數產生器，其連接至該閘極線及該電壓差值參數電路，依據該電壓差值參數電路輸出之該電壓差值，以產生不同電壓值之比較電壓值；以及一比較器，連接至該閘極線及該電壓差值及電壓差值倍數產生器，以比較該閘極線上的電壓及該比較電壓值，以產生一指示訊號。
  10. 如申請專利範圍第9項所述之掃描脈衝調變削角電路，其中，該掃瞄脈衝調變削角控制電路利用該指示訊號，以調整一基本的放電時間以外的額外增加之遲延時間，進而產生該放電固定電壓以產生該新增之遲延，俾調整放電斜率而產生該閘極線上不同的放電時間。
TW103143472A 2014-12-12 2014-12-12 掃描脈衝調變削角電路 TWI552140B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103143472A TWI552140B (zh) 2014-12-12 2014-12-12 掃描脈衝調變削角電路
US14/949,941 US9621147B2 (en) 2014-12-12 2015-11-24 Gate pulse modulation waveform-shaping circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103143472A TWI552140B (zh) 2014-12-12 2014-12-12 掃描脈衝調變削角電路

Publications (2)

Publication Number Publication Date
TW201621871A true TW201621871A (zh) 2016-06-16
TWI552140B TWI552140B (zh) 2016-10-01

Family

ID=56112160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103143472A TWI552140B (zh) 2014-12-12 2014-12-12 掃描脈衝調變削角電路

Country Status (2)

Country Link
US (1) US9621147B2 (zh)
TW (1) TWI552140B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767734B (zh) * 2021-06-03 2022-06-11 友達光電股份有限公司 顯示裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI551053B (zh) * 2015-01-14 2016-09-21 新唐科技股份有限公司 脈寬調變訊號產生電路與方法
CN111373468B (zh) * 2017-11-29 2022-10-28 平面系统公司 用于显示矩阵的主动放电电路系统
US20230122538A1 (en) * 2020-03-12 2023-04-20 The Board Of Trustees Of The Leland Stanford Junior University Apparatuses and methods involving amplification circuit with push-pull waveshaping operation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253051B (en) * 2004-10-28 2006-04-11 Quanta Display Inc Gate driving method and circuit for liquid crystal display
JP5152741B2 (ja) * 2007-04-03 2013-02-27 フリースケール セミコンダクター インコーポレイテッド パルス幅変調波出力回路
US8076913B2 (en) * 2008-12-22 2011-12-13 Mediatek Inc. Voltage converters and voltage generating methods for generating output voltage signals according to a pulse width modulation signal
EP2486651B1 (en) * 2009-10-09 2014-07-23 Ericsson Modems SA Pulse width modulation for a switching amplifier
TWI405177B (zh) * 2009-10-13 2013-08-11 Au Optronics Corp 閘極輸出控制方法及相應之閘極脈衝調制器
KR101392336B1 (ko) * 2009-12-30 2014-05-07 엘지디스플레이 주식회사 표시장치
KR102111651B1 (ko) * 2013-10-31 2020-05-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767734B (zh) * 2021-06-03 2022-06-11 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
TWI552140B (zh) 2016-10-01
US20160173078A1 (en) 2016-06-16
US9621147B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
TWI552140B (zh) 掃描脈衝調變削角電路
KR101824139B1 (ko) 게이트 드라이버-온-어레이 구동 회로 및 구동 방법
CN105206248B (zh) 显示驱动电路、显示装置和显示驱动方法
WO2017215361A1 (zh) 移位寄存器单元、栅极驱动电路及其驱动方法
KR101279124B1 (ko) 액정표시장치와 그 ｆｐｇａ 초기화 방법
CN105469754A (zh) 降低馈通电压的goa电路
KR102271488B1 (ko) 전압 공급부와 이를 포함한 표시장치
WO2008032468A1 (fr) Appareil d'affichage
JP2011221550A (ja) 液晶表示装置
WO2014079115A1 (zh) 液晶面板的驱动方法及驱动电路
CN106710560A (zh) 用于显示面板的驱动电路及显示装置
KR20140097891A (ko) 표시 장치
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
US10354610B2 (en) Scanning circuit, display device and method for driving scanning circuit
CN101630486A (zh) 液晶显示装置
KR102372098B1 (ko) 표시 장치 및 이의 구동 방법
US9171515B2 (en) Liquid crystal panel, scanning circuit and method for generating and utilizing angle waves to pre-charge succeeding gate line
WO2014153836A1 (zh) 栅极驱动电路、显示面板及显示装置
CN105741727A (zh) 显示装置
CN103268748B (zh) 一种电极的电压控制方法及装置
TW201543456A (zh) 液晶顯示器及其閘極放電控制電路
CN105741793A (zh) 扫描脉冲调变削角电路
CN103377631A (zh) 液晶显示装置
TWI559272B (zh) 閘極脈衝調變電路及其削角調變方法
TWI413967B (zh) 脈波調整電路及使用該脈波調整電路之驅動電路