CN105741793A - 扫描脉冲调变削角电路 - Google Patents

Abstract

本发明提出了一种扫描脉冲调变削角电路，其包含一输入端、一输出对、及一扫描脉冲调变削角控制电路。该输入端用以输入控制信号。该输出对连接至一栅极线，用以输出一栅极输出电压。该扫描脉冲调变削角控制电路连接至该输出对，以调整栅极线上的电压波形；其中，该扫描脉冲调变削角控制电路依据该输入控制信号，利用固定时间间格或放电固定电压以产生一新增的迟延，以调整放电斜率而于该栅极线上产生不同的放电时间，以使栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

Description

扫描脉冲调变削角电路

技术领域

本发明是关于液晶显示设备的技术领域，尤指一种扫描脉冲调变削角电路。

背景技术

液晶显示设备(LiquidCrystalDisplay，LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及低辐射等优点。液晶显示设备的工作原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光性，再配合背光模块所提供的光源以显示影像。

液晶显示设备包含多个像素单元、源极驱动器、栅极驱动器。源极驱动器用来提供多个数据信号至多个像素单元。栅极驱动器用来产生多个栅极信号以开启对应的像素单元，据以控制多个数据信号的写入运作。栅极驱动器连接至液晶显示面板上的扫描线(Scanline)。而扫描线上会寄生电容及电阻，因有电阻电容负载效应，以至于在扫描线上远离栅极驱动器处的信号会有拖尾现象。此会造成扫描线上靠近栅极驱动器处的信号波形与扫描线上远离栅极驱动器处的信号波形有很大的差异，而导致画面左右两边亮度不一样。

针对前述问题，现有技术使用栅极脉冲调变(gatepulsemodulation，GPM)技术，以将信号波形的下降沿(fallingedge)拉长，而使扫描线上靠近栅极驱动器处的信号波形与扫描线上远离栅极驱动器处的信号波形的差异变小。图1为一现有栅极脉冲调变单元120的示意图。如图1所示，栅极脉冲调变单元120位于一脉冲宽度调变集成电路(PWMIC)110中。栅极脉冲调变单元120在一控制信号GVOFF的一高电平(VGH)时将一PMOS晶体管130开启且将PMOS晶体管140关闭。在控制信号GVOFF的一低电平(VGL)时将PMOS晶体管130关闭且将PMOS晶体管140开启。由于RC效应，信号VGHM的下降沿(fallingedge)被拉长，可使扫描线上靠近栅极驱动器处的信号波形与扫描线上远离栅极驱动器处的信号波形的差异变小。画面左右两边亮度也会较相近。

如图1所示，电容C为扫描线上的等效电容，并非实体电容。现有栅极脉冲调变单元120的功能是靠电阻R及电容C放电来控制斜率。但不同的液晶面板其所需的斜率也会不同，故需靠修改电阻R的阻值来做调整。此种方法会因不同型号液晶面板其所需电阻的阻值都不一样，在生产备料上会形成问题。另一种方法则是在脉冲宽度调变集成电路(PWMIC)110中实现可调整电阻值的可变电阻。然而此种在集成电路中注入电阻的方法，会使集成电路产生过热的现象，甚至烧毁。因此，现有栅极脉冲调变仍有予以改善的空间。

发明内容

本发明的目的主要是在于提供一扫描脉冲调变削角电路，只需使用相同电阻值的电阻即可改变扫描线上的波形，可使扫描线上靠近栅极驱动器处的信号波形与扫描线上远离栅极驱动器处的信号波形的差异变小。同时，画面左右两边亮度也会较相近。也可避免在集成电路中注入电阻，而产生集成电路产生过热的问题。

为达成上述的目的，本发明提出一种扫描脉冲调变削角电路，其包含一输入端、一输出对、及一扫描脉冲调变削角控制电路。该输入端用以输入控制信号。该输出对连接至一栅极线，用以输出一栅极输出电压。该扫描脉冲调变削角控制电路连接至该输出对，以调整栅极线上的电压波形；其中，该扫描脉冲调变削角控制电路(M1)依据该输入控制信号，利用时间间格或放电固定电压以产生一新增的迟延(delay)，以调整放电斜率而于该栅极线上产生不同的放电时间，以使栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

附图说明

图1为一现有栅极脉冲调变单元的示意图。

图2为本发明一种扫描脉冲调变削角电路的方块图。

图3为本发明削角缓存器及迟延缓存器的示意图。

图4为本发明扫描脉冲调变削角电路的仿真示意图。

图5为本发明扫描脉冲调变削角电路的另一仿真示意图。

图6A、图6B为本发明扫描脉冲调变削角控制电路的运作示意图。

图7为本发明扫描脉冲调变削角控制电路的另一运作示意图。

图8为图7中各段的详细数据的示意图。

图9为本发明一种扫描脉冲调变削角电路的另一方块图。

图10A、图10B为本发明扫描脉冲调变削角控制电路的另一运作示意图。

图11为本发明一种扫描脉冲调变削角电路的又一方块图。

【符号说明】

脉冲宽度调变集成电路110栅极脉冲调变单元120

PMOS晶体管130PMOS晶体管140

扫描脉冲调变削角电路200

扫描脉冲调变削角控制电路210输入端220

输出对230第一控制电路240

第二控制电路250迟延参数电路260

栅极线270振荡器211

第一PMOS晶体管231第二PMOS晶体管233

削角缓存器261迟延缓存器263

扫描脉冲调变削角电路700

电压差值参数电路710

电压差值及电压差值倍数产生器720

比较器730

具体实施方式

图2为本发明一种扫描脉冲调变削角电路200的方块图。该扫描脉冲调变削角电路200包括一扫描脉冲调变削角控制电路210、一输入端220、一输出对230、一第一控制电路240、一第二控制电路250及一迟延(delay)参数电路260。

该输入端220用以输入控制信号，该控制信号可来自迟延(delay)参数电路260。该输出对230连接至一栅极线270，用以输出一栅极输出电压。该输出对230包含一第一PMOS晶体管231及一第二PMOS晶体管233。

该第一PMOS晶体管231的源极连接至一高电位，其漏极连接至该栅极线270及该第二PMOS晶体管233的源极。该第二PMOS晶体管233的漏极连接至一外部电阻R。

该扫描脉冲调变削角控制电路210连接至该输出对230，以调整该栅极线上的电压波形，其中，该扫描脉冲调变削角控制电路210依据该控制信号，利用时间间格或放电固定电压以产生一新增的迟延(delay)，以调整放电斜率而于该栅极线上产生不同的放电时间，以使该栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

在本实施例中，该扫描脉冲调变削角控制电路210连接至该输出对230的该第二PMOS晶体管233的栅极，以依据该控制信号，利用时间间格以开启或关闭该第二PMOS晶体管，以产生一新增的迟延(delay)，以调整放电斜率而于该栅极线上产生不同的放电时间，以使该栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

该第一控制电路240连接至该输出对230，以控制该栅极输出电压的输出时序及输出电压。其中，该第一控制电路240控制该第一PMOS晶体管231，该第一控制电路240将该第一PMOS晶体管231开启，以产生该栅极输出电压的上升沿(risingedge)。

该第二控制电路250连接至该扫描脉冲调变削角控制电路210，以控制该输出对230的开启及关闭。

该迟延参数电路260连接至该扫描脉冲调变削角控制电路210，该迟延参数电路260储存至少一码(code)。该扫描脉冲调变削角控制电路210利用该至少一码(code)来设定不同的参数，以调整一基本的放电时间以外的额外增加的迟延时间，进而产生该间格固定时间以产生该新增的迟延，以调整放电斜率而产生该栅极线上不同的放电时间。

该迟延参数电路260具有一削角缓存器(shapingregister)261及一迟延缓存器(delayregister)263。该削角缓存器261及该迟延缓存器263则形成该至少一码(code)。图3为本发明该削角缓存器261及该迟延缓存器263的一示意图。当该削角缓存器261及该迟延缓存器263分别为000b及000b时，表示扫描脉冲调变削角控制电路210不加入迟延(delay)且不限定RC下降时间(或RC放电时间)。此时，该栅极输出电压的波形与图1中现有技术的波形相同。

当该削角缓存器261及该迟延缓存器263分别为001b及001b时，表示扫描脉冲调变削角控制电路210限定RC下降时间(或RC放电时间)为50ns且加入50ns迟延时间。当该削角缓存器261及该迟延缓存器263分别为001b及002b时，表示扫描脉冲调变削角控制电路210限定RC下降时间(或RC放电时间)为50ns且加入100ns迟延时间。依此类推。

图4为本发明扫描脉冲调变削角电路200的仿真示意图。其是在该削角缓存器261为001b、该迟延缓存器263分别为001b、010b、011b、100b时的模拟示意图。图5为本发明扫描脉冲调变削角电路200的另一仿真示意图。其是在该削角缓存器261为010b、该迟延缓存器263分别为001b、010b、011b、100b时的模拟示意图。如图4、5所示，在现有技术中，当电阻R固定后，其放电斜率即固定。而经由本发明技术，其可通过调整该削角缓存器261及该迟延缓存器263的内容值，而产生不同的放电斜率。

该扫描脉冲调变削角控制电路210更具有一个振荡器(oscillator)211。该振荡器(oscillator)211的频率范围根据不同的面板可以有不同的频率选择，用来产生不同的放电时间间格(△T1、△T3)，也就是产生不同的削角的时间(△T1、△T3)。该振荡器(oscillator)211可产生一第一频率f1振荡信号、及一第二频率f2振荡信号。其中，削角时间△T1＝1/f1，削角时间△T2＝1/f2。图6A及图6B为本发明扫描脉冲调变削角控制电路210的运作示意图。其中，在△T1时间间格中，扫描脉冲调变削角控制电路210开启该第二PMOS晶体管233，以进行放电，在△T2时间间格中，扫描脉冲调变削角控制电路210关闭该第二PMOS晶体管233，以维持VGHM电压。通过改变不同的时间间格△T1、△T2、△T3、...，即可调整放电斜率而于该栅极线上产生不同的放电时间，以使该栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

一并参照图2，该扫描脉冲调变削角控制电路210控制该第二PMOS晶体管233，该扫描脉冲调变削角控制电路210将该第二PMOS晶体管开启，以产生该栅极输出电压的一低电平(VGL)，当中，该栅极输出电压的下降沿(fallingedge)具有不同的放电时间。

在图6A及图6B中，如椭圆A、B处所示，在放电时的斜率是相同的，但经过改变时间间格，则线一(Line1)及线二(Line2)的斜率是不相同的。同时在时间Ton时，该第一控制电路240将该第一PMOS晶体管231开启、该第二控制电路250将该第二PMOS晶体管233关闭。VGHM电压又上升。

如图6A及图6B所示，线一(Line1)及线二(Line2)是由至少一个放电段(section，SEC)所组成。线一(Line1)是由段1至段4(SEC1-SEC4)所组成，线二(Line2)是由段1至段6(SEC1-SEC6)所组成。每个段(SEC)可由n个放电时间间格(△T1、△T3)与m个延迟(△T2)组合而成。如图6A及图6B所示，图6A为每个段(SEC)皆由一个△T1与一个△T2、图6B为每个段(SEC)皆由一个△T3与一个△T2组成。

图7为本发明扫描脉冲调变削角控制电路的另一运作示意图。下降沿(线一或线二)可分为k个放电段(section，SEC)，每个放电段(SEC)可由Xk个放电及迟延时段所组成。每一个放电及迟延时段由mk个放电时段(△T1)与nk个迟延时段(△T2)组合而成，且不同的放电及迟延时段可以有不同的Xk、nk、mk值，当中Xk、nk、mk、k为自然数。如图7所示，线一(Line1)的段1(Section1)是由X1个放电及迟延时段所组成，每一个放电及迟延时段由m1个放电时段△T1及n1个迟延时段△T2所组成。段2(Section2)是由X2个放电及迟延时段所组成，每一个放电及迟延时段由m2个放电时段△T1及n2个迟延时段△T2所组成。段3(Section3)是由X3个放电及迟延时段所组成，每一个放电及迟延时段由m3个放电时段△T1及n3个迟延时段△T2所组成。段k(Sectionk)是由Xk个放电及迟延时段所组成，每一个放电及迟延时段由mk个放电时段△T1及nk个迟延时段△T2所组成。

图8为图7中各段的详细数据的示意图。于段1(Section1)中，是由X1个放电及迟延时段所组成。每一个放电及迟延时段由一个放电时段(S)及一个迟延时段(D)所组成，放电时段(S)由m1个时间间格△T1所组成，放电时段(S)其所占的总时间为m1×△T1。迟延时段(D)由n1个△T2所组成，迟延时段(D)其所占的总时间为n1×△T2。其余各段依此类推，不再赘述。

该振荡器(oscillator)211的该第一频率振荡信号f1及该第二频率振荡信号f2的频率是可以调整的，选择某个范围(r1MHz～r2MHz)。一旦选择该第一频率振荡信号f1及该第二频率振荡信号f2的频率，在不同的段(Sectionk)中是固定的，但在不同面板上可以根据不同的RC值选择适合的该第一频率振荡信号f1及该第二频率振荡信号f2。

图9为本发明一种扫描脉冲调变削角电路700的另一方块图。其与图2主要差别在于新增一电压差值参数电路710、一电压差值及电压差值倍数产生器720、及一比较器730。该电压差值参数电路710用以输出不同的电压差值△V1、△V2、△V3、...。该电压差值及电压差值倍数产生器720连接至该栅极线270及该电压差值参数电路710，依据该电压差值参数电路710输出的该电压差值△V1、△V2、△V3、...，以产生不同电压值的比较电压值。该比较器730连接至该栅极线270及该电压差值及电压差值倍数产生器720，以比较该栅极线270上的电压VGHM及该比较电压值，进而产生一指示信号。

该扫描脉冲调变削角控制电路210利用该指示信号，以调整一基本的放电时间以外的额外增加的迟延时间，进而产生该放电固定电压以产生该新增的迟延，以调整放电斜率而产生该栅极线上不同的放电时间。

图10A、图10B为本发明扫描脉冲调变削角控制电路210的另一运作示意图。在图10A中，电压VGHM在下降至VGHM-△V1前，扫描脉冲调变削角控制电路210开启该第二PMOS晶体管233，以进行放电，当电压VGHM在下降至VGHM-△V1，扫描脉冲调变削角控制电路210则在时间间格△T中关闭该第二PMOS晶体管233，以维持VGHM电压。扫描脉冲调变削角控制电路210在时间间格△T后，开启该第二PMOS晶体管233。当电压VGHM在下降至VGHM-2△V1前，扫描脉冲调变削角控制电路210开启该第二PMOS晶体管233，以进行放电。依序进行相同动作。于图10B中，则以△V2取代△V1，其运作原理相同，不再赘述。通过改变不同的该电压差值△V1、△V2、△V3、...，即可调整放电斜率而于该栅极线上产生不同的放电时间，以使该栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

该时间间格△T可在扫描脉冲调变削角控制电路210中预设一固定的值即可。该时间间格△T也可使用该迟延缓存器263来设定，此时本发明的扫描脉冲调变削角电路700则如图11所示。

由前述说明可知，本发明只需使用相同电阻值的电阻即可改变扫描线上的波形，可使扫描线上靠近栅极驱动器处的信号波形与扫描线上远离栅极驱动器处的信号波形的差异变小。画面左右两边亮度也会较相近。也可避免在集成电路中注入电阻，而导致集成电路产生过热的问题。

上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求所述为准，而非仅限于上述实施例。

Claims (10)

1.一种扫描脉冲调变削角电路，其特征在于，包含：

一输入端，以输入控制信号；

一输出对，连接至一栅极线，用以输出一栅极输出电压；

一扫描脉冲调变削角控制电路，连接至该输出对，以调整栅极线上的电压波形，

其中，该扫描脉冲调变削角控制电路依据该输入控制信号，利用时间间格或放电固定电压以产生一新增的迟延，以调整放电斜率而于该栅极线上产生不同的放电时间，以使栅极输出电压具有至少二具有非零斜率下降的电压波形及至少二零斜率的电压波形。

2.根据权利要求1所述的扫描脉冲调变削角电路，其特征在于，还包含：

一第一控制电路，连接至该输出对，以控制该栅极输出电压的输出时序及输出电压；以及

一第二控制电路，连接至该扫描脉冲调变削角控制电路，以控制该输出对的开启及关闭。

3.根据权利要求2所述的扫描脉冲调变削角电路，其特征在于，还包含：

一迟延参数电路，连接至该扫描脉冲调变削角控制电路，该迟延参数电路储存至少一码，该扫描脉冲调变削角控制电路利用该至少一码来设定不同的参数，以调整一基本的放电时间以外的额外增加的迟延时间，进而产生该时间间格以产生该新增的迟延，以调整放电斜率而产生该栅极线上不同的放电时间。

4.根据权利要求3所述的扫描脉冲调变削角电路，其中，该输出对包含一第一PMOS晶体管及一第一PMOS晶体管。

5.根据权利要求4所述的扫描脉冲调变削角电路，其中，该第一控制电路连接至该第一PMOS晶体管，该第一控制电路将该第一PMOS晶体管开启，以产生该栅极输出电压的上升沿。

6.根据权利要求5所述的扫描脉冲调变削角电路，其中，该扫描脉冲调变削角控制电路连接至该第二PMOS晶体管，该扫描脉冲调变削角控制电路将该第二PMOS晶体管开启，以产生该栅极输出电压的下降沿，当中，该栅极输出电压的下降沿具有不同的放电时间间格。

7.根据权利要求6所述的扫描脉冲调变削角电路，其中，该扫描脉冲调变削角控制电路还包含：

一个振荡器，其可以选择不同频率，用来产生不同的该放电时间间格。

8.根据权利要求7所述的扫描脉冲调变削角电路，其中，该栅极输出电压的下降沿具有k个放电段，每一个放电段由Xk个放电及迟延时段所组成，每一个放电及迟延时段由mk个放电时段及nk个迟延时段所组成，且不同的放电及迟延时段可以有不同的Xk、nk、mk值，当中Xk、nk、mk、k为自然数。

9.根据权利要求2所述的扫描脉冲调变削角电路，其特征在于，还包含：

一电压差值参数电路，用以输出不同的电压差值；

一电压差值及电压差值倍数产生器，其连接至该栅极线及该电压差值参数电路，依据该电压差值参数电路输出的该电压差值，以产生不同电压值的比较电压值；以及

一比较器，连接至该栅极线及该电压差值及电压差值倍数产生器，以比较该栅极线上的电压及该比较电压值，以产生一指示信号。

10.根据权利要求9所述的扫描脉冲调变削角电路，其中，该扫描脉冲调变削角控制电路利用该指示信号，以调整一基本的放电时间以外的额外增加的迟延时间，进而产生该放电固定电压以产生该新增的迟延，以调整放电斜率而产生该栅极线上不同的放电时间。