TW201619441A - 電漿處理方法 - Google Patents

電漿處理方法 Download PDF

Info

Publication number
TW201619441A
TW201619441A TW104126391A TW104126391A TW201619441A TW 201619441 A TW201619441 A TW 201619441A TW 104126391 A TW104126391 A TW 104126391A TW 104126391 A TW104126391 A TW 104126391A TW 201619441 A TW201619441 A TW 201619441A
Authority
TW
Taiwan
Prior art keywords
film
etching
plasma
gas
photoresist
Prior art date
Application number
TW104126391A
Other languages
English (en)
Other versions
TWI568887B (zh
Inventor
Masato Ishimaru
Takeshi Shimada
Makoto Suyama
Takahiro Abe
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201619441A publication Critical patent/TW201619441A/zh
Application granted granted Critical
Publication of TWI568887B publication Critical patent/TWI568887B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/12Gaseous compositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明係在使被蝕刻膜之尺寸較被圖案製作之尺寸更縮小的電漿處理方法中,提供不會隨著尺寸之縮小化產生被蝕刻膜之變形或倒塌,可以縮小尺寸之電漿處理方法。 本發明係一種電漿處理方法,使用光阻和被配置上述光阻之下方的反射防止膜和被配置在上述反射防止膜之下方的遮罩用膜,藉由電漿蝕刻而修整鉭膜,該電漿處理方法之特徵在於:將上述光阻當作遮罩而藉由電漿蝕刻修整上述反射防止膜和上述遮罩用膜,藉由電漿除去被修整的上述反射防止膜和被修整的上述遮罩膜,將藉由電漿除去被修整的上述光阻和被修整的上述反射防止膜之後的遮罩用膜當作遮罩,而藉由電漿蝕刻修整上述鉭膜。

Description

電漿處理方法
本發明係關於電漿處理方法,尤其關於藉由電漿蝕刻進行修整之電漿處理方法。
近年來,為了對應硬碟驅動器之大容量化,從巨大磁阻(Giant Magneto Resistance:GMR)技術轉移至隧道磁阻(Tunnel Magneto Resistance:TMR),表面記錄密度之高密度化正急速發展。
因此,為了製造硬碟驅動器所使用之磁頭,需要微細化,要求磁頭之微細電漿蝕刻技術。因此,在磁頭之製造裝置中,從離子研磨裝置提升到電漿蝕刻裝置的適用。
在磁頭之製造方法中,大概與半導體裝置之製造方法相同,遮罩使用藉由光微影被圖案製作之光阻而藉由電漿蝕刻對被形成在基板上之SiO2、Ta、Cr等的較適用於半導體裝置之材料,以及Al2O3、NiFe、Ru等之非揮發性材料同時進行微細加工。
附帶一提,近年來藉由電漿蝕刻所進行的微 細加工中,於對被蝕刻材進行蝕刻之前,藉由電漿蝕刻使利用光微影被圖案製作之光阻縮小,並使用被縮小之光阻之遮罩圖案而對被蝕刻材進行電漿蝕刻,依此縮小被蝕刻材之配線的尺寸。
例如,作為縮小尺寸之方法(修整),如在專利 文獻1中,揭示著提供蝕刻遮罩之方法,其係用以藉由各向同性或部分的各向同性之蝕刻使藉由光微影被圖案化之光阻縮小,形成具備有當作蝕刻停止或者也當作虛擬層而發揮功能之埋入反射防止覆膜的尺寸被縮小之圖案化的光阻,縮小的尺寸圖案接著多晶矽、金屬或絕緣體或強介電質等之下層材料繼續進行各向異性蝕刻。
進一步作為使被蝕刻材之加工尺寸較被圖案 製作之尺寸更縮小之法,在專利文獻2中,揭示著一種電漿蝕刻方法,其係將疊層膜當作遮罩,該層疊膜具有事先被圖案製作之光阻,和從Cr膜、Mn膜、Fe膜、Co膜、Ni膜、Y膜、Zr膜、Nb膜、Mo膜、Ru膜、Hf膜、Ir膜、Pt膜、Au膜之中被選出的膜或是含有Cr、Mn、Fe、Co、Ni、Y、Zr、Nb、Mo、Ru、Hf、Ir、Pt、Au之中被選出之元素的氧化物之膜,使用電漿而對碳化矽膜進行蝕刻,該電漿蝕刻方法之特徵在於具有:使用氯氣和氧氣的混合氣體將上述光阻當作遮罩而對上述膜進行蝕刻之光阻形成工程;和於上述遮罩形成工程後使用氯氣和氧氣和稀有氣體的混合氣體而使上述遮罩形成工程後之膜的尺寸縮小化之遮罩縮小化工程。
再者,就以對200~500nm之厚度的磁性膜進 行高速蝕刻,可進行良好的微細加工之乾蝕刻方法而言,例如專利文獻3中,揭示有一種電漿處理方法,其係對200nm至500nm之磁膜進行乾蝕刻,該電漿處理方法之特徵在於:對在上述磁膜上形成有疊層膜之試料進行乾蝕刻,該疊層膜包含光阻膜,和屬於上述光阻膜之下層膜的非有機系之膜,和屬於上述非有機系之膜之下層膜的Cr膜,和屬於上述Cr膜之下層膜的Al2O3膜。
而且,作為Ta膜之蝕刻方法,例如在專利文 獻4中揭示著以光阻膜作為遮罩圖案,使用Cl2和O2之混合氣體而對屬於被蝕刻膜之非揮發性材料的Ta膜之蝕刻進行高精度蝕刻的方法。
[先前技術文獻] [專利文獻]
專利文獻1:日本特開平9-237777號公報
專利文獻2:日本特開2013-225624號公報
專利文獻3日本特開2012-99589號公報
專利文獻4日本特開2002-299320號公報
發明之概要
於反射防止膜之蝕刻時,光阻圖案也被蝕刻 而圖案縮小。依此,可以形成較緊隨著顯像後的光阻圖案更微細之尺寸的圖案。但是,在專利文獻1中,必須確保無機膜層之加工所需的光阻遮罩量,有產生在加工尺寸之縮小化產生界限的問題。
再者,在專利文獻2至4所揭示之方法中, 有由於附著於光阻圖案之側壁的反應生成物之保護膜,光阻圖案受到應力,或是由於鹵系之氣體,光阻樹脂因化學性作用而受損。於配線大之時,光阻圖案受到的應力或化學性作用之損傷雖然無表露化,但是當縮小化後之光阻圖案成為35nm以下時,則有產生光阻圖案變形或倒塌等之問題的情形。
因此,在本發明中,在使被蝕刻膜之尺寸較 被圖案製作之尺寸更縮小的電漿處理方法中,提供不會隨著尺寸縮小產生被蝕刻膜之變形或倒塌,可以縮小尺寸之電漿處理方法。
本發明係一種電漿處理方法,使用光阻和被配置上述光阻之下方的反射防止膜和被配置在上述反射防止膜之下方的遮罩用膜,藉由電漿蝕刻而修整鉭膜,該電漿處理方法之特徵在於:將上述光阻當作遮罩而藉由電漿蝕刻修整上述反射防止膜和上述遮罩用膜,藉由電漿除去被修整的上述反射防止膜和被修整的上述遮罩膜,將藉由電漿除去被修整的上述光阻和被修整的上述反射防止膜之 後的遮罩用膜當作遮罩,而藉由電漿蝕刻修整上述鉭膜。
再者,本發明係一種電漿處理方法,使用光 阻和被配置上述光阻之下方的反射防止膜和被配置在上述反射防止膜之下方的鉻膜,藉由電漿蝕刻而修整鉭膜,該電漿處理方法之特徵在於:將上述光阻當作遮罩而藉由使用氯氣和氧氣之混合氣體的電漿蝕刻,修整上述反射防止膜和上述鉻膜,藉由電漿除去被修整之上述反射防止膜和被修整之上述遮罩用膜,並將藉由電漿除去被修整之上述光阻和被修整之上述反射防止膜之後的鉻膜當作遮罩而藉由使用氯氣和四氟甲烷氣體和氦氣之混合氣體的電漿蝕刻,修整上述鉭膜。
藉由本發明,在使被蝕刻膜之尺寸較被圖案製作之尺寸更縮小的電漿處理方法中,提供不會隨著尺寸縮小產生被蝕刻膜之變形或倒塌,可以縮小尺寸。
1‧‧‧感應耦合天線
2‧‧‧介電質窗
3‧‧‧蝕刻處理室
4‧‧‧匹配器
5‧‧‧氣體供給裝置
6‧‧‧電極
7‧‧‧電漿
8‧‧‧排氣裝置
9‧‧‧法拉第屏蔽
10‧‧‧第一高頻電源
11‧‧‧第二高頻電源
12‧‧‧試料
13‧‧‧發光監測裝置
14‧‧‧大氣裝載器
15‧‧‧裝載鎖定室
16‧‧‧卸載鎖定室
17‧‧‧真空搬運室
18‧‧‧灰化處理室
19‧‧‧真空搬運機器人
20‧‧‧第一卡匣
21‧‧‧第二卡匣
22‧‧‧第三卡匣
23‧‧‧AlTiC基板
24‧‧‧MTJ膜
25‧‧‧Ta膜
26‧‧‧Cr膜
27‧‧‧反射防止膜
28‧‧‧光阻膜
29‧‧‧反應生成物
圖1為適用本發明之電漿蝕刻裝置之構成剖面圖。
圖2為適用本發明之電漿蝕刻裝置之裝置構成圖。
圖3為表示在本實施例中所使用之試料之構造的模式圖。
圖4為表示在本發明中所使用之試料之構造的模式 圖。
圖5為表示電漿蝕刻之流程圖。
圖6表示Cr膜之修整結果的圖示。
圖7為表示Cr膜之電漿蝕刻後的光阻膜和反射防止膜之除去的圖示。
圖8為表示Ta膜對遮罩之各膜厚的蝕刻形狀。
圖9表示Ta膜之修整結果的圖示。
以下,一面參照圖面一面說明與本發明有關之電漿蝕刻方法之一實施例。作為適用於本發明之電漿蝕刻處理裝置,使用一種對被配置在作為試料之基板上的被蝕刻膜進行電漿蝕刻之電漿處理裝置,其係接受電漿形成用氣體之供給,生成氣體電漿,對被形成在基板上之金屬膜等進行蝕刻之電漿處理裝置。
圖1為示意性表示適用本發明之電漿蝕刻裝置之內部構造的剖面圖。作為電漿蝕刻處理室之蝕刻處理室之上部係藉由石英(SiO)或是陶瓷(Al2O3)之介電質材料所構成之介電質窗被氣密密封。再者,蝕刻室3載置有作為被處理體之試料12,在內部隔著絕緣體配置有施加高頻偏壓之電極6。並且蝕刻處理室被接地到地面。
在介電質窗2之上方配置有第一高頻電源10,其係經由放射用以生成電漿之感應磁場之線圈狀之感應線圈1和匹配器4,將高頻電力供給至感應耦合天線 1。在蝕刻處理室3內部從氣體供給裝置5被供給處理氣體,藉由排氣裝置8被減壓排氣至特定壓力。藉由氣體供給裝置5對蝕刻處理室3內部供給處理氣體,藉由感應天線1所放射出之感應磁場,使該處理氣體予以電漿化。
再者,為了將存在電漿7中之離子拉至試料 12上,藉由第二高頻電源11對電極6供給高頻偏壓電力。本電漿蝕刻裝置具有因應非揮發性蝕刻材料之蝕刻的構成,藉由對被配置在感應耦合天線1和介電質窗2之間的電容耦合天線之法拉第屏蔽9施加高頻電壓,可控制及除去反應生成物朝介電質窗堆積。並且,發光監測裝置13係檢測出蝕刻氣體之發光強度或反應生成物之發光強度之變化而判定蝕刻之結束。
圖2係表示適用本發明之電漿蝕刻裝置之全 體構成。大氣裝載器14係與裝載鎖定室15和卸載鎖定室16連結,裝載鎖定室15和卸載鎖定室16成為與真空搬運室17連結之構成。並且,真空搬運室17係與蝕刻處理室3和灰化處理室18連接。
試料12係藉由大氣裝載器14和真空搬運機 器人19而被搬運,在蝕刻處理室3被蝕刻,在灰化處理室18被灰化。在大氣裝載器14上具備設置試料12之第一卡匣20和設置試料12之第二卡匣21和設置試料12之第三卡匣22,試料12隨時被搬運至蝕刻處理室3,成為蝕刻處理後或灰化處理後,返回至原來的第一卡匣20或第二卡匣21之系統。以下,針對本發明之電漿蝕刻方法 之實施形態進行說明。
首先,從在本發明之一實施例中所使用之試料 之構造例進行說明。如圖3所示般,在AlTiC基板23上,從下依序配置MTJ膜24(30nm)、Ta膜25(50nm)、反射防止膜27(60nm),藉由光微影技術等,由光阻膜28形成遮罩圖案。該MTJ膜24為用以形成磁隧道耦合(Magnetic Tunnel Junction)元件之疊層膜。再者,該些之構造表示一實施例,被疊層之膜的種類、厚度、順序等因應用途適當變更。並且,遮罩之尺寸設為60nm。
首先,以光阻膜28和反射防止膜27成為期 待之尺寸之方式,縮小蝕刻及尺寸。接著,進行Ta膜25之蝕刻。因Ta膜25之揮發性低,故在Ta膜25之蝕刻中產生之反應生成物堆積在圖案側壁,引起圖案之變形或倒塌。當光阻膜28和反射防止膜27之膜厚較厚時,附著於圖案之反應生成物增加,容易產生變形或倒塌。
再者,在另一方面,若使光阻膜28和反射防 止膜27之膜厚變薄時,附著於圖案之反應生成物減少,難以產生圖案之變形或倒塌。但是,在薄的光阻膜28和反射防止膜27,不容易取得與Ta膜25之選擇比。
因此,在本發明中,如圖4所示般,在Ta膜 25上形成成為第二遮罩材之Cr膜26,於反射防止膜27和Cr膜26之蝕刻後,實施光阻膜28和反射防止膜27之除去。之後,使用在薄的Cr膜26中能取得與Ta膜25之選擇性的氣體,一面使Cr膜26後退一面對Ta膜25進行 蝕刻。發現藉由使用該蝕刻方法,不會產生圖案之變形或倒塌,取得期待之尺寸。接著,說明與本實施例有關之本發明之電漿蝕刻方法。
圖4為用以形成具有上述構造之試料之第一 遮罩的工程。通常,反射防止膜27和Cr膜26係使用分別適合於各膜之條件而進行蝕刻。首先,如圖5(a)所示般,將光阻膜28予以遮罩,一面將反射防止膜27保持與遮罩相同之尺寸,一面進行蝕刻。接著,如圖5(b)所示般,縮小成期待之尺寸。並且,將該縮小成期待之尺寸的情形稱為修整。
接著,如圖5(c)所示般,將尺寸被縮小之光 阻膜28和反射防止膜27予以遮罩,進行Cr膜26之蝕刻。此時,在蝕刻中產生之反應生成物附著在光阻膜28和反射防止膜27之側壁。當持續尺寸之縮小化時,不能承受其附著的反應生成物之重量,如圖5(d)所示般,產生圖案之變形或倒塌。當產生圖案之變形或倒塌時,更縮小化受到阻礙,無法取得期待之尺寸。
因此,以不會產生光阻膜28和反射防止膜27 之變形或倒塌,使尺寸縮小為目的之本實施例中,使用氯(Cl2)氣體和氧(O2)氣體之混合氣體,使用反射防止膜27和Cr膜26相同的蝕刻條件,連續對反射防止膜27和Cr膜26進行蝕刻,並且也朝側壁方向進行蝕刻,一面使圖案變細一面進行蝕刻。
並且,Cr膜26之蝕刻處理時間藉由發光監測 裝置13等被控制,Cr膜26開始消失,即是檢測出被配置在下層之Ta膜25開始露出時,成為Cr膜26之蝕刻終點。此時,發光之反應生成物之發光強度,例如取得波長359nm之發光,檢測出變化開始之地點或變化結束之地點,成為Cr膜26之蝕刻終點。
再者,若事先調查Cr膜26之蝕刻速度,決 定蝕刻時間時,不一定需要發光監測裝置13。但是,當Cr26之蝕刻終點之時序延遲時,在橫方法蝕刻迅速地加速,產生光阻圖案之變形或倒塌。該係在Cr膜26消失之時點,電漿中之氧自由基集中在光阻膜28或反射防止膜27,成為過剩反應之故。
一般而言,若使將製程氣體設為低流量,尤 其使O2氣體之含有量減少時,例如即使蝕刻終點之時序延遲時,亦可以使朝橫方向之蝕刻延遲。但是,當使O2氣體之含有量減少時,電漿中之氯自由基與被配置在Cr膜26之下層的Ta膜25反應,產生TaxCly系之反應生成物。
因此,為了不會產生光阻圖案之變形或倒 塌,使Cr膜26之尺寸縮小,必須某程度地在光阻膜28之側壁堆積保護膜,並且以光阻膜28之尺寸不會變粗之方式,又一面保持朝光阻膜28之側壁方向進行蝕刻的最佳平衡,一面重覆對光阻膜28之側壁形成保護膜和對光阻膜28之側壁方向進行蝕刻。
為了一面保持最佳之平衡,一面重覆對光阻 膜28之側壁形成保護膜和對光阻膜28之側壁方向進行蝕刻,在本實施例中,如表1所示般,使用60ml/min之氯(Cl2)氣體和5ml/min之氧(O2)氣體之混合氣體,在將處理壓力設為0.3Pa,將高頻偏壓設為15W之蝕刻條件下,反射防止膜27和Cr膜26以相同條件進行蝕刻。依此,如圖6所示般,不會產生圖案之變形或倒塌,可以形成可使Cr膜26之尺寸從光阻膜28之初期尺寸的60nm縮小至30nm的第一遮罩。
再者,在本實施例中,雖然使用Cr膜,但是本發明並不限定於Cr膜,若為相對於被配置在下層之Ta膜25表示高的選擇性之材質即可。例如,有Fe、Ni、Y、Zr、Ru、Hf、Au、Ag、Cu、Al之單層膜,即包含該些之疊層膜,或是該些氧化物等。但是,使適當蝕刻條件最佳化為必要。
接著,進行全部除去光阻膜28和反射防止膜27之遮罩除去工程。因Cr膜26之下層的Ta膜25之揮發性低,故於Ta膜25之蝕刻時產生之反應生成物29容易堆積於圖案側壁,一旦附著時就難以除去。當該反應生成物附著於遮罩圖案之側壁時,使尺寸縮小受到阻礙,無法取得期待之加工尺寸。再者,當反應生成物左右非對稱 地附著於遮罩圖案之側壁時,附著較多之一方產生彎曲或倒塌。配線粗時,遮罩圖案受到的應力或化學性作用之損傷雖然不顯著化,但是當Cr膜之蝕刻後之尺寸變細至30nm以下時,產生圖案變形或倒塌。因此,為了取得期待之尺寸,於Ta膜25之蝕刻時,以防止遮罩變薄而反應生成物過度地附著於圖案側壁為佳。
在Ta膜25之蝕刻中,藉由使用氯(Cl2)氣體 和四氟甲烷(CF4)氣體之混合氣體,或四氟甲烷(CF4)氣體和氬(Ar)氣體之混合氣體等之含氟氣體,Ta膜25對Cr膜26之選擇比為10以上。從此可知,相對於Ta膜25之膜厚為50nm,若成為遮罩之Cr膜26之膜厚為5nm時,可進行Ta膜25之蝕刻。
依此,於Ta膜25之蝕刻時,可將作為遮罩 之Cr膜26之膜厚相對於Ta膜25薄化成1/10以下。因此,在本發明中,於Cr膜26蝕刻結束後,進行不需要之光阻膜28和反射防止膜27之除去,如圖7所示般,形成形成薄遮罩,該遮罩相對於Ta膜25之膜厚為1/10以下。
藉由使用該薄的遮罩,不會有產生圖案之變 形或倒塌之情形,可使Ta膜25縮小化,可取得期待之尺寸。藉由使用Cr膜26之薄膜遮罩,不會產生圖案之變形或倒塌,利用圖8說明可使Ta膜25縮小化的理由。
圖8為表示Ta膜對遮罩之各膜厚的蝕刻形狀。首先,圖8(a)保持殘留光阻膜28和反射防止膜27之 狀態下對Ta膜25進行蝕刻之時的蝕刻形狀。在圖案側壁堆積反應生成物29,由於該反應生成物29之重量使得圖案變形或倒塌,接著,圖8(b)係在與Ta膜25相同之膜厚的Cr膜26,對Ta膜25進行蝕刻之時的蝕刻形狀。與圖8(a)相同,在圖案側壁堆積反應生成物29。但是,雖然不堆積高的部分,不會產生圖案之變形或倒塌,尺寸變粗無法取得期待之尺寸。
接著,圖8(c)係除去光阻膜28和反射防止膜 27,使Cr膜26膜厚相對於Ta膜25之膜厚為1/10之膜厚,且對Ta膜25進行蝕刻之時的蝕刻形狀。因Cr膜26之膜厚為薄,故Cr膜26之肩部被削成略錐形,難以在圖案側壁堆積反應生成物29,同時進行尺寸之縮小化。依此,如圖8(c)所示般,除去光阻膜28和反射防止膜27,且使Cr膜26之膜厚相對於Ta膜25成為1/10以下,依此不會產生圖案之變形或倒塌,可使Ta膜25縮小化。針對光阻膜28和反射防止膜27之除去,有下述般之方法。
在第一遮罩形成工程中將被電漿蝕刻之試料 真空搬運至灰化處理室18,以電漿灰化除去上述被電漿蝕刻的光阻膜28、反射防止膜27、Cr膜26和附著於側壁之反應生成物。
例如,如表2所示般,在使用1000mL/min之 氧(O2)氣體以作為處理用氣體,將壓力控制在130Pa,高頻電力設為1000W,將晶圓平台溫度設為250℃之灰化條件下,進行置放60秒在電極6上之試料12的處理,依此 除去光阻膜28、反射防止膜27和由於反應生成物29所生成的附著物。
並且,光阻膜28之灰化處理係事先調查光阻 膜28之灰化速度,決定灰化時間而進行。並且,在本實施例中,雖然使用在灰化處理18中之光阻除去方法,但是即使實施在蝕刻處理室3中除去之原位(in-situ)灰化處理中之任一者亦可。
接著,進行第二遮罩形成工程。例如,如表3 所示般,使用混合18ml/min之氯(Cl2)氣體和7ml/min之四氟甲烷(CF4)氣體和50ml/min之氦(He)氣體的氣體,在將處理壓力設為0.3Pa,將高頻偏壓電力設為17W之蝕刻條件下,使Cr膜26與以遮罩,藉由在第一遮罩形成工程中所形成之遮罩的Cr膜26之尺寸,一面使Ta膜25予以縮小一面進行蝕刻。
氯(Cl2)氣體和四氟甲烷(CF4)氣體之流量比當 氯(Cl2)氣體多時,Ta膜25朝圖案側壁方向之蝕刻加速,形狀成為逆錐狀,成為引起圖案之變形或倒塌之原因。另外,當四氟甲烷(CF4)氣體多時,過剩被供給之C自由基堆積在Ta膜25之圖案之側壁而成為錐形狀,無法取得期待之尺寸。
因此,為了取得垂直之形狀,需要氯(Cl2)氣 體和四氟甲烷(CF4)氣體流量比之最佳化。在本實施例中,為了可使Ta膜25之縮小化和形狀之垂直化並存,將氯(Cl2)氣體和四氟甲烷(CF4)氣體之流量比設為18:7。
並且,Ta膜25之蝕刻處理係藉由發光監測裝 置13等檢測出Ta膜25開始消失,即是被配置在下層之MTJ膜24露出之時點,根據該被檢測出之Ta膜25之蝕刻的終點而結束。例如,檢測出接收波長515nm之發光,波長515nm之發光變化開始之時點或在波長515nm結束發光變化之時點,成為該Ta膜25之蝕刻的終點。
再者,若事先調查Ta膜25之蝕刻速度,決 定Ta膜25之蝕刻時間時,不一定需要發光監測裝置13。但是,當Ta膜25之蝕刻終點之時序延遲時,電漿中之氯自由基與被配置在Ta膜25之下層的MTJ膜24反應,產生反應生成物。
再者,因在Ta膜25蝕刻中產生的Ta之反應 生成物缺乏揮發性,故一旦附著於圖案側壁時,則形成保護膜難以除去,成為縮小化之阻礙,無法取得期待之尺寸。因此,也與Cr膜蝕刻相同,必須使Ta膜25之縮小 化和抑制從基底MTJ膜24產生反應生成物並存。
因此,在本發明中,如表3所示般,在氯 (Cl2)氣體和四氟甲烷(CF4)氣體添加氦(He)氣體。藉由添加該氦(He)氣體所產生之效果可抑制反應生成物朝圖案側壁堆積,可使Ta膜25縮小化,取得期待之尺寸。此應該係由於添加氦(He)氣體使得氣體蝕刻室內之滯留時間變短,抑制反應生成物朝圖案側壁堆積。
再者,藉由添加氦(He)氣體,氯(Cl2)氣體流 量對混合氣體之總氣體流量的比例,由於氦(He)氣體之稀釋而減少,可以抑制Ta膜25之下層的MTJ膜24露出時之反應生成物產生。依此,反應生成物朝圖案側壁之堆積被抑制,可使Ta膜25縮小化,取得期待之尺寸,並可以取得如圖9所示般之蝕刻形狀。
再者,於蝕刻時產生之反應生成物容易堆積 在圖案側壁。因此,當遮罩膜厚變厚時,因更多的反應生成物堆積在圖案側壁,故容易產生圖案之變形或倒塌。在本實施例中,除去光阻膜28和反射防止膜27,且使Cr膜26之膜厚相對於Ta膜成為1/10以下,依此不會產生圖案之變形或倒塌,可使Ta膜25縮小化。此時之Ta膜25之尺寸成為15nm。
並且,使用四氟甲烷(CF4)氣體當作Ta膜25之蝕刻,例如即使為三氟甲烷(CHF3)氣體、二氟甲烷(CH2F2)氣體、六氟化硫酸(SF6)氣體等之含氟氣體亦可。但是,因應氣體種類使蝕刻條件之最佳化為必要。
並且,本發明如上述般,因並不限定於藉由 法拉第屏蔽之手段,故即使不具備法拉第屏蔽之感應耦合電漿(Inductively Coupled Plasma)蝕刻裝置、Electron Cyclotron Resonance(ECR)方式之微波電漿蝕刻裝置、螺旋型電漿蝕刻裝置、電容耦合型電漿(Capacitively Coupled Plasma)蝕刻裝置等適用本發明亦可。
以上,藉由本發明之電漿蝕刻方法,在使被 蝕刻材之蝕刻尺寸較被圖案製作之尺寸縮小的電漿蝕刻方法中,不會產生由於被蝕刻材之尺寸縮小化而導致被蝕刻材之配線之斷線或彎曲,可以縮小被蝕刻材之尺寸。
1‧‧‧感應耦合天線
2‧‧‧介電質窗
3‧‧‧蝕刻處理室
4‧‧‧匹配器
5‧‧‧氣體供給裝置
6‧‧‧電極
7‧‧‧電漿
8‧‧‧排氣裝置
9‧‧‧法拉第屏蔽
10‧‧‧第一高頻電源
11‧‧‧第二高頻電源
12‧‧‧試料
13‧‧‧發光監測裝置

Claims (5)

  1. 一種電漿處理方法,使用光阻和被配置上述光阻之下方的反射防止膜和被配置在上述反射防止膜之下方的遮罩用膜,藉由電漿蝕刻而修整鉭膜,該電漿處理方法之特徵在於:將上述光阻當作遮罩而藉由電漿蝕刻修整上述反射防止膜和上述遮罩用膜,藉由電漿除去被修整的上述光阻和被修整的上述反射防止膜,將藉由電漿除去被修整的上述光阻和被修整的上述反射防止膜之後的遮罩用膜當作遮罩,而藉由電漿蝕刻修整上述鉭膜。
  2. 如請求項1所記載之電漿處理方法,其中上述遮罩用膜之厚度為上述鉭膜之厚度之1/10以下。
  3. 如請求項2所記載之電漿處理方法,其中上述遮罩用膜為鉻膜,上述反射防止膜和上述遮罩用膜之修整係藉由使用氯氣和氧氣之混合氣體的電漿蝕刻而進行。
  4. 如請求項3所記載之電漿處理方法,其中上述鉭膜之修整係藉由使用氯氣和四氟甲烷氣體和氦氣之混合氣體的電漿蝕刻而進行。
  5. 一種電漿處理方法,使用光阻和被配置上述光阻之下方的反射防止膜和被配置在上述反射防止膜之下方的鉻 膜,藉由電漿蝕刻而修整鉭膜,該電漿處理方法之特徵在於:將上述光阻當作遮罩而藉由使用氯氣和氧氣之混合氣體的電漿蝕刻,修整上述反射防止膜和上述鉻膜,藉由電漿除去被修整之上述光阻和被修整之上述反射防止膜,並將藉由電漿除去被修整之上述光阻和被修整之上述反射防止膜之後的鉻膜當作遮罩而藉由使用氯氣和四氟甲烷氣體和氦氣之混合氣體的電漿蝕刻,修整上述鉭膜。
TW104126391A 2014-11-19 2015-08-13 Plasma processing method TWI568887B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/080568 WO2016079818A1 (ja) 2014-11-19 2014-11-19 プラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201619441A true TW201619441A (zh) 2016-06-01
TWI568887B TWI568887B (zh) 2017-02-01

Family

ID=55961172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104126391A TWI568887B (zh) 2014-11-19 2015-08-13 Plasma processing method

Country Status (5)

Country Link
US (1) US9506154B2 (zh)
JP (1) JP6040314B2 (zh)
KR (1) KR101794738B1 (zh)
TW (1) TWI568887B (zh)
WO (1) WO2016079818A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273970B1 (ko) * 2017-12-26 2021-07-07 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
US10475991B2 (en) * 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434133B1 (ko) 1995-07-14 2004-08-09 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
JPH11271958A (ja) 1998-02-06 1999-10-08 Internatl Business Mach Corp <Ibm> 高解像フォトマスクおよびその製造方法
JP2002299320A (ja) 2001-03-29 2002-10-11 Toshiba Corp エッチング方法
JP2006080355A (ja) 2004-09-10 2006-03-23 Nec Electronics Corp 半導体装置の製造方法
JP2007081383A (ja) 2005-08-15 2007-03-29 Fujitsu Ltd 微細構造の製造方法
US7635546B2 (en) 2006-09-15 2009-12-22 Applied Materials, Inc. Phase shifting photomask and a method of fabricating thereof
JP4861947B2 (ja) * 2007-09-26 2012-01-25 株式会社日立ハイテクノロジーズ Al2O3膜のドライエッチング方法
KR100948770B1 (ko) 2008-06-27 2010-03-24 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 이의 제조 방법
JP2012099589A (ja) 2010-11-01 2012-05-24 Hitachi High-Technologies Corp プラズマ処理方法
JP2013077665A (ja) * 2011-09-30 2013-04-25 Toppan Printing Co Ltd パターン形成方法及びパターン形成体
JP5815459B2 (ja) 2012-04-23 2015-11-17 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US8747680B1 (en) * 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device

Also Published As

Publication number Publication date
US20160138170A1 (en) 2016-05-19
KR20160077012A (ko) 2016-07-01
KR101794738B1 (ko) 2017-11-07
US9506154B2 (en) 2016-11-29
TWI568887B (zh) 2017-02-01
JP6040314B2 (ja) 2016-12-07
WO2016079818A1 (ja) 2016-05-26
JPWO2016079818A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
US10975468B2 (en) Method of cleaning plasma processing apparatus
US8506834B2 (en) Method for dry etching Al2O3 film
US20120214310A1 (en) Wiggling control for pseudo-hardmask
US8986492B2 (en) Spacer formation for array double patterning
US6911346B2 (en) Method of etching a magnetic material
JP2005039015A (ja) プラズマ処理方法および装置
JP6208017B2 (ja) プラズマエッチング方法
TWI568887B (zh) Plasma processing method
US8535549B2 (en) Method for forming stair-step structures
KR20090008240A (ko) Mram 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
US20200251344A1 (en) Method for processing substrates
US9070388B2 (en) Plasma processing method
JP5919183B2 (ja) プラズマエッチング方法
JP4515956B2 (ja) 試料のエッチング方法
JP5815459B2 (ja) プラズマエッチング方法
TW201715085A (zh) 蝕刻多層膜之方法
JP4979430B2 (ja) プラズマエッチング方法
KR101133697B1 (ko) 반도체소자 가공방법
US9281470B2 (en) Plasma processing method
US20130078815A1 (en) Method for forming semiconductor structure with reduced line edge roughness
KR102448699B1 (ko) 자기 정렬된 다중 패터닝을 위한 선택적 질화물 에칭 방법
JP5875723B2 (ja) プラズマ処理方法
US9997366B2 (en) Silicon oxide silicon nitride stack ion-assisted etch
USRE46464E1 (en) Method for forming stair-step structures
JP2014131086A (ja) プラズマ処理方法