KR101794738B1 - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR101794738B1
KR101794738B1 KR1020157020877A KR20157020877A KR101794738B1 KR 101794738 B1 KR101794738 B1 KR 101794738B1 KR 1020157020877 A KR1020157020877 A KR 1020157020877A KR 20157020877 A KR20157020877 A KR 20157020877A KR 101794738 B1 KR101794738 B1 KR 101794738B1
Authority
KR
South Korea
Prior art keywords
film
etching
plasma
gas
mask
Prior art date
Application number
KR1020157020877A
Other languages
English (en)
Other versions
KR20160077012A (ko
Inventor
마사토 이시마루
다케시 시마다
마코토 스야마
다카히로 아베
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20160077012A publication Critical patent/KR20160077012A/ko
Application granted granted Critical
Publication of KR101794738B1 publication Critical patent/KR101794738B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은, 피에칭막의 치수를 패터닝된 치수보다 축소시키는 플라즈마 처리 방법에 있어서, 치수의 축소화에 수반되는 피에칭막의 변형이나 도괴를 일으키지 않고 치수를 축소시킬 수 있는 플라즈마 처리 방법을 제공한다.
본 발명은, 레지스트와 상기 레지스트의 하방에 배치된 반사 방지막과 상기 반사 방지막의 하방에 배치된 마스크용 막을 이용하여 플라즈마 에칭에 의해 탄탈막을 트리밍하는 플라즈마 처리 방법에 있어서, 상기 레지스트를 마스크로 하여 플라즈마 에칭에 의해 상기 반사 방지막과 상기 마스크용 막을 트리밍하고, 상기 트리밍된 반사 방지막과 상기 트리밍된 마스크용 막을 플라즈마에 의해 제거하며, 상기 트리밍된 레지스트와 상기 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후의 마스크용 막을 마스크로 하여 플라즈마 에칭에 의해 상기 탄탈막을 트리밍하는 것을 특징으로 한다.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
본 발명은, 플라즈마 처리 방법에 관련되고, 특히 플라즈마 에칭에 의해 트리밍을 행하는 플라즈마 처리 방법에 관한 것이다.
최근에, 하드디스크 드라이브의 대용량화에 대응하기 위해, 거대자기저항(Giant Magneto Resistance:GMR) 기술로부터 터널링 자기저항(Tunnel Magneto Resistance:TMR) 기술로 이행하여, 면기록밀도의 고밀도화가 급속히 진척되고 있다.
그에 따라 하드디스크 드라이브에 사용되는 자기 헤드를 제조하기 위해 미세화가 필요하게 되어, 자기 헤드의 미세 플라즈마 에칭 기술이 요구되고 있다. 그 때문에, 자기 헤드의 제조 장치에 있어서는, 이온 밀링 장치부터 플라즈마 에칭 장치의 적용이 진척되고 있다.
자기 헤드의 제조 방법에 대해서는, 반도체 디바이스의 제조 방법과 대체로 동일하여 리소그래피에 의해 패터닝된 포토 레지스트를 마스크에 이용하여 기판 상에 형성된 SiO2, Ta, Cr 등의 반도체 디바이스에 자주 적용되는 재료와 함께 Al2O3, NiFe, Ru 등의 불휘발성 재료를 플라즈마 에칭에 의해 미세가공하고 있다.
이와 관련하여 최근의 플라즈마 에칭에 의한 미세가공에서는, 피에칭재를 에칭하기 전에, 리소그래피에 의해 패터닝된 포토 레지스트를 플라즈마 에칭에 의해 축소시키고, 축소된 포토 레지스트의 마스크 패턴을 이용하여 피에칭재를 플라즈마 에칭함으로써 피에칭재의 배선의 치수를 축소시키고 있다.
예를 들면, 치수를 축소하는 방법(트리밍)으로서, 특허문헌 1에는, 리소그래피에 의해 패턴화된 포토 레지스트를 등방적 또는 부분적으로 등방적인 에칭에 의해 축소시켜, 에칭 스톱으로서도 또는 더미층으로서도 기능하는 매립 반사 방지 피복을 구비한 축소된 치수의 패턴화된 포토 레지스트를 형성하고, 축소된 치수 패턴이, 폴리실리콘, 금속, 또는 절연체, 또는 강유전체(强誘電體) 등의 하층 재료의, 다음에 이어지는 이방성 에칭을 위한 에칭 마스크를 제공하는 방법이 개시되어 있다.
또한, 피에칭재의 가공 치수를 패터닝된 치수보다 축소하는 방법으로서, 특허문헌 2에는, 미리 패터닝된 포토 레지스트와, Cr막, Mn막, Fe막, Co막, Ni막, Y막, Zr막, Nb막, Mo막, Ru막, Hf막, Ir막, Pt막, Au막 중으로부터 선택되는 막 또는 Cr, Mn, Fe, Co, Ni, Y, Zr, Nb, Mo, Ru, Hf, Ir, Pt, Au 중으로부터 선택되는 원소를 함유하는 산화물의 막을 가지는 적층막을 마스크로 하여, 플라즈마를 이용하여 탄화 규소막을 에칭하는 플라즈마 에칭 방법에 있어서, 염소가스와 산소가스의 혼합가스를 이용하여 상기 포토 레지스트를 마스크로 하여 상기 막을 에칭하는 마스크 형성 공정과, 상기 마스크 형성 공정 후에 염소가스와 산소가스와 희가스의 혼합가스를 이용하여 상기 마스크 형성 공정 후의 막의 치수를 축소화시키는 마스크 축소화 공정을 가지는 것을 특징으로 하는 플라즈마 에칭 방법이 개시되어 있다.
또한, 200∼500㎚의 두께의 자성막(磁性膜)을 고속 에칭하여, 양호한 미세가공이 가능한 드라이 에칭 방법으로서, 예를 들면, 특허문헌 3에는, 본 발명은 두께가 200㎚ 내지 500㎚의 자성막을 드라이 에칭하는 플라즈마 처리 방법에 있어서, 레지스트막과, 상기 레지스트막의 하층막인 비유기계의 막과, 상기 비유기계의 막의 하층막인 Cr막과, 상기 Cr막의 하층막인 Al2O3막을 포함하는 적층막을 상기 자성막의 위에 성막한 시료를 드라이 에칭하는 것을 특징으로 하는 플라즈마 처리 방법이 개시되어 있다.
또한, Ta막의 에칭 방법으로서는, 예를 들면, 특허문헌 4에는, 포토 레지스트막을 마스크 패턴으로, 피에칭막인 불휘발성 재료인 Ta막의 에칭을 Cl2와 O2의 혼합가스를 이용하여 고정밀도로 에칭하는 방법이 개시되어 있다.
일본국 공개특허 특개평 9-237777호 공보 일본국 공개특허 특개2013-225624호 공보 일본국 공개특허 특개2012-99589호 공보 일본국 공개특허 특개2002-299320호 공보
반사 방지막의 에칭시에 포토 레지스트 패턴도 에칭되어 패턴이 축소된다. 이로 인해, 현상(現像) 직후의 포토 레지스트 패턴보다 미세한 치수의 패턴을 형성할 수 있다. 그러나, 특허문헌 1에 있어서는, 무기막층의 가공에 필요한 포토 레지스트 마스크량을 확보할 필요가 있어, 가공 치수의 축소화에 한계가 생긴다는 문제가 있다.
또한, 특허문헌 2 내지 4에 개시된 방법에서는, 포토 레지스트 패턴의 측벽에 부착된 반응 생성물의 보호막에 의해 포토 레지스트 패턴에 응력이 가해지거나,또는 할로겐계의 가스에 의해 포토 레지스트 수지가 화학적 작용에 의해 데미지를 받는다. 배선이 큰 경우에는, 포토 레지스트 패턴이 받는 응력이나 화학적 작용의 데미지는 현재화(顯在化)하지 않으나, 축소화 후의 포토 레지스트 패턴이 35㎚ 이하가 되면, 포토 레지스트 패턴의 변형이나 도괴 등의 문제가 생기는 경우가 있다.
이 때문에, 본 발명에서는 피에칭막의 치수를 패터닝된 치수보다 축소시키는 플라즈마 처리 방법에 있어서, 치수의 축소화에 수반되는 피에칭막의 변형이나 도괴를 일으키지 않고 치수를 축소시킬 수 있는 플라즈마 처리 방법을 제공한다.
본 발명은, 레지스트와 상기 레지스트의 하방에 배치된 반사 방지막과 상기 반사 방지막의 하방에 배치된 마스크용 막을 이용하여 플라즈마 에칭에 의해 탄탈막을 트리밍하는 플라즈마 처리 방법에 있어서, 상기 레지스트를 마스크로 하여 플라즈마 에칭에 의해 상기 반사 방지막과 상기 마스크용 막을 트리밍하고, 상기 트리밍된 반사 방지막과 상기 트리밍된 마스크용 막을 플라즈마에 의해 제거하며, 상기 트리밍된 레지스트와 상기 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후의 마스크용 막을 마스크로 하여 플라즈마 에칭에 의해 상기 탄탈막을 트리밍하는 것을 특징으로 한다.
또한, 본 발명은, 레지스트와 상기 레지스트의 하방에 배치된 반사 방지막과 상기 반사 방지막의 하방에 배치된 크롬막을 이용하여 플라즈마 에칭에 의해 탄탈막을 트리밍하는 플라즈마 처리 방법에 있어서, 상기 레지스트를 마스크로 하여 염소가스와 산소가스의 혼합가스를 이용한 플라즈마 에칭에 의해 상기 반사 방지막과 상기 크롬막을 트리밍하고, 상기 트리밍된 반사 방지막과 상기 트리밍된 마스크용 막을 플라즈마에 의해 제거하며, 상기 트리밍된 레지스트와 상기 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후의 크롬막을 마스크로 하여 염소가스와 4불화메탄가스와 헬륨가스의 혼합가스를 이용한 플라즈마 에칭에 의해 상기 탄탈막을 트리밍하는 것을 특징으로 한다.
본 발명에 의해, 피에칭막의 치수를 패터닝된 치수보다 축소시키는 플라즈마 처리 방법에 있어서, 치수의 축소화에 수반되는 피에칭막의 변형이나 도괴를 일으키지 않고 치수를 축소시킬 수 있다.
도 1은, 본 발명을 적용한 플라즈마 에칭 장치의 구성 단면도이다.
도 2는, 본 발명을 적용한 플라즈마 에칭 장치의 장치 구성도이다.
도 3은, 본 실시예에서 사용한 시료의 구조를 나타내는 모식도이다.
도 4는, 본 발명에서 사용한 시료의 구조를 나타내는 모식도이다.
도 5는, 플라즈마 에칭의 플로우를 나타내는 도면이다.
도 6은, Cr막의 트리밍 결과를 나타내는 도면이다.
도 7은, Cr막의 플라즈마 에칭 후에 있어서의 포토 레지스트막과 반사 방지막의 제거를 나타내는 도면이다.
도 8은, 마스크의 각 막 두께에 대한 Ta막의 에칭 형상을 나타낸다.
도 9는, Ta막의 트리밍 결과를 나타내는 도면이다.
이하, 본 발명에 관련된 플라즈마 에칭 방법의 일실시예를 도면을 참조하면서 설명한다. 본 발명에 적용되는 플라즈마 에칭 처리 장치로서는, 시료인 기판 상에 배치된 피에칭막을 플라즈마 에칭하는 플라즈마 처리 장치로서, 플라즈마 형성용 가스의 공급을 받아, 가스 플라즈마를 생성하고, 기판 상에 형성된 금속막 등을 에칭하는 플라즈마 처리 장치를 사용하였다.
도 1은 본 발명을 적용한 플라즈마 에칭 장치의 내부 구조를 모식적으로 나타내는 단면도이다. 플라즈마 에칭 처리실인 에칭 처리실의 상부는, 석영(SiO) 또는 세라믹(Al2O3)의 유전체 재료로 이루어지는 유전체창에 의해 기밀하게 밀봉되어 있다. 또, 에칭실(3)은, 피처리체인 시료(12)가 탑재되어 고주파 바이어스가 인가되는 전극(6)을 절연체를 개재하여 내부에 배치하고 있다. 또한, 에칭 처리실은 어스에 접지되어 있다.
유전체창(2)의 상방에는, 플라즈마를 생성하기 위한 유전 자장을 방사하는 코일 형상의 유도 안테나(1)와 정합기(4)를 개재하여 고주파 전력을 유도 안테나(1)에 공급하는 제 1 고주파 전원(10)이 배치되어 있다. 에칭 처리실(3) 내부에는, 가스 공급 장치(5)로부터 처리 가스가 공급되고, 배기 장치(8)에 의해 소정의 압력으로 감압 배기된다. 가스 공급 장치(5)로부터 에칭 처리실(3) 내부에 처리 가스를 공급하고, 당해 처리 가스를 유도 안테나(1)에 의해 방사된 유도 자장에 의해 플라즈마화한다.
또한, 플라즈마(7) 중에 존재하는 이온을 시료(12) 상에 끌어들이기 위해 전극(6)에 제 2 고주파 전원(11)에 의해 고주파 바이어스 전력을 공급한다. 본 플라즈마 에칭 장치는, 불휘발성 에칭 재료의 에칭에 맞는 구성을 가지고 있고, 유도 안테나(1)와 유전체창(2)의 사이에 배치된 용량 결합 안테나인 패러데이 실드(9)에 고주파 전압을 인가함으로써, 유전체창으로의 반응 생성물의 퇴적 제어 및 제거가 가능해진다. 또한, 발광 모니터링 장치(13)는, 에칭 가스의 발광 강도 또는 반응 생성물의 발광 강도의 변화를 검출하여 에칭의 종료를 판정한다.
도 2는, 본 발명을 적용한 플라즈마 에칭 장치의 전체 구성을 나타낸다. 대기 로더(14)는 로드 록실(15)과 언로드 록실(16)에 연결되어 있고, 로드 록실(15)과 언로드 록실(16)은 진공 반송실(17)과 연결된 구성으로 되어 있다. 또한, 진공 반송실(17)은 에칭 처리실(3)과 애싱 처리실(18)에 접속되어 있다.
시료(12)는 대기 로더(14)와 진공 반송 로봇(19)에 의해 반송되고, 에칭 처리실(3)에서 에칭, 애싱 처리실(18)에서 애싱된다. 대기 로더(14) 상에는, 시료(12)가 설치되는 제 1 카세트(20)와 시료(12)가 설치되는 제 2 카세트(21)와 시료(12)가 설치되는 제 3 카세트(22)를 구비하고, 시료(12)는, 수시로 에칭 처리실(3)에 반송되어, 에칭 처리 후 또는 애싱 처리 후, 원래의 제 1 카세트(20) 또는 제 2 카세트(21)에 되돌아가는 시스템으로 되어 있다. 이하, 본 발명의 플라즈마 에칭 방법의 실시형태에 대하여 설명한다.
우선, 본 발명의 일실시예에서 사용한 시료의 구조예부터 설명한다. 도 3에 나타내는 바와 같이 AlTiC 기판(23) 상에, 밑에서부터 순서대로, MTJ막(24)(30㎚), Ta막(25)(50㎚), 반사 방지막(27)(60㎚)의 순으로 배치하고, 리소그래피 기술 등에 의해, 포토 레지스트막(28)에 의해 마스크 패턴을 형성한다. 이 MTJ막(24)은 자기 터널 결합(Magnetic tunnel Junction) 소자를 형성하기 위한 적층막이다. 또, 이러한 구조는 일실시예를 나타낸 것이고, 적층되는 막의 종류, 두께, 순서 등은 용도에 따라 적절히 변경된다. 또한, 마스크의 치수는 60㎚로 하였다.
먼저, 포토 레지스트막(28)과 반사 방지막(27)을 원하는 치수가 되도록 에칭 및 치수를 축소시킨다. 다음에, Ta막(25)의 에칭을 행한다. Ta막(25)은 휘발성이 낮기 때문에, Ta막(25)의 에칭 중에 발생하는 반응 생성물은 패턴 측벽에 퇴적하여, 패턴의 변형이나 도괴를 일으킨다. 포토 레지스트막(28)과 반사 방지막(27)의 막 두께가 보다 두꺼우면 패턴에 부착되는 반응 생성물이 증가하여 변형이나 도괴가 일어나기 쉬워진다.
또한, 반면에, 포토 레지스트막(28)과 반사 방지막(27)의 막 두께를 얇게 하면, 패턴에 부착되는 반응 생성물은 저감하여 패턴의 변형이나 도괴는 발생하기 어려워진다. 단, 얇은 포토 레지스트막(28)과 반사 방지막(27)에서는 Ta막(25)과의 선택비를 얻는 것은 용이하지 않다.
그래서, 본 발명에서는, 도 4에 나타내는 바와 같이 제 2 마스크재가 되는 Cr막(26)을 Ta막(25) 상에 형성하고, 반사 방지막(27)과 Cr막(26)의 에칭 후에 포토 레지스트막(28)과 반사 방지막(27)의 제거를 실시한다. 그 후, 얇은 Cr막(26)에서 Ta막(25)과 선택성이 얻어지는 가스를 이용하여 Cr막(26)을 후퇴시키면서 Ta막(25)을 에칭한다. 이 에칭 방법을 이용함으로써 패턴의 변형이나 도괴가 일어나지 않고 원하는 치수를 얻는 것을 발견하였다. 다음에 본 실시예에 관련된 본 발명의 플라즈마 에칭 방법을 설명한다.
도 4에 상술한 구조를 가지는 시료의 제 1 마스크를 형성하기 위한 공정이다. 통상, 반사 방지막(27)과 Cr막(26)은 각각의 막에 적합한 조건을 이용하여 에칭을 행한다. 처음에, 도 5(a)에 나타내는 바와 같이 포토 레지스트막(28)을 마스크로, 반사 방지막(27)을 마스크와 동일한 치수를 유지하면서 에칭을 행한다. 다음에, 도 5(b)에 나타내는 바와 같이 원하는 치수가 되도록 축소시킨다. 또한, 이 원하는 치수로 축소시키는 것을 트리밍이라고 칭한다.
다음에, 도 5(c)에 나타내는 바와 같이, 치수가 축소된 포토 레지스트막(28)과 반사 방지막(27)을 마스크로 하여, Cr막(26)의 에칭을 행한다. 이때, 에칭 중에 발생하는 반응 생성물은, 포토 레지스트막(28)과 반사 방지막(27)의 측벽에 부착된다. 치수의 축소화를 진행시켜 가면, 그 부착된 반응 생성물의 무게를 끝까지 견디지 못하고, 도 5(d)에 나타내는 바와 같이 패턴의 변형이나 도괴가 일어나버린다. 패턴의 변형이나 도괴가 일어나면, 추가적인 축소화의 방해물이 되어 원하는 치수를 얻을 수 없게 된다.
이 때문에, 포토 레지스트막(28)과 반사 방지막(27)의 변형이나 도괴를 일으키지 않고 치수를 축소시키는 것을 목적으로 본 실시예에서는, 염소(Cl2)가스와 산소(O2)가스의 혼합가스를 이용하여, 반사 방지막(27)과 Cr막(26)을 동일한 에칭 조건을 이용하여, 반사 방지막(27)과 Cr막(26)을 연속으로 에칭을 행함과 함께 측벽방향으로의 에칭도 진행시켜 패턴을 가늘어지게 하면서 에칭을 행하였다.
또한, Cr막(26)의 에칭 처리 시간은 발광 모니터링 장치(13) 등에 의해 제어되고, Cr막(26)이 없어지기 시작하여, 즉 하층에 배치된 Ta막(25)이 노출되기 시작했을 때를 검출하여, Cr막(26)의 에칭 종점으로 한다. 이때, 발광하는 반응 생성물의 발광 강도, 예를 들면 파장 359㎚의 발광을 포착하여, 변화가 시작되는 지점 또는 변화가 끝나는 지점을 검출하여, Cr막(26)의 에칭 종점으로 한다.
또한, Cr막(26)의 에칭 속도를 미리 조사하여 에칭 시간을 결정해 두면, 반드시 발광 모니터링 장치(13)가 필요하지는 않다. 그러나, Cr(26)의 에칭 종점의 타이밍이 늦어지면, 가로방향으로 에칭이 급격하게 가속되어, 포토 레지스트 패턴의 변형이나 도괴가 일어난다. 이것은 Cr막(26)이 없어진 시점에서, 플라즈마 중의 산소 라디칼이 포토 레지스트막(28)이나 반사 방지막(27)에 집중하여 과잉 반응해버리기 때문이다.
일반적으로는, 프로세스 가스를 저유량으로 하고, 특히 O2가스의 함유량을 저하시키면, 설령 에칭 종점의 타이밍이 늦어져도, 가로방향으로의 에칭을 늦출 수 있다. 그러나, O2가스의 함유량을 저하시키면, 플라즈마 중의 염소 라디칼이 Cr막(26)의 하층에 배치된 Ta막(25)과 반응하여, TaxCly계의 반응 생성물이 발생한다.
이 때문에, 포토 레지스트 패턴의 변형이나 도괴를 일으키지 않고 Cr막(26)의 치수를 축소시키기 위해서는, 어느 정도 포토 레지스트막(28)의 측벽에 보호막을 퇴적시키면서 또한 포토 레지스트막(28)의 치수가 굵어지지 않도록, 또는, 포토 레지스트막(28)의 측벽방향으로 에칭이 진행되는 최적의 밸런스를 유지하면서 포토 레지스트막(28)의 측벽으로의 보호막 형성과 포토 레지스트막(28)의 측벽방향으로의 에칭을 반복할 필요가 있다.
최적의 밸런스를 유지하면서, 포토 레지스트막(28)의 측벽으로의 보호막 형성과 포토 레지스트막(28)의 측벽방향으로의 에칭을 반복하기 위해, 본 실시예에서는 표 1에 나타내는 바와 같이, 60㎖/min의 염소(Cl2)가스와 5㎖/min의 산소(O2)가스의 혼합가스를 이용하고, 처리 압력을 0.3Pa, 고주파 바이어스를 15W로 하는 에칭 조건에서 반사 방지막(27)과 Cr막(26)을 동일 조건으로 에칭을 행하였다. 이로 인해, 도 6에 나타내는 바와 같이 패턴의 변형이나 도괴가 일어나지 않고, Cr막(26)의 치수를 포토 레지스트막(28)의 초기 치수인 60㎚ 내지 30㎚로 축소할 수 있었던 제 1 마스크를 형성할 수 있다.
[표 1]
Figure 112015074623866-pct00001
또한, 본 실시예에서는 Cr막을 이용하였으나, 본 발명은 Cr막에 한정되지 않고, 하층에 배치되는 Ta막(25)에 대하여 높은 선택성을 나타내는 재질이면 가능하다. 예를 들면, Fe, Ni, Y, Zr, Ru, Hf, Au, Ag, Cu, Al의 단층막, 및 이들을 포함한 적층막, 또는 이들의 산화물 등이 있다. 단, 적절히 에칭 조건의 최적화가 필요하다.
다음에, 포토 레지스트막(28)과 반사 방지막(27)을 모두 제거하는 마스크 제거 공정을 행한다. Cr막(26)의 하층인 Ta막(25)은 휘발성이 낮기 때문에, Ta막(25)의 에칭시에 발생하는 반응 생성물(29)은 패턴 측벽에 퇴적하기 쉽고, 한번 부착되면 제거하는 것이 곤란하다. 이 반응 생성물이 마스크 패턴의 측벽에 부착되면, 치수를 축소시키는데 방해물이 되어, 원하는 가공 치수를 얻을 수 없게 된다. 또, 반응 생성물이 마스크 패턴의 측벽에 좌우 비대칭으로 부착되면, 많이 부착된 쪽으로 구부러짐이나 붕괴가 생겨버린다. 배선이 굵은 경우에는, 마스크 패턴이 받는 응력이나 화학적 작용의 데미지는 현재화하지 않으나, Cr막의 에칭 후의 치수가 30㎚ 이하로 가늘어지면 패턴 변형이나 도괴가 일어난다. 이 때문에, 원하는 치수를 얻는 위해서는, Ta막(25)의 에칭시에는, 마스크를 얇게 하여 과도하게 반응 생성물이 패턴 측벽에 부착되는 것을 막는 것이 바람직하다.
Ta막(25)의 에칭에 있어서, 염소(Cl2)가스와 4불화메탄(CF4)가스의 혼합가스나, 4불화메탄(CF4)가스와 아르곤(Ar)가스의 혼합가스 등의 불소 함유 가스를 이용함으로써, Ta막(25)의 Cr막(26)에 대한 선택비가 10 이상이다. 이것으로부터, Ta막(25)의 막 두께가 50㎚에 대하여, 마스크가 되는 Cr막(26)의 막 두께가 5㎚이면 Ta막(25)의 에칭이 가능해진다.
따라서, Ta막(25)의 에칭시에는 마스크인 Cr막(26)의 막 두께를 Ta막(25)에 대하여 1/10 이하로 얇게 하는 것이 가능해진다. 그래서, 본 발명에서는, Cr막(26) 에칭 종료 후에 불필요하게 된 포토 레지스트막(28)과 반사 방지막(27)의 제거를 행하여, 도 7에 나타내는 바와 같이 Ta막(25)의 막 두께에 대하여 마스크가 1/10 이하가 되는 얇은 마스크를 형성하였다.
이 얇은 마스크를 이용함으로써, 패턴의 변형이나 도괴가 일어나지 않고 Ta막(25)의 축소화가 가능해져 원하는 치수를 얻을 수 있게 된다. Cr막(26)의 박막 마스크를 이용함으로써, 패턴의 변형이나 도괴가 일어나지 않고 Ta막(25)의 축소화가 가능해지는 이유를 도 8에서 설명한다.
마스크의 각 막 두께에 대한 Ta막(25)의 에칭 형상을 도 8에 나타낸다. 먼저, 도 8(a)는, 포토 레지스트막(28)과 반사 방지막(27)을 그대로 남겨두고 Ta막(25)을 에칭한 경우의 에칭 형상이다. 패턴 측벽에 반응 생성물(29)이 퇴적하여, 이 반응 생성물(29)의 무게에 의해 패턴이 변형되어 도괴하고 있다. 다음에, 도 8(b)는, Ta막(25)과 동일한 막 두께의 Cr막(26)에서 Ta막(25)을 에칭한 경우의 에칭 형상이다. 도 8(a)와 마찬가지로, 패턴 측벽에 반응 생성물(29)이 퇴적한다. 그러나, 높게 퇴적하지 않는 만큼 패턴의 변형이나 도괴는 일어나지 않으나, 치수가 굵어져 원하는 치수를 얻을 수 없다.
다음에, 도 8(c)는, 포토 레지스트막(28)과 반사 방지막(27)을 제거하고, Ta막(25)의 막 두께에 대하여 Cr막(26)의 막 두께를 1/10로 한 막 두께로, Ta막(25)을 에칭한 경우의 에칭 형상이다. Cr막(26)의 막 두께가 얇기 때문에, Cr막(26)의 어깨부가 약간 테이퍼로 깎여, 패턴 측벽에 반응 생성물(29)이 퇴적하기 어렵게 되고, 동시에 치수의 축소화가 진행된다. 따라서, 도 8(c)에서 나타낸 바와 같이, 포토 레지스트막(28)과 반사 방지막(27)을 제거하고, 또한 Cr막(26)의 막 두께를 Ta막(25)에 대하여 1/10 이하로 함으로써, 패턴의 변형이나 도괴가 일어나지 않고 Ta막(25)의 축소화가 가능해진다. 포토 레지스트막(28)과 반사 방지막(27)의 제거에 대하여 다음과 같은 방법이 있다.
제 1 마스크 형성 공정에서 플라즈마 에칭된 시료를 애싱 처리실(18)에 진공반송하여, 상기 플라즈마 에칭된 포토 레지스트막(28), 반사 방지막(27), Cr막(26)과 측벽에 부착된 반응 생성물을 플라즈마 애싱으로 제거한다.
예를 들면, 표 2에 나타내는 바와 같이 처리용 가스로서 1000mL/min의 산소(O2)가스를 이용하여, 압력을 130Pa로 제어하고, 고주파 전력을 1000W, 웨이퍼 스테이지 온도를 250℃로 한 애싱 조건에서 60초간 전극(6)에 놓인 시료(12)의 처리를 행함으로써, 포토 레지스트막(28), 반사 방지막(27)과 반응 생성물(29)에 의한 부착물이 제거된다.
[표 2]
Figure 112015074623866-pct00002
또한, 포토 레지스트막(28)의 애싱 처리는, 포토 레지스트막(28)의 애싱 속도를 미리 조사하고, 애싱 시간을 결정하여 행한다. 또한, 본 실시예에서는 애싱 처리실(18)에서의 포토 레지스트 제거 방법을 이용하였으나, 에칭 처리실(3)에서 제거하는 인시츄(in-situ) 애싱 처리 중 어느 것을 실시해도 된다.
다음에, 제 2 마스크 형성 공정을 행한다. 예를 들면, 표 3에 나타내는 바와 같이 18㎖/min의 염소(Cl2)가스와 7㎖/min의 4불화메탄(CF4)가스와 50㎖/min의 헬륨(He)가스를 혼합한 가스를 이용하고, 처리 압력을 0.3Pa, 고주파 바이어스 전력을 17W로 한 에칭 조건에서 Cr막(26)을 마스크로 하여, 제 1 마스크 형성 공정에서 형성된 마스크인 Cr막(26)의 치수로부터, Ta막(25)을 축소시키면서 에칭을 행한다.
[표 3]
Figure 112015074623866-pct00003
염소(Cl2)가스와 4불화메탄(CF4)가스의 유량비는, 염소(Cl2)가스가 많으면 Ta막(25)의 패턴 측벽방향으로 에칭이 가속되어버려 형상이 역 테이퍼가 되어 패턴의 변형이나 도괴를 일으키는 원인이 된다. 반면에, 4불화메탄(CF4)가스가 많으면 과잉으로 공급된 C라디칼이 Ta막(25)의 패턴의 측벽에 퇴적하여 테이퍼 형상이 되어 원하는 치수를 얻을 수 없게 된다.
이 때문에, 수직인 형상을 얻기 위해서는, 염소(Cl2)가스와 4불화메탄(CF4)가스 유량비의 최적화가 필요하게 된다. 본 실시예에서는, Ta막(25)의 축소화와 형상의 수직화의 양립을 가능하게 하기 위해, 염소(Cl2)가스와 4불화메탄(CF4)가스의 유량비를 18:7로 하였다.
또한, Ta막(25)의 에칭 처리는, Ta막(25)이 없어지기 시작하여, 즉 하층에 배치된 MTJ막(24)이 노출되기 시작한 시점을 발광 모니터링 장치(13) 등에 의해 검출하고, 이 검출된 Ta막(25)의 에칭의 종점에 의거하여 종료한다. 예를 들면, 파장 515㎚의 발광을 수광하고, 파장 515㎚의 발광 변화가 시작되는 시점 또는 파장 515㎚로 발광 변화가 끝나는 시점을 검출하여, 이 Ta막(25)의 에칭의 종점으로 한다.
또한, Ta막(25)의 에칭 속도를 미리 조사하여 Ta막(25)의 에칭 시간을 결정해 두면, 반드시 발광 모니터링 장치(13)가 필요하지는 않다. 그러나, Ta막(25)의 에칭 종점의 타이밍이 늦어지면, 플라즈마 중의 염소 라디칼이 Ta막(25)의 하층에 배치된 MTJ막(24)과 반응하여, 반응 생성물이 발생한다.
또한, Ta막(25) 에칭 중에 발생하는 Ta의 반응 생성물은, 휘발성이 부족하기 때문에, 일단, 패턴 측벽에 부착되면 보호막이 형성되어 제거하는 것이 곤란해져, 축소화의 방해물이 되어 원하는 치수를 얻을 수 없다. 이 때문에, Cr막 에칭과 마찬가지로, Ta막(25)의 축소화와 베이스 MTJ막(24)으로부터의 반응 생성물 발생 억제를 양립하여야 한다.
이 때문에, 본 발명에서는, 표 3에 나타내는 바와 같이 염소(Cl2)가스와 4불화메탄(CF4)가스에 헬륨(He)가스를 첨가하였다. 이 헬륨(He)가스를 첨가한 것에 의한 효과는, 패턴 측벽으로의 반응 생물의 퇴적이 억제되고, Ta막(25)의 축소화가 가능해져 원하는 치수를 얻을 수 있게 된다. 이것은 헬륨(He)가스의 첨가에 의한 에칭실 내에서의 가스의 체재 시간을 짧게 함으로써, 패턴 측벽으로의 반응 생성물의 퇴적이 억제된다고 생각할 수 있다.
또한, 헬륨(He)가스의 첨가에 의해 혼합가스의 총 가스 유량에 대한 염소(Cl2)가스 유량 비율이 헬륨(He)가스의 희석에 의해 감소하여 Ta막(25)의 하층의 MTJ막(24)이 노출되었을 때의 반응 생성물의 발생을 억제할 수 있었다. 이로 인해,패턴 측벽으로의 반응 생성물의 퇴적이 억제되고, Ta막(25)의 축소화가 가능해져 원하는 치수를 얻을 수 있게 되어, 도 9에 나타내는 에칭 형상을 얻을 수 있다.
또한, 에칭시에 발생하는 반응 생성물은 패턴 측벽에 퇴적하기 쉽다. 그 때문에 마스크 막 두께가 두꺼우면, 보다 많은 반응 생성물이 패턴 측벽에 퇴적하기 때문에 패턴의 변형이나 도괴가 일어나기 쉬워진다. 본 실시예에서는, 포토 레지스트막(28)과 반사 방지막(27)을 제거하고, 또한 Cr막(26)의 막 두께를 Ta막에 대하여 1/10 이하로 함으로써, 패턴의 변형이나 도괴가 일어나지 않고 Ta막(25)의 축소화가 가능해진다. 이때의 Ta막(25)의 치수는 15㎚가 된다.
또한, Ta막(25)의 에칭으로서 4불화메탄(CF4)가스를 이용하였으나, 예를 들면, 3불화메탄(CHF3)가스, 2불화메탄(CH2F2)가스, 6불화황산(SF6)가스 등의 불소 함유 가스여도 된다. 단, 가스 종류에 따라 에칭 조건의 최적화가 필요하다.
또한, 본 발명은 상술한 바와 같이, 패러데이 실드에 의한 수단에 한정되지 않기 때문에, 패러데이 실드를 구비하지 않는 유도 결합형 플라즈마(Inductively Coupled Plasma) 에칭 장치, Electron Cyclotron Resonance(ECR) 방식의 마이크로파 플라즈마 에칭 장치, 헬리콘형 플라즈마 에칭 장치, 용량 결합형 플라즈마(Capacitively Coupled Plasma) 에칭 장치 등에 본 발명을 적용해도 된다.
이상, 본 발명의 플라즈마 에칭 방법에 의해, 피에칭재의 에칭 치수를 패터닝된 치수보다 축소시키는 플라즈마 에칭 방법에 있어서, 피에칭재의 치수의 축소화에 수반되는 피에칭재의 배선의 단선이나 구부러짐을 발생 시키지 않고 피에칭재의 치수를 축소시킬 수 있다.
1 : 유도 안테나
2 : 유전체창
3 : 에칭 처리실
4 : 정합기
5 : 가스 공급 장치
6 : 전극
7 : 플라즈마
8 : 배기 장치
9 : 패러데이 실드
10 : 제 1 고주파 전원
11 : 제 2 고주파 전원
12 : 시료
13 : 발광 모니터링 장치
14 : 대기 로더
15 : 로드 록실
16 : 언로드 록실
17 : 진공 반송실
18 : 애싱 처리실
19 : 진공 반송 로봇
20 : 제 1 카세트
21 : 제 2 카세트
22 : 제 3 카세트
23 : AlTiC 기판
24 : MTJ막
25 : Ta막
26 : Cr막
27 : 반사 방지막
28 : 포토 레지스트막
29 : 반응 생성물

Claims (5)

  1. 레지스트와 상기 레지스트의 하방에 배치된 반사 방지막과 상기 반사 방지막의 하방에 배치된 마스크용 막을 이용하여 플라즈마 에칭에 의해 탄탈막을 트리밍하는 플라즈마 처리 방법에 있어서,
    상기 레지스트를 마스크로 하여 플라즈마 에칭에 의해 상기 반사 방지막과 상기 마스크용 막을 트리밍하고,
    상기 반사 방지막과 마스크용 막을 트리밍한 후, 상기 반사 방지막과 마스크용 막을 트리밍한 후의 레지스트 및 상기 트리밍된 반사 방지막을 전부 상기 탄탈막의 트리밍 전에 플라즈마에 의해 제거하며,
    상기 반사 방지막과 마스크용 막을 트리밍한 후의 레지스트 및 상기 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후, 상기 반사 방지막과 마스크용 막을 트리밍한 후의 레지스트 및 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후의 마스크용 막을 마스크로 하여 플라즈마 에칭에 의해 상기 탄탈막을 트리밍하고,
    상기 마스크용 막의 두께는, 상기 탄탈막의 두께의 1/10 이하인 것을 특징으로 하는 플라즈마 처리 방법.
  2. 제 1 항에 있어서,
    상기 탄탈막을 트리밍한 후, MTJ 소자를 형성하는 적층막을 플라즈마 에칭하는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 제 2 항에 있어서,
    상기 마스크용 막은 크롬막이고,
    상기 반사 방지막과 마스크용 막의 트리밍은, 염소가스와 산소가스의 혼합가스를 이용한 플라즈마 에칭에 의해 행하여지고,
    상기 반사 방지막과 마스크용 막을 트리밍한 후의 레지스트 및 트리밍된 반사 방지막을 산소 가스에 의하여 생성된 플라즈마에 의해서 제거하는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 제 3 항에 있어서,
    상기 탄탈막의 트리밍은, 염소가스와 4불화메탄가스와 헬륨가스의 혼합가스를 이용한 플라즈마 에칭에 의해 행하여지는 것을 특징으로 하는 플라즈마 처리 방법.
  5. 레지스트와 상기 레지스트의 하방에 배치된 반사 방지막과 상기 반사 방지막의 하방에 배치된 크롬막을 이용하여 플라즈마 에칭에 의해 탄탈막을 트리밍하는 플라즈마 처리 방법에 있어서,
    상기 레지스트를 마스크로 하여 염소가스와 산소가스의 혼합가스를 이용한 플라즈마 에칭에 의해 상기 반사 방지막과 상기 크롬막을 트리밍하고,
    상기 반사 방지막과 크롬막을 트리밍한 후, 상기 반사 방지막과 크롬막을 트리밍한 후의 레지스트 및 상기 트리밍된 반사 방지막을 전부 상기 탄탈막의 트리밍 전에 플라즈마에 의해 제거하며,
    상기 반사 방지막과 크롬막을 트리밍한 후의 레지스트 및 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후, 상기 반사 방지막과 크롬막을 트리밍한 후의 레지스트 및 트리밍된 반사 방지막을 플라즈마에 의해 제거한 후의 크롬막을 마스크로 하여 염소가스와 4불화메탄가스와 헬륨가스의 혼합가스를 이용한 플라즈마 에칭에 의해 상기 탄탈막을 트리밍하고,
    상기 크롬막의 두께는, 상기 탄탈막의 두께의 1/10 이하인 것을 특징으로 하는 플라즈마 처리 방법.
KR1020157020877A 2014-11-19 2014-11-19 플라즈마 처리 방법 KR101794738B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/080568 WO2016079818A1 (ja) 2014-11-19 2014-11-19 プラズマ処理方法

Publications (2)

Publication Number Publication Date
KR20160077012A KR20160077012A (ko) 2016-07-01
KR101794738B1 true KR101794738B1 (ko) 2017-11-07

Family

ID=55961172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020877A KR101794738B1 (ko) 2014-11-19 2014-11-19 플라즈마 처리 방법

Country Status (5)

Country Link
US (1) US9506154B2 (ko)
JP (1) JP6040314B2 (ko)
KR (1) KR101794738B1 (ko)
TW (1) TWI568887B (ko)
WO (1) WO2016079818A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102273970B1 (ko) * 2017-12-26 2021-07-07 주식회사 엘지화학 파라데이 상자를 이용한 플라즈마 식각 방법
US10475991B2 (en) * 2018-02-22 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077665A (ja) * 2011-09-30 2013-04-25 Toppan Printing Co Ltd パターン形成方法及びパターン形成体

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434133B1 (ko) 1995-07-14 2004-08-09 텍사스 인스트루먼츠 인코포레이티드 중간층리쏘그래피
JPH11271958A (ja) 1998-02-06 1999-10-08 Internatl Business Mach Corp <Ibm> 高解像フォトマスクおよびその製造方法
JP2002299320A (ja) 2001-03-29 2002-10-11 Toshiba Corp エッチング方法
JP2006080355A (ja) 2004-09-10 2006-03-23 Nec Electronics Corp 半導体装置の製造方法
JP2007081383A (ja) 2005-08-15 2007-03-29 Fujitsu Ltd 微細構造の製造方法
US7635546B2 (en) 2006-09-15 2009-12-22 Applied Materials, Inc. Phase shifting photomask and a method of fabricating thereof
JP4861947B2 (ja) * 2007-09-26 2012-01-25 株式会社日立ハイテクノロジーズ Ａｌ２Ｏ３膜のドライエッチング方法
KR100948770B1 (ko) 2008-06-27 2010-03-24 주식회사 에스앤에스텍 블랭크 마스크, 포토마스크 및 이의 제조 방법
JP2012099589A (ja) 2010-11-01 2012-05-24 Hitachi High-Technologies Corp プラズマ処理方法
JP5815459B2 (ja) 2012-04-23 2015-11-17 株式会社日立ハイテクノロジーズ プラズマエッチング方法
US8747680B1 (en) * 2012-08-14 2014-06-10 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive-based device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077665A (ja) * 2011-09-30 2013-04-25 Toppan Printing Co Ltd パターン形成方法及びパターン形成体

Also Published As

Publication number Publication date
JPWO2016079818A1 (ja) 2017-04-27
TW201619441A (zh) 2016-06-01
WO2016079818A1 (ja) 2016-05-26
US20160138170A1 (en) 2016-05-19
JP6040314B2 (ja) 2016-12-07
US9506154B2 (en) 2016-11-29
KR20160077012A (ko) 2016-07-01
TWI568887B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
US6218309B1 (en) Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP4579611B2 (ja) ドライエッチング方法
US6287974B1 (en) Method of achieving top rounding and uniform etch depths while etching shallow trench isolation features
JP5932599B2 (ja) プラズマエッチング方法
US20060043066A1 (en) Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches
US5449433A (en) Use of a high density plasma source having an electrostatic shield for anisotropic polysilicon etching over topography
US20030180968A1 (en) Method of preventing short circuits in magnetic film stacks
US8506834B2 (en) Method for dry etching Al2O3 film
KR101578077B1 (ko) 플라즈마 에칭 방법
US7842619B2 (en) Plasma processing method
US20120270404A1 (en) Methods for etching through-silicon vias with tunable profile angles
KR101445961B1 (ko) 플라즈마 에칭 방법
JP6208017B2 (ja) プラズマエッチング方法
JP2005039015A (ja) プラズマ処理方法および装置
KR20090008240A (ko) Ｍｒａｍ 디바이스 구조체에서 전기적 단락을 제거하기 위한 건식 식각정지 방법
KR101794738B1 (ko) 플라즈마 처리 방법
US20110171833A1 (en) Dry etching method of high-k film
KR101384258B1 (ko) 플라즈마 에칭 방법
US20120103933A1 (en) Plasma processing method
JP5815459B2 (ja) プラズマエッチング方法
US9281470B2 (en) Plasma processing method
JP4778715B2 (ja) 半導体の製造方法
JP2008243939A (ja) プラズマエッチング方法
KR20230058178A (ko) 플라스마 처리 방법
KR20170001056A (ko) 아세트산 가스를 이용한 자성 박막의 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant