TW201611356A - 半導體發光裝置 - Google Patents

半導體發光裝置 Download PDF

Info

Publication number
TW201611356A
TW201611356A TW104107079A TW104107079A TW201611356A TW 201611356 A TW201611356 A TW 201611356A TW 104107079 A TW104107079 A TW 104107079A TW 104107079 A TW104107079 A TW 104107079A TW 201611356 A TW201611356 A TW 201611356A
Authority
TW
Taiwan
Prior art keywords
electrode
light
semiconductor layer
semiconductor
layer
Prior art date
Application number
TW104107079A
Other languages
English (en)
Inventor
Kyohei Shibata
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201611356A publication Critical patent/TW201611356A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

本發明之半導體發光裝置包括：基板，其具導電性；第1半導體層；第2半導體層，其設於基板與第1半導體層之間；發光層，其設於第1半導體層與第2半導體層之間；第1電極，其設於第1半導體層之與發光層為相反側之表面；第1電極墊，其設於第1半導體層之表面且與第1電極連接；第2電極；第2電極墊；及第3電極。第2電極設於基板與第2半導體層之間，並包含未由第2半導體層、發光層及第1半導體層覆蓋之區域。第2電極墊設於第2電極之區域，與第2電極連接，且面積較第1電極墊小。第3電極設於基板之與第2電極為相反側之表面。

Description

半導體發光裝置
[相關申請案]
本申請案享受以日本專利申請2014-186899號(申請日：2014年9月12日)為基礎申請案之優先權。本申請案以參照該基礎申請案之方式包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體發光裝置。
於無發光層之區域設置有用於引線結合(wire bonding)之電極墊之構造之發光元件中，發光區域變小相當於該電極墊之量。因此，作為使光輸出提高之對策，期望有效活用發光區域。
本發明之實施形態提供一種可實現較高光輸出之半導體發光裝置。
根據實施形態，半導體發光裝置包括：基板，其具有導電性；第1半導體層；第2半導體層，其設置於上述基板與上述第1半導體層之間；發光層，其設置於上述第1半導體層與上述第2半導體層之間；第1電極，其設置於上述第1半導體層之與上述發光層為相反側之表面；第1電極墊，其設置於上述第1半導體層之上述表面，且與上述第1電極連接；第2電極；第2電極墊；及第3電極。上述第2電極設置於上述基板與上述第2半導體層之間，並且包含未由上述第2半導體層、上述發光層及上述第1半導體層覆蓋之區域。上述第2電極墊設置於上 述第2電極之上述區域，與上述第2電極連接，且面積較上述第1電極墊小。上述第3電極設置於上述基板之與上述第2電極為相反側之表面。
10‧‧‧基板
11‧‧‧第1半導體層
12‧‧‧第2半導體層
20‧‧‧發光層
31‧‧‧第1電極
32‧‧‧第2電極
33‧‧‧第3電極
41‧‧‧第1電極墊
42‧‧‧第2電極墊
60‧‧‧接合金屬
70‧‧‧高電阻區域
80‧‧‧支持體
81、82‧‧‧導線部
81i、82i‧‧‧引線
81o、82o‧‧‧外部導線部
81r、82r‧‧‧內部導線部
90‧‧‧樹脂層
91‧‧‧螢光體
110‧‧‧半導體晶片
200‧‧‧半導體發光裝置
P1‧‧‧第1區域
P2‧‧‧第2區域
圖1(a)及圖1(b)係實施形態之半導體發光裝置之模式剖面圖。
圖2係實施形態之半導體發光裝置之模式俯視圖。
圖3(a)及圖3(b)係另一實施形態之半導體發光裝置之模式剖面圖。
以下，參照圖式對實施形態進行說明。再者，各圖式中，對於相同要素標註相同符號。
圖1(a)及圖1(b)係實施形態之半導體發光裝置之模式剖面圖。
圖2係實施形態之半導體發光裝置之模式俯視圖。再者，圖1(a)表示圖2中之A-A'之剖面圖，圖1(b)表示圖2中之B-B'之剖面圖。
實施形態之半導體發光裝置包括半導體晶片110。半導體晶片110包含基板10、第1半導體層11、第2半導體層12、發光層20、第1電極31、第2電極32、第3電極33、第1電極墊41、及第2電極墊42。
基板10具有導電性。基板10例如為摻雜有雜質之矽基板。於基板10上，設置有第1半導體層11。於基板10與第1半導體層11之間，設置有第2半導體層12。於第1半導體層11與第2半導體層12之間，設置有發光層20。第1半導體層11、第2半導體層12、及發光層20例如包含氮化物半導體。例如，第1半導體層11包含n型GaN，第2半導體層12包含p型GaN。發光層20包含發出藍光、紫光、藍紫光、紫外光等之材料。發光層20之發光峰波長例如為430~470nm。
於第1半導體層11之與發光層20為相反側之表面，分別設置有第1電極31及第1電極墊41。第1電極墊41可與半導體晶片110之外部電性 連接。第1電極31例如為n側電極，且與外部電路之陰極端子電性連接。
如圖2所示，第1電極31及第1電極墊41設置於第1半導體層11之上表面。第1電極31與第1電極墊41連接，且於第1半導體層11之上表面向複數方向延伸。第1電極31之延伸方向及根數為任意。
如圖1(a)及圖1(b)所示，於基板10與第2半導體層12之間，設置有第2電極32。第2電極32與第2半導體層12相接，且與第2半導體層12電性連接。第2電極32與基板10電性連接。第2電極32例如為p側電極，且與外部電路之陽極端子電性連接。
第2電極32包含未由第2半導體層12、發光層20及第1半導體層11覆蓋之區域，於該區域，設置有第2電極墊42。第2電極墊42與第2電極32電性連接。第2電極墊42可與半導體晶片110之外部電性連接。
如圖2所示，半導體晶片110之平面外形形狀例如形成為四邊形，第2電極墊42形成於該四邊形之角部(半導體晶片110之上表面之端部)。第2電極墊42之面積小於第1電極墊41之面積。再者，此處所謂之「面積」表示自第1半導體層11朝第2半導體層12觀察時之面積(圖2之俯視時之面積)。
如圖1(a)及圖1(b)所示，於基板10之與第2電極32為相反側之表面，設置有第3電極33。第3電極33與第2電極32同樣地例如為p側電極，且與外部電路之陽極端子電性連接。
第3電極33經由基板10、接合金屬60及第2電極32而與第2半導體層12及第2電極墊42分別電性連接。第3電極33可與半導體晶片110之外部電性連接。第2半導體層12可經由第2電極墊42及第3電極33之至少任一者而與外部電性連接。
根據本實施形態，於安裝時，第1電極墊41連接於陰極端子，第3電極33連接於陽極端子。又，第2電極墊42用作特性檢查用測定端 子。經由接觸於第1電極墊41之測定用探針與接觸於第2電極墊42之測定用探針對發光層20供給電流，使發光層20發光，而進行各種檢查。此時，相較使探針接觸於半導體晶片110之正面背面之墊41、33，使探針接觸於同一面側之墊41、42可將檢查所需之時間縮短為1/10~1/3。
於實際使用時，經由第1電極墊41與第3電極33對發光層20供給電流。於第2電極墊42未結合引線。藉此，第2電極墊42之面積可縮小至可進行使用探針之特性檢查之最小限度之大小。因此，相較使用第2電極墊42作為引線之結合墊時，可將第2電極墊42之面積大幅縮小。
引線之結合墊需要用於將引線(例如Au線)以適當之接合強度及接合面積進行結合之某程度之面積。於相同晶片尺寸之情形時，若無發光層20之區域之結合墊之面積變大，則相對地發光層20之面積變小，光輸出下降。
與此相對，根據本實施形態，第2電極墊42為測定用，因此可將面積縮小。藉此，可有效活用發光區域，可將發光層20之面積擴大至與半導體晶片110之面積同等之大小。即，可實現較高光輸出。
除此以外，藉由設置第2電極墊42作為特性檢查用，可將特性檢查所耗費之時間大幅縮短。例如，使用第1電極墊41與第3電極33實施特性檢查。此時，第1電極墊41及第3電極33分別設置於彼此相反方向之面。因此，當進行特性檢查時，移動半導體晶片110等作業會成為浪費時間之原因。
與此相對，根據本實施形態，使用第1電極墊41與第2電極墊42實施特性檢查。第1電極墊41及第2電極墊42分別設置於同一方向之面，因此可以短時間進行特性檢查。
於基板10與第2電極32之間，例如設置有接合金屬(金屬層)60。接合金屬60與基板10及第2電極32各者相接且電性連接。藉此，於設 置有上述第2電極墊42而發光層20之面積擴大之情形時，亦可經由接合金屬60對第2電極32均勻地供給電流，從而可提高光特性。
於第2半導體層12與第2電極32之間，設置有高電阻區域70(電流阻止區域)。高電阻區域70例如藉由第2半導體層12之表面氧化而形成。高電阻區域70之電阻高於第2半導體層12之電阻。即，高電阻區域70較第2半導體層12更難流過電流。
此處，自第1半導體層11向基板10之方向觀察時，將第1電極31及第1電極墊41各者與第2半導體層12之表面重疊之部分設為第1區域P1。將第1電極31及第1電極墊41各者與第2半導體層12之表面不重疊之部分設為第2區域P2。高電阻區域70與第1區域P1之整個區域及第2區域P2之一部分區域相接而設置。
例如，自發光層20放出之光可經由第1半導體層11提取至外部。與此相對，第1電極31及第1電極墊41各者不讓光透過。因此，向第1電極31及第1電極墊41各者放出之光無法提取至外部。
根據本實施形態，於第1區域P1上設置有高電阻區域70。藉此，可限制對高電阻區域70上之第2半導體層12供給之電流。因此，可抑制向第1電極31及第1電極墊41各者放出之光。
除此以外，於未設置高電阻區域70之第2區域P2上，對第2半導體層12供給之電流增加。因此，未設置第1電極31及第1電極墊41之區域中之發光之比率增加，從而可使自發光層20放出之光之提取效率提高。藉此，於設置有上述第2電極墊42，伴隨發光層20之面積之擴大而第1電極增加之情形時，亦可抑制光之提取效率下降。
進而，藉由將高電阻區域70不僅擴展至第1區域P1且擴展至第2區域P2，可使有助於發光之電流之擴散均等。藉此，可進一步抑制向第1電極31及第1電極墊41各者放出之光，從而可使光之提取效率提高。
例如圖2所示，高電阻區域70係以較第1區域P1之寬度大20μm之寬度而設置。即，高電阻區域70之寬度較第1電極31及第1電極墊各自之寬度大20μm。藉此，不增加動作電壓便可提高光特性。
據以上，根據本實施形態，可有效活用發光區域，從而可提供具有較高光輸出之半導體發光裝置。
圖3(a)及圖3(b)係另一實施形態之半導體發光裝置之模式剖面圖。
半導體發光裝置200包括半導體晶片110、支持體80、及樹脂層90。半導體晶片110由於與上述實施形態相同，故而省略說明。
支持體80以包圍半導體晶片110之下表面及側面之方式設置。支持體80包含導線部81、82(第2導線、第1導線)。
於半導體晶片110之側面與支持體80之間，設置有樹脂層90。樹脂層90覆蓋半導體晶片110(第1半導體層11、第2半導體層12及發光層20)之側面及上表面。樹脂層90被支持體80包圍。於樹脂層90中，例如設置有分散之複數之粒子狀之螢光體91。
如圖3(b)所示，導線部81、82分別包含內部導線部81r、82r、及外部導線部81o、82o。
內部導線部81r經由引線81i(第1引線)而與第1電極墊41電性連接。內部導線部82r與半導體晶片110之第3電極33電性連接。
藉此，與上述實施形態同樣地，可將第2電極墊42用於特性檢查，從而可容易地進行特性檢查。除此以外，就特性檢查用而言可將第2電極墊42之面積較小地形成，從而可增大發光層20之面積。於第2電極墊42未結合引線，且第2電極墊42之整個表面被樹脂層90覆蓋。藉此，可防止因特性檢查實施後成為多餘之第2電極墊42而引起光特性惡化。
或者，如圖3(a)所示，導線部82例如經由引線82i(第2引線)而與 第2電極墊42電性連接。此時，第3電極33亦可不與內部導線部82r電性連接。即，導線部82與第2電極墊42及第3電極33之至少任一者電性連接，且可任意選擇連接部位。於任意選擇連接部位之情況時，亦可與上述實施形態同樣地實現較高光輸出。
半導體晶片110之第2電極墊42亦可設置例如2個以上。此時，1個第2電極墊42如圖3(a)所示，經由引線82i而與導線部82電性連接。與此相對，其他第2電極墊42(第2電極端子)如圖3(b)所示，不與引線82i連接，且被樹脂層90完全覆蓋。藉此，於形成樹脂層90之前，在形成有1個第2電極墊42與引線82i之狀態下，可容易地實施特性檢查。
根據本實施形態，設置有樹脂層90，且於樹脂層90中設置有螢光體91。藉此，於設置有上述第2電極墊42而發光層20之面積擴大之情形時，亦可降低放射之光之色度不均。
據以上，根據本實施形態，可有效活用發光區域，從而可提供實現較高光輸出之半導體發光裝置。
已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並不意圖限定發明之範圍。該等新穎之實施形態可以其他各種形態實施，於不脫離發明之主旨之範圍內可進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨內，並且包含於申請專利範圍所記載之發明及其均等之範圍內。
10‧‧‧基板
11‧‧‧第1半導體層
12‧‧‧第2半導體層
20‧‧‧發光層
31‧‧‧第1電極
32‧‧‧第2電極
33‧‧‧第3電極
41‧‧‧第1電極墊
42‧‧‧第2電極墊
60‧‧‧接合金屬
70‧‧‧高電阻區域
110‧‧‧半導體晶片
P1‧‧‧第1區域
P2‧‧‧第2區域

Claims (9)

  1. 一種半導體發光裝置，其包括：基板，其具有導電性；第1半導體層；第2半導體層，其設置於上述基板與上述第1半導體層之間；發光層，其設置於上述第1半導體層與上述第2半導體層之間；第1電極，其設置於上述第1半導體層之與上述發光層為相反側之表面；第1電極墊，其設置於上述第1半導體層之上述表面且與上述第1電極連接；第2電極，其設置於上述基板與上述第2半導體層之間，並且包含未由上述第2半導體層、上述發光層及上述第1半導體層覆蓋之區域；第2電極墊，其設置於上述第2電極之上述區域，與上述第2電極連接，且面積較上述第1電極墊小；及第3電極，其設置於上述基板之與上述第2電極為相反側之表面，且與上述第2電極墊電性連接。
  2. 如請求項1之半導體發光裝置，其進而包括金屬層，其設置於上述基板與上述第2電極之間。
  3. 如請求項1之半導體發光裝置，其進而包括高電阻區域，其設置於上述第2半導體層與上述第2電極之間且為自上述第1半導體層向上述基板之方向觀察時與上述第1電極及上述第1電極墊重疊之區域，且電阻較上述第2半導體層高。
  4. 如請求項3之半導體發光裝置，其中自上述第1半導體層向上述 基板之方向觀察時，上述高電阻區域之寬度大於上述第1電極之寬度及上述第1電極墊之寬度。
  5. 如請求項1之半導體發光裝置，其進而包括：支持體；第1導線，其設置於上述支持體，且與上述第3電極接合；第2導線，其與上述第1導線隔開，且設置於上述支持體；及第1引線，其連接於上述第1電極墊與上述第2導線之間。
  6. 如請求項5之半導體發光裝置，其進而包括樹脂層，其覆蓋上述第1半導體層、上述發光層及上述第2半導體層。
  7. 如請求項6之半導體發光裝置，其中於上述第2電極墊未結合引線，且上述第2電極墊之整個表面被上述樹脂層覆蓋。
  8. 如請求項5之半導體發光裝置，其進而包括第2引線，其連接於上述第2電極墊與上述第1導線之間。
  9. 如請求項6或7之半導體發光裝置，其進而包括分散於上述樹脂層中之複數之粒子狀之螢光體。
TW104107079A 2014-09-12 2015-03-05 半導體發光裝置 TW201611356A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186899A JP2016062911A (ja) 2014-09-12 2014-09-12 半導体発光装置

Publications (1)

Publication Number Publication Date
TW201611356A true TW201611356A (zh) 2016-03-16

Family

ID=55455633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107079A TW201611356A (zh) 2014-09-12 2015-03-05 半導體發光裝置

Country Status (4)

Country Link
US (1) US9306140B1 (zh)
JP (1) JP2016062911A (zh)
CN (1) CN105428490A (zh)
TW (1) TW201611356A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112186233B (zh) * 2020-10-09 2022-08-19 京东方科技集团股份有限公司 柔性电池及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382481B1 (ko) 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP2010080817A (ja) * 2008-09-29 2010-04-08 Hitachi Cable Ltd 発光素子
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5515992B2 (ja) * 2010-04-07 2014-06-11 日亜化学工業株式会社 発光装置
JP2012186199A (ja) 2011-03-03 2012-09-27 Toshiba Corp 半導体発光装置およびその製造方法
KR101433548B1 (ko) * 2011-09-12 2014-08-22 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
KR101925915B1 (ko) 2011-10-24 2018-12-06 엘지이노텍 주식회사 발광소자
JP2014022401A (ja) * 2012-07-12 2014-02-03 Toshiba Corp 窒化物半導体発光素子
KR102027301B1 (ko) * 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display

Also Published As

Publication number Publication date
JP2016062911A (ja) 2016-04-25
US20160079501A1 (en) 2016-03-17
CN105428490A (zh) 2016-03-23
US9306140B1 (en) 2016-04-05

Similar Documents

Publication Publication Date Title
TWI470824B (zh) 電極結構及其發光元件
TWI412156B (zh) 磁性發光元件
US9472724B2 (en) Semiconductor light emitting element
KR101237538B1 (ko) 발광 디바이스
JP2010103469A (ja) 半導体発光素子
JP2010225771A (ja) 半導体発光素子
US10361344B2 (en) Light emitting device
CN107017322A (zh) 发光组件
TWI412162B (zh) 半導體發光元件
US7858991B2 (en) Light emitting device with magnetic field
JP2011142308A (ja) 発光素子およびその製造方法
TW201743478A (zh) 半導體發光裝置
TW201611356A (zh) 半導體發光裝置
JP2010205910A (ja) 半導体発光素子
US9153744B2 (en) Light emitting element
JP6619966B2 (ja) 半導体発光装置
JP2007266427A (ja) 半導体発光装置および製造方法
JP2014165337A (ja) 発光素子、発光素子パッケージおよび発光素子の製造方法
JP6221888B2 (ja) 発光装置及びその製造方法
KR101294711B1 (ko) 반도체 발광소자
JP5815586B2 (ja) 半導体発光素子
JP4970611B2 (ja) 半導体発光素子
JP2008288624A (ja) 発光素子の製造方法
JP2018530152A (ja) 電子回路を備えるｌｅｄ光源
CN105449069B (zh) 一种倒装led芯片结构及其制造方法