JP2016062911A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2016062911A
JP2016062911A JP2014186899A JP2014186899A JP2016062911A JP 2016062911 A JP2016062911 A JP 2016062911A JP 2014186899 A JP2014186899 A JP 2014186899A JP 2014186899 A JP2014186899 A JP 2014186899A JP 2016062911 A JP2016062911 A JP 2016062911A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
light emitting
electrode pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014186899A
Other languages
English (en)
Inventor
恭平 柴田
Kyohei Shibata
恭平 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014186899A priority Critical patent/JP2016062911A/ja
Priority to US14/634,885 priority patent/US9306140B1/en
Priority to TW104107079A priority patent/TW201611356A/zh
Priority to CN201510101169.0A priority patent/CN105428490A/zh
Publication of JP2016062911A publication Critical patent/JP2016062911A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】高い光出力を実現可能な半導体発光装置を提供する。
【解決手段】実施形態によれば、半導体発光装置は、導電性を有する基板と、第１半導体層と、前記基板と、第１半導体層と、の間に設けられた第２半導体層と、第１半導体層と、第２半導体層と、の間に設けられた発光層と、第１半導体層の発光層とは反対側の表面に設けられた第１電極と、第１半導体層の表面に設けられ第１電極と接続された第１電極パッドと、第２電極と、第２電極パッドと、第３電極と、を備える。第２電極は、基板と、第２半導体層と、の間に設けられるとともに、第２半導体層、発光層および第１半導体層で覆われていない領域を有する。第２電極パッドは、第２電極の領域に設けられ第２電極と接続され、第１電極パッドよりも面積が小さい。第３電極は、基板の第２電極とは反対側の表面に設けられている。
【選択図】図１

Description

本発明の実施形態は、半導体発光装置に関する。
発光層のない領域にワイヤボンディングのための電極パッドを設けた構造の発光素子においては、その電極パッドの分、発光領域が小さくなる。そのため、光出力を向上させる施策として発光領域の有効活用が望まれている。
特開２０１２−１８６１９９号公報
本発明の実施形態は、高い光出力を実現可能な半導体発光装置を提供する。
実施形態によれば、半導体発光装置は、導電性を有する基板と、第１半導体層と、前記基板と、前記第１半導体層と、の間に設けられた第２半導体層と、前記第１半導体層と、前記第２半導体層と、の間に設けられた発光層と、前記第１半導体層の前記発光層とは反対側の表面に設けられた第１電極と、前記第１半導体層の前記表面に設けられ前記第１電極と接続された第１電極パッドと、第２電極と、第２電極パッドと、第３電極と、を備える。前記第２電極は、前記基板と、前記第２半導体層と、の間に設けられるとともに、前記第２半導体層、前記発光層および前記第１半導体層で覆われていない領域を有する。前記第２電極パッドは、前記第２電極の前記領域に設けられ前記第２電極と接続され、前記第１電極パッドよりも面積が小さい。前記第３電極は、前記基板の前記第２電極とは反対側の表面に設けられている。
図１（ａ）および図１（ｂ）は、実施形態の半導体発光装置の模式断面図。 実施形態の半導体発光装置の模式平面図。 図３（ａ）および図３（ｂ）は、他の実施形態の半導体発光装置の模式断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図１（ａ）および図１（ｂ）は、実施形態の半導体発光装置の模式断面図である。
図２は、実施形態の半導体発光装置の模式平面図である。なお、図１（ａ）は、図２におけるＡ−Ａ’の断面図を示し、図１（ｂ）は、図２におけるＢ−Ｂ’の断面図を示す。
実施形態の半導体発光装置は、半導体チップ１１０を有する。半導体チップ１１０は、基板１０と、第１半導体層１１と、第２半導体層１２と、発光層２０と、第１電極３１と、第２電極３２と、第３電極３３と、第１電極パッド４１と、第２電極パッド４２とを有する。
基板１０は、導電性を有する。基板１０は、例えば不純物がドープされたシリコン基板である。基板１０の上には、第１半導体層１１が設けられている。基板１０と第１半導体層１１との間には、第２半導体層１２が設けられている。第１半導体層１１と、第２半導体層１２との間には、発光層２０が設けられている。第１半導体層１１、第２半導体層１２、および発光層２０は、例えば窒化物半導体を含む。例えば、第１半導体層１１はｎ形ＧａＮを含み、第２半導体層１２はｐ形ＧａＮを含む。発光層２０は、青、紫、青紫、紫外光などを発光する材料を含む。発光層２０の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
第１半導体層１１の発光層２０とは反対側の表面には、第１電極３１および第１電極パッド４１のそれぞれが設けられている。第１電極パッド４１は、半導体チップ１１０の外部と電気的に接続可能である。第１電極３１は、例えばｎ側電極であり、外部回路のカソード端子と電気的に接続される。
図２に示すように、第１電極３１および第１電極パッド４１は、第１半導体層１１の上面に設けられている。第１電極３１は、第１電極パッド４１と接続され、第１半導体層１１の上面で複数方向に延在している。第１電極３１の延在方向および本数は任意である。
図１（ａ）および図１（ｂ）に示すように、基板１０と、第２半導体層１２との間には、第２電極３２が設けられている。第２電極３２は、第２半導体層１２と接し、第２半導体層１２と電気的に接続されている。第２電極３２は、基板１０と電気的に接続されている。第２電極３２は、例えばｐ側電極であり、外部回路のアノード端子と電気的に接続される。
第２電極３２は、第２半導体層１２、発光層２０および第１半導体層１１で覆われていない領域を有し、その領域には、第２電極パッド４２が設けられている。第２電極パッド４２は、第２電極３２と電気的に接続されている。第２電極パッド４２は、半導体チップ１１０の外部と電気的に接続可能である。
図２に示すように、半導体チップ１１０の平面外形形状は例えば四角形に形成され、第２電極パッド４２は、その四角形の隅（半導体チップ１１０の上面の端部）に設けられている。第２電極パッド４２の面積は、第１電極パッド４１の面積よりも小さい。なお、ここでの「面積」とは、第１半導体層１１から第２半導体層１２に向かって見たときの面積（図２の平面視での面積）を示す。
図１（ａ）および図１（ｂ）に示すように、基板１０の第２電極３２とは反対側の表面には、第３電極３３が設けられている。第３電極３３は、第２電極３２と同様に、例えばｐ側電極であり、外部回路のアノード端子と電気的に接続される。
第３電極３３は、基板１０、接合金属６０および第２電極３２を介して第２半導体層１２および第２電極パッド４２のそれぞれと電気的に接続されている。第３電極３３は、半導体チップ１１０の外部と電気的に接続可能である。第２半導体層１２は、第２電極パッド４２および第３電極３３の少なくともいずれかを通じて外部と電気的に接続可能である。
本実施形態によれば、実装時において、第１電極パッド４１がカソード端子に接続され、第３電極３３がアノード端子に接続される。また、第２電極パッド４２は、特性検査用の測定端子として用いられる。第１電極パッド４１に接触させた測定用プローブと、第２電極パッド４２に接触させた測定用プローブとを通じて発光層２０に電流を供給して、発光層２０を発光させ、各種検査を行う。このとき、半導体チップ１１０の表裏面のパッド４１、３３にプローブを接触させるよりも、同じ面側のパッド４１、４２にプローブを接触させる方が、検査に要する時間を１／１０〜１／３に短縮できる。
実際の使用時には、第１電極パッド４１と第３電極３３とを通じて発光層２０に電流が供給される。第２電極パッド４２には、ワイヤはボンディングされない。これにより、第２電極パッド４２の面積は、プローブを用いた特性検査が可能となる最小限の大きさまで縮小することができる。そのため、ワイヤのボンディングパッドとして第２電極パッド４２を用いたときよりも、第２電極パッド４２の面積を大幅に縮小することが可能である。
ワイヤのボンディングパッドには、ワイヤ（例えばＡｕワイヤ）を適切な接合強度および接合面積でボディングするためのある程度の面積が必要となる。同じチップサイズとした場合、発光層２０のない領域のボンディングパッドの面積が大きくなると、相対的に発光層２０の面積が小さくなり、光出力が低下する。
これに対し、本実施形態によれば、第２電極パッド４２は測定用のため面積を縮小することが可能である。これにより、発光領域の有効活用ができ、発光層２０の面積を半導体チップ１１０の面積と同等の大きさまで拡大することが可能である。すなわち高い光出力を実現することが可能である。
上記に加え、特性検査用として第２電極パッド４２を設けることにより、特性検査に費やす時間を大幅に短縮することが可能である。例えば、第１電極パッド４１と、第３電極３３とを用いて特性検査を実施する。このとき、第１電極パッド４１および第３電極３３のそれぞれは、互いに反対方向の面に設けられている。そのため、特性検査をするときに、半導体チップ１１０を動かす等の作業が時間を浪費させる原因となり得る。
これに対し、本実施形態によれば、第１電極パッド４１と、第２電極パッド４２とを用いて特性検査を実施する。第１電極パッド４１および第２電極パッド４２のそれぞれは、同一方向の面に設けられているため、短時間で特性検査を行うことが可能である。
基板１０と第２電極３２との間には、例えば接合金属（金属層）６０が設けられている。接合金属６０は、基板１０および第２電極３２のそれぞれと接し電気的に接続されている。これにより、上述した第２電極パッド４２が設けられて発光層２０の面積が拡大された場合においても、接合金属６０を介して第２電極３２に電流を均一に供給することができ、光特性を向上することが可能である。
第２半導体層１２と、第２電極３２との間には、高抵抗領域７０（電流阻止領域）が設けられている。高抵抗領域７０は、例えば第２半導体層１２の表面が酸化することにより形成される。高抵抗領域７０の抵抗は、第２半導体層１２の抵抗よりも高い。すなわち、高抵抗領域７０は、第２半導体層１２よりも電流が流れ難い。
ここで、第１半導体層１１から基板１０の方向に見て、第１電極３１および第１電極パッド４１のそれぞれと、第２半導体層１２の表面との重なる部分を第１領域Ｐ１とする。第１電極３１および第１電極パッド４１のそれぞれと、第２半導体層１２の表面との重ならない部分を第２領域Ｐ２とする。高抵抗領域７０は、第１領域Ｐ１の全領域および第２領域Ｐ２の一部の領域に接して設けられている。
例えば、発光層２０から放出される光は、第１半導体層１１を介して外部に取り出すことができる。それに対し、第１電極３１および第１電極パッド４１のそれぞれは、光を透過しない。そのため、第１電極３１および第１電極パッド４１のそれぞれに向かって放出される光は、外部に取り出すことができない。
本実施形態によれば、第１領域Ｐ１上に高抵抗領域７０が設けられる。これにより、高抵抗領域７０上の第２半導体層１２に供給される電流を制限できる。そのため、第１電極３１および第１電極パッド４１のそれぞれに向かって放出される光を抑制することができる。
上記に加え、高抵抗領域７０が設けられていない第２領域Ｐ２上において、第２半導体層１２に供給される電流が増加する。そのため、第１電極３１および第１電極パッド４１が設けられていない領域における発光の割合が増加し、発光層２０から放出される光の取出し効率を向上させることが可能である。これにより、上述した第２電極パッド４２が設けられ、発光層２０の面積の拡大に伴い第１電極が増加した場合においても、光の取り出し効率の低下を抑制することが可能である。
さらに、高抵抗領域７０を第１領域Ｐ１に加えて第２領域Ｐ２に広げることにより、発光に寄与する電流の拡がりを均等にすることが可能となる。これにより、第１電極３１および第１電極パッド４１のそれぞれに向かって放出される光をさらに抑制することができ、光の取出し効率を向上させることが可能である。
例えば、図２に示すように、高抵抗領域７０は、第１領域Ｐ１の幅よりも２０μｍ大きい幅で設けられている。すなわち、高抵抗領域７０の幅は、第１電極３１および第１電極パッドのそれぞれの幅よりも２０μｍ大きい。これにより、動作電圧を増加することなく光特性を向上することが可能である。
以上より、本実施形態によれば、発光領域の有効活用が可能であり、高い光出力を有する半導体発光装置を提供することが可能である。
図３（ａ）および図３（ｂ）は、他の実施形態の半導体発光装置の模式断面図である。
半導体発光装置２００は、半導体チップ１１０と、支持体８０と、樹脂層９０とを有する。半導体チップ１１０は、上述した実施形態と同様のため、説明を省略する。
支持体８０は、半導体チップ１１０の下面及び側面を囲むように設けられている。支持体８０は、リード部８１、８２（第２リード、第１リード）とを有する。
半導体チップ１１０の側面と、支持体８０との間には、樹脂層９０が設けられている。樹脂層９０は、半導体チップ１１０（第１半導体層１１、第２半導体層１２および発光層２０）の側面および上面を覆っている。樹脂層９０は、支持体８０に囲まれている。樹脂層９０の中には、例えば分散された複数の粒子状の蛍光体９１が設けられている。
図３（ｂ）に示すように、リード部８１、８２は、それぞれ内部リード部８１ｒ、８２ｒと、外部リード部８１ｏ、８２ｏとを有する。
内部リード部８１ｒは、ワイヤ８１ｉ（第１ワイヤ）を介して第１電極パッド４１と電気的に接続されている。内部リード部８２ｒは、半導体チップ１１０の第３電極３３と電気的に接続されている。
これにより、上述した実施形態と同様に、第２電極パッド４２を特性検査に用いることができ、特性検査を容易にすることが可能となる。それに加え、第２電極パッド４２の面積を特性検査用に小さく形成でき、発光層２０の面積を大きくすることが可能である。第２電極パッド４２にはワイヤがボンディングされず、第２電極パッド４２の全表面が樹脂層９０で覆われている。これにより、特性検査実施後において不要となった第２電極パッド４２に起因する光特性の悪化を防止することが可能である。
あるいは、図３（ａ）に示すように、リード部８２は、例えばワイヤ８２ｉ（第２ワイヤ）を介して第２電極パッド４２と電気的に接続されている。このとき、第３電極３３は、内部リード部８２ｒと電気的に接続されていなくてもよい。すなわち、リード部８２は、第２電極パッド４２および第３電極３３の少なくともいずれかと電気的に接続され、接続場所を任意に選択することが可能である。接続場所を任意に選択した場合においても、上述した実施形態と同様に、高い光出力を実現することが可能である。
半導体チップ１１０の第２電極パッド４２は、例えば２つ以上設けられていてもよい。そのとき、１つの第２電極パッド４２は、図３（ａ）に示すように、ワイヤ８２ｉを介してリード部８２と電気的に接続されている。それに対し、その他の第２電極パッド４２（第２電極端子）は、図３（ｂ）に示すように、ワイヤ８２ｉと接続されず、樹脂層９０に完全に覆われている。これにより、樹脂層９０を形成する前において、１つの第２電極パッド４２とワイヤ８２ｉとを形成した状態で、特性検査を容易に実施することが可能となる。
本実施形態によれば、樹脂層９０が設けられ、樹脂層９０の中には、蛍光体９１が設けられている。これにより、上述した第２電極パッド４２が設けられて発光層２０の面積が拡大された場合においても、放射される光の色度ばらつきを低減することが可能である。
以上より、本実施形態によれば、発光領域の有効活用が可能であり、高い光出力を実現する半導体発光装置を提供することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、 １１，１２…第１，第２半導体層、 ２０…発光層、 ３１〜３３…第１〜第３電極、 ４１，４２…第１，第２電極パッド、 ６０…接合金属、 ７０…高抵抗領域、 ８０…支持体、 ８１，８２…リード部、 ８１ｉ，８２ｉ…ワイヤ、 ８１ｏ，８２ｏ…外部リード部、 ８１ｒ，８２ｒ…内部リード部、 ９０…樹脂層、 ９１…蛍光体、 ２００…半導体発光装置、 １１０…半導体チップ、 Ｐ１…第１領域、 Ｐ２…第２領域

Claims (9)

  1. 導電性を有する基板と、
    第１半導体層と、
    前記基板と、前記第１半導体層と、の間に設けられた第２半導体層と、
    前記第１半導体層と、前記第２半導体層と、の間に設けられた発光層と、
    前記第１半導体層の前記発光層とは反対側の表面に設けられた第１電極と、
    前記第１半導体層の前記表面に設けられ前記第１電極と接続された第１電極パッドと、
    前記基板と、前記第２半導体層と、の間に設けられるとともに、前記第２半導体層、前記発光層および前記第１半導体層で覆われていない領域を有する第２電極と、
    前記第２電極の前記領域に設けられ前記第２電極と接続され、前記第１電極パッドよりも面積が小さい第２電極パッドと、
    前記基板の前記第２電極とは反対側の表面に設けられ、前記第２電極パッドと電気的に接続された第３電極と、
    を備えた半導体発光装置。
  2. 前記基板と、前記第２電極と、の間に設けられた金属層をさらに備えた請求項１記載の半導体発光装置。
  3. 前記第２半導体層と、前記第２電極と、の間であって、前記第１半導体層から前記基板の方向に見て前記第１電極および前記第１電極パッドに重なる領域に設けられ、前記第２半導体層よりも抵抗が高い高抵抗領域をさらに備えた請求項１または２に記載の半導体発光装置。
  4. 前記第１半導体層から前記基板の方向に見て、前記高抵抗領域の幅は、前記第１電極の幅および前記第１電極パッドの幅よりも大きい請求項３記載の半導体発光装置。
  5. 支持体と、
    前記支持体に設けられ、前記第３電極が接合された第１リードと、
    前記第１リードに対して離間して、前記支持体に設けられた第２リードと、
    前記第１電極パッドと前記第２リードとの間に接続された第１ワイヤと、
    をさらに備えた請求項１〜４のいずれか１つに半導体発光装置。
  6. 前記第１半導体層、前記発光層および前記第２半導体層を覆う樹脂層をさらに備えた請求項５記載の半導体発光装置。
  7. 前記第２電極パッドにはワイヤがボンディングされず、前記第２電極パッドの全表面が前記樹脂層で覆われている請求項６記載の半導体発光装置。
  8. 前記第２電極パッドと前記第１リードとの間に接続された第２ワイヤをさらに備えた請求項５または６に記載の半導体発光装置。
  9. 前記樹脂層中に分散された複数の粒子状の蛍光体をさらに備えた請求項６〜８のいずれか１つに記載の半導体発光装置。
JP2014186899A 2014-09-12 2014-09-12 半導体発光装置 Pending JP2016062911A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014186899A JP2016062911A (ja) 2014-09-12 2014-09-12 半導体発光装置
US14/634,885 US9306140B1 (en) 2014-09-12 2015-03-01 Semiconductor light-emitting device
TW104107079A TW201611356A (zh) 2014-09-12 2015-03-05 半導體發光裝置
CN201510101169.0A CN105428490A (zh) 2014-09-12 2015-03-06 半导体发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014186899A JP2016062911A (ja) 2014-09-12 2014-09-12 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2016062911A true JP2016062911A (ja) 2016-04-25

Family

ID=55455633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014186899A Pending JP2016062911A (ja) 2014-09-12 2014-09-12 半導体発光装置

Country Status (4)

Country Link
US (1) US9306140B1 (ja)
JP (1) JP2016062911A (ja)
CN (1) CN105428490A (ja)
TW (1) TW201611356A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139342B2 (en) 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display
CN112186233B (zh) * 2020-10-09 2022-08-19 京东方科技集团股份有限公司 柔性电池及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382481B1 (ko) 2000-06-09 2003-05-01 엘지전자 주식회사 백색 발광 다이오드 소자 및 그 제조 방법
JP4507532B2 (ja) * 2002-08-27 2010-07-21 日亜化学工業株式会社 窒化物半導体素子
JP2010080817A (ja) * 2008-09-29 2010-04-08 Hitachi Cable Ltd 発光素子
KR100999784B1 (ko) * 2010-02-23 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP5515992B2 (ja) * 2010-04-07 2014-06-11 日亜化学工業株式会社 発光装置
JP2012186199A (ja) 2011-03-03 2012-09-27 Toshiba Corp 半導体発光装置およびその製造方法
KR101433548B1 (ko) * 2011-09-12 2014-08-22 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
KR101925915B1 (ko) 2011-10-24 2018-12-06 엘지이노텍 주식회사 발광소자
JP2014022401A (ja) * 2012-07-12 2014-02-03 Toshiba Corp 窒化物半導体発光素子
KR102027301B1 (ko) * 2012-12-14 2019-10-01 서울바이오시스 주식회사 광추출 효율이 향상된 발광다이오드

Also Published As

Publication number Publication date
US9306140B1 (en) 2016-04-05
TW201611356A (zh) 2016-03-16
US20160079501A1 (en) 2016-03-17
CN105428490A (zh) 2016-03-23

Similar Documents

Publication Publication Date Title
JP5087097B2 (ja) 半導体発光素子
US9343630B2 (en) Semiconductor light emitting element
JP5256101B2 (ja) 半導体発光素子
TWI412162B (zh) 半導體發光元件
JP5962522B2 (ja) 半導体レーザ装置
JP5141086B2 (ja) 半導体発光素子
JP2012054525A (ja) 半導体発光素子
CN103247727B (zh) 无线固态发光装置
WO2011071077A1 (ja) 発光素子およびその製造方法
JP2016062911A (ja) 半導体発光装置
US20100224887A1 (en) Semiconductor light emitting device
CN104752414A (zh) 发光部件和发光装置以及其制造方法
JP2017041479A (ja) 接合体、電子装置、プロジェクターおよび接合体の製造方法
JP6619966B2 (ja) 半導体発光装置
US9413135B2 (en) Flip chip type laser diode and flip chip type laser diode package structure
JP2015056648A (ja) 半導体発光素子およびそれを用いた発光装置
JP5815586B2 (ja) 半導体発光素子
JP2017054929A (ja) 発光装置
KR101294711B1 (ko) 반도체 발광소자
JP2019075431A (ja) 半導体発光装置
TWI467807B (zh) 覆晶式之發光二極體
CN103456873A (zh) 发光二极管元件
CN112993109B (zh) 一种发光二极管
JP4970611B2 (ja) 半導体発光素子
KR20100129048A (ko) 고효율 발광 다이오드 구조