TW201611251A - 有機電致發光裝置及電子機器 - Google Patents

有機電致發光裝置及電子機器 Download PDF

Info

Publication number
TW201611251A
TW201611251A TW104128719A TW104128719A TW201611251A TW 201611251 A TW201611251 A TW 201611251A TW 104128719 A TW104128719 A TW 104128719A TW 104128719 A TW104128719 A TW 104128719A TW 201611251 A TW201611251 A TW 201611251A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
transistor
line
capacitor electrode
Prior art date
Application number
TW104128719A
Other languages
English (en)
Other versions
TWI667776B (zh
Inventor
太田人嗣
野澤陵一
Original Assignee
精工愛普生股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工愛普生股份有限公司 filed Critical 精工愛普生股份有限公司
Publication of TW201611251A publication Critical patent/TW201611251A/zh
Application granted granted Critical
Publication of TWI667776B publication Critical patent/TWI667776B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

有機電致發光裝置係包含第1電晶體、連接於第1電晶體之一電流端之電源線層、具有連接於第1電晶體之閘極之第1電容電極及第2電容電極之電容元件、信號線、及連接於第1電晶體之另一電流端之像素電極，第1電容電極係相較第1電晶體之閘極設置於上層，電源線層係設置於第1電容電極與信號線之間之層。

Description

有機電致發光裝置及電子機器
本發明係關於一種利用有機EL材料之發光材料之有機電致發光裝置。
作為各種電子機器之顯示裝置，先前以來提議有例如於基板上平面狀地排列利用有機EL材料之發光元件而成之發光裝置。於專利文獻1中，揭示有於形成掃描線或閘極電極等之層形成構成電容元件之電容電極之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-226184號公報
然而，於如專利文獻1所述，在形成掃描線及閘極電極之層形成電容電極之情形時，必須避開掃描線等控制線及閘極電極地形成電容電極，導致難以確保電容元件之電容。
鑒於以上之狀況，本發明之目的在於有效地運用閘極電極以上之層而提供一種具備用於高密度之像素之像素結構之有機電致發光裝置及電子機器。
為解決以上之課題，本發明之較佳態樣之有機電致發光裝置之特 徵在於：其包含第1電晶體、連接於上述第1電晶體之一電流端之電源線層、具有連接於上述第1電晶體之閘極之第1電容電極及第2電容電極之電容元件、第2電晶體、連接於上述第2電晶體之閘極之掃描線、連接於上述第2電晶體之一電流端之信號線、及連接於上述第1電晶體之另一電流端之像素電極，上述第1電容電極係相較上述第1電晶體之閘極設置於上層，且上述電源線層係設置於上述第1電容電極與上述信號線之間之層。以上之構成係於第1電容電極與信號線之間配置電源線層，因此，可藉由電源線層之屏蔽效應而抑制信號線與第1電容電極之耦合。
於本發明之較佳態樣中，上述電源線層係設置於上述第1電容電極與上述掃描線之間之層。因而，可藉由電源線層之屏蔽效應而不僅抑制信號線與第1電容電極之耦合，而且抑制掃描線與第1電容電極之耦合。
於本發明之較佳態樣中，上述電源線層係設置於上述第1電容電極與上述像素電極之間之層。因而，可藉由電源線層之屏蔽效應而抑制像素電極與第1電容電極之間之耦合。
於本發明之較佳態樣中，包含：複數個導通孔，其等係將自形成上述第1電晶體之電流端之層至形成有上述像素電極之層為止之各層貫通；及複數個中繼電極，其等係與上述複數個導通孔分別連接；藉由上述複數個導通孔與上述複數個中繼電極而將上述第1電晶體之上述另一電流端與上述像素電極連接。因而，與將像素電極延長至形成有第1電晶體之另一電流端之層而實現導通之情形相比，能夠以低電阻實現第1電晶體與像素電極之導通。
於本發明之較佳態樣中，上述電源線層具備第1電源線層、及第2電源線層，且於上述第1電源線層與上述第2電源線層之間，設置有上述第1電容電極，將上述第1電源線層與上述第2電源線層連接之電源間 導通部係於上述信號線之延伸方向及上述掃描線之延伸方向之至少任一方向上延伸地設置。因而，藉由將第1電源線層與第2電源線層連接之電源間導通部之屏蔽效應而抑制一像素中之第1電容電極與和該一像素相鄰之像素中之第1電容電極之間之耦合。
於本發明之較佳態樣中，上述第2電容電極係電性連接於上述電源線層，且形成於上述電源線層之下層。因而，於電源線層之下層形成有與電源線層連接之第2電容電極，因此，與將電源線層用於電容元件之電容電極之情形相比，可使電極之厚度變薄，從而容易增大電容元件之電容。又，電容電極之配置之自由度變高。
於本發明之較佳態樣中，包含與上述第1電晶體之閘極連接之閘極配線，且上述第1電容電極係電性連接於上述閘極配線，且相較上述閘極配線形成於下層。因而，於閘極配線之下層形成與閘極配線連接之第1電容電極，因此，與將閘極配線用於電容元件之電容電極之情形相比，可使電極之厚度變薄，從而容易增大電容元件之電容。又，電容電極之配置之自由度變高。
於本發明之較佳態樣中，上述電容元件與上述第2電晶體係以俯視成為重疊之方式配置。因而，可於平面方向上確保電容元件之電容，並且可實現像素之微細化。
於本發明之較佳態樣中，上述電容元件與上述第1電晶體係以俯視成為重疊之方式配置。因而，可於平面方向上確保電容元件之電容，並且可實現像素之微細化。
於本發明之較佳態樣中，包含連接於上述第1電晶體之另一電流端與上述像素電極之間之第3電晶體，且上述電容元件與上述第3電晶體係以俯視成為重疊之方式配置。因而，可於平面方向上確保電容元件之電容，並且可實現像素之微細化。
於本發明之較佳態樣中，包含一電流端連接於上述第1電晶體之 另一電流端與上述第3電晶體之一電流端之連接部之第4電晶體，且上述電容元件與上述第4電晶體係以俯視成為重疊之方式配置。因而，可於平面方向上確保電容元件之電容，並且可實現像素之微細化。
以上各態樣之有機電致發光裝置係例如作為顯示裝置用於各種電子機器。具體而言，可例示頭部配戴型顯示裝置或攝像裝置之電子式取景器等作為本發明之電子機器之較佳例，但本發明之適用範圍並非限定於以上之例示。
10‧‧‧基板
10A‧‧‧主動區域
12‧‧‧第1區域
14‧‧‧第2區域
16‧‧‧顯示區域
18‧‧‧周邊區域
22‧‧‧掃描線
26‧‧‧信號線
27‧‧‧控制線
28‧‧‧控制線
30‧‧‧驅動電路
32‧‧‧掃描線驅動電路
34‧‧‧信號線驅動電路
36‧‧‧安裝端子
38‧‧‧護圈
41‧‧‧第1電源導電體(電源線層)
42‧‧‧第2電源導電體
43-0、43-1‧‧‧上部電源線層
45‧‧‧發光元件
46‧‧‧發光功能層
47‧‧‧密封體
50、52、53、54‧‧‧開口部
55‧‧‧反射層
60‧‧‧光程調整層
65‧‧‧像素定義層
65A‧‧‧開口部
90‧‧‧顯示裝置
92L‧‧‧透過部(透鏡)
92R‧‧‧透過部
94L‧‧‧左眼用之半反射鏡
94R‧‧‧右眼用之半反射鏡
100‧‧‧有機電致發光裝置
100L、100R‧‧‧有機電致發光裝置
C‧‧‧電容元件
C1‧‧‧第1電容電極
C2‧‧‧第2電容電極
CA0、CA1、CA2、CA3、CA4‧‧‧電容電極層
E1‧‧‧第1電極
E2‧‧‧第2電極
G(Gdr、Gsl、Gel、Gcmp)‧‧‧閘極層
HA1、HA2、HA3、HA4、HA5、HA6、HA7、HA8、HA9、HA20、HA21、HA22、HA23、HA24、HA25、HA26、HA27、HA28、HA29、HA30、HA31、HA40‧‧‧導通孔
HB1、HB2、HB3、HB4、HB20、HB21、HB22、HB41、HB61‧‧‧導通孔
HC1、HC2、HC3、HC4、HC5、HC7、HC10、HC20、HC21、HC22、HC23、HC24、HC25、HC26、HC27、HC28、HC40、HC41、HC42、HC60、HC61‧‧‧導通孔
HD1、HD2、HD3、HD4、HD5、HD20、HD21、HD22、HD23、HD24、HD25、HD26、HD40、HD41、HD60、HD61‧‧‧導通孔
HE1、HE2、HE3、HE4、HE5、HE6、HE7、HE8、HE9、HE10、HE11、HE20、HE21、HE40、HE60、HE70‧‧‧導通孔
HF1、HF2、HF3、HF4、HF5、HF6、HF7、HF8、HF9、HF10、HF11、HF20、HF70‧‧‧導通孔
HG1、HG20、HH1‧‧‧導通孔
Idata、Ioled‧‧‧電流
L(L0、LA、LB、LC、LD、LD0、LD1、LE、LE0、LE1、LF)‧‧‧絕緣層
Q(QB1、QB2、QB3、QB4、QB5、QB6、QB7、QB8、QB20、QB21、QB22、QB23、QB24、QB40、QB42、QB43、QB60、QB61、QB62、QB63、QC1、QC2、QC3、QC20、QC21、QC22、QC40、QC60、QC61、QC4、QD1、QD2、QD4、QD5、QD20、QD21、QD40、QD60、QD61、QE1、 QE2、QE3、QE4、QE5、QE6、QE7、QE8、QE9、QE10、QE11、QE12、QE20、QF1、QF60、QG1)‧‧‧中繼電極
Tcmp‧‧‧補償電晶體
Tdr‧‧‧驅動電晶體
Tel‧‧‧發光控制電晶體
Tsl‧‧‧選擇電晶體
Vct、Vel‧‧‧電源電位
圖1係本發明之第1實施形態之發光裝置之俯視圖。
圖2係像素之電路圖。
圖3係像素之電路圖。
圖4係發光裝置之剖視圖。
圖5係形成於基板上之各要素之說明圖。
圖6係形成於基板上之各要素之說明圖。
圖7係形成於基板上之各要素之說明圖。
圖8係形成於基板上之各要素之說明圖。
圖9係形成於基板上之各要素之說明圖。
圖10係形成於基板上之各要素之說明圖。
圖11係形成於基板上之各要素之說明圖。
圖12係形成於基板上之各要素之說明圖。
圖13係形成於基板上之各要素之說明圖。
圖14係形成於基板上之各要素之說明圖。
圖15係第1實施形態之變化例中形成於基板上之各要素之說明圖。
圖16係第1實施形態之變化例中形成於基板上之各要素之說明圖。
圖17係本發明之第2實施形態中之發光裝置之剖視圖。
圖18係形成於基板上之各要素之說明圖。
圖19係形成於基板上之各要素之說明圖。
圖20係形成於基板上之各要素之說明圖。
圖21係形成於基板上之各要素之說明圖。
圖22係本發明之第3實施形態中之發光裝置之剖視圖。
圖23係形成於基板上之各要素之說明圖。
圖24係形成於基板上之各要素之說明圖。
圖25係形成於基板上之各要素之說明圖。
圖26係形成於基板上之各要素之說明圖。
圖27係形成於基板上之各要素之說明圖。
圖28係形成於基板上之各要素之說明圖。
圖29係形成於基板上之各要素之說明圖。
圖30係形成於基板上之各要素之說明圖。
圖31係本發明之第4實施形態中之發光裝置之剖視圖。
圖32係形成於基板上之各要素之說明圖。
圖33係形成於基板上之各要素之說明圖。
圖34係形成於基板上之各要素之說明圖。
圖35係形成於基板上之各要素之說明圖。
圖36係形成於基板上之各要素之說明圖。
圖37係形成於基板上之各要素之說明圖。
圖38係形成於基板上之各要素之說明圖。
圖39係形成於基板上之各要素之說明圖。
圖40係形成於基板上之各要素之說明圖。
圖41係本發明之第5實施形態中之發光裝置之剖視圖。
圖42係形成於基板上之各要素之說明圖。
圖43係形成於基板上之各要素之說明圖。
圖44係形成於基板上之各要素之說明圖。
圖45係形成於基板上之各要素之說明圖。
圖46係形成於基板上之各要素之說明圖。
圖47係形成於基板上之各要素之說明圖。
圖48係形成於基板上之各要素之說明圖。
圖49係形成於基板上之各要素之說明圖。
圖50係形成於基板上之各要素之說明圖。
圖51係形成於基板上之各要素之說明圖。
圖52係本發明之第6實施形態中之發光裝置之像素之電路圖。
圖53係發光裝置之剖視圖。
圖54係形成於基板上之各要素之說明圖。
圖55係形成於基板上之各要素之說明圖。
圖56係形成於基板上之各要素之說明圖。
圖57係形成於基板上之各要素之說明圖。
圖58係形成於基板上之各要素之說明圖。
圖59係形成於基板上之各要素之說明圖。
圖60係形成於基板上之各要素之說明圖。
圖61係形成於基板上之各要素之說明圖。
圖62係形成於基板上之各要素之說明圖。
圖63係本發明之第7實施形態中之發光裝置之剖視圖。
圖64係形成於基板上之各要素之說明圖。
圖65係形成於基板上之各要素之說明圖。
圖66係形成於基板上之各要素之說明圖。
圖67係形成於基板上之各要素之說明圖。
圖68係形成於基板上之各要素之說明圖。
圖69係形成於基板上之各要素之說明圖。
圖70係形成於基板上之各要素之說明圖。
圖71係形成於基板上之各要素之說明圖。
圖72係形成於基板上之各要素之說明圖。
圖73係本發明之第8實施形態中之發光裝置之剖視圖。
圖74係形成於基板上之各要素之說明圖。
圖75係形成於基板上之各要素之說明圖。
圖76係形成於基板上之各要素之說明圖。
圖77係形成於基板上之各要素之說明圖。
圖78係形成於基板上之各要素之說明圖。
圖79係形成於基板上之各要素之說明圖。
圖80係形成於基板上之各要素之說明圖。
圖81係形成於基板上之各要素之說明圖。
圖82係形成於基板上之各要素之說明圖。
圖83係形成於基板上之各要素之說明圖。
圖84係本發明之第9實施形態中之發光裝置之剖視圖。
圖85係形成於基板上之各要素之說明圖。
圖86係形成於基板上之各要素之說明圖。
圖87係形成於基板上之各要素之說明圖。
圖88係形成於基板上之各要素之說明圖。
圖89係形成於基板上之各要素之說明圖。
圖90係形成於基板上之各要素之說明圖。
圖91係形成於基板上之各要素之說明圖。
圖92係形成於基板上之各要素之說明圖。
圖93係形成於基板上之各要素之說明圖。
圖94係形成於基板上之各要素之說明圖。
圖95係形成於基板上之各要素之說明圖。
圖96係本發明之第10實施形態中之發光裝置之剖視圖。
圖97係形成於基板上之各要素之說明圖。
圖98係形成於基板上之各要素之說明圖。
圖99係形成於基板上之各要素之說明圖。
圖100係形成於基板上之各要素之說明圖。
圖101係形成於基板上之各要素之說明圖。
圖102係形成於基板上之各要素之說明圖。
圖103係形成於基板上之各要素之說明圖。
圖104係形成於基板上之各要素之說明圖。
圖105係形成於基板上之各要素之說明圖。
圖106係形成於基板上之各要素之說明圖。
圖107係形成於基板上之各要素之說明圖。
圖108係電子機器之一例之頭部配戴型之顯示裝置之模式圖。
<第1實施形態>
圖1係本發明之第1實施形態之有機電致發光裝置100之俯視圖。第1實施形態之有機電致發光裝置100係將利用有機EL材料之發光元件形成於基板10之面上之有機EL裝置。基板10係利用矽(Silicon)等半導體材料形成之板狀構件(半導體基板)，且被用作形成複數個發光元件之基體(基底)。如圖1所例示，基板10之表面係劃分為第1區域12與第2區域14。第1區域12係矩形狀之區域，第2區域14係包圍第1區域12之矩形框狀之區域。
於第1區域12，形成有沿X方向上延伸之複數個掃描線22、及沿與X方向交叉之Y方向上延伸之複數個信號線26。對應著複數個掃描線22與複數個信號線26之各交叉而形成像素P(Pd、Pe)。因而，複數個像素 P係遍及X方向及Y方向地矩陣狀排列。
於第2區域14設置有驅動電路30、複數個安裝端子36、及護圈38。 驅動電路30係將各像素P驅動之電路，且包含設置於沿X方向夾隔第1區域12之各位置之2個掃描線驅動電路32、及設置於第2區域14中之沿X方向延伸之區域之信號線驅動電路34而構成。複數個安裝端子36係夾隔信號線驅動電路34形成於與第1區域12為相反側之區域內，且經由接合於基板10之可撓性配線基板(省略圖示)，電性連接於控制電路或電源電路等外部電路(例如安裝於配線基板上之電子電路)。
第1實施形態之有機電致發光裝置100係藉由尺寸相當於基板10之複數個量之原基板之切斷(刻劃)而一次性形成複數個。圖1之護圈38係防止原基板之切斷時之衝擊或靜電之影響波及驅動電路30或各像素P、或者水分自各基板10之端面(原基板之切斷面)侵入。如圖1所例示，護圈38係形成為將驅動電路30、複數個安裝端子36及第1區域12包圍之環狀(矩形框狀)。
圖1之第1區域12係劃分為顯示區域16與周邊區域18。顯示區域16係藉由各像素P之驅動而實際上顯示圖像之區域。周邊區域18係包圍顯示區域16之矩形框狀之區域，且配置有結構類似於顯示區域16內之各像素P但實際上無助於圖像之顯示之像素P(以下稱為「虛設像素Pd」)。 根據將與周邊區域18內之虛設像素Pd之表述方面之區別明確化之觀點，而於以下之說明中，存在將顯示區域16內之像素P權宜性地表述為「顯示像素Pe」之情形。顯示像素Pe係成為發光之最小單位之要素。
圖2係位於顯示區域16內之各顯示像素Pe之電路圖。如圖2所例示，顯示像素Pe係包含發光元件45、驅動電晶體Tdr、選擇電晶體Tsl、電容元件C、發光控制電晶體Tel、及補償電晶體Tcmp而構成。再者，於本實施形態中，將顯示像素Pe之各電晶體T(Tdr、Tel、Tsl、Tcmp)設為P通道型，但亦可利用N通道型電晶體。
發光元件45係使包含有機EL材料之發光層之發光功能層46介置於第1電極(陽極)E1與第2電極(陰極)E2之間之光電元件。第1電極E1係單獨地形成於每一顯示像素Pe，且第2電極E2係遍及複數個像素P地連續。如根據圖2所理解，發光元件45係配置於將第1電源導電體41與第2電源導電體42連結之路徑上。第1電源導電體41係被供給高位側之電源電位Vel之電源配線，且第2電源導電體42係被供給低位側之電源電位(例如接地電位)Vct之電源配線。本實施形態之顯示像素Pe之電路亦可藉由所謂之耦合驅動方式、所謂之電流程式設計方式之任一方式而驅動。首先，對耦合驅動方式之驅動進行說明。
發光控制電晶體Tel係作為控制驅動電晶體Tdr之一對電流端中之另一者(汲極或源極)與發光元件45之第1電極E1之導通狀態(導通/非導通)之開關發揮功能。驅動電晶體Tdr係產生與自身之閘極-源極間之電壓相應之電流量之驅動電流。於發光控制電晶體Tel被控制為接通狀態之狀態下，將驅動電流自驅動電晶體Tdr經由發光控制電晶體Tel供給至發光元件45，藉此，發光元件45以與驅動電流之電流量相應之亮度進行發光，且於發光控制電晶體Tel被控制為斷開狀態之狀態下，將對於發光元件45之驅動電流之供給遮斷，藉此，發光元件45熄滅。發光控制電晶體Tel之閘極係連接於控制線28。
補償電晶體Tcmp具有補償驅動電晶體Tdr之閾值電壓之變動之功能。於發光控制電晶體Tel為斷開狀態下，將選擇電晶體Tsl及驅動電晶體Tdr控制為接通狀態之狀態下，若將補償電晶體Tcmp控制為接通狀態，則驅動電晶體Tdr之閘極電位與汲極或源極電位變為相等，驅動電晶體Tdr成為二極體連接。因而，驅動電晶體Tdr中流動之電流將閘極節點及信號線26進行充電。詳細而言，電流以電源線層41→驅動電晶體Tdr→補償電晶體Tcmp→信號線26之路徑流動。因而，藉由將驅動電晶體Tdr控制為接通狀態，相互處於連接狀態之信號線26及閘極節點 自初始狀態之電位上升。但，流入上述路徑之電流係若將驅動電晶體Tdr之閾值電壓設為｜Vth｜，則隨著閘極節點接近電位(Vel-｜Vth｜)而變得難以流動，因此，於直至補償電晶體Tcmp設為斷開狀態之補償期間之結束之前，信號線26及閘極節點因電位(Vel-｜Vth｜)而飽和。 因而，電容元件C於直至補償電晶體Tcmp設為斷開狀態之補償期間之結束之前，保持驅動電晶體Tdr之閾值電壓｜Vth｜。
本實施形態係於水平掃描期間中具有補償期間與寫入期間，且各掃描線驅動電路32藉由對各掃描線22供給掃描信號而於每一水平掃描期間依次地選擇複數個掃描線22之各者。與掃描線驅動電路32所選擇之掃描線22對應之各顯示像素Pe之選擇電晶體Tsl轉換為接通狀態。因而，各顯示像素Pe之驅動電晶體Tdr亦轉換為接通狀態。又，各掃描線驅動電路32藉由對各控制線27供給控制信號而於每一補償期間依次地選擇複數個控制線27之各者。與掃描線驅動電路32所選擇之控制線27對應之各顯示像素Pe之補償電晶體Tcmp轉換為接通狀態。繼而，電容元件C於直至補償電晶體Tcmp設為斷開狀態之補償期間之結束之前，保持驅動電晶體Tdr之閾值電壓｜Vth｜。若各掃描線驅動電路32對各控制線27供給控制信號，藉此將各顯示像素Pe之補償電晶體Tcmp控制為斷開狀態，則自信號線26至驅動電晶體Tdr之閘極節點為止之路徑成為浮接狀態，但藉由電容元件C而維持為(Vel-｜Vth｜)。繼而，信號線驅動電路34將與自外部電路供給之圖像信號對每一顯示像素Pe所指定之灰階相應之灰階電位(資料信號)於每一寫入期間並列地供給至電容元件Cref。繼而，灰階電位利用電容元件Cref使位準偏移，且該電位經由信號線26與選擇電晶體Tsl被供給至各顯示像素Pe之驅動電晶體Tdr之閘極。於電容元件C中一面補償驅動電晶體Tdr之閾值電壓｜Vth｜一面保持與灰階電位相應之電壓。另一方面，若寫入期間中之掃描線22之選擇結束，則各掃描線驅動電路32藉由對各控制線28供給 控制信號而將與該控制線28對應之各顯示像素Pe之發光控制電晶體Tel控制為接通狀態。因而，與即將來臨之寫入期間中由電容元件C保持之電壓相應之驅動電流自驅動電晶體Tdr經由發光控制電晶體Tel供給至發光元件45。藉由如上所述地各發光元件45以與灰階電位相應之亮度進行發光，而將圖像信號所指定之任意之圖像顯示於顯示區域16。繼而，自驅動電晶體Tdr供給至發光元件45之驅動電流因閾值電壓之影響被抵消，而即便驅動電晶體Tdr之閾值電壓於每一顯示像素Pe中出現不均，亦將該不均補償，從而將與灰度相應之電流供給至發光元件45，因此，如損及顯示畫面之均勻性之類的顯示不均之產生被抑制，其結果，可實現高品質之顯示。
繼而，參照圖3，對電流程式設計方式之驅動進行說明。若掃描線22之掃描信號成為L位準，則選擇電晶體Tsl成為接通狀態。又，若控制線27之控制信號成為L位準，則補償電晶體Tcmp成為接通狀態。 因而，驅動電晶體Tdr係閘極電位、與和發光控制電晶體Tel連接之連接側之源極電位或汲極電位變為相等，從而作為二極體發揮功能。而且，若信號線26之資料信號成為L位準，則電流Idata以電源線層41→驅動電晶體Tdr→補償電晶體Tcmp→信號線26之路徑流動。又，此時，與驅動電晶體Tdr之閘極節點之電位相應之電荷被蓄積於電容元件C。
若控制線27之控制信號成為H位準，則補償電晶體Tcmp成為斷開狀態。此時，電容元件C之兩端之電壓被保持為電流Idata流動時之電壓。若控制線28之控制信號成為L位準，則發光控制電晶體Tel成為接通狀態，於驅動電晶體Tdr之源極、汲極間流入與閘極電壓相應之電流Ioled。詳細而言，該電流係以電源線層41→驅動電晶體Tdr→發光控制電晶體Tel→發光元件45之路徑流動。
此處，流入至發光元件45之電流Ioled係由驅動電晶體Tdr之閘極節點與和電源線層41連接之連接側之汲極節點或源極節點之間之電壓 決定，但該電壓係於電流Idata藉由L位準之掃描信號而流入至信號線26時藉由電容元件C所保持之電壓。因而，於控制線28之控制信號成為L位準時，流入至發光元件45之電流Ioled與即將流入之電流Idata大致一致。如此般，於電流程式設計方式之驅動之情形時，藉由電流Idata而規定發光亮度。再者，掃描線22係設為與控制線27不同之配線，但亦可將掃描線22與控制線27設為一根配線。
以下詳細地描述第1實施形態之有機電致發光裝置100之具體性結構。再者，於以下之說明中所參照之各圖式中，為便於說明，而使各要素之尺寸或縮尺不同於實際之有機電致發光裝置100。圖4係有機電致發光裝置100之剖視圖，圖5至圖13係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖5至圖13之包含I-I'線之剖面對應之剖視圖相當於圖4。再者，圖5至圖13為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖4共同之各要素，權宜性地附加與圖4為相同態樣之影線。
如根據圖4及圖5所理解，於以矽等半導體材料形成之基板10之表面，形成顯示像素Pe之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動區域10A(源極/汲極區域)。對於主動區域10A注入離子。顯示像素Pe之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動層係存在於源極區域與汲極區域之間，且被注入與主動區域10A不同種類之離子，但權宜性地與主動區域10A一體地記載。如根據圖4及圖6所理解，形成有主動區域10A之基板10之表面係由絕緣膜L0(閘極絕緣膜)所被覆，且各電晶體T之閘極層G(Gdr、Gsl、Gel、Gcmp)形成於絕緣膜L0之面上。各電晶體T之閘極層G係隔著絕緣膜L0而與主動層對向。
如根據圖4所理解，於形成有各電晶體T之閘極層G之絕緣膜L0之面上，形成有將複數個絕緣層L(LA~LD)與複數個導電層(配線層)交替地積層而成之多層配線層。各絕緣層L係由例如矽化合物(典型而言為 氮化矽或氧化矽)等絕緣性之無機材料形成。再者，於以下之說明中，將藉由導電層(單層或複數層)之選擇性之去除而於同一步驟一次性地形成複數個要素之關係表述為「自同層形成」。
絕緣層LA係形成於形成有各電晶體T之閘極G之絕緣膜L0之面上。如根據圖4及圖7所理解，於絕緣層LA之面上，自同層形成有掃描線22、選擇電晶體Tsl之控制線27、發光控制電晶體Tel之控制線28、及複數個中繼電極QB(QB1、QB2、QB3、QB4、QB5、QB6)。
如根據圖4及圖7所理解，中繼電極QB1係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA2，導通至形成補償電晶體Tcmp之汲極區域或源極區域之主動區域10A。中繼電極QB2係經由將絕緣層LA與絕緣膜L0貫通之導通孔HA3，導通至形成選擇電晶體Tsl之源極區域或汲極區域之主動區域10A，並且經由將絕緣層LA貫通之導通孔HB3，導通至驅動電晶體Tdr之閘極層Gel。中繼電極QB3係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA4，導通至形成選擇電晶體Tsl之汲極區域或源極區域之主動區域10A。中繼電極QB4係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA5，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A。中繼電極QB5係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA6，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A，且經由將絕緣膜L0與絕緣層LA貫通之導通孔HA1，導通至形成補償電晶體Tcmp之汲極區域或源極區域之主動區域10A，且，經由將絕緣膜L0與絕緣層LA貫通之導通孔HA7，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。中繼電極QB6係經由將絕緣層LA與絕緣膜L0貫通之導通孔HA8，導通至形成發光控制電晶體Tel之源極區域或汲極區域之主動區域10A。
如根據圖7所理解，掃描線22係經由將絕緣層LA貫通之導通孔HB2，導通至選擇電晶體Tsl之閘極層Gsl。掃描線22係遍及複數個顯示 像素Pe而沿X方向直線狀延伸，且藉由絕緣層LB而與下述信號線26電性絕緣。
如根據圖7所理解，補償電晶體Tcmp之控制線27係經由將絕緣層LA貫通之導通孔HB1，導通至補償電晶體Tcmp之閘極層Gcmp。控制線27係遍及複數個顯示像素Pe而沿X方向直線狀延伸，且藉由絕緣層LB而與下述信號線26電性絕緣。
如根據圖7所理解，發光控制電晶體Tel之控制線28係經由形成於絕緣層LA之導通孔HB4，導通至發光控制電晶體Tel之閘極層Gel。控制線28係遍及複數個顯示像素Pe而沿X方向直線狀延伸，且藉由絕緣層LA而與下述信號線26電性絕緣。
絕緣層LB係形成於形成有掃描線22、選擇電晶體Tsl之控制線27、發光控制電晶體Tel之控制線28及複數個中繼電極QB(QB1、QB2、QB3、QB4、QB5、QB6)之絕緣層LA之面上。如根據圖4及圖8所理解，於絕緣層LB之面上，形成有信號線26及複數個中繼電極QC(QC1、QB2、QC3)。信號線26係遍及複數個像素P而沿Y方向直線狀延伸，且藉由絕緣層LC而與下述第1電源線層41電性絕緣。信號線26係如根據圖8所理解，經由將絕緣層LB貫通之導通孔HC1、及將絕緣層LB貫通之導通孔HC2，而與形成補償電晶體Tcmp及選擇電晶體Tsl之源極區域或汲極區域之主動區域10A導通。又，信號線26係以通過掃描線22、控制線27及控制線28之上層之位置之方式形成，且沿著選擇電晶體Tsl之通道長度之方向(Y方向)延伸。
中繼電極QC1係經由將絕緣層LB貫通之導通孔HC3，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A。中繼電極QC2係經由將絕緣層LB貫通之導通孔HC4，導通至驅動電晶體Tdr之閘極層dr。中繼電極QC3係經由將絕緣層LB貫通之導通孔HC5，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
絕緣層LC係形成於形成有信號線26及複數個中繼電極QC(QC1、QB2、QC3)之絕緣層LB之面上。如根據圖4及圖9所理解，於絕緣層LC之面上，形成有第1電源線層41及複數個中繼電極QD(QD1、QD2)。第1電源線層41係經由多層配線層內之配線(省略圖示)，導通至被供給高位側之電源電位Vel之安裝端子36。再者，第1電源線層41係形成於圖1所示之第1區域12之顯示區域16內。又，雖省略圖示，但亦於第1區域12之周邊區域18內形成其他電源線層。該電源線層係經由多層配線層內之配線(省略圖示)，導通至被供給低位側之電源電位Vct之安裝端子36。第1電源線層41及被供給低位側之電源電位Vct之電源線層係利用例如含有銀或鋁之導電材料形成為例如100nm左右之膜厚。
如根據圖4、圖8及圖9所理解，中繼電極QD1係經由將絕緣層LC貫通之導通孔HD2，導通至中繼電極QC2。因而，如根據圖4、圖6乃至圖8所理解，中繼電極QD1係經由導通孔HD2、中繼電極QC2、將絕緣層LB貫通之導通孔HC4、中繼電極QB2、及將絕緣層LA貫通之導通孔HB3，導通至驅動電晶體Tdr之閘極層Gdr。
如根據圖4、圖8及圖9所理解，中繼電極QD2係經由將絕緣層LC貫通之導通孔HD3，導通至中繼電極QC3。因而，如根據圖4乃至圖8所理解，中繼電極QD2係經由導通孔HD3、中繼電極QC3、將絕緣層LB貫通之導通孔HC5、中繼電極QB6、及將絕緣膜L0及絕緣層LA貫通之導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。如下所述，相較中繼電極QD2而於上層形成複數個中繼電極與導通孔，且中繼電極QD2經由該等中繼電極及導通孔，而與像素電極導通。因而，中繼電極QD2與發光控制電晶體Tel之汲極區域或源極區域之導通部作為像素電極導通部發揮功能。
第1電源線層41係如上所述地被供給高位側之電源電位Vel之電源配線，且如根據圖9所理解，以將像素電極導通部(發光控制電晶體Tel 與中繼電極QD2之導通部)及驅動電晶體Tdr之閘極層導通部(驅動電晶體Tdr與中繼電極QD1之導通部)包圍之方式配置。又，第1電源線層41係於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。
如根據圖4、圖8及圖9所理解，形成於顯示區域16內之第1電源線層41係經由將絕緣層LC貫通之導通孔HD1導通至中繼電極QC1。因而，如根據圖4乃至圖8所理解，第1電源線層41係經由將絕緣層LB貫通之導通孔HC3、中繼電極QB4、及將絕緣膜L0及絕緣層LA貫通之導通孔HA5，導通至形成驅動電晶體Tdr之源極區域或汲極區域之主動區域10A。
絕緣層LD0係形成於形成有第1電源線層41及複數個中繼電極QD(QD1、QD2)之絕緣層LC之面上。如根據圖4及圖10所理解，於絕緣層LD0之面上，形成有電容電極層CA0。進而，如根據圖4及圖10所理解，於形成有電容電極層CA0之絕緣層LD0之面上，形成絕緣層LD1。 於絕緣層LD1之面上，形成與電容電極層CA0連接之電容電極層CA1、及複數個中繼電極QE(QE1、QE2、QE3、QE4)。電容電極層CA1係如根據圖10所理解，於Y方向上與中繼電極QE1、QE2、QE3具有特定之間隔，且亦與中繼電極QE4具有特定之間隔地配置，於X方向上與相鄰之顯示像素Pe之電容電極層CA1具有特定之間隔地配置之矩形之電容電極層。電容電極層CA1係以於俯視下，與驅動電晶體Tdr、選擇電晶體Tsl、補償電晶體Tcmp、及發光控制電晶體Tel重疊之方式配置。如根據圖4及圖10所理解，電容電極層CA1係經由將絕緣層LD0及絕緣層LD1貫通之導通孔HE4，導通至中繼電極QD1。因而，電容電極層CA1係如根據圖4、圖6乃至圖10所理解，經由導通孔HE4、中繼電極QD1、導通孔HD2、中繼電極QC2、導通孔HC4、中繼電極QB2、及導通孔HB3，而與驅動電晶體Tdr之閘極層Gdr導通。電容電極層CA0係經由將絕緣層LD1貫通之複數個導通孔HE70，而與電容電極層CA1連接。 電容電極層CA0係具有包圍將絕緣層LD0及絕緣層LD1貫通之導通孔HE4之區域。電容電極層CA0係大小與電容電極層CA1大致相同之矩形之電容電極層。電容電極層CA0與電容電極層CA1係藉由絕緣層LD0及絕緣層LD1而與第1電源線層41絕緣。電容電極層CA0係如根據圖4所理解，具有自電容電極層CA1懸垂而成之結構。電容電極層CA0係經由電容電極層CA1導通至驅動電晶體Tdr之閘極層Gdr。又，電容電極層CA0介隔絕緣層LD0所對向之第1電源線層41係與驅動電晶體Tdr之源極區域或汲極區域導通。因而，電容電極層CA0相當於圖2及圖3所示之電容元件C之第1電容電極C1。第1電源線層41相當於圖2及圖3所示之電容元件C之第2電容電極C2。藉由將構成如此之電容元件C之第1電容電極C1之電容電極層CA0設為自電容電極層CA1懸垂而成之結構，而與單獨地使用電容電極層CA1之情形相比，可使電容元件C之介電質膜變薄，從而可將電容元件C之電容增大。或者，可增大電容元件C之配置之自由度。
如根據圖4及圖10所理解，中繼電極QE1、QE2、QE3係經由將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3而分別與電源線層41導通。如根據圖4、圖9及圖10所理解，中繼電極QE3係進而經由導通孔HE3、導通孔HD1、中繼電極QC1、導通孔HC3、中繼電極QB4、及導通孔HA5，導通至形成驅動電晶體Tdr之源極區域或汲極區域之主動區域10A。
如根據圖4、圖9及圖10所理解，中繼電極QE4係經由將絕緣層LD0及絕緣層LD1貫通之導通孔HE5導通至中繼電極QD2。因而，中繼電極QE4係構成像素電極導通部之中繼電極之一者，且如根據圖4乃至圖10所理解，經由導通孔HE5、中繼電極QD2、導通孔HD3、中繼電極QC3、導通孔HC5、中繼電極QB6、及導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
絕緣層LE0係形成於形成有電容電極層CA1及複數個中繼電極QE(QE1、QE2、QE3、QE4)之絕緣層LD1之面上。如根據圖4及圖11所理解，於絕緣層LE0之面上，形成上部電源線層43-0。進而，如根據圖4及圖11所理解，於形成有上部電源線層43-0之絕緣層LE0之面上形成絕緣層LE1。
對絕緣層LE1之表面執行平坦化處理。平坦化處理中，任意地採用化學機械研磨(CMP：Chemical Mechanical Polishing)等公知之表面處理技術。於藉由平坦化處理而高度地平坦化之絕緣層LE1之表面，如圖4及圖11所例示，形成有與上部電源線層43-0連接之上部電源線層43-1及中繼電極QF1。如根據圖4、圖10及圖11所理解，中繼電極QF1係經由將絕緣層LE0及絕緣層LE1貫通之導通孔HF4導通至中繼電極QE4。因而，中繼電極QF1係構成像素電極導通部之中繼電極之一者，且如根據圖4乃至圖11所理解，經由導通孔HF4、中繼電極QE4、導通孔HE5、中繼電極QD2、導通孔HD3、中繼電極QC3、導通孔HC5、中繼電極QB6、及導通孔HA8、導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
上部電源線層43-1係如根據圖11所理解，以將像素電極導通部(發光控制電晶體Tel與中繼電極QF1之導通部)包圍之方式配置。又，上部電源線層43-1係於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。於本實施形態中，上部電源線層43-1亦作為反射層發揮功能，且利用例如含有銀或鋁之光反射性之導電材料形成為例如100nm左右之膜厚。上部電源線層43-1係由光反射性之導電材料形成，且如圖11所示，以將各電晶體T、各配線、及各中繼電極覆蓋之方式配置。 因而，具有可利用上部電源線層43-1防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
如根據圖4所理解，上部電源線層43-0係經由將絕緣層LE1貫通之 複數個導通孔HF70，連接於上部電源線層43-1。如根據圖11所理解，上部電源線層43-0係於Y方向上與導通孔HF1、HF2、HF3具有特定之間隔，且亦與中繼電極QF1具有特定之間隔地配置，於X方向上與相鄰之顯示像素Pe之上部電源線層43-0具有特定之間隔地配置之矩形之電極層。上部電源線層43-0與上部電源線層43-1係藉由絕緣層LE0及絕緣層LE1而與電容電極層CA1絕緣。上部電源線層43-0係如根據圖4所理解，具有自上部電源線層43-1懸垂而成之結構。上部電源線層43-0係經由上部電源線層43-1導通至第1電源線層41，並且導通至驅動電晶體Tdr之源極區域或汲極區域。又，上部電源線層43-0係隔著絕緣層LE0及絕緣層LD1而與電容電極層CA0對向。電容電極層CA0係經由電容電極層CA1，導通至驅動電晶體Tdr之閘極層Gdr。因而，上部電源線層43-0相當於圖2及圖3所示之電容元件C之第2電容電極C2，電容電極層CA0相當於圖2及圖3所示之電容元件C之第1電容電極C1。因而，可藉由將構成電容元件C之第2電容電極C2之上部電源線層43-0設為自上部電源線層43-1懸垂而成之結構而使電容元件C之介電質膜變薄，從而增大電容元件C之電容。與單獨地使用上部電源線層43-1之情形相比，可增加配置之自由度。又，該例係構成電容元件C之第1電容電極C1之電容電極層CA0亦為如上所述地自電容電極層CA1懸垂而成之結構，因此，作為整體可使電容元件C之電容更進一步增大。如上所述，本實施形態成為包含第1電源線層41、絕緣層LD0及電容電極層CA0之電容元件C、與包含電容電極層CA0、絕緣層LD1及絕緣層LE0及上部電源線層43-0之電容元件C於積層方向(Z方向)上積層所得之構成。
上部電源線層43-1係如根據圖10及圖11所理解，經由將絕緣層LE0及絕緣層LE1貫通之導通孔HF1、HF2、HF3，導通至中繼電極QE1、QE2、QE3。因而，上部電源線層43-1如根據圖9乃至圖11所理解，經由中繼電極QE1、QE2、QE3、導通孔HF1、HF2、HF3、中繼電極QE1、 QE2、QE3、及將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3，導通至上部電源線層43-0。如此一來，於本實施形態中，電源間導通部包含導通孔HF1、HF2、HF3、中繼電極QE1、QE2、QE3、導通孔HF1、HF2、HF3、中繼電極QE1、QE2、QE3、及導通孔HE1、HE2、HE3。電源間導通部係以於掃描線22之延伸方向(X方向)排列之方式設置。
絕緣層LF係形成於形成有上部電源線層43-1及中繼電極QF1之絕緣層LE1之面上。如根據圖4及圖12所理解，於絕緣層LF之面上，形成中繼電極QG1。中繼電極QG1係經由將絕緣層LF貫通之導通孔HG1導通至中繼電極QF1。因而，中繼電極QG1係構成像素電極導通部之中繼電極之一者，且如根據圖4乃至圖12所理解，經由導通孔HG1、中繼電極QF1、導通孔HF4、中繼電極QE4、導通孔HE5、中繼電極QD2、導通孔HD3、中繼電極QC3、導通孔HC5、中繼電極QB6、及導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。中繼電極QG1係以將第1電源線層41與中繼電極QD2之間隙、及上部電源線層43-1與中繼電極QF1之間隙於俯視下覆蓋之方式配置。因而，具有藉由中繼電極QG1而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
如圖4所例示，於形成有中繼電極QG1之絕緣層LF之面上形成光程調整層60。光程調整層60係規定各顯示像素Pe之共振結構之共振波長(即顯示色)之光透過性之膜體。於顯示色相同之像素中，共振結構之共振波長大致相同，而顯示色不同之像素中，共振結構之共振波長設定為不同。
如圖4及圖13所例示，於光程調整層60之面上，形成顯示區域16內之每一顯示像素Pe之第1電極E1。第1電極E1係由例如ITO(Indium Tin Oxide，氧化銦錫)等光透過性導電材料形成。第1電極E1係如參照 圖2及圖3所述作為發光元件45之陽極發揮功能之大致矩形狀之電極(像素電極)。第1電極E1係如根據圖4及圖13所理解，於每一顯示像素Pe經由形成於光程調整層60之導通孔HH1，導通至中繼電極QG1。因而，如根據圖4乃至圖13所理解，第1電極E1經由將光程調整層60貫通之導通孔HH1、中繼電極QG1、導通孔HG1、中繼電極QF1、導通孔HF4、中繼電極QE4、導通孔HE5、中繼電極QD2、導通孔HD3、中繼電極QC3、導通孔HC5、中繼電極QB6、及導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
於形成有第1電極E1之光程調整層60之面上，如根據圖4及圖14所例示，遍及基板10之全域地形成像素定義層65。像素定義層65係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性無機材料形成。如根據圖14所理解，於像素定義層65，形成與顯示區域16內之各第1電極E1對應之開口部65A。像素定義層65中之開口部65A之內周緣之附近之區域係重疊於第1電極E1之周緣。即，開口部65A之內周緣係於俯視下位於第1電極E1之周緣之內側。各開口部65A係平面形狀(矩形狀)或尺寸共通，且，遍及X方向及Y方向之各者以共同之間距矩陣狀地排列。如根據以上之說明所理解，像素定義層65係於俯視下形成為格子狀。再者，開口部65A之平面形狀或尺寸可設為若顯示色相同則相同，於顯示色不同之情形時則不同。又，開口部65A之間距可設為於顯示色相同之開口部彼此中相同，且於顯示色不同之開口部間不同。
其他亦將詳細之說明省略，但於第1電極E1之上層，積層發光功能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面利用例如接著劑而接合密封基板(省略圖示)。密封基板係用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面亦可於每一顯示像素Pe中形成彩色濾光片。
如以上所說明，於本實施形態中，連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1、及連接於電容電極層CA1之電容電極層CA0係相較驅動電晶體Tdr之閘極層Gdr設置於上層，且以於電容電極層CA1及電容電極層CA0與連接於補償電晶體Tcmp及選擇電晶體Tsl之汲極區域或源極區域之信號線26之間，配置第1電源線層41之方式構成。第1電源線層41係除了作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素電極導通部及驅動電晶體Tdr之閘極導通部以外，大致遍及整面地形成。因而，可抑制成為雜訊之產生源之信號線26與連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0之間之耦合。
又，於信號線26之下層，配置有連接於選擇電晶體Tsl之閘極層Gsl之掃描線22，但以於該等掃描線22及信號線26與電容電極層CA1及電容電極層CA1之間配置第1電源線層41之方式構成。第1電源線層41係以不僅覆蓋信號線26，而且亦覆蓋掃描線22之方式，大致遍及整面地形成。因而，可抑制成為雜訊之產生源之掃描線22及信號線26與連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0之間之耦合。
本實施形態係於電容電極層CA1及電容電極層CA0與作為像素電極之第1電極E1之間，配置有上部電源線層43-1及上部電源線層43-0。 上部電源線層43-1及上部電源線層43-0係除了上述像素導通部以外，大致遍及整面地形成。因而，可抑制連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0與作為像素電極之第1電極E1之間之耦合。
作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素電極導通部係包含將絕緣膜L0及絕緣層LA貫通之導通孔HA8、中繼電極QB6、將絕緣層LB貫通之導通孔HC5、中 繼電極QC3、將絕緣層LC貫通之導通孔HD3、中繼電極QD2、將絕緣層LD0及絕緣層LD1貫通之導通孔HE5、中繼電極QE4、將絕緣層LE0及絕緣層LE1貫通之導通孔HF4、中繼電極QF1、將絕緣層LF貫通之導通孔HG1、及中繼電極QG1。該等係作為發光控制電晶體Tel之源極配線或汲極配線發揮功能。即，第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含將第1電源線層41、電容電極層CA1及電容電極層CA0、與上部電源線層43-1及上部電源線層43-0貫通地設置之發光控制電晶體Tel之源極配線或汲極配線。繼而，作為像素電極之第1電極E1係經由將光程調整層60貫通之導通孔HH1，連接於發光控制電晶體Tel之源極配線或汲極配線。因而，與將像素電極延伸至發光控制電晶體Tel之源極區域或汲極區域之層為止而實現導通之情形相比，能夠以低電阻將發光控制電晶體Tel之源極區域或汲極區域與作為像素電極之第1電極E1連接。
將驅動電晶體Tdr與第1電源線層41連接之導通部係包含將絕緣膜L0及絕緣層LA貫通之導通孔HA5、中繼電極QB4、將絕緣層LB貫通之導通孔HC3、中繼電極QC1、及將絕緣層LC貫通之導通孔HD1。該導通部係作為驅動電晶體Tdr之源極配線或汲極配線發揮功能。藉由以此方式構成而與將第1電源線層41延伸至下層而實現導通之情形相比，能夠以低電阻將驅動電晶體Tdr與第1電源線層41連接。將驅動電晶體Tdr與上部電源線層43-0連接之導通部係包含將絕緣膜L0及絕緣層LA貫通之導通孔HA5、中繼電極QB4、將絕緣層LB貫通之導通孔HC3、中繼電極QC1、將絕緣層LC貫通之導通孔HD1、第1電源線層41、將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3、中繼電極QE1、QE2、QE3、導通孔HF1、HF2、HF3、及上部電源線層43-0。藉由以此方式構成而與將上部電源線層43-0延伸至下層而實現導通之情形相比，能夠以低電阻將驅動電晶體Tdr與上部電源線層43-0連接。
將驅動電晶體Tdr之閘極層Gdr與電容電極層CA0連接之導通部係包含將絕緣層LA貫通之導通孔HB3、中繼電極QB2、將絕緣層LB貫通之導通孔HC4、中繼電極QC2、將絕緣層LC貫通之導通孔HD2、中繼電極QD1、將絕緣層LD0及絕緣層LD1貫通之導通孔HE4、及電容電極層CA1。該導通部係選擇電晶體Tsl之源極配線或汲極配線，且將形成有掃描線22、信號線26、第1電源線層41等之層貫通地設置。因而，與將電容電極層CA0延伸至下層而實現導通之情形相比，能夠以低電阻將驅動電晶體Tdr與電容電極層CA1連接。
電容元件C係如上所述，成為將上部電源線層43-0設為第2電容電極C2且將電容電極層CA0設為第1電容電極C1之第1電容元件C-1、與將第1電源線層41設為第2電容電極(電源側電容電極)C2且將電容電極層CA0設為第1電容電極(閘極電極側電容電極)C1之第2電容元件C-2之2種電容元件沿積層方向(Z方向)積層而成之構成。於第1電容元件C-1中，作為第2電容電極C2之上部電源線層43-0成為電性連接於上部電源線層43-1，且相較上部電源線層43-1配置於下層之構成。上述之例係作為一例，藉由自上部電源線層43-1懸垂而成之結構而實現該配置。因而，與使用與中繼電極同層地形成之上部電源線層43-1自身作為第2電容電極C2之情形相比，可使第1電容元件C-1之介電質膜變薄，從而可將第1電容元件C-1之電容增大。或者，可提昇第1電容元件C-1之配置之自由度。
於第2電容元件C-2中，作為第1電容電極(閘極電極側電容電極)C1之電容電極層CA0成為電性連接於作為與驅動電晶體Tdr之閘極層Gdr連接之閘極配線之電容電極層CA1，且相較電容電極層CA1配置於下層之構成。上述之例係作為一例，藉由自電容電極層CA1懸垂而成之結構而實現該配置。因而，與使用與中繼電極同層地形成之電容電極層CA1自身作為第1電容電極(閘極電極側電容電極)C1之情形相比，可 使第2電容元件C-2之介電質膜變薄，從而可將第2電容元件C-2之電容增大。或者，可提昇第2電容元件C-2之配置之自由度。
又，於第2電容元件C-2中，相當於與驅動電晶體Tdr之閘極層Gdr連接之第1電容電極(閘極電極側電容電極)C1之電容電極層CA0係配置於相當於第2電容電極C2之上部電源線層43-0與形成有掃描線22之層之間。即，於形成有掃描線22之層側可配置電容元件C之第1電容電極C1。因而，可與形成有掃描線22之層或上部電源線層43-0分開地形成電容電極，因此，可提昇設計之自由度。
於第2電容元件C-2中，相當於第1電容電極(閘極電極側電容電極)C1之電容電極層CA0係配置於作為第2電容電極(電源側電容電極)C2之第1電源線層41與作為像素電極之第1電極E1之間。即，於像素電極側配置電容元件C中之連接於閘極電位側之第1電容電極(閘極電極側電容電極)C1。又，於形成有作為閘極電極之閘極層Gdr之層與形成有第1電容電極(閘極電極側電容電極)C1之層之間，配置有作為第2電容電極(電源側電容電極)C2之第1電源線層41。可藉由採用該配置而降低掃描線22對於作為像素電極之第1電極E1之雜訊。又，因可與作為像素電極之第1電極E1或第1電源線層41分開地形成電容電極，故可提昇設計之自由度。進而，作為像素電極之第1電極E1(發光控制電晶體Tel之汲極區域或源極區域)之電位係根據驅動電晶體Tdr或發光元件45之電位而設定，因此，作為電容電極之第1電容電極(閘極電極側電容電極)C1之電位與配置於掃描線22側之情形相比，不易受到灰階電位引起之變動。
第1電容元件C-1及第2電容元件C-2係設置於俯視下與選擇電晶體Tsl、發光控制電晶體Tel、補償電晶體Tcmp、及驅動電晶體Tdr分別重疊之位置。因而，可一面確保電容元件之電容，一面實現像素之高密度化。如此一來，根據本實施形態，可有效地運用驅動電晶體Tdr 之閘極層Gdr以上之層，從而提供用於高密度像素之像素結構。
如根據圖4、圖9乃至圖11所理解，實現作為第1電源側電容電極之第1電源線層41與連接於作為第2電源側電容電極之上部電源線層43-0之上部電源線層43-1之導通之電源間導通部係包含將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3、中繼電極QE1、QE2、QE3、及將絕緣層LE0及絕緣層LE1貫通之導通孔HF1、HF2、HF3。即，電源間導通部以排列於掃描線22之延伸方向(X方向)上之方式設置，因而，在配置於第1電源線層41與上部電源線層43-1之間之電容電極層43-1及電容電極層43-0與Y方向上相鄰之顯示像素Pe中之電容電極層43-1及電容電極層43-0之間，可配置電源間導通部，從而可抑制相鄰之電容電極層間之耦合。
電源間導通部係如圖15及圖16所例示，不僅可以排列於掃描線22之延伸方向(X方向)上之方式設置，而且可以排列於信號線26之延伸方向(Y方向)上之方式設置。圖15係對應於圖10之圖，圖16係對應於圖11之圖。圖15所示之例係與圖10相同，電源間導通部包含將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3、中繼電極QE1、QE2、QE3、及將絕緣層LE0及絕緣層LE1貫通之導通孔HF1、HF2、HF3，且以排列於掃描線22之延伸方向(X方向)上之方式設置。進而，如根據圖15所理解，電源間導通部係包含將絕緣層LD0及絕緣層LD1貫通之導通孔HE6、HE7、HE8、HE9、HE10、HE11、中繼電極QE5、QE6、QE7、QE8、QE9、QE10、及將絕緣層LE0及絕緣層LE1貫通之導通孔HF5、HF6、HF7、HF8、HF9、HF10，且以排列於信號線26之延伸方向(Y方向)上之方式設置。中繼電極QE1、QE2、QE3、QE5、QE6、QE7、QE8、QE9、QE10係經由將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3、HE6、HE7、HE8、HE9、HE10、HE11，導通至第1電源線層41。又，如根據圖16所理解，中繼電極QE1、QE2、QE3、QE5、 QE6、QE7、QE8、QE9、QE10係經由將絕緣層LE0及絕緣層LE1貫通之導通孔HF1、HF2、HF3、HF5、HF6、HF7、HF8、HF9、HF10，導通至上部電源線層43-1。因而，不僅於配置於第1電源線層41與上部電源線層43-1之間之電容電極層43-1及電容電極層43-0與Y方向上相鄰之顯示像素Pe中之電容電極層43-1及電容電極層43-0之間配置電源間導通部，而且亦於電容電極層43-1及電容電極層43-0與X方向上相鄰之顯示像素Pe中之電容電極層43-1及電容電極層43-0之間配置電源間導通部，從而可抑制Y方向及X方向上相鄰之電容電極層間之耦合。
再者，於本實施形態中，在形成有驅動電晶體Tdr之閘極層Gdr之層之上層，配置有將掃描線22、控制線27、控制線28、及電晶體彼此連接之中繼電極。因而，於該中繼電極以上之層，除了像素電極導通部或驅動電晶體Tdr之閘極導通部以外，可自由地配置電容元件、電源線層、及信號線等。尤其，較佳為將電晶體之通道長度方向設為與控制線交叉之方向，且於驅動電晶體Tdr之閘極層Gdr上之絕緣層LA上配置掃描線22、控制線27、控制線28等。以此方式，可將掃描線22、控制線27、控制線28等配置於選擇電晶體Tsl、補償電晶體Tcmp、發光控制電晶體Tel之上之層。又，因如此之層結構，而變得容易將與掃描線22、控制線27、控制線28等交叉之電源線層41或信號線26等配置於絕緣層LB上。
<第2實施形態>
一面參照圖17乃至圖21，一面說明本發明之第2實施形態。再者，對於以下例示之各形態中作用或功能與第1實施形態相同之要素，沿用第1實施形態之說明中所參照之符號，且適當地省略各自詳細之說明。
圖17係本實施形態中之有機電致發光裝置100之剖視圖，且對應於第1實施形態中之圖4之剖視圖。將圖17與圖4進行比較則可明確，本實施形態並未設置上部電源線層43-1及上部電源線層43-0，取而代 之，設置有與作為像素電極之第1電極E1連接之反射層55。於本實施形態中，自形成於基板10之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動區域10A至形成於絕緣層LC上之第1電源線層41為止之層結構因與圖5乃至圖9所示之第1實施形態中之層結構共通而將說明省略。圖18係與第1實施形態中之圖10對應之俯視圖，圖20係與第1實施形態中之圖13對應之俯視圖，圖21係與第1實施形態中之圖14對應之俯視圖。圖19係表示作為本實施形態之特徵部分之反射層55之俯視圖。
亦於本實施形態中，如根據圖17及圖18所理解，於形成有第1電源線層41之絕緣層LC之面上形成絕緣層LD0，且於絕緣層LD0之面上形成電容電極層CA0。於形成有電容電極層CA0之絕緣層LD0之面上形成絕緣層LD1，且於絕緣層LD1之面上形成與電容電極層CA0連接之電容電極層CA1。至此為止之層結構係與第1實施形態共通。繼而，對於圖10，於將電源間導通部(將絕緣層LD0及絕緣層LD1貫通之導通孔HE1、HE2、HE3、中繼電極QE1、QE2、QE3、及將絕緣層LE0及絕緣層LE1貫通之導通孔HF1、HF2、HF3)省略之方面不同，且電容電極層CA0及電容電極層CA1係延伸至設置有電源間導通部之區域而配置。 因而，可使包含第1電源線層41、絕緣層LD0及電容電極層CA0之電容元件C之電容大於第1實施形態。
本實施形態係於形成有電容電極層CA1之絕緣層LD1之面上形成絕緣層LE0，且於絕緣層LE0之面上，如根據圖18及圖19所理解，形成反射層55。反射層55係與第1電極E1同樣地單獨地形成於每一顯示像素Pe。反射層55係由例如含有銀或鋁之光反射性之導電材料形成為例如100nm左右之膜厚。如根據圖17乃至圖19所理解，反射層55係經由將絕緣層LE0貫通之導通孔HF4導通至中繼電極QE4。中繼電極QE4係如第1實施形態所說明地構成像素電極導通部之電極。
於形成有反射層55之絕緣層LE0之面上形成光程調整層60。光程 調整層60係與第1實施形態同樣地規定各顯示像素Pe之共振結構之共振波長(即顯示色)之光透過性之膜體。於顯示色相同之像素中，共振結構之共振波長大致相同，於顯示色不同之像素中，將共振結構之共振波長設定為不同。
如根據圖17及圖20所例示，於光程調整層60之面上，形成顯示區域16內之每一顯示像素Pe之第1電極E1。第1電極E1係由例如ITO(Indium Tin Oxide)等光透過性導電材料形成。第1電極E1係經由將光程調整層60貫通之導通孔HH1而與反射層55導通。因而，第1電極E1係經由反射層55而與像素電極導通部導通。
於形成有第1電極E1之光程調整層60之面上，如根據圖17及圖21所例示，遍及基板10之全域地形成像素定義層65。像素定義層65係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性無機材料形成。 如根據圖21所理解，於像素定義層65，形成與顯示區域16內之各第1電極E1對應之開口部65A。像素定義層65中之開口部65A之內周緣之附近之區域係與第1電極E1之周緣重疊。即，開口部65A之內周緣係於俯視下位於第1電極E1之周緣之內側。各開口部65A係平面形狀(矩形狀)或尺寸共通，且，遍及X方向及Y方向之各者以共同之間距矩陣狀地排列。如根據以上之說明所理解，像素定義層65係於俯視下形成為格子狀。再者，開口部65A之平面形狀或尺寸可設為若顯示色相同則相同，於顯示色不同之情形時則不同。又，開口部65A之間距可設為於顯示色相同之開口部彼此中相同，且於顯示色不同之開口部間不同。
其他亦將詳細之說明省略，但於第1電極E1之上層，積層發光功能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面利用例如接著劑而接合密封基板(省略圖示)。密封基板係用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面亦可於每一顯示像素Pe中形 成彩色濾光片。
如此一來，於本實施形態中，反射層55係與作為像素電極之第1電極E1導通，而未與第1電源線層41導通。因而，於本實施形態中，電容元件C包含電容電極層CA0、絕緣層LD0、及第1電源線層41。藉由將反射層55設為像素電位，而即便該等短路，亦可防止顯示不良之產生。於反射層55與作為像素電極之第1電極E1之間形成光程調整層60，但即便該光程調整層60為較薄之像素，亦可防止反射層55與作為像素電極之第1電極E1之短路造成之顯示不良之產生。
第1實施形態係中繼電極QG1以俯視下覆蓋第1電源線層41與中繼電極QD2之間隙、及上部電源線層43-1與中繼電極QF1之間隙之方式配置，相對於此，本實施形態係反射層55以覆蓋第1電源線層41與中繼電極QD2之間隙之方式配置。因而，具有藉由反射層55而防止外界光之侵入，從而可防止光照射造成之各電晶體T之漏電之類的優點。
其他方面，關於與第1實施形態之共同之構成，可發揮與第1實施形態中之效果相同之效果。又，亦於第2實施形態中，可適用與第1實施形態中說明之變化例相同之變化例。
<第3實施形態>
對本發明之第3實施形態進行說明。再者，對於以下例示之各形態中作用或功能與第1實施形態及第2實施形態相同之要素，沿用第1實施形態及第2實施形態之說明中所參照之符號，且適當地省略各自詳細之說明。
第3實施形態之各顯示像素Pe之電路具備驅動電晶體Tdr、選擇電晶體Tsl、補償電晶體Tcmp、及發光控制電晶體Tel。與第1實施形態之電路不同地，將補償電晶體Tcmp之源極區域及汲極區域之一者連接於驅動電晶體Tdr之閘極節點。以下，對第3實施形態之有機電致發光裝置100之具體性結構進行說明。以下之說明中所參照之各圖式係為便於 說明，而使各要素之尺寸或縮尺不同於實際之有機電致發光裝置100。 圖22係有機電致發光裝置100之剖視圖，圖23至圖30係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖23至圖30之包含III-III'線之剖面對應之剖視圖相當於圖22。再者，圖23至圖30為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖4共同之各要素，權宜性地附加與圖22為相同態樣之影線。
如根據圖22及圖23所理解，於以矽等半導體材料形成之基板10之表面，形成顯示像素Pe之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動區域10A(源極/汲極區域)。對於主動區域10A注入離子。顯示像素Pe之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動層係存在於源極區域與汲極區域之間，且被注入與主動區域10A不同種類之離子，但權宜性地與主動區域10A一體地記載。與第1實施形態不同地，將驅動電晶體Tdr與發光控制電晶體Tel之主動區域10A及主動層以直線狀排列於通道長度方向(Y方向)上之方式配置。如根據圖22及圖24所理解，形成有主動區域10A之基板10之表面係由絕緣膜L0(閘極絕緣膜)所被覆，且各電晶體T之閘極層G(Gdr、Gsl、Gel、Gcmp)形成於絕緣膜L0之面上。各電晶體T之閘極層G係隔著絕緣膜L0而與主動層對向。
如根據圖22所理解，於形成有各電晶體T之閘極層G及下部電容電極層CA1之絕緣膜L0之面上，形成有將複數個絕緣層L(LA~LD)與複數個導電層(配線層)交替地積層而成之多層配線層。各絕緣層L係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性之無機材料形成。 再者，於以下之說明中，將藉由導電層(單層或複數層)之選擇性之去除而於同一步驟一次性地形成複數個要素之關係表述為「自同層形成」。
絕緣層LA係形成於形成有各電晶體T之閘極G之絕緣膜L0之面 上。如根據圖22及圖25所理解，於絕緣層LA之面上，自同層形成有掃描線22、選擇電晶體Tsl之控制線27、發光控制電晶體Tel之控制線28、電容電極層CA2、及複數個中繼電極QB(QB3、QB4、QB6、QB7)。
如根據圖22及圖25所理解，中繼電極QB7係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA1、HA6、HA7，分別導通至形成補償電晶體Tcmp之汲極區域或源極區域之主動區域10A、形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A、及形成發光控制電晶體Tdr之汲極區域或源極區域之主動區域10A。因而，中繼電極QB7係作為將補償電晶體Tcmp之汲極區域或源極區域、驅動電晶體Tdr之汲極區域或源極區域、及發光控制電晶體Tdr之汲極區域或源極區域連接之配線部發揮功能。
如根據圖22及圖25所理解，中繼電極QB3係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA4，導通至形成選擇電晶體Tsl之汲極區域或源極區域之主動區域10A。中繼電極QB4係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA5，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A。中繼電極QB6係經由將絕緣層LA與絕緣膜L0貫通之導通孔HA8，導通至形成發光控制電晶體Tel之源極區域或汲極區域之主動區域10A。
如根據圖25所理解，掃描線22係經由將絕緣層LA貫通之導通孔HB2，導通至選擇電晶體Tsl之閘極層Gsl。掃描線22係遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LB而與下述信號線26電性絕緣。導通孔HB2係以與選擇電晶體Tsl之閘極層Gsl及主動層重疊之方式配置。
如根據圖25所理解，補償電晶體Tcmp之控制線27係經由將絕緣層LA貫通之導通孔HB1，導通至補償電晶體Tcmp之閘極層Gcmp。控制線27係遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣 層LB而與下述信號線26電性絕緣。導通孔HB1係以與補償電晶體Tcmp之閘極層Gcmp及主動層重疊之方式配置。
如根據圖25所理解，發光控制電晶體Tel之控制線28係經由形成於絕緣層LA之導通孔HB4，導通至發光控制電晶體Tel之閘極層Gel。控制線28係遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LA而與下述信號線26電性絕緣。導通孔HB4係以與發光控制電晶體Tel之閘極層Gel及主動層重疊之方式配置。
如根據圖22及圖25所理解，於本實施形態中，與中繼電極QB3、QB4、QB6、QB7及掃描線22、以及控制線27、28同層地形成有電容電極層CA2。電容電極層CA2係經由將絕緣層LA貫通之導通孔HB3，而與驅動電晶體Tdr之閘極層Gdr導通。又，電容電極層CA2係經由將絕緣膜L0及絕緣層LA貫通之導通孔HA2、HA3，分別導通至形成補償電晶體Tcmp之汲極區域或源極區域之主動區域10A、及形成選擇電晶體Tsl之汲極區域或源極區域之主動區域10A。因而，電容電極層CA2亦作為驅動電晶體Tdr之閘極層Gdr、補償電晶體Tcmp之汲極區域或源極區域、及選擇電晶體Tsl之汲極區域或源極區域之配線層發揮功能。導通孔HB3係以與驅動電晶體Tdr之閘極層Gdr及主動層重疊之方式配置。
絕緣層LB係形成於形成有掃描線22、選擇電晶體Tsl之控制線27、發光控制電晶體Tel之控制線28、複數個中繼電極QB(QB3、QB4、QB6、QB7)、及電容電極層CA2之絕緣層LA之面上。如根據圖22及圖26所理解，於絕緣層LB之面上，形成第1電源線層41-0。進而，如根據圖22所理解，於形成有第1電源線層41-0之絕緣層LC0之面上，形成絕緣層LC1。於絕緣層LC1之表面，如根據圖22及圖26所例示，形成與第1電源線層41-0連接之第1電源線層41-1、中繼電極QD2、及中繼電極QD4。如根據圖22、圖25及圖26所理解，中繼電極QD2係經由將絕緣層LB及 絕緣層LC0貫通之導通孔HD3導通至中繼電極QB6。中繼電極QD2係構成像素電極導通部之中繼電極之一者，且如根據圖22乃至圖26所理解，經由導通孔HD3、中繼電極QB6、導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
如根據圖22、圖25及圖26所理解，中繼電極QD4係經由將絕緣層LB及絕緣層LC0貫通之導通孔HD4導通至中繼電極QB3。因而，如根據圖22乃至圖26所理解，中繼電極QD4係經由導通孔HD4、中繼電極QB3、及導通孔HA4，導通至形成選擇電晶體Tsl之汲極區域或源極區域之主動區域10A。
第1電源線層41-1係如根據圖26所理解，以將像素電極導通部(發光控制電晶體Tel與中繼電極QD2之導通部)包圍之方式配置。第1電源線層41-1係如根據圖26所理解，以包圍中繼電極QD4之方式配置。又，第1電源線層41-1係於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。第1電源線層41係經由多層配線層內之配線(省略圖示)，導通至被供給高位側之電源電位Vel之安裝端子36。再者，第1電源線層41-1係形成於圖1所示之第1區域12之顯示區域16內。又，雖省略圖示，但亦於第1區域12之周邊區域18內形成其他電源線層。該電源線層係經由多層配線層內之配線(省略圖示)，導通至被供給低位側之電源電位Vct之安裝端子36。第1電源線層41-1及被供給低位側之電源電位Vct之電源線層係由例如含有銀或鋁之導電材料形成為例如100nm左右之膜厚。
第1電源線層41-0係與第1電源線層41-1連接。第1電源線層41-0係如根據圖26所理解，於Y方向上與中繼電極具有特定之間隔，且亦與導通孔HD5及中繼電極QD2、QD4具有特定之間隔地配置。第1電源線層41-0係於X方向上與相鄰之顯示像素Pe之上部電源線層41-0具有特定之間隔地配置之矩形之電極層。第1電源線層41-0與第1電源線層 41-1係藉由絕緣層LB及絕緣層LC0而與電容電極層CA2絕緣。第1電源線層41-0係如根據圖22所理解，具有自第1電源線層41-1懸垂而成之結構。第1電源線層41-0係經由第1電源線層41-1，導通至驅動電晶體Tdr之源極區域或汲極區域。又，第1電源線層41-0係隔著絕緣層LB及絕緣層LC0，而與電容電極層CA2對向。電容電極層CA2係經由導通孔HB3導通至驅動電晶體Tdr之閘極層Gdr。因而，第1電源線層41-0相當於圖2及圖3所示之電容元件C之第2電容電極C2。電容電極層CA2相當於圖2及圖3所示之電容元件C之第1電容電極C1。因而，可藉由將構成電容元件C之第2電容電極C2之第1電源線層41-0設為自第1電源線層41-1懸垂而成之結構而使電容元件C之介電質膜變薄，從而可增大電容元件C之電容。與單獨地使用第1電源線層41-1之情形相比，可增加配置之自由度。如此一來，於本實施形態中，電容元件C包含第1電源線層41-0、絕緣層LB、及電容電極層CA2。
第1電源線層41-1係如根據圖22、圖25及圖26所理解，經由將絕緣層LC0及絕緣層LB貫通之導通孔HD5導通至中繼電極QB4。因而，第1電源線層41-1如根據圖22乃至圖26所理解，經由導通孔HD5、中繼電極QB4、導通孔HA5，導通至驅動電晶體Tdr之源極區域或汲極區域。
絕緣層LD係形成於形成有第1電源線層41-1、複數個中繼電極QD(QD2、QD4)之絕緣層LC1之面上。如根據圖22及圖27所理解，於絕緣層LC1之面上，形成信號線26及中繼電極QF1。信號線26係遍及複數個像素P地於Y方向上直線狀延伸，且藉由絕緣層LC1而與第1電源線層41-1電性絕緣。信號線26係如根據圖22乃至圖27所理解，經由導通孔HF11、中繼電極QD4、導通孔HD4、中繼電極QB3、導通孔HA4，導通至形成選擇電晶體Tsl之源極區域或汲極區域之主動區域10A。又，信號線26係以通過掃描線22、控制線27、控制線28之上層之位置之方式形成，且沿著選擇電晶體Tsl之通道長度之方向(Y方向)延伸。又， 於俯視下，信號線26以與選擇電晶體Tsl及補償電晶體Tcmp重疊之方式配置。因而，可實現像素之高密度化。又，信號線26係以與第1電源線層41-1和中繼電極QD4之間隙於俯視下重疊之方式配置。因而，具有可藉由信號線26而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
中繼電極QF1係構成像素電極導通部之中繼電極之一者，且如根據圖22乃至圖27所理解，經由將絕緣層LC1貫通之導通孔HF4、中繼電極QD2、導通孔HD3、中繼電極QB6、導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
絕緣層LD係形成於形成有信號線26、中繼電極QF1之絕緣層LC1之面上。對絕緣層LD之表面執行平坦化處理。平坦化處理中，可任意地採用化學機械研磨(CMP：Chemical Mechanical Polishing)等公知之表面處理技術。於藉由平坦化處理而高度地平坦化之絕緣層LD之表面，如圖22及圖28所例示，形成反射層55。反射層55係如根據圖27及圖28所理解，經由將絕緣層LD貫通之導通孔HG1導通至中繼電極QF1。因而，反射層55係與像素電極導通部(發光控制電晶體Tel與中繼電極QF1之導通部)導通。反射層55係與第1電極E1同樣地單獨地形成於每一顯示像素Pe。於本實施形態中，反射層55係由例如含有銀或鋁之光反射性之導電材料形成為例如100nm左右之膜厚。反射層55係由光反射性之導電材料形成，且如圖28所示，以覆蓋各電晶體T、各配線、及各中繼電極之方式配置。因而，具有可藉由反射層55而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
如圖22所例示，於形成有反射層55之絕緣層LD之面上形成光程調整層60。光程調整層60係規定各顯示像素Pe之共振結構之共振波長(即顯示色)之光透過性之膜體。於顯示色相同之像素中，設定為共振結構之共振波長大致相同，且於顯示色不同之像素中，設定為共振結構之 共振波長不同。
如圖22及圖29所例示，於光程調整層60之面上，形成顯示區域16內之每一顯示像素Pe之第1電極E1。第1電極E1係由例如ITO(Indium Tin Oxide)等光透過性導電材料形成。第1電極E1係如參照圖2及圖3所述，作為發光元件45之陽極發揮功能之大致矩形狀之電極(像素電極)。第1電極E1係如根據圖22及圖29所理解，於每一顯示像素Pe中經由形成於光程調整層60之導通孔HH1導通至反射層55。
於形成有第1電極E1之光程調整層60之面上，如根據圖22及圖30所例示，遍及基板10之全域地形成像素定義層65。像素定義層65係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性無機材料形成。 如根據圖30所理解，於像素定義層65，形成與顯示區域16內之各第1電極E1對應之開口部65A。像素定義層65中之開口部65A之內周緣之附近之區域係重疊於第1電極E1之周緣。即，開口部65A之內周緣係於俯視下位於第1電極E1之周緣之內側。各開口部65A係平面形狀(矩形狀)或尺寸共通，且，遍及X方向及Y方向之各者以共同之間距矩陣狀排列。如根據以上之說明所理解，像素定義層65係於俯視下形成為格子狀。再者，開口部65A之平面形狀或尺寸可設為若顯示色相同則相同，於顯示色不同之情形時則不同。又，開口部65A之間距可設為於顯示色相同之開口部彼此中相同，且於顯示色不同之開口部間不同。
其他亦將詳細之說明省略，但於第1電極E1之上層，積層發光功能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面利用例如接著劑而接合密封基板(省略圖示)。密封基板係用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面亦可於每一顯示像素Pe中形成彩色濾光片。
如以上所說明，本實施形態係成為於形成有掃描線22、控制線 27、控制線28、及電容電極層CA2之層與形成有信號線26之層之間，配置有第1電源線層41-1之構成。因而，利用第1電源線層41-1抑制信號線26與掃描線22之耦合。又，利用第1電源線層41-1抑制信號線26與各電晶體或電容電極層CA2之耦合。進而，本實施形態係於電容電極層CA2與作為像素電極之第1電極E1之間，配置有第1電源線層41-1。第1電源線層41-1係除了上述像素導通部以外，大致遍及整面地形成。因而，可抑制連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA2、與作為像素電極之第1電極E1之間之耦合。
將信號線26與選擇電晶體Tsl之汲極區域或源極區域連接之信號線導通部係如上所述地將形成有第1電源線層41-1之層、與形成有掃描線22及電容電極層CA2之層貫通地設置。該信號線導通部係選擇電晶體Tsl之汲極配線或源極配線。可藉由以此方式構成而與將信號線26延伸至下層實現導通之情形相比，以低電阻將選擇電晶體Tsl與信號線26連接。再者，信號線導通部與信號線26係避開像素電極導通部而配置。
作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素電極導通部係包含將絕緣膜L0及絕緣層LA貫通之導通孔HA8、中繼電極QB6、將絕緣層LB及絕緣層LD0貫通之導通孔HC5、中繼電極QD2、將絕緣層LC1貫通之導通孔HF4、中繼電極QF1、將絕緣層LD貫通之導通孔HG1、反射層55、及將光程調整層60貫通之導通孔HH1。該等係作為發光控制電晶體Tel之源極配線或汲極配線發揮功能。即，第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含將第1電源線層41、電容電極層CA2、及第1電源線層41-1貫通地設置之發光控制電晶體Tel之源極配線或汲極配線。因而，與將像素電極延伸至發光控制電晶體Tel之源極區域或汲極區域之層為止實現導通之情形相比，能夠以低電阻將發光控制電晶體Tel之源極區域或汲極區域與作為像素電極之第1電極E1連接。
電容元件C成為於積層方向(Z方向)上積層將第1電源線層41-0設為第2電容電極C2且將電容電極層CA2設為第1電容電極C1之電容元件而成之構成。於第1電容元件C-1中，作為第2電容電極C2之第1電源線層41-0成為電性連接於第1電源線層41-1，且相較第1電源線層41-1配置於下層之構成。上述之例係作為一例，藉由自第1電源線層41-1懸垂而成之結構而實現該配置。因而，與使用與中繼電極同層地形成之第1電源線層41-1自身作為第2電容電極C2之情形相比，可使第1電容元件C-1之介電質膜變薄，從而可增大第1電容元件C-1之電容。或者，可提昇第1電容元件C-1之配置之自由度。
又，電容元件C係以與選擇電晶體Tsl、補償電晶體Tcmp、驅動電晶體Tdr於俯視下重疊之方式配置。因而，容易進行像素之高密度化。
於本實施形態中，電容電極層CA2形成於形成有掃描線22之層。藉由如此地構成，而與第1實施形態及第2實施形態相比，可使步驟簡化。又，因於形成有掃描線22之層之上配置第1電源線層41-1，進而於該第1電源線層41-1之上之層配置信號線26，因此，可將信號線26以於俯視下與選擇電晶體Tsl及補償電晶體Tcmp重疊之方式配置。其結果，可實現像素之高密度化。
本實施形態係與第2實施形態同樣地，將反射層55連接於作為像素電極之第1電極E1。作為像素電極之第1電極E1之電位係根據驅動電晶體Tdr或發光元件45之電位而設定，故具有作為像素電極之第1電極E1或反射層55之電位不易受到信號線26之電位之影響之類的優點。
其他，對於與第1實施形態及第2實施形態共同之構成而言，可發揮與上述第1實施形態及第2實施形態中之效果相同之效果。又，亦於第3實施形態中，可適用與第1實施形態中所說明之變化例相同之變化例。
<第4實施形態>
對本發明之第4實施形態進行說明。再者，對於以下例示之各形態中作用或功能與第1實施形態乃至第3實施形態相同之要素，沿用第1實施形態乃至第3實施形態之說明中所參照之符號，且適當地省略各自詳細之說明。
第4實施形態之有機電致發光裝置100之具體性結構係與第3實施形態之有機電致發光裝置100之具體性結構大致同樣之結構。以下，為進行簡化，而僅對不同之處進行說明。
圖31係有機電致發光裝置100之剖視圖，且圖32至圖40係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖32至圖40之包含IV-IV'線之剖面對應之剖視圖相當於圖31。再者，圖32至圖40雖為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖31共同之各要素，權宜性地附加與圖31為相同態樣之影線。
第4實施形態係如根據圖31乃至圖36所理解，於形成有電容電極層CA2及掃描線22之層與形成有信號線26之層之間配置有上部電容電極層CA1之構成不同於第3實施形態。電容電極層CA1係如根據圖35所理解，以於俯視下覆蓋各電晶體之方式配置之矩形之電容電極層。如根據圖31、圖34及圖35所理解，電容電極層CA1係經由將絕緣層LB貫通之導通孔HC7、電容電極層CA2、及將絕緣層LA貫通之導通孔HB3，而與驅動電晶體Tdr之閘極層Gdr導通。因而，電容電極層CA1係與電容電極層CA2均相當於圖2及圖3所示之電容元件C之第1電容電極C1，且第1電源線層41-1相當於圖2及圖3所示之電容元件C之第2電容電極C2。
於本實施形態中，如上所述，將上部電容電極層CA1形成於形成有各電晶體之層及形成有掃描線22或控制線27、28之層與形成有信號線26之層之間之層，因此，相比較而言，可不受電晶體或配線之配置 限制地配置上部電容電極層CA1。又，因可與形成有掃描線22或控制線27、28之層進行積層，故而亦容易進行像素之高密度化。
連接於驅動電晶體Tdr之閘極層Gdr之上部電容電極層CA1係構成為相較驅動電晶體Tdr之閘極層Gdr設置於上層，且於上部電容電極層CA1與信號線26之間配置有第1電源線層41-1。第1電源線層41-1係除了作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素電極導通部以外，大致遍及整面地形成。因而，可抑制成為雜訊產生源之信號線26與連接於驅動電晶體Tdr之閘極層Gdr之上部電容電極層CA1之間之耦合。
本實施形態係於上部電容電極層CA1與作為像素電極之第1電極E1之間，配置有上部電源線層41-1及上部電源線層41-0。上部電源線層41-1及上部電源線層41-0係除了上述像素導通部以外，大致遍及整面地形成。因而，可抑制連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1與作為像素電極之第1電極E1之間之耦合。
作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素電極導通部係包含將絕緣膜L0及絕緣層LA貫通之導通孔HA8、中繼電極QB6、將絕緣層LB貫通之導通孔HC5、中繼電極QC3、將絕緣層LC及絕緣層LD0貫通之導通孔HD3、中繼電極QD2、將絕緣層LD1貫通之導通孔HF4、中繼電極QF1、將絕緣層LE貫通之導通孔HG1、及反射層55。該等係作為發光控制電晶體Tel之源極配線或汲極配線發揮功能。即，第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含將第1電源線層41-1、上部電容電極層CA1、上部電源線層43-1及上部電源線層43-0貫通地設置之發光控制電晶體Tel之源極配線或汲極配線。因而，與將像素電極延伸至發光控制電晶體Tel之源極區域或汲極區域之層為止而實現導通之情形相比，能夠以低電阻將發光控制電晶體Tel之源極區域或汲極區域與作為 像素電極之第1電極E1連接。
本實施形態中之電容元件C係將上部電源線層41-0設為第2電容電極C2且將電容電極層CA1設為第1電容電極C1之電容元件C。於電容元件C中，作為第2電容電極C2之上部電源線層41-0成為電性連接於上部電源線層41-1，且相較上部電源線層41-1配置於下層之構成。上述之例係作為一例，藉由自上部電源線層41-1懸垂而成之結構而實現該配置。因而，與使用與中繼電極同層地形成之上部電源線層41-1自身作為第2電容電極C2之情形相比，可將電容元件C之介電質膜變薄，從而可增大電容元件C之電容。或者，可提昇電容元件C之配置之自由度。
如根據圖35所理解，電容元件C係於俯視下，設置於與選擇電晶體Tsl、發光控制電晶體Tel、補償電晶體Tcmp、及驅動電晶體Tdr分別重疊之位置。因而，可一面確保電容元件之電容，一面實現像素之高密度化。如此一來，根據本實施形態，可有效地運用驅動電晶體Tdr之閘極層Gdr以上之層，而提供用於高密度之像素之像素結構。
本實施形態係與第3實施形態同樣地，將反射層55連接於作為像素電極之第1電極E1。作為像素電極之第1電極E1之電位係根據驅動電晶體Tdr或發光元件45之電位而設定，故具有作為像素電極之第1電極E1或反射層55之電位不易受到信號線26之電位之影響之類的優點。
將信號線26與選擇電晶體Tsl之汲極區域或源極區域連接之信號線導通部係與第3實施形態同樣地，將形成有第1電源線層41-1之層與形成有掃描線22及電容電極層CA2之層貫通地設置。該信號線導通部係選擇電晶體Tsl之汲極配線或源極配線。藉由以此方式構成而與將信號線26延伸至下層而實現導通之情形相比，能夠以低電阻將選擇電晶體Tsl與信號線26連接。再者，信號線導通部與信號線26係避開像素電極導通部進行配置。
如根據圖37所理解，亦於本實施形態中，將信號線26以於俯視 下，與選擇電晶體Tsl及補償電晶體Tcmp重疊之方式配置。其結果，可實現像素之高密度化。又，信號線26係以與第1電源線層41-1和中繼電極QD4之間隙於俯視下重疊之方式配置。因而，具有可藉由信號線26而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
另外，對於與第1實施形態乃至第3實施形態共同之構成而言，可發揮與上述第1實施形態乃至第3實施形態中之效果同樣之效果。又，亦於第4實施形態中，亦可適用與將構成上部電容電極層之電極設為在和上部電容電極層CA1不同之層形成之電極等第1實施形態中說明之變化例同樣之變化例。
<第5實施形態>
對本發明之第5實施形態進行說明。再者，對於以下例示之各形態中作用或功能與第1實施形態相同之要素，沿用第1實施形態乃至第4實施形態之說明中參照之符號，且將各自之詳細說明適當地省略。
第5實施形態之有機電致發光裝置100之具體性結構係與第3實施形態及第4實施形態之有機電致發光裝置100之具體性結構大致相同之結構。以下，為進行簡化，而僅對不同之處進行說明。
圖41係有機電致發光裝置100之剖視圖，圖42至圖51係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖42至圖51之包含V-V'線之剖面對應之剖視圖相當於圖41。再者，圖42至圖51係俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖41共同之各要素，權宜性地附加與圖41為相同態樣之影線。
第5實施形態係如根據圖41乃至圖48所理解，於形成有第1電源線層41之層與形成有信號線26之層之間配置有電容電極層CA0及電容電極層CA1與上部電源線層43-0及上部電源線層43-1之構成不同於第3實 施形態及第4實施形態。
如根據圖41所理解，於形成有第1電源線層41之絕緣層LB之面上形成絕緣層LC。於絕緣層LC之面上，形成電容電極層CA0，且於形成有電容電極層CA0之絕緣層LC之面上，形成絕緣層LD0。於絕緣層LD0之面上，如根據圖46所理解，形成電容電極層CA1、構成像素電極導通部之中繼電極QE4、構成信號線導通部之中繼電極QE11、及構成電源供給部之中繼電極QE12。電容電極層CA1係如根據圖46所理解，亦於俯視下覆蓋各電晶體之方式配置之矩形之電容電極層。電容電極層CA1係如根據圖41所理解，與自電容電極層CA1懸垂而成之電容電極層CA0連接。如根據圖41、圖43乃至圖46所理解，電容電極層CA1係經由將絕緣層LD0及絕緣層LC貫通之導通孔HE4、中繼電極QD5、將絕緣層LB貫通之導通孔HD2、中繼電極QB8、及將絕緣層LA貫通之導通孔HB3，而與驅動電晶體Tdr之閘極層Gdr導通。又，第1電源線層41係以將中繼電極QD5包圍之方式配置。
如根據圖41及圖47所理解，於形成有電容電極層CA1、構成像素電極導通部之中繼電極QE4、構成信號線導通部之中繼電極QE11、及構成電源供給部之中繼電極QE12之絕緣層LD0之面上，形成絕緣層LD1。如根據圖41所理解，於絕緣層LD1之面上，形成上部電源線層43-0。於形成有上部電源線層43-0之絕緣層LD1之面上形成絕緣層LE0，且於絕緣層LE0之面上，如根據圖47所理解，形成上部電源線層43-1、及構成圖像電極導通部之中繼電極QF1。
上部電源線層43-1係如根據圖47所理解，以將像素電極導通部(發光控制電晶體Tel與中繼電極QF1之導通部)包圍之方式配置。又，上部電源線層43-1係每一像素中設置之圖案。上部電源線層43-0係與上部電源線層43-1連接，且如根據圖47所理解，於Y方向上與像素電極導通部及信號線導通部具有特定之間隔地配置，且於X方向上與相鄰之顯 示像素Pe之上部電源線層43-0具有特定之間隔地配置之矩形之電極層。上部電源線層43-0與上部電源線層43-1係經由絕緣層LE0及絕緣層LD1而與電容電極層CA1絕緣。上部電源線層43-0係如根據圖41所理解，具有自上部電源線層43-1懸垂而成之結構。上部電源線層43-0係如根據圖41所理解，經由上部電源線層43-1導通至第1電源線層41，並且導通至驅動電晶體Tdr之源極區域或汲極區域。又，上部電源線層43-0係隔著絕緣層LD1及絕緣層LD0而與電容電極層CA0對向。電容電極層CA0係經由電容電極層CA1導通至驅動電晶體Tdr之閘極層Gdr。 因而，上部電源線層43-0相當於圖2及圖3所示之電容元件C之第2電容電極C2，且電容電極層CA0相當於圖2及圖3所示之電容元件C之第1電容電極C1。因而，可藉由將構成電容元件C之第2電容電極C2之上部電源線層43-0設為自上部電源線層43-1懸垂而成之結構而將電容元件C之介電質膜變薄，從而可增大電容元件C之電容。與單獨地使用上部電源線層43-1之情形相比，可增大配置之自由度。又，於該例中，構成電容元件C之第1電容電極C1之電容電極層CA0亦如上所述為自電容電極層CA1懸垂而成之結構，故作為整體可更進一步增大電容元件C之電容。如此一來，本實施形態成為將包含第1電源線層41、絕緣層LC及電容電極層CA0之電容元件C、與包含電容電極層CA0、絕緣層LD0及絕緣層LD1、及上部電源線層43-0之電容元件C在積層方向(Z方向)上積層而成之構成。
如以上所說明，本實施形態係構成為將連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1、及連接於電容電極層CA1之電容電極層CA0相較驅動電晶體Tdr之閘極層Gdr設置於上層，且於電容電極層CA1及電容電極層CA0與連接於選擇電晶體Tsl之汲極區域或源極區域之信號線26之間，配置第1電源線層41。第1電源線層41係除了作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導 通部即像素電極導通部、及驅動電晶體Tdr之閘極導通部以外，大致遍及整面地形成。因而，可抑制成為雜訊產生源之信號線26與連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0之間之耦合。
又，於信號線26之下層，配置有連接於選擇電晶體Tsl之閘極層Gsl之掃描線22，但構成為於該等掃描線22與電容電極層CA1及電容電極層CA0之間配置第1電源線層41。第1電源線層41係以覆蓋掃描線22之方式，大致遍及整面地形成。因而，可抑制成為雜訊產生源之掃描線22與連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0之間之耦合。
本實施形態係於電容電極層CA1及電容電極層CA0與作為像素電極之第1電極E1之間，配置有上部電源線層43-1及上部電源線層43-0。 上部電源線層43-1及上部電源線層43-0係除了上述像素導通部以外，大致遍及整面地形成。因而，可抑制連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0與作為像素電極之第1電極E1之間之耦合。
像素電極導通部係如上所述地包含複數個中繼電極與複數個導通孔，且作為發光控制電晶體Tel之源極配線或汲極配線發揮功能。 即，第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含將第1電源線層41、電容電極層CA1及電容電極層CA0、以及上部電源線層43-1及上部電源線層43-0貫通地設置之發光控制電晶體Tel之源極配線或汲極配線。因而，與將像素電極延伸至發光控制電晶體Tel之源極區域或汲極區域之層而實現導通之情形相比，能夠以低電阻將發光控制電晶體Tel之源極區域或汲極區域與作為像素電極之第1電極E1連接。
將信號線26與選擇電晶體Tsl之汲極區域或源極區域連接之信號 線導通部係如上所述地將形成有第1電源線層41-1之層與形成有掃描線22及電容電極層CA2之層貫通地設置。該信號線導通部係選擇電晶體Tsl之汲極配線或源極配線。藉由以此方式構成而與將信號線26延伸至下層實現導通之情形相比，能夠以低電阻將選擇電晶體Tsl與信號線26連接。再者，信號線導通部與信號線26係避開像素電極導通部進行配置。
亦於本實施形態中，將信號線26以於俯視下，與選擇電晶體Tsl及補償電晶體Tcmp重疊之方式配置。其結果，可實現像素之高密度化。
另外，對於與上述各實施形態共同之構成而言，可發揮與上述各實施形態中之效果同樣之效果。又，亦於第5實施形態中，可適用與第1實施形態中說明之變化例同樣之變化例。
<第6實施形態>
對本發明之第6實施形態進行說明。再者，對於以下例示之各形態中作用或功能與第1實施形態相同之要素，沿用上述各實施形態之說明中參照之符號，且適當地省略各自之詳細說明。
第6實施形態之各顯示像素Pe之電路成為如圖52所示地將補償電晶體Tcmp省略而成之構成。以下，對第6實施形態之有機電致發光裝置100之具體性結構進行說明。以下之說明中參照之各圖式係為便於說明，而使各要素之尺寸或縮尺不同於實際之有機電致發光裝置100。圖53係有機電致發光裝置100之剖視圖，圖54至圖62係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖54至圖62之包含VI-VI'線之剖面對應之剖視圖相當於圖53。再者，圖54至圖62係俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖53共同之各要素權宜性地附加與圖53為相同態樣之影線。
如根據圖53及圖54所理解，於以矽等半導體材料形成之基板10之 表面，形成顯示像素Pe之各電晶體T(Tdr、Tsl、Tel)之主動區域10A(源極/汲極區域)。對於主動區域10A注入離子。顯示像素Pe之各電晶體T(Tdr、Tsl、Tel)之主動層係存在於源極區域與汲極區域之間，且被注入與主動區域10A不同種類之離子，但權宜性地與主動區域10A一體地記載。如根據圖53及圖55所理解，形成有主動區域10A之基板10之表面係由絕緣膜L0(閘極絕緣膜)所被覆，且各電晶體T之閘極層G(Gdr、Gsl、Gel)形成於絕緣膜L0之面上。各電晶體T之閘極層G係隔著絕緣膜L0而與主動層對向。
如根據圖53所理解，於形成有各電晶體T之閘極層G之絕緣膜L0之面上，形成有將複數個絕緣層L(LA~LD1)與複數個導電層(配線層)交替地積層而成之多層配線層。各絕緣層L係利用例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性之無機材料形成。再者，於以下之說明中，將藉由導電層(單層或複數層)之選擇性之去除而於同一步驟一次性地形成複數個要素之關係表述為「自同層形成」。
絕緣層LA係形成於形成有各電晶體T之閘極G之絕緣膜L0之面上。如根據53及圖56所理解，於絕緣層LA之面上，自同層形成有掃描線22、發光控制電晶體Tel之控制線28、及複數個中繼電極QB(QB20、QB21、QB22、QB23、QB24)。
如根據圖53及圖56所理解，中繼電極QB20係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA20，導通至形成選擇電晶體Tsl之汲極區域或源極區域之主動區域10A。中繼電極QB21係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA21，導通至形成選擇電晶體Tsl之汲極區域或源極區域之主動區域10A，並且經由將縁層LA貫通之導通孔HB21導通至驅動電晶體Tdr之閘極層Gdr。即，中繼電極QB21係選擇電晶體Tsl之汲極區域或源極區域與驅動電晶體Tdr之閘極層Gdr之配線層。
中繼電極QB22係經由將絕緣膜L0與絕緣層LA貫通之複數個導通 孔HA22、HA23、HA24、HA25、HA26，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A。中繼電極QB22係構成電源供給部之中繼電極。中繼電極QB23係經由將絕緣膜L0與絕緣層LA貫通之複數個導通孔HA27、HA28、HA29、HA30、HA31，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A，並且導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。即，中繼電極QB23係驅動電晶體Tdr之汲極區域或源極區域與發光控制電晶體Tel之汲極區域或源極區域之配線層。中繼電極QB24係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA33，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。中繼電極QB24係構成像素電極導通部之中繼電極。
如根據圖56所理解，掃描線22係經由將絕緣層LA貫通之導通孔HB20，導通至選擇電晶體Tsl之閘極層Gsl。掃描線22係遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LB而與下述信號線26電性絕緣。
如根據圖56所理解，發光控制電晶體Tel之控制線28係經由形成於絕緣層LA之導通孔HB22，導通至發光控制電晶體Tel之閘極層Gel。控制線28係遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LA而與下述信號線26電性絕緣。
掃描線22係與發光控制電晶體Tel俯視重疊，並且藉由絕緣層LB而與發光控制電晶體Tel之閘極層Gel電性絕緣。控制線28係與選擇電晶體Tsl俯視重疊，並且藉由絕緣層LB而與選擇電晶體Tsl之閘極層Gsl電性絕緣。
絕緣層LB係形成於形成有掃描線22、選擇電晶體Tsl之控制線27、發光控制電晶體Tel之控制線28、複數個中繼電極QB(QB20、QB21、QB22、QB23、QB24)之絕緣層LA之面上。如根據圖53及圖57所理解， 於絕緣層LB之面上，形成電容電極層CA10、中繼電極QC20、QC21、QC22。中繼電極QC20係構成信號線導通部之電極，且經由將絕緣層LB貫通之導通孔HC20，而與選擇電晶體Tsl之汲極區域或源極區域導通。中繼電極QC21係構成電源供給部之電極，且經由將絕緣層LB貫通之複數個導通孔HC23、HC24、HC25、HC26、HC27，導通至中繼電極QB22。中繼電極QC22係構成像素電極導通部之電極，且經由將絕緣層LB貫通之導通孔HC28，而與發光控制電晶體Tel之汲極區域或源極區域導通。
電容電極層CA10係如根據圖57所理解，以將各電晶體之一部分、掃描線22之一部分、及控制線28之一部分覆蓋之方式配置之矩形之電容電極。電容電極層CA10係如根據圖53及圖57所理解，經由將絕緣層LB貫通之導通孔HC21及HC22，導通至中繼電極QB21。因而，電容電極層CA10經由導通孔HC21及HC22、中繼電極QB21、及導通孔HB21，而與驅動電晶體Tdr之閘極層Gdr導通。
絕緣層LC係形成於形成有電容電極層CA10、複數個中繼電極QC(QC20、QC21、QC22)之絕緣層LB之面上。如根據圖53及圖58所理解，於絕緣層LC之面上，形成第1電源線層41-0。於形成有第1電源線層41-0之絕緣層LC之面上形成絕緣層LD0，且於絕緣層LD0之面上形成第1電源線層41-1、中繼電極QD20、及中繼電極QD21。中繼電極QD20係構成信號線導通部之電極，且經由將絕緣層LD0及絕緣層LC貫通之導通孔HD20導通至中繼電極QC20。中繼電極QD21係構成像素電極導通部之電極，且經由將絕緣層LD0及絕緣層LC貫通之導通孔HD26導通至中繼電極QC20。
第1電源線層41-1係如根據圖58所理解，以及像素電極導通部(發光控制電晶體Tel與中繼電極QD21之導通部)及信號線導通部(選擇電晶體Tsl與中繼電極QD20之導通部)包圍之方式配置。而且，第1電源線 層41-1係配置於像素電極導通部(發光控制電晶體Tel與中繼電極QD21之導通部)及信號線導通部(選擇電晶體Tsl與中繼電極QD20之導通部)之間。又，第1電源線層41-1係於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。第1電源線層41係經由多層配線層內之配線(省略圖示)，導通至被供給高位側之電源電位Vel之安裝端子36。再者，第1電源線層41-1係形成於圖1所示之第1區域12之顯示區域16內。
又，雖省略圖示，但亦於第1區域12之周邊區域18內形成其他電源線層。該電源線層係經由多層配線層內之配線(省略圖示)，導通至被供給低位側之電源電位Vct之安裝端子36。第1電源線層41-1及被供給低位側之電源電位Vct之電源線層係由例如含有銀或鋁之導電材料形成為例如100nm左右之膜厚。
第1電源線層41-0係與第1電源線層41-1連接，且如根據圖58所理解，於Y方向上與像素電極導通部及信號線導通部具有特定之間隔，且於X方向上與電源供給部具有特定之間隔地配置之矩形之電極層。 第1電源線層41-0與第1電源線層41-1係藉由絕緣層LB及絕緣層LC而與電容電極層CA10絕緣。第1電源線層41-0係如根據圖53所理解，具有自第1電源線層41-1懸垂而成之結構。第1電源線層41-0係經由第1電源線層41-1導通至驅動電晶體Tdr之源極區域或汲極區域。因而，第1電源線層41-0相當於圖2及圖3所示之電容元件C之第2電容電極C2，電容電極層CA10相當於圖2及圖3所示之電容元件C之第1電容電極C1。 因而，可藉由將構成電容元件C之第2電容電極C2之第1電源線層41-0設為自第1電源線層41-1懸垂而成之結構而使電容元件C之介電質膜變薄，從而可增大電容元件C之電容。與單獨地使用第1電源線層41-1之情形相比，可增加配置之自由度。如此一來，於本實施形態中，電容元件C包含第1電源線層41-0、絕緣層LC、及電容電極層CA10。
第1電源線層41-1係如根據圖53、圖57及圖58所理解，經由將絕緣 層LD0及絕緣層LC貫通之複數個導通孔HD21、HD22、HD23、HD24、HD25，導通至中繼電極QC21。因而，第1電源線層41-1如根據圖53乃至圖58所理解，經由複數個導通孔HD21、HD22、HD23、HD24、HD25、中繼電極QC21、複數個導通孔HC23、HC24、HC25、HC26、HC27、中繼電極QB22、複數個導通孔HA22、HA23、HA24、HA25、HA26，導通至驅動電晶體Tdr之源極區域或汲極區域。
絕緣層LD1係形成於形成有第1電源線層41-1、複數個中繼電極QD(QD20、QD21)之絕緣層LD0之面上。如根據圖53及圖59所理解，於絕緣層LD1之面上，形成信號線26及中繼電極QE20。信號線26係遍及複數個像素P地於Y方向上直線狀延伸，且藉由絕緣層LD1而與第1電源線層41-1電性絕緣。信號線26係如根據圖53乃至圖59所理解，經由導通孔HE20、中繼電極QD20、導通孔HD20、中繼電極QC20、導通孔HC20、中繼電極QB20、導通孔HA20，而與形成選擇電晶體Tsl之源極區域或汲極區域之主動區域10A導通。又，信號線26係以通過掃描線22、控制線27、控制線28之上層之位置之方式形成，且沿著選擇電晶體Tsl及驅動電晶體Tdr之通道長度之方向(Y方向)延伸。又，於俯視下，信號線26以與選擇電晶體Tsl及驅動電晶體Tdr重疊之方式配置。 因而，可實現像素之高密度化。
中繼電極QE20係構成像素電極導通部之中繼電極之一者，且如根據圖53乃至圖59所理解，經由將絕緣層LD1貫通之導通孔HE21、中繼電極QD21、導通孔HD26、中繼電極QC22、導通孔HC28、中繼電極QB24、及導通孔HA33，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
絕緣層LE係形成於形成有信號線26及中繼電極QE20之絕緣層LD1之面上。對絕緣層LE之表面執行平坦化處理。平坦化處理中，可任意地採用化學機械研磨(CMP：Chemical Mechanical Polishing)等公 知之表面處理技術。於藉由平坦化處理而高度地平坦化之絕緣層LE之表面，如圖53及圖60所例示，形成反射層55。反射層55係如根據圖59及圖60所理解，經由將絕緣層LE貫通之導通孔HF20導通至中繼電極QE20。因而，反射層55係與像素電極導通部(發光控制電晶體Tel與中繼電極QE20之導通部)導通。反射層55係與第1電極E1同樣地個別形成於每一顯示像素Pe。於本實施形態中，反射層55係由例如含有銀或鋁之光反射性之導電材料形成為例如100nm左右之膜厚。反射層55係由光反射性之導電材料形成，且如圖28所示，以覆蓋各電晶體T，各配線、及各中繼電極覆蓋之方式配置。因而，具有可藉由反射層55而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
如圖53所例示，於形成有反射層55之絕緣層LE之面上形成光程調整層60。光程調整層60係規定各顯示像素Pe之共振結構之共振波長(即顯示色)之光透過性之膜體。於顯示色相同之像素中，設定為共振結構之共振波長大致相同，且於顯示色不同之像素中，設定為共振結構之共振波長不同。
如根據圖53及圖61所例示，於光程調整層60之面上，形成顯示區域16內之每一顯示像素Pe之第1電極E1。第1電極E1係由例如ITO(Indium Tin Oxide)等光透過性導電材料形成。第1電極E1係如參照圖2及圖3所述，作為發光元件45之陽極發揮功能之大致矩形狀之電極(像素電極)。第1電極E1係如根據圖53及圖61所理解，於每一顯示像素Pe中經由形成於光程調整層60之導通孔HG20，導通至反射層55。
於形成有第1電極E1之光程調整層60之面上，如根據圖53及圖62所例示，遍及基板10之全域地形成像素定義層65。像素定義層65係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性無機材料形成。如根據圖62所理解，於像素定義層65，形成與顯示區域16內之各第1 電極E1對應之開口部65A。像素定義層65中之開口部65A之內周緣之附近之區域係重疊於第1電極E1之周緣。即，開口部65A之內周緣係於俯視下位於第1電極E1之周緣之內側。各開口部65A係平面形狀(矩形狀)或尺寸共通，且，遍及X方向及Y方向之各者以共同之間距矩陣狀排列。如根據以上之說明所理解，像素定義層65係於俯視下形成為格子狀。再者，開口部65A之平面形狀或尺寸可設為若顯示色相同則相同，於顯示色不同之情形時則不同。又，開口部65A之間距可設為於顯示色相同之開口部彼此中相同，且於顯示色不同之開口部間不同。
其他亦將詳細之說明省略，但於第1電極E1之上層，積層發光功能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面利用例如接著劑而接合密封基板(省略圖示)。密封基板係用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面亦可於每一顯示像素Pe中形成彩色濾光片。
如以上所說明，本實施形態係具有與第4實施形態相同之積層結構。即，將電容電極層CA10形成於形成有各電晶體之層及形成有掃描線22或控制線28之層以上之層，因此，相比較而言，可不受電晶體或配線之配置限制地配置電容電極層CA10。又，因可與形成有掃描線22或控制線28之層進行積層，故而亦容易進行像素之高密度化。
本實施形態係與第3實施形態同樣地，將反射層55連接於作為像素電極之第1電極E1。作為像素電極之第1電極E1之電位係根據驅動電晶體Tdr或發光元件45之電位而設定，因此，具有作為像素電極之第1電極E1或反射層55之電位不易受到信號線26之電位之影響之類的優點。
將信號線26與選擇電晶體Tsl之汲極區域或源極區域連接之信號線導通部係與第3實施形態同樣地，將形成有第1電源線層41-1之層與 形成有掃描線22之層貫通地設置。該信號線導通部係選擇電晶體Tsl之汲極配線或源極配線。藉由以此方式構成而與將信號線26延伸至下層而實現導通之情形相比，能夠以低電阻將選擇電晶體Tsl與信號線26連接。再者，信號線導通部與信號線26係避開像素電極導通部進行配置。
亦於本實施形態中，將信號線26以於俯視下與選擇電晶體Tsl及驅動電晶體Tdr重疊之方式配置。其結果，可實現像素之高密度化。
另外，對於與上述各實施形態之共同之構成而言，可發揮與上述各實施形態中之效果同樣之效果。又，亦於本實施形態中，可適用與第1實施形態中說明之變化例同樣之變化例。
<第7實施形態>
對本發明之第7實施形態進行說明。再者，對於以下例示之各形態中作用或功能與各實施形態相同之要素，沿用各實施形態之說明中參照之符號，且將各自之詳細說明適當地省略。
第7實施形態之有機電致發光裝置100之具體性結構第6實施形態之有機電致發光裝置100之具體性結構大致相同之結構。以下，為進行簡化，而僅對不同之處進行說明。
圖63係有機電致發光裝置100之剖視圖，圖64至圖72係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖64至圖72之包含VII-VII'線之剖面對應之剖視圖相當於圖63。再者，圖64至圖72為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖63共同之各要素，權宜性地附加與圖63為相同態樣之影線。
第7實施形態係如根據圖64及圖65所理解，因發光控制電晶體Tel與選擇電晶體Tsl之通道長度為橫方向(掃描線22之延伸方向)，故如圖66所示，將通道與配線錯開地配置。
第7實施形態中之積層結構係與第6實施形態同樣地，如圖63、圖 66及圖67所示，相較形成有各電晶體之層及形成有掃描線22與控制線28之層於上層形成電容電極層CA11。電容電極層CA11係經由將絕緣層LB貫通之導通孔HC41、中繼電極QB42、及將絕緣層LA貫通之導通孔HB41，導通至驅動電晶體Tdr之閘極層Gdr。
如根據圖63、圖67及圖68所理解，相較形成有電容電極層CA11之層於上層形成第1電源線層41-0及第1電源線層41-1，且第1電源線層41-1經由將絕緣層LC貫通之導通孔HD40、中繼電極41、將絕緣層LB貫通之導通孔HC42、中繼電極QB43、及將絕緣層LA及絕緣膜L0貫通之導通孔HA42，導通至驅動電晶體Tdr之汲極區域或源極區域。
如根據圖63、圖67及圖68所理解，相較形成有第1電源線層41-1之層於上層形成信號線26。信號線26係經由將絕緣層LD1貫通之導通孔HE40、中繼電極QD40、將絕緣層LD0及絕緣層LC貫通之導通孔HD40、中繼電極QC40、將絕緣層LB貫通之導通孔HC40、中繼電極QB40、及將絕緣層LA及絕緣膜L0貫通之導通孔HA40，導通至選擇電晶體Tsl之汲極區域或源極區域。
如以上所說明，本實施形態係具有與第6實施形態相同之積層結構。即，將電容電極層CA11形成於形成有各電晶體之層及形成有掃描線22或控制線28之層以上之層，因此，相比較而言，可不受電晶體或配線之配置限制地配置電容電極層CA11。又，亦可與形成有掃描線22或控制線28之層進行積層，故亦容易進行像素之高密度化。
亦於本實施形態中，將反射層55與作為像素電極之第1電極E1進行連接。作為像素電極之第1電極E1之電位係根據驅動電晶體Tdr或發光元件45之電位而設定，故具有作為像素電極之第1電極E1或反射層55之電位不易受到信號線26之電位之影響之類的優點。
將信號線26與選擇電晶體Tsl之汲極區域或源極區域連接之信號線導通部係與第6實施形態同樣地，將形成有第1電源線層41-1之層與 形成有掃描線22之層貫通地設置。該信號線導通部係選擇電晶體Tsl之汲極配線或源極配線。藉由以此方式構成而與將信號線26延伸至下層而實現導通之情形相比，能夠以低電阻將選擇電晶體Tsl與信號線26連接。再者，信號線導通部與信號線26係避開像素電極導通部進行配置。
亦於本實施形態中，將信號線26以於俯視下與選擇電晶體Tsl重疊之方式配置。其結果，可實現像素之高密度化。
另外，關於與上述各實施形態之共同之構成，可發揮與上述各實施形態中之效果同樣之效果。又，亦於本實施形態中，可適用與第1實施形態中說明之變化例同樣之變化例。
<第8實施形態>
對本發明之第7實施形態進行說明。再者，對於以下例示之各形態中作用或功能與各實施形態相同之要素，沿用各實施形態之說明中所參照之符號，且適當地省略各自詳細之說明。
第8實施形態之有機電致發光裝置100係與第6實施形態及第7實施形態同樣地將補償電晶體Tcmp省略，但積層結構等之具體性結構係與第1實施形態之有機電致發光裝置100大致相同之結構。以下，為進行簡化，而僅對不同之處進行說明。
圖73係有機電致發光裝置100之剖視圖，圖74至圖83係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。與圖74至圖83之包含VIII-VIII'線之剖面對應之剖視圖相當於圖73。再者，圖74至圖83為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖73共同之各要素，權宜性地附加與圖73為相同態樣之影線。
第7實施形態係如根據圖74及圖75所理解，發光控制電晶體Tel與選擇電晶體Tsl之通道長度方向為縱方向(信號線26之延伸方向)，且將發光控制電晶體Tel與選擇電晶體Tsl直線狀排列地配置。又，於本實施 形態中，各電晶體之閘極層Gdr、Gsl、Gel與控制線等之連接部係設置於橫方向(掃描線22之延伸方向)錯開之位置，而並非設置於通道上之位置。
於本實施形態中，如根據圖76及圖77所理解，於形成有各電晶體之層之上層配置形成有掃描線22與控制線28之層，且於形成有掃描線22與控制線28之層之上層形成信號線26。如根據圖73、圖75乃至圖77所理解，信號線26係經由將絕緣層LB貫通之導通孔HC61、中繼電極QB61、將絕緣層LA及絕緣膜L0貫通之導通孔HA61，導通至選擇電晶體Tsl之汲極區域或源極區域。
如根據圖73、圖75乃至圖78所理解，於形成有信號線26之層之上層形成有第1電源線層41。第1電源線層41係如根據圖78所理解，以將構成像素電極導通部之中繼電極QD61與構成驅動電晶體Tdr之閘極導通部之中繼電極QD60包圍之方式形成。又，第1電源線層41係於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。第1電源線層41係經由多層配線層內之配線(省略圖示)，導通至被供給高位側之電源電位Vel之安裝端子36。再者，第1電源線層41-1係形成於圖1所示之第1區域12之顯示區域16內。又，雖省略圖示，但亦於第1區域12之周邊區域18內形成其他電源線層。該電源線層係經由多層配線層內之配線(省略圖示)，導通至被供給低位側之電源電位Vct之安裝端子36。第1電源線層41-1及被供給低位側之電源電位Vct之電源線層係由例如含有銀或鋁之導電材料形成為例如100nm左右之膜厚。第1電源線層41係如根據圖73乃至圖78所理解，經由將絕緣層LC貫通之導通孔HD61、中繼電極QC61、將絕緣層LB貫通之導通孔HC63、中繼電極QB62、及將絕緣層LA及絕緣膜L0貫通之導通孔HA62，導通至驅動電晶體Tdr之汲極區域或源極區域。
如根據圖73、圖78及圖79所理解，於形成有第1電源線層41之層 之上層，形成電容電極層CA0、及連接於電容電極層CA0之電容電極層CA0。電容電極層CA0係如根據圖73乃至圖79所理解，經由將絕緣層LD1及絕緣層LD0貫通之導通孔HE60、中繼電極QD60、將絕緣層LC貫通之導通孔HD60、中繼電極QC60、將絕緣層LB貫通之導通孔HC60、中繼電極QB60、及將絕緣層LA及絕緣膜L0貫通之導通孔HA60，導通至選擇電晶體Tsl之汲極區域或源極區域。又，電容電極層CA0係經由中繼電極QC60、將絕緣層LB貫通之導通孔HC64、中繼電極QB63、及將絕緣層LA貫通之導通孔HB61，導通至驅動電晶體Tdr之閘極層Gdr。電容電極層CA0係如根據圖73所理解，具有自電容電極層CA1懸垂而成之結構。
如根據圖73、圖79及圖80所理解，於形成有電容電極層CA0與電容電極層CA1之層之上層，形成上部電源線層43-0與上部電源線層43-1。上部電源線層43-1係如根據圖80所理解，以將像素電極導通部(發光控制電晶體Tel與中繼電極QF60之導通部)包圍之方式配置。又，上部電源線層43-1係於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。於本實施形態中，上部電源線層43-1亦作為反射層發揮功能，且由例如含有銀或鋁之光反射性之導電材料形成為例如100nm左右之膜厚。上部電源線層43-1係由光反射性之導電材料形成，且如圖80所示以將各電晶體T、各配線、及各中繼電極覆蓋之方式配置。 因而，具有可藉由上部電源線層43-1而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
上部電源線層43-0係與上部電源線層43-1連接，且如根據圖80所理解，以將像素電極導通部(發光控制電晶體Tel與中繼電極QF60之導通部)包圍之方式配置。又，該上部電源線層43-0係於Y方向及X方向上與相鄰之顯示像素Pe之上部電源線層43-0具有特定之間隔地配置之矩形之電極層。上部電源線層43-0與上部電源線層43-1係藉由絕緣層LD0 及絕緣層LD1而與電容電極層CA0及電容電極層CA1絕緣。上部電源線層43-0係如根據圖4所理解，具有自上部電源線層43-1懸垂而成之結構。上部電源線層43-0係經由上部電源線層43-1導通至第1電源線層41，並且導通至驅動電晶體Tdr之源極區域或汲極區域。
亦於本實施形態中，第1電容元件C-1包含第1電源線層41、絕緣層LD0、及電容電極層CA0，且第2電容元件C-2包含電容電極層CA0、絕緣層LD1及絕緣層LE0、及上部電源線層43-0。
如以上所說明，本實施形態係將與驅動電晶體Tdr之閘極層Gdr連接之電容電極層CA1及與電容電極層CA1連接之電容電極層CA0相較驅動電晶體Tdr之閘極層Gdr設置於上層，且以於電容電極層CA1及電容電極層CA0與連接於選擇電晶體Tsl之汲極區域或源極區域之信號線26之間配置第1電源線層41之方式構成。第1電源線層41係除了作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素電極導通部與驅動電晶體Tdr之閘極導通部以外，大致遍及整面地形成。因而，可抑制成為雜訊產生源之信號線26與連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0之間之耦合。
又，於信號線26之下層，配置有連接於選擇電晶體Tsl之閘極層Gsl之掃描線22，但以於該等掃描線22與電容電極層CA1及電容電極層CA1之間配置第1電源線層41之方式構成。第1電源線層41係以不僅覆蓋信號線26，而且亦覆蓋掃描線22之方式，大致遍及整面地形成。因而，可抑制成為雜訊產生源之掃描線22與連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0之間之耦合。
本實施形態係於電容電極層CA1及電容電極層CA0與作為像素電極之第1電極E1之間，配置有上部電源線層43-1及上部電源線層43-0。上部電源線層43-1及上部電源線層43-0係除了上述像素導通部以外， 大致遍及整面地形成。因而，可抑制連接於驅動電晶體Tdr之閘極層Gdr之電容電極層CA1及電容電極層CA0與作為像素電極之第1電極E1之間之耦合。
作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含複數個導通孔與複數個中繼電極。該等係作為發光控制電晶體Tel之源極配線或汲極配線發揮功能。即，第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含將第1電源線層41、電容電極層CA1及電容電極層CA0、及上部電源線層43-1及上部電源線層43-0貫通地設置之發光控制電晶體Tel之源極配線或汲極配線。因而，與將像素電極延伸至發光控制電晶體Tel之源極區域或汲極區域之層而實現導通之情形相比，能夠以低電阻將發光控制電晶體Tel之源極區域或汲極區域與作為像素電極之第1電極E1連接。
將驅動電晶體Tdr與第1電源線層41連接之導通部係包含複數個導通孔及複數個中繼電極。該導通部係作為驅動電晶體Tdr之源極配線或汲極配線發揮功能。藉由以此方式構成而與將第1電源線層41延伸至下層而實現導通之情形相比，能夠以低電阻將驅動電晶體Tdr與第1電源線層41連接。
將驅動電晶體Tdr之閘極層Gdr與電容電極層CA1連接之導通部係包含複數個中繼電極與複數個導通孔。該導通部係選擇電晶體Tsl之源極配線或汲極配線，且將形成有閘極層Gdr之層貫通地設置。因而，與將電容電極層CA1延伸至下層而實現導通之情形相比，能夠以低電阻將驅動電晶體Tdr與電容電極層CA1連接。
關於電容元件C，如上所述，成為將上部電源線層43-0設為第2電容電極C2且將電容電極層43-0設為第1電容電極C1之第1電容元件C-1、與將第1電源線層41設為第2電容電極C2且將電容電極層43-0設為第1電容電極C1之第2電容元件C-2之2種電容元件沿積層方向(Z方向) 積層而成之構成。於第1電容元件C-1中，作為第2電容電極C2之上部電源線層43-0成為電性連接於上部電源線層43-1，且相較上部電源線層43-1配置於下層之構成。上述之例係作為一例，藉由自上部電源線層43-1懸垂而成之結構而實現該配置。因而，與使用與中繼電極同層地形成之上部電源線層43-1自身作為第2電容電極C2之情形相比，可使第1電容元件C-1之介電質膜變薄，從而將第1電容元件C-1之電容增大。或者，可提昇第1電容元件C-1之配置之自由度。
於第2電容元件C-2中，作為第2電容電極C2之電容電極層CA0成為電性連接於作為與驅動電晶體Tdr之閘極層Gdr連接之閘極配線之電容電極層CA1，且相較電容電極層CA1配置於下層之構成。上述之例係作為一例，藉由自電容電極層CA1懸垂而成之結構而實現該配置。因而，與使用與中繼電極同層地形成之電容電極層CA1自身作為第2電容電極C2之情形相比，可使第2電容元件C-2之介電質膜變薄，從而可將第2電容元件C-2之電容增大。或者，可提昇第2電容元件C-2之配置之自由度。
又，於第2電容元件C-2中，相當於與驅動電晶體Tdr之閘極層Gdr連接之第1電容電極C1之電容電極層CA0係配置於相當於第2電容電極C2之上部電源線層43-0與形成有掃描線22之層之間。即，於形成有掃描線22之層側可配置電容元件C之第1電容電極C1。因而，可與形成有掃描線22之層或上部電源線層43-0分開地形成電容電極，故可提昇設計之自由度。
於第1電容元件C-1中，相當於第1電容電極C1之電容電極層CA0係配置於第1電源線層41與作為像素電極之第1電極E1之間。即，於像素電極側配置電容元件C中之連接於閘極電位側之第1電容電極C1。可藉由採用該配置而降低掃描線22對於作為像素電極之第1電極E1之雜訊。又，因可與作為像素電極之第1電極E1或第1電源線層41分開地形 成電容電極，故可提昇設計之自由度。進而，作為像素電極之第1電極E1(發光控制電晶體Tel之汲極區域或源極區域)之電位係根據驅動電晶體Tdr或發光元件45之電位而設定，故具有作為電容電極之第1電容電極C1之電位與配置於掃描線22側之情形相比，不易受到灰階電位引起之變動。
第1電容元件C-1及第2電容元件C-2係設置於俯視下與選擇電晶體Tsl、發光控制電晶體Tel、及驅動電晶體Tdr分別重疊之位置。因而，可一面確保電容元件之電容，一面實現像素之高密度化。如此一來，根據本實施形態，可有效地運用驅動電晶體Tdr之閘極層Gdr以上之層，從而提供用於高密度像素之像素結構。
另外，對於與上述各實施形態之共同之構成而言，可發揮與上述各實施形態中之效果同樣之效果。又，亦於本實施形態中，可適用與第1實施形態中說明之變化例同樣之變化例。
<第9實施形態>
對本發明之第9實施形態進行說明。再者，對於以下例示之各形態中作用或功能與第1實施形態相同之要素，沿用第1實施形態之說明中參照之符號，且將各自之詳細說明適當地省略。
本實施形態中之各顯示像素Pe之電路之構成係與第1實施形態同樣地，包含驅動電晶體Tdr、選擇電晶體Tsl、發光控制電晶體Tel、及補償電晶體Tcmp而構成。再者，亦於本實施形態中，將顯示像素Pe之各電晶體T(Tdr、Tel、Tsl、Tcmp)設為P通道型，但亦可利用N通道型之電晶體。本實施形態之顯示像素Pe之電路亦可藉由所謂之耦合驅動方式、所謂之電流程式設計方式之任一方式而驅動。
第9實施形態之有機電致發光裝置100之具體性結構於以下進行詳述。再者，以下之說明中參照之各圖式係為便於說明，而使各要素之尺寸或縮尺不同於實際之有機電致發光裝置100。圖84係有機電致發 光裝置100之剖視圖，圖85至圖92係著眼於1個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。圖93至圖95係著眼於4個顯示像素Pe而圖示基板10之表面之情況之俯視圖。與圖85至圖92之包含X-X'線之剖面對應之剖視圖相當於圖84。再者，圖85至圖92為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖84共同之各要素，權宜性地附加與圖84為相同態樣之影線。
如根據圖84及圖85所理解，於由矽等半導體材料形成之基板10之表面，形成顯示像素Pe之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動區域10A(源極/汲極區域)。對主動區域10A注入離子。顯示像素Pe之各電晶體T(Tdr、Tsl、Tel、Tcmp)之主動層係存在於源極區域與汲極區域之間，且被注入與主動區域10A不同種類之離子，但權宜性地與主動區域10A一體地記載。又，亦於本實施形態中，亦在構成電容元件C之區域中形成主動區域10A，對主動區域10A將雜質注入且連接於電源。繼而，構成將主動區域10A設為一電極，且將隔著絕緣層而形成之電容電極設為另一電極之所謂之MOS電容。又，構成電容元件C之區域中之主動區域10A亦作為電源電位部發揮功能。如根據圖21所理解，補償電晶體Tcmp之主動區域10A係於設置有導通孔HA1之部分，與選擇電晶體Tsl之主動區域10A相連。因而，補償電晶體Tcmp之電流端亦作為選擇電晶體Tsl之電流端發揮功能。如根據圖84及圖86所理解，形成有主動區域10A之基板10之表面係由絕緣膜L0(閘極絕緣膜)被覆，且各電晶體T之閘極層G(Gdr、Gsl、Gel、Gcmp)形成於絕緣膜L0之面上。各電晶體T之閘極層G係隔著絕緣膜L0而與主動層對向。又，如圖86所例示，驅動電晶體Tdr之閘極層Gdr係延伸至構成電容元件C之區域中所形成之主動區域10A為止而形成，且構成下部電容電極層CA1。
如根據圖84所理解，於形成有各電晶體T之閘極層G及下部電容電 極層CA1之絕緣膜L0之面上，形成將複數個絕緣層L(LA~LD)與複數個導電層(配線層)交替地積層而成之多層配線層。各絕緣層L係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性無機材料形成。再者，以下之說明中，將藉由導電層(單層或複數層)之選擇性之去除而於同一步驟一次性地形成複數個要素之關係表述為「自同層形成」。
絕緣層LA係形成於形成有各電晶體T之閘極G之絕緣膜L0之面上。如根據圖84及圖87所理解，於絕緣層LA之面上，自同層形成有上部電容電極層CA2、CA3、CA4、複數個中繼電極QB(QB2、QB3、QB4、QB5、QB6)、及發光控制電晶體Tel之控制線28。如根據圖84及圖85所理解，上部電容電極層CA2係經由將絕緣層LA與絕緣膜L0貫通之導通孔HA5，導通至形成驅動電晶體Tdr之源極區域或汲極區域之主動區域10A。於上部電容電極層CA2，以於俯視下，將形成有驅動電晶體Tdr之閘極層Gdr之一部分與下部電容電極層CA1之區域包圍之方式形成開口部50。
於開口部50，與上部電容電極層CA2同層地形成上部電容電極層CA3與上部電容電極層CA4。於上部電容電極層CA3形成開口部52，但上部電容電極層CA4係形成於開口部52內。即，上部電容電極層CA2與上部電容電極層CA3係相互地隔開地形成且電性絕緣，且上部電容電極層CA3與上部電容電極層CA4係相互地隔開地形成且電性絕緣。 上部電容電極層CA3亦作為將驅動電晶體Tdr之閘極層Gdr與選擇電晶體Tsl之汲極區域或源極區域連接之配線層發揮功能。即，如根據圖84、圖86及圖87所理解，經由將絕緣層LA與絕緣膜L0貫通之導通孔HA2導通至選擇電晶體Tsl之主動區域10A，並且經由絕緣層LA之導通孔HB2導通至驅動電晶體Tdr之閘極Gdr。
於驅動電晶體Tdr與補償電晶體Tcmp及發光控制電晶體Tel之導通部、補償電晶體Tcmp與選擇電晶體Tsl之導通部、補償電晶體Tcmp之 閘極層Gcmp之導通部、選擇電晶體Tsl之閘極層Gsl之導通部、及發光控制電晶體Tel與作為像素電極之第1電極E1之導通部之各者，與上部電容電極層CA2同層地形成中繼電極QB4、中繼電極QB3、中繼電極QB5、中繼電極QB2、及中繼電極QB6。又，於發光控制電晶體Tel之閘極層Gel之導通部，與上部電容電極層CA2同層地形成控制線28。如根據圖84、圖86及圖87所理解，中繼電極QB4係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA6，導通至形成驅動電晶體Tdr之汲極區域或源極區域之主動區域10A。又，中繼電極QB4係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA7，導通至形成補償電晶體Tcmp之汲極區域或源極區域之主動區域10A。進而，中繼電極QB4係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA8，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。中繼電極QB2係經由將絕緣層LA貫通之導通孔HB1，導通至選擇電晶體Tsl之閘極層Gsl。中繼電極QB3係經由將絕緣層LA與絕緣膜L0貫通之導通孔HA1，導通至形成選擇電晶體Tsl之源極區域或汲極區域且形成補償電晶體Tcmp之源極區域或汲極區域之主動區域10A。中繼電極QB5係經由將絕緣層LA貫通之導通孔HB3，導通至補償電晶體Tcmp之閘極層Gcmp。中繼電極QB6係經由將絕緣膜L0與絕緣層LA貫通之導通孔HA9，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
發光控制電晶體Tel之控制線28係經由形成於絕緣層LA之導通孔HB4，導通至發光控制電晶體Tel之閘極層Gel。控制線28係如根據圖93所理解，遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LA而與補償電晶體Tcmp之閘極層Gcmp電性絕緣。如根據圖87所理解，選擇電晶體Tsl、驅動電晶體Tdr、及發光控制電晶體Tel分別以通道長度沿著Y方向之方式形成。又，構成電容元件C之區域係配置於相對驅動電晶體Tdr在X方向(圖87中為X方向之正側)上錯開之位置。 又，選擇電晶體Tsl之閘極層Gsl與中繼電極QB2之導通部位係配置於相對選擇電晶體Tsl在X方向(圖87中為X方向之負側)上錯開之位置。補償電晶體Tcmp之閘極層Gcmp與中繼電極QB5之導通部位係配置於相對補償電晶體Tcmp在Y方向(圖87中為Y方向之正側)上錯開之位置。
絕緣層LB係形成於形成有上部電容電極層CA2、上部電容電極層CA3、上部電容電極層CA4、複數個中繼電極QB(QB2、QB3、QB4、QB5、QB6)、及控制線28之絕緣層LA之面上。如根據圖84及圖88所理解，於絕緣層LB之面上，自同層形成作為第1電源導電體之電源線層41、掃描線22、補償電晶體Tcmp之控制線27、及複數個中繼電極QC(QC1、QC3)。電源線層41係經由多層配線層內之配線(省略圖示)，導通至被供給高位側之電源電位Vel之安裝端子36。再者，電源線層41係形成於圖1所示之第1區域12之顯示區域16內。又，雖省略圖示，但亦於第1區域12之周邊區域18內形成其他電源線層。該電源線層係經由多層配線層內之配線(省略圖示)，導通至被供給低位側之電源電位Vct之安裝端子36。電源線層41及被供給低位側之電源電位Vct之電源線層係利用例如含有銀或鋁之導電材料形成為例如100nm左右之膜厚。
電源線層41係如上所述地被供給高位側之電源電位Vel之電源配線，且如根據圖88及圖94所理解，於各像素中覆蓋上部電容電極層CA2之開口部50及其周圍之上部電容電極層CA2。電源線層41進而延伸至將Y方向上相鄰之顯示像素Pe之發光控制電晶體Tel之控制線28覆蓋之位置而形成，且以於與該相鄰之顯示像素Pe之連續部形成開口部53，將像素電極導通部(發光控制電晶體Tel與中繼電極QC3之導通部)包圍之方式配置。又，電源線層41係於X方向上相鄰之顯示像素Pe間無間隙地連續形成之圖案。
如根據圖84及圖88所理解，形成於顯示區域16內之電源線層41係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC3，導通至上部 電容電極層CA2。又，電源線層41係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC5、HC6，導通至上部電容電極層CA2。因而，如根據圖84、圖86乃至圖88所理解，電源線層41係經由上部電容電極層CA2、及將絕緣膜L0及絕緣層LA貫通之導通孔HA3、HA4，導通至形成於構成電容元件C之區域之主動區域10A。進而，如根據圖84及圖88所理解，電源線層41係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC7，導通至上部電容電極層CA2。因而，如根據圖84、圖86乃至圖88所理解，電源線層41係經由上部電容電極層CA2、及將絕緣膜L0及絕緣層LA貫通之導通孔HC7，導通至形成驅動電晶體Tdr之源極區域或汲極區域之主動區域10A。即，上部電容電極層CA2亦作為將驅動電晶體Tdr之源極區域或汲極區域與電源線層41連接之配線層發揮功能。如根據圖84及圖88所理解，電源線層41係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC4、HC8導通至上部電容電極層CA4。
如根據圖88所理解，掃描線22係於每一顯示像素Pe經由形成於絕緣層LB之導通孔HC2導通至中繼電極QB2。因而，如根據圖86乃至圖88所理解，掃描線22係經由中繼電極QB2、及將絕緣層LA貫通之導通孔HB1，導通至選擇電晶體Tsl之閘極層Gsl。掃描線22係如根據圖94所理解，遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LB而與上部電容電極層CA2及中繼電極QB4電性絕緣。
如根據圖88所理解，控制線27係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC10導通至中繼電極QB5。因而，如根據圖86乃至圖88所理解，控制線27係經由中繼電極QB5、及將絕緣層LA貫通之導通孔HB3，導通至補償電晶體Tcmp之閘極層Gcmp。控制線27係如根據圖94所理解，遍及複數個顯示像素Pe地於X方向上直線狀延伸，且藉由絕緣層LB而與上部電容電極層CA2及中繼電極QB4電性絕緣。
如根據圖87所理解，中繼電極QC3係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC11導通至中繼電極QB6。因而，如根據圖85乃至圖87所理解，中繼電極QC3係經由中繼電極QB6、及將絕緣膜L0及絕緣層LA貫通之導通孔HA9，導通至發光控制電晶體Tel之主動區域10A。
如根據圖88所理解，中繼電極QC1係於每一顯示像素Pe中經由形成於絕緣層LB之導通孔HC1導通至中繼電極QB3。因而，如根據圖86乃至圖88所理解，中繼電極QC1係經由中繼電極QB3、及將絕緣膜L0及絕緣層LA貫通之導通孔HA1，導通至形成選擇電晶體Tsl及補償電晶體Tcmp之汲極區域或源極區域之主動區域10A。
絕緣層LC係形成於形成有電源線層41、掃描線22、控制線27、及中繼電極QC1、QC3之絕緣層LB之面上。如根據圖84及圖89所理解，於絕緣層LC之面上，自同層形成信號線26及中繼電極QD2。信號線26係遍及複數個像素P地於Y方向上直線狀延伸，且藉由絕緣層LC而與掃描線22、控制線27及電源線層41電性絕緣。具體而言，信號線26係如根據圖88及圖89所理解，於每一顯示像素Pe中經由形成於絕緣層LC之導通孔HD1，導通至中繼電極QC1。因而，如根據圖86乃至圖89所理解，信號線26係經由中繼電極QC1、將絕緣膜LB貫通之導通孔HC1、中繼電極QB3、及將絕緣膜L0及絕緣層LA貫通之導通孔HA1，而與連結著選擇電晶體Tsl及補償電晶體Tcmp之主動區域10A導通。又，信號線26係以通過中繼電極QC1、掃描線22、控制線27、及電源線層41之上層之位置之方式形成，且沿著選擇電晶體Tsl之通道長度之方向(Y方向)延伸，並且於俯視下隔著掃描線22、控制線27及電源線層41重疊於選擇電晶體Tsl。
如根據圖89所理解，中繼電極QD2係於每一顯示像素Pe經由形成於絕緣層LC之導通孔HD3導通至中繼電極QC3。因而，如根據圖86乃 至圖89所理解，中繼電極QD2係經由形成於絕緣層LC之導通孔HD3、中繼電極QC3、形成於絕緣層LB之導通孔HC11、中繼電極QB6、及將絕緣膜L0及絕緣層LA貫通之導通孔HA9，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
如圖84所例示，絕緣層LD係形成於形成有信號線26與中繼電極QD2之絕緣層LC之面上。以上之說明係著眼於顯示像素Pe，但自基板10之表面至絕緣層LD為止之各要素之結構係亦對於周邊區域18內之虛設像素Pd共通。
對絕緣層LD之表面執行平坦化處理。平坦化處理中，可任意地採用化學機械研磨(CMP：Chemical Mechanical Polishing)等公知之表面處理技術。於藉由平坦化處理而高度地平坦化之絕緣層LD之表面，如圖84及圖90所例示，形成反射層55。反射層55係由例如含有銀或鋁之光反射性之導電材料形成為例如100nm左右之膜厚。反射層55係由光反射性之導電材料形成，且如圖90所示，以覆蓋各電晶體T、各配線、及各中繼電極之方式配置。因而，具有可藉由反射層55而防止外界光之侵入，從而可防止因光照射造成之各電晶體T之漏電之類的優點。
如根據圖84及圖90所理解，反射層55係於每一顯示像素Pe中經由形成於絕緣層LD之導通孔HE2導通至中繼電極QD2。因而，如根據圖86乃至圖90所理解，反射層55係經由將絕緣層LD貫通之導通孔HE2、中繼電極QD2、將絕緣層LC貫通之導通孔HD3、中繼電極QC3、將絕緣層LB貫通之導通孔HC11、中繼電極QB6、及將絕緣膜L0及絕緣層LA貫通之導通孔HA9，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
如圖84所例示，於形成有反射層55之絕緣層LD之面上形成光程調整層60。光程調整層60係規定各顯示像素Pe之共振結構之共振波長(即顯示色)之光透過性之膜體。於顯示色相同之像素中，共振結構之共振 波長大致相同，於顯示色不同之像素中，共振結構之共振波長設定為不同。
如圖84及圖91所例示，於光程調整層60之面上，形成顯示區域16內之每一顯示像素Pe之第1電極E1。第1電極E1係由例如ITO(Indium Tin Oxide)等光透過性導電材料形成。第1電極E1係如參照圖2所述作為發光元件45之陽極發揮功能之大致矩形狀之電極(像素電極)。第1電極E1係於每一顯示像素Pe中經由形成於光程調整層60之導通孔HF2，導通至反射層55。因而，如根據圖86乃至圖91所理解，第1電極E1經由將光程調整層60貫通之導通孔HF2、反射層55、將絕緣層LD貫通之導通孔HE2、中繼電極QD2、將絕緣層LC貫通之導通孔HD3、中繼電極QC3、將絕緣層LB貫通之導通孔HC11、中繼電極QB6、及將絕緣膜L0及絕緣層LA貫通之導通孔HA9，導通至形成發光控制電晶體Tel之汲極區域或源極區域之主動區域10A。
於形成有第1電極E1之光程調整層60之面上，如根據圖84及圖92所例示，遍及基板10之全域地形成像素定義層65。像素定義層65係由例如矽化合物(典型而言為氮化矽或氧化矽)等絕緣性無機材料形成。 如根據圖92所理解，於像素定義層65，形成與顯示區域16內之各第1電極E1對應之開口部65A。像素定義層65中之開口部65A之內周緣之附近之區域係重疊於第1電極E1之周緣。即，開口部65A之內周緣係於俯視下位於第1電極E1之周緣之內側。各開口部65A係平面形狀(矩形狀)或尺寸共通，且，遍及X方向及Y方向之各者以共同之間距矩陣狀地排列。如根據以上之說明所理解，像素定義層65係於俯視下形成為格子狀。再者，開口部65A之平面形狀或尺寸可設為若顯示色相同則相同，於顯示色不同之情形時則不同。又，開口部65A之間距可設為於顯示色相同之開口部彼此中相同，且於顯示色不同之開口部間不同。
其他亦將詳細之說明省略，但於第1電極E1之上層，積層發光功 能層46、第2電極E2、及密封體47，且於形成有以上各要素之基板10之表面利用例如接著劑而接合密封基板(省略圖示)。密封基板係用以保護基板10上之各要素之光透過性之板狀構件(例如玻璃基板)。再者，於密封基板之表面或密封體47之表面亦可於每一顯示像素Pe中形成彩色濾光片。
如以上所說明，於第9實施形態中具備控制作為第1電晶體之驅動電晶體Tdr與發光元件45之間之連接狀態之作為第3電晶體之發光控制電晶體Tel、及作為第2控制線之發光控制電晶體Tel之控制線28。將控制線28形成於電源線層41與閘極層Gel之間。因而，可藉由電源線層41之屏蔽效應而抑制與電源線層41相比配置於上層之信號線26等對控制線28及閘極層Gel之影響。又，可藉由電源線層41之屏蔽效應而抑制控制線28及閘極層Gel對信號線26之影響。又，如根據圖93及圖94所理解，電源線層41係利用X方向上無間隙之連續性圖案覆蓋控制線28與閘極層Gel，故亦可作為將朝向發光控制電晶體Tel之光遮斷之遮光部發揮功能。又，如根據圖89所理解，信號線26係以於俯視下與選擇電晶體Tsl重疊之方式配置，故具有可將像素微細化之類的優點。
進而，於第9實施形態中，如根據圖94所理解，電源線層41係延伸至將Y方向上相鄰之顯示像素Pe之發光控制電晶體Tel及發光控制電晶體Tel之控制線28覆蓋之位置而形成，且以藉由開口部53將像素導通部包圍之方式配置。因而，可發揮對於像素導通部之較高之屏蔽效應，並且可發揮對於驅動電晶體Tdr及發光控制電晶體Tel之良好之遮光效果。
又，第9實施形態中具備控制形成驅動電晶體Tdr之作為第2電流端之源極區域或汲極區域之主動區域10A與閘極之間之連接狀態之作為第4電晶體之補償電晶體Tcmp、及作為第3控制線之補償電晶體Tcmp之控制線27，且與電源線層41同層地形成控制線27。因而，可實現步 驟之簡化。
如根據圖84乃至圖91所理解，作為像素電極之第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部、即像素導通部係包含將絕緣膜L0及絕緣層LA貫通之導通孔HA9、中繼電極QB6、將絕緣層LB貫通之導通孔HC11、中繼電極QC3、將絕緣層LC貫通之導通孔HD3、中繼電極QD2、將絕緣層LD貫通之HE2、及將光程調整層60貫通之導通孔HF2。該等係作為發光控制電晶體Tel之源極配線或汲極配線發揮功能。即，第1電極E1與發光控制電晶體Tel之源極區域或汲極區域之導通部係包含將形成有上部電容電極層CA2等之層與形成有電源線層41等之層貫通地設置之發光控制電晶體Tel之源極配線或汲極配線。因而，與將像素電極延伸至發光控制電晶體Tel之源極區域或汲極區域之層為止而實現導通之情形相比，能夠以低電阻將發光控制電晶體Tel之源極區域或汲極區域與作為像素電極之第1電極E1連接。
如根據圖87及圖91所理解，補償電晶體Tcmp之閘極與控制線27之導通部係相對於補償電晶體Tcmp之閘極在Y方向上錯開地配置。因而，無需積層多餘之層，便可於形成有控制線27之層之正上方之層配置信號線26。再者，補償電晶體Tcmp之閘極與控制線27之導通部可以於俯視下與補償電晶體Tcmp重疊之方式配置，且使選擇電晶體Tsl及補償電晶體Tcmp與信號線26之導通部於俯視下與補償電晶體Tcmp之通道長度之方向錯開。
如根據圖89所理解，信號線26係以於俯視下與補償電晶體Tcmp重疊之方式配置，故具有可將像素微細化之類的優點。又，因可將信號線26與補償電晶體Tcmp之導通部配置於信號線26之正下方，故可藉由將絕緣層貫通之導通孔或中繼電極而以低電阻實現信號線26與補償電晶體Tcmp之導通。其結果，信號線26對補償電晶體Tcmp之寫入能力提昇。
上部電容電極層CA2係以配置於掃描線22或控制線27與驅動電晶體Tdr之閘極電位部之間之方式構成。進而，電源線層41係以配置於掃描線22或控制線27與驅動電晶體Tdr之閘極電位部之間之方式構成。因而，掃描線22或控制線27與驅動電晶體Tdr之閘極電位部之間之耦合得以抑制。
上部電容電極層CA2係以配置於將信號線26與選擇電晶體Tsl連接之導通部與驅動電晶體Tdr之閘極電位部之間之方式構成。進而，電源線層41係以配置於將信號線26與選擇電晶體Tsl連接之導通部與驅動電晶體Tdr之閘極電位部之間之方式構成。因而，將信號線26與選擇電晶體Tsl連接之導通部與驅動電晶體Tdr之閘極電位部之間之耦合得以抑制。
另外，對於與第1實施形態之共同之構成而言，可發揮與上述第1實施形態中之效果同樣之效果。又，亦於第9實施形態中，可適用與將構成電容元件之電極設為於與電源線層41不同之層形成之電極等第1實施形態中說明之變化例同樣之變化例。
<第10實施形態>
對本發明之第10實施形態進行說明。再者，對於以下例示之各形態中作用或功能與第1實施形態及第9實施形態相同之要素，沿用第1實施形態及第2實施形態之說明中所參照之符號，且適當地省略各自詳細之說明。
第10實施形態之各顯示像素Pe之電路係與第2實施形態之電路相同，包括驅動電晶體Tdr、選擇電晶體Tsl、補償電晶體Tcmp、及發光控制電晶體Tel。第10實施形態之有機電致發光裝置100之具體性結構係與第9實施形態之有機電致發光裝置100之具體性結構大致相同之結構。以下，為進行簡化，而僅對不同之處進行說明。
圖96係有機電致發光裝置100之剖視圖，圖97至圖104係著眼於1 個顯示像素Pe而圖示形成有機電致發光裝置100之各要素之各階段中之基板10之表面之情況之俯視圖。圖105至圖107係著眼於4個顯示像素Pe而圖示基板10之表面之情況之俯視圖。與圖97至圖104之包含XI-XI'線之剖面對應之剖視圖相當於圖96。再者，圖97至圖107為俯視圖，但根據使各要素視覺上容易理解之觀點，而對與圖96共同之各要素，權宜性地附加與圖96為相同態樣之影線。
第10實施形態係如根據圖99及圖105所理解，將上部電容電極層CA2配置為不僅藉由開口部50而包圍驅動電晶體Tdr之閘極導通部之一部分及電容元件C之一部分之形成部，而且藉由開口部54而包圍選擇電晶體Tsl、補償電晶體Tcmp、發光控制電晶體Tel、驅動電晶體Tdr、補償電晶體Tcmp及發光控制電晶體Tel之導通部、以及與發光控制電晶體Tel之源極區域或汲極區域導通之像素導通部。如根據圖105所理解，上部電容電極層CA2成為於X方向及Y方向上相鄰之顯示像素Pe間無間隙地連續之圖案。上部電容電極層CA2係與第2實施形態不同，不僅藉由將絕緣層LB貫通之導通孔HC3，亦藉由同樣地將絕緣層LB貫通之導通孔HC13而實現與電源線層41之導通。因而，與僅為電源線層41之情形相比，電源線層41及上部電容電極層CA2可格子狀地導通。因而，可藉由該構成而將高位側之電源電位Vel穩定地供給至顯示像素Pe。又，可藉由上部電容電極層CA2之屏蔽效應而減少在X方向及Y方向上相鄰之顯示像素Pe間對各電晶體及像素導通部之影響。上部電容電極層CA2係配置於俯視下與X方向及Y方向上相鄰之顯示像素Pe之反射層55間之間隙重疊之位置。因而，對於各電晶體之遮光性提昇。 換言之，反射層55之端部係以與上部電容電極層CA2或電源線層41重疊之方式，因此，透過相鄰之反射層55間之光被上部電容電極層CA2或電源線層41遮斷。由此，成為光不易到達各電晶體T之結構。
如根據圖100所理解，第3實施形態係將發光控制電晶體Tel之控制 線28與補償電晶體Tcmp之控制線27、掃描線22、電源線層41同層地形成。因而，與第2實施形態相比可將步驟簡化。如根據圖97乃至圖101所理解，發光控制電晶體Tel之控制線28係經由形成於絕緣層LA之導通孔HB4、中繼電極QB7、及形成於絕緣層LB之HC12，導通至發光控制電晶體Tel之閘極層Gel。如根據圖105所理解，電源線層41係與第2實施形態同樣地於Y方向上相鄰之顯示像素Pe間無間隙地連續，且延伸至將Y方向上相鄰之顯示像素Pe中之像素導通部包圍之位置為止而形成。但，與第2實施形態不同地成為並非將像素導通部之四周包圍，而是使發光控制電晶體Tel之控制線28側開放之狀態。亦於第3實施形態中，可發揮電源線層41之較高之屏蔽效應。
上部電容電極層CA2係以配置於掃描線22及控制線27、28之任一者與驅動電晶體Tdr之閘極電位部之間之方式構成。進而，電源線層41係以配置於掃描線22及控制線27、28之任一者與驅動電晶體Tdr之閘極電位部之間之方式構成。因而，掃描線22及控制線27、28之任一者與驅動電晶體Tdr之閘極電位部之間之耦合得以抑制。
上部電容電極層CA2係以配置於將信號線26與選擇電晶體Tsl連接之導通部與驅動電晶體Tdr之閘極電位部之間之方式構成。進而，電源線層41係以配置於將信號線26與選擇電晶體Tsl連接之導通部與驅動電晶體Tdr之閘極電位部之間之方式構成。因而，將信號線26與選擇電晶體Tsl連接之導通部與驅動電晶體Tdr之閘極電位部之間之耦合得以抑制。
另外，對於與第9實施形態之共同之構成而言，可發揮與上述第2實施形態中之效果同樣之效果。又，亦於第3實施形態中，可適用與將構成電容元件之電極設為於與電源線層41不同之層形成之電極等第1實施形態中說明之變化例同樣之變化例。
<變化例>
以上之形態可進行多樣化變化。具體變化之態樣如以下所例示。 自以下之例示任意地選擇之2個以上之態樣於不相互矛盾之範圍內可適當地合併。
(1)上述各形態係將電源線層41之電位設為連接於驅動電晶體Tdr之Vel電位，但亦可設為其他電位。於該情形時，可將用以將電源線層41與驅動電晶體Tdr連接之導通孔省略。亦可將電源線層41導通至被供給其他電源電位Va之安裝端子36，且於驅動電晶體Tdr或上部電容電極層CA2中，導通至被供給電源電位Vel之安裝端子36。
(2)上述各形態係例示了將半導體基板用作基板10之有機電致發光裝置100，但基板10之材料為任意。例如亦可將玻璃或石英等之板狀構件用作基板10。又，上述各形態係將驅動電路30配置於基板10中之第1區域12之外側之第2區域14，但亦可將驅動電路30配置於例如周邊區域18內。例如，將驅動電路30配置於第2電源導電體42與基板10之間。
(3)發光元件45之構成並非限定於以上之例示。例如，上述各形態係例示了遍及複數個顯示像素Pe地連續形成產生白色光之發光功能層46之構成，但亦可於每一顯示像素Pe中單獨地形成放射波長與各顯示像素Pe之顯示色對應之單色光之發光功能層46。又，上述各形態係於反射層55與第2電極E2(半透過反射層)之間形成共振結構，但亦可例如利用反射性之導電材料形成作為第1電源導電體之電源線層41，且於電源線層41(反射層)與第2電極E2(半透過反射層)之間形成共振結構。 又，亦可利用反射性之導電材料形成第1電極E1，且於第1電極E1(反射層)與第2電極E2(半透過反射層)之間形成共振結構。將第1電極E1用作反射層之構成係於第1電極E1與第2電極E2之間形成光程調整層60。
上述各形態係藉由光程調整層60而調整各顯示像素Pe之共振波長，但亦可根據第1電極E1或發光功能層46之膜厚，調整各顯示像素Pe之共振波長。
再者，發光功能層46既可於藍色波長區域、綠色波長區域、紅色波長區域之任一波長區域中進行發光，亦可發出白色光。於該情形時，發光功能層46可橫跨位於顯示區域中之複數個像素而設置。又，發光功能層46亦可構成為於紅色、綠色、藍色各自之像素中進行不同之發光。
(4)上述各形態係例示了利用有機EL材料之發光元件45，但利用由無機EL材料形成發光層之發光元件或LED(Light-Emitting Diode，發光二極體)等發光元件之構成中亦可同樣地適用本發明。又，上述各形態係例示了對與基板10相反側出射光之頂部發光型之有機電致發光裝置100，但於對基板10側出射光之底部發光型之發光裝置中亦可同樣地適用本發明。
(5)上述各形態係例示了將結構(配線、電晶體或電容元件等之結構)類似於顯示像素Pe之虛設像素Pd配置於周邊區域18內之構成，但周邊區域18內之構成並非限定於以上之例示。例如，亦可於周邊區域18內之第2電源導電體42之下層，配置驅動電路30(掃描線驅動電路32或信號線驅動電路34)或驅動電路30以外之電路及配線。
(6)上述各形態係為簡化共振波長之說明而著眼於光程調整層60之膜厚，但實際係根據位於共振結構之反射層(例如第1電源導電體41)與半透過反射層(例如第2電極E2)之間之各層之折射率、或反射層及半透過反射層之表面上之相位偏移，設定共振結構之共振波長。
(7)於不脫離該發明之精神之範圍中，可將電晶體、或電容、或者配線等任一者省略。例如，於第10實施形態中，可將補償電晶體Tcmp及發光控制電晶體Tel省略，且像素電極導通部亦可為驅動電晶體Tdr之源極配線或汲極配線。又，例如，於第7實施形態中，可將發光控制電晶體Tel省略，且像素電極導通部亦可為驅動電晶體Tdr之源極配線或汲極配線。又，於電容元件C包含2種以上之電容元件之情形時，可 將其中任一者省略。又，亦可適當地追加各形態中說明之電晶體以外之電晶體、或電容、或者配線等。進而，於各形態中，掃描線22、信號線26、控制線27、28、及電源線層41為直線狀，且寬度設為均勻，但本發明並非限定於該態樣，既可將配線之寬度設為粗於其他部分，亦可彎曲地形成。
<電子機器>
上述各形態中例示之有機電致發光裝置100係作為各種電子機器之顯示裝置而較佳地利用。於圖108中，例示了將利用上述各形態中所例示之有機電致發光裝置100之頭部配戴型之顯示裝置90(HMD：Head Mounted Display)作為電子機器。
顯示裝置90係可配戴於利用者之頭部之電子機器，且具備與利用者之左眼重疊之透過部(透鏡)92L、與利用者之右眼重疊之透過部92R、左眼用之有機電致發光裝置100L及半反射鏡94L、及右眼用之有機電致發光裝置100R及半反射鏡94R。有機電致發光裝置100L與有機電致發光裝置100R係以出射光相互地沿相反之方向行進之方式配置。左眼用之半反射鏡94L係使透過部92L之透過光透過利用者之左眼側，並且使來自有機電致發光裝置100L之出射光反射至利用者之左眼側。同樣地，右眼用之半反射鏡94R係使透過部92R之透過光透過利用者之右眼側，並且使來自有機電致發光裝置100R之出射光反射至利用者之右眼側。因而，利用者係感知將隔著透過部92L及透過部92R所觀察之像與各有機電致發光裝置100顯示之顯示圖像重疊而成之圖像。 又，可藉由使有機電致發光裝置100L與有機電致發光裝置100R顯示相互被賦予視差之立體視野圖像(左眼用圖像及右眼用圖像)，而令利用者感知顯示圖像之立體感。
再者，適用上述各形態之有機電致發光裝置100之電子機器並非限定於圖108之顯示裝置90。例如，用於攝錄影機或靜態相機等之攝像 裝置之電子式取景器(EVF：Electronic View Finder)中亦可較佳地利用本發明之有機電致發光裝置100。又，行動電話機、攜帶型資訊終端(智慧型手機)、電視或個人電腦等之監視器、汽車導航裝置等各種電子機器中亦可採用本發明之發光裝置。
10‧‧‧基板
10A‧‧‧主動區域
22‧‧‧掃描線
26‧‧‧信號線
27‧‧‧控制線
28‧‧‧控制線
41‧‧‧第1電源導電體(電源線層)
43-0、43-1‧‧‧上部電源線層
46‧‧‧發光功能層
47‧‧‧密封體
60‧‧‧光程調整層
65‧‧‧像素定義層
CA0、CA1‧‧‧電容電極層
E1‧‧‧第1電極
E2‧‧‧第2電極
Gdr、Gsl、Gel、Gcmp‧‧‧閘極層
HA1、HA2、HA3、HA4、HA5、HA6、HA7、HA8‧‧‧導通孔
HB1、HB2、HB3、HB4‧‧‧導通孔
HC1、HC2、HC3、HC4、HC5‧‧‧導通孔
HD1、HD2、HD3‧‧‧導通孔
HE3、HE4、HE5、HE70‧‧‧導通孔
HF3、HF4、HF70‧‧‧導通孔
HG1、HH1‧‧‧導通孔
L0、LA、LB、LC、LD0、LD1、LE0、LE1、LF‧‧‧絕緣層
QB1、QB2、QB3、QB4、QB5、QB6、QC1、QC2、QC3、QD1、QD2、QE3、QE4、QF1、QG1‧‧‧中繼電極
Tcmp‧‧‧補償電晶體
Tdr‧‧‧驅動電晶體
Tel‧‧‧發光控制電晶體
Tsl‧‧‧選擇電晶體

Claims (12)

  1. 一種有機電致發光裝置，其特徵在於包含：第1電晶體；電源線層，其係連接於上述第1電晶體之一電流端；電容元件，其具有連接於上述第1電晶體之閘極之第1電容電極、及第2電容電極；第2電晶體；掃描線，其係連接於上述第2電晶體之閘極；信號線，其係連接於上述第2電晶體之一電流端；及像素電極，其係連接於上述第1電晶體之另一電流端；上述第1電容電極係相較上述第1電晶體之閘極設置於上層，且上述電源線層係設置於上述第1電容電極與上述信號線之間之層。
  2. 如請求項1之有機電致發光裝置，其中上述電源線層係設置於上述第1電容電極與上述掃描線之間之層。
  3. 如請求項1或2之有機電致發光裝置，其中上述電源線層係設置於上述第1電容電極與上述像素電極之間之層。
  4. 如請求項1至3中任一項之有機電致發光裝置，其包含：複數個導通孔，其等係將自形成上述第1電晶體之電流端之層至形成有上述像素電極之層為止之各層貫通；及複數個中繼電極，其等係與上述複數個導通孔分別連接；藉由上述複數個導通孔與上述複數個中繼電極而將上述第1電晶體之上述另一電流端與上述像素電極連接。
  5. 如請求項1至4中任一項之有機電致發光裝置，其中上述電源線層包含第1電源線層、及第2電源線層，且於上述第1電源線層與上 述第2電源線層之間設置上述第1電容電極，將上述第1電源線層與上述第2電源線層連接之電源間導通部係於上述信號線之延伸方向及上述掃描線之延伸方向之至少任一方向上延伸地設置。
  6. 如請求項1至5中任一項之有機電致發光裝置，其中上述第2電容電極係電性連接於上述電源線層，且形成於上述電源線層之下層。
  7. 如請求項1至6中任一項之有機電致發光裝置，其具有與上述第1電晶體之閘極連接之閘極配線，且上述第1電容電極係電性連接於上述閘極配線，且相較上述閘極配線形成於下層。
  8. 如請求項1至7中任一項之有機電致發光裝置，其中上述電容元件與上述第2電晶體係以俯視成為重疊之方式配置。
  9. 如請求項1至8中任一項之有機電致發光裝置，其中上述電容元件與上述第1電晶體係以俯視成為重疊之方式配置。
  10. 如請求項1至9中任一項之有機電致發光裝置，其包含連接於上述第1電晶體之另一電流端與上述像素電極之間之第3電晶體，且上述電容元件與上述第3電晶體係以俯視成為重疊之方式配置。
  11. 如請求項10之有機電致發光裝置，其包含一電流端連接於上述第1電晶體之另一電流端與上述第3電晶體之一電流端之連接部之第4電晶體，且上述電容元件與上述第4電晶體係以俯視成為重疊之方式配置。
  12. 一種電子機器，其具備如請求項1至11中任一項之有機電致發光裝置。
TW104128719A 2014-09-03 2015-08-31 有機電致發光裝置及電子機器 TWI667776B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014179300A JP6432222B2 (ja) 2014-09-03 2014-09-03 有機エレクトロルミネッセンス装置および電子機器
JP2014-179300 2014-09-03

Publications (2)

Publication Number Publication Date
TW201611251A true TW201611251A (zh) 2016-03-16
TWI667776B TWI667776B (zh) 2019-08-01

Family

ID=55403456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104128719A TWI667776B (zh) 2014-09-03 2015-08-31 有機電致發光裝置及電子機器

Country Status (4)

Country Link
US (8) US9634079B2 (zh)
JP (1) JP6432222B2 (zh)
CN (2) CN105390527B (zh)
TW (1) TWI667776B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763823B (zh) * 2017-04-10 2022-05-11 南韓商三星電子股份有限公司 具有異質接點的積體電路

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
KR102491117B1 (ko) * 2015-07-07 2023-01-20 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6872133B2 (ja) * 2016-04-28 2021-05-19 ソニーグループ株式会社 表示装置、および電子機器
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2018047492A1 (ja) * 2016-09-07 2018-03-15 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
CN107195660B (zh) * 2017-05-27 2020-01-07 上海天马有机发光显示技术有限公司 有机发光显示面板及显示装置
CN115346468A (zh) 2017-09-22 2022-11-15 索尼公司 显示元件、显示装置和电子设备
KR102185116B1 (ko) * 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102469793B1 (ko) * 2017-12-29 2022-11-22 삼성디스플레이 주식회사 표시 장치
CN108986747B (zh) * 2018-07-25 2020-07-28 京东方科技集团股份有限公司 一种阵列基板、有机电致发光显示面板及显示装置
CN109887963B (zh) * 2019-02-18 2021-07-06 武汉华星光电半导体显示技术有限公司 一种oled显示面板
CN110112193B (zh) * 2019-04-29 2021-10-15 上海天马微电子有限公司 有机发光显示面板和有机发光显示装置
EP4024463A4 (en) * 2019-08-27 2022-09-14 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR PREPARING IT, AND ELECTRONIC DEVICE
JP7479203B2 (ja) * 2020-06-04 2024-05-08 キヤノン株式会社 発光装置、表示装置、光電変換装置、電子機器、照明装置、移動体およびウェアラブルデバイス
WO2022183343A1 (zh) 2021-03-01 2022-09-09 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677613B1 (en) 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4860026B2 (ja) 1999-03-03 2012-01-25 株式会社半導体エネルギー研究所 表示装置
JP2001195016A (ja) 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6580094B1 (en) * 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
JP2002108248A (ja) * 2000-07-26 2002-04-10 Seiko Epson Corp 電気光学装置、電気光学装置用基板及び投射型表示装置
JP4137454B2 (ja) * 2001-01-17 2008-08-20 株式会社半導体エネルギー研究所 発光装置、電子機器及び発光装置の作製方法
JP4507611B2 (ja) * 2004-01-29 2010-07-21 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、及び電子機器
JP2005352411A (ja) * 2004-06-14 2005-12-22 Sharp Corp 電流駆動型表示素子の駆動回路およびそれを備えた表示装置
JP4939045B2 (ja) * 2005-11-30 2012-05-23 セイコーエプソン株式会社 発光装置および電子機器
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
CN100526962C (zh) * 2006-09-14 2009-08-12 爱普生映像元器件有限公司 显示装置及其制造方法
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
JP5423548B2 (ja) 2010-04-05 2014-02-19 セイコーエプソン株式会社 電気光学装置及び電子機器
KR101824537B1 (ko) * 2010-10-01 2018-03-15 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 디스플레이
JP5686043B2 (ja) * 2011-06-02 2015-03-18 セイコーエプソン株式会社 電気光学装置および電子機器
JP5909919B2 (ja) * 2011-08-17 2016-04-27 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
JP6064313B2 (ja) 2011-10-18 2017-01-25 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5862204B2 (ja) * 2011-10-31 2016-02-16 セイコーエプソン株式会社 電気光学装置および電子機器
JP5929121B2 (ja) 2011-11-25 2016-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
JP2013178435A (ja) * 2012-02-29 2013-09-09 Seiko Epson Corp 電気光学装置及び電子機器
JP5953923B2 (ja) * 2012-05-15 2016-07-20 セイコーエプソン株式会社 電気光学装置および電子機器
US20140001514A1 (en) * 2012-07-02 2014-01-02 Infineon Technologies Ag Semiconductor Device and Method for Producing a Doped Semiconductor Layer
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
JP6179116B2 (ja) * 2013-02-07 2017-08-16 セイコーエプソン株式会社 発光装置及び電子機器
KR102151751B1 (ko) 2013-07-19 2020-10-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
JP6268836B2 (ja) * 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6459316B2 (ja) * 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763823B (zh) * 2017-04-10 2022-05-11 南韓商三星電子股份有限公司 具有異質接點的積體電路
US11437315B2 (en) 2017-04-10 2022-09-06 Samsung Electronics Co., Ltd. Integrated circuit having heterogeneous gate contacts over active regions

Also Published As

Publication number Publication date
US10186565B2 (en) 2019-01-22
US10964773B2 (en) 2021-03-30
TWI667776B (zh) 2019-08-01
US9634079B2 (en) 2017-04-25
US20190140040A1 (en) 2019-05-09
US11508800B2 (en) 2022-11-22
US20180061926A1 (en) 2018-03-01
CN105390527A (zh) 2016-03-09
US20170186833A1 (en) 2017-06-29
CN111816689B (zh) 2023-06-23
JP2016053635A (ja) 2016-04-14
US9847385B2 (en) 2017-12-19
US20190378888A1 (en) 2019-12-12
CN111816689A (zh) 2020-10-23
CN105390527B (zh) 2020-09-04
US20230044938A1 (en) 2023-02-09
US20210183989A1 (en) 2021-06-17
US20160064467A1 (en) 2016-03-03
US20200321422A1 (en) 2020-10-08
US10714564B2 (en) 2020-07-14
JP6432222B2 (ja) 2018-12-05

Similar Documents

Publication Publication Date Title
US11508800B2 (en) Organic electroluminescent device including arrangement of capacitive electrode between layer of other capacitive electrode and layer of gate electrode
US11580907B2 (en) Organic electroluminescent device and electronic apparatus
JP6459318B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6432223B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6459317B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6680346B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP2016053637A (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6687099B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6687098B2 (ja) 有機エレクトロルミネッセンス装置および電子機器
JP6459315B2 (ja) 有機エレクトロルミネッセンス装置および電子機器