TW201611148A - 用於在一單一檢驗程序中之多個程序步驟之檢驗 - Google Patents

用於在一單一檢驗程序中之多個程序步驟之檢驗 Download PDF

Info

Publication number
TW201611148A
TW201611148A TW104124590A TW104124590A TW201611148A TW 201611148 A TW201611148 A TW 201611148A TW 104124590 A TW104124590 A TW 104124590A TW 104124590 A TW104124590 A TW 104124590A TW 201611148 A TW201611148 A TW 201611148A
Authority
TW
Taiwan
Prior art keywords
wafer
design
defects
program
inspection
Prior art date
Application number
TW104124590A
Other languages
English (en)
Other versions
TWI663665B (zh
Inventor
歐克森 托樂斯 巴里司
瑞哈維 巴布納西
Original Assignee
克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克萊譚克公司 filed Critical 克萊譚克公司
Publication of TW201611148A publication Critical patent/TW201611148A/zh
Application granted granted Critical
Publication of TWI663665B publication Critical patent/TWI663665B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/14—Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/7065—Defects, e.g. optical inspection of patterned layer for defects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

本發明提供用於偵測一晶圓上之缺陷之多種實施例。一方法包含獲取藉由一檢驗系統在已對一晶圓執行至少第一及第二程序步驟之後執行之一檢驗程序期間針對該晶圓產生之輸出。該等第一及第二程序步驟包含分別形成該晶圓上之一設計之第一及第二部分。該設計之該等第一及第二部分在該晶圓上係呈空間互斥。該方法亦包含基於該輸出偵測該晶圓上之缺陷且判定該等缺陷相對於該設計之該等第一及第二部分之位置。另外，該方法包含基於該等缺陷相對於該設計之該等第一及第二部分之該等位置使該等缺陷之不同部分與該第一或第二程序步驟相關聯。

Description

用於在一單一檢驗程序中之多個程序步驟之檢驗
本發明大體上係關於用於在對一晶圓執行多個程序步驟之後檢驗該晶圓且判定對應於由檢驗偵測之缺陷之程序步驟之系統及方法。
以下描述及實例不因其等包含於此段落中而被承認係先前技術。
在一半導體製造程序期間之多種步驟處使用檢驗程序以偵測晶圓上之缺陷以促進製造程序中之更高良率及因此更高利潤。檢驗始終係製造半導體裝置之一重要部分。然而，隨著半導體裝置之尺寸減小，檢驗對於可接受半導體裝置之成功製造變得更為重要，此係因為較小缺陷可導致裝置故障。
當前，使用一單一檢驗步驟針對偏離及效能監測各個程序步驟。舉例而言，晶圓可經受一特定程序步驟(例如，化學汽相沈積(CVD)、沈積、蝕刻或一類似半導體製造步驟)。接著將晶圓傳送至一檢驗工具以針對缺陷率及其他程序相關之問題檢驗。
在一此實例中，可在程序步驟A中處理一晶圓，如圖7之步驟700中所展示。接著可將晶圓自執行程序步驟A之程序工具傳送至用於檢驗/檢視A之一或多個其他工具(檢驗及/或檢視工具)，如步驟702中所展示。接著可將晶圓自檢驗及/或檢視工具傳送至用於程序步驟B之另 一程序工具，如步驟704中所展示。可再次將晶圓自執行程序步驟B之程序工具傳送至用於檢驗/檢視B之一或多個其他工具(檢驗及/或檢視工具)，如步驟706中所展示。
因此，可在圖7中所展示之不同檢驗/檢視程序中產生不同結果。舉例而言，由檢驗/檢視A產生之檢驗結果可包含圖7中所展示之晶圓圖708及帕累托(pareto)圖710。晶圓圖708可展示在程序A之後在晶圓上偵測之缺陷之位置而帕累托圖710可展示在程序A之後在晶圓上偵測之不同類型之缺陷或事件之數目。另外，由檢驗/檢視B產生之檢驗結果可包含圖7中所展示之晶圓圖712及帕累托圖714。晶圓圖712可展示在程序B之後在晶圓上偵測之缺陷之位置，而帕累托圖714可展示在程序B之後在晶圓上偵測之不同類型之缺陷或事件之數目。
因此，當前方法論僅涵蓋程序與檢驗之間之一對一相關性。換言之，各個檢驗步驟與其之一各自程序步驟相關。以此方式，當前方法論依靠其中來自一檢驗工具之任何結果可直接用於瞭解來自一程序工具之程序問題之簡單相關性。
然而，此等當前方法論存在若干缺點。舉例而言，對於待監測之多個程序步驟，當前方法在檢驗工具上需要額外時間及努力(例如，對於2個程序步驟需要2x時間及努力，對於3個程序步驟需要3x時間及努力及等等)。另外，當前方法論需要將自一第一程序工具至檢驗工具之一晶圓傳送回至第二程序工具(且若第二程序工具亦受監測則重複傳送回至檢驗工具)之額外步驟。此額外晶圓傳送增加製作中之佇列時間。全部晶圓傳送亦引入在工具之間之傳送期間晶圓之粒子污染之可能性。
因此，開發用於偵測一晶圓上之缺陷而無上文中所描述之一或多個缺點之方法及系統將係有利的。
多種實施例之以下描述絕不理解為限制隨附申請專利範圍之標的。
一實施例係關於一種經組態以偵測一晶圓上之缺陷之系統。該系統包含一光學子系統，該光學子系統包含至少一光源及一偵測器。該光學子系統經組態以在對該晶圓執行之一檢驗程序期間將由該光源產生之光引導至該晶圓且使用該偵測器偵測來自該晶圓之光。該檢驗程序係在已對該晶圓執行至少第一及第二程序步驟之後執行。該晶圓之檢驗不在該等第一及第二程序步驟之間執行。該第一程序步驟包含在該晶圓上形成針對該晶圓之一設計之一第一部分，且該第二程序步驟包含在該晶圓上形成針對該晶圓之該設計之一第二部分。該設計之該等第一及第二部分在該晶圓上係呈空間互斥。
該系統亦包含一或多個電腦子系統，其等經組態用於接收藉由該偵測器產生之回應於由該偵測器偵測之光之輸出。該(等)電腦子系統亦經組態用於基於該輸出偵測該晶圓上之缺陷。另外，該(等)電腦子系統經組態用於判定該等缺陷相對於該設計之該等第一及第二部分之位置且基於該等缺陷相對於該設計之該等第一及第二部分之該等位置使該等缺陷之不同部分與該第一或第二程序步驟相關聯。可根據本文中所描述之(若干)任何實施例進一步組態該系統。
另一實施例係關於一種用於偵測一晶圓上之缺陷之電腦實施方法。該方法包含獲取藉由一檢驗系統在對一晶圓執行之一檢驗程序期間針對該晶圓產生之輸出。該檢驗程序係在已對該晶圓執行至少第一及第二程序步驟之後執行。該晶圓之檢驗不在該等第一及第二程序步驟之間執行。該第一程序步驟包含在該晶圓上形成針對該晶圓之一設計之一第一部分，且該第二程序步驟包含在該晶圓上形成針對該晶圓之該設計之一第二部分。該設計之該等第一及第二部分在該晶圓上係呈空間互斥。該方法亦包含基於該輸出偵測該晶圓上之缺陷。另外， 該方法包含判定該等缺陷相對於該設計之該等第一及第二部分之位置。該方法進一步包含基於該等缺陷相對於該設計之該等第一及第二部分之位置使該等缺陷之不同部分與該第一或第二程序步驟相關聯。
可如本文中所描述般進一步執行上文中所描述之方法之步驟之各者。另外，上文中所描述之方法可包含本文中所描述之(若干)任何其他方法之(若干)任何其他步驟。此外，上文中所描述之方法可由本文中所描述之該等系統之任何者執行。
另一實施例係關於一種非暫時性電腦可讀媒體，其含有儲存於其中之用於導致一電腦系統執行用於偵測一晶圓上之缺陷之一電腦實施方法之程式指令。該電腦實施方法包含上文中所描述之方法之步驟。可如本文中所描述般進一步組態該電腦可讀媒體。可如本文中進一步描述般執行方法之步驟。另外，該方法可包含本文中所描述之(若干)任何其他方法之(若干)任何其他步驟。
100‧‧‧系統
102‧‧‧光學子系統
104‧‧‧電腦子系統
106‧‧‧光源
108‧‧‧光束分離器
110‧‧‧晶圓
112‧‧‧透鏡
114‧‧‧偵測器
116‧‧‧電子柱
118‧‧‧電子束源
120‧‧‧元件
122‧‧‧元件
124‧‧‧偵測器
126‧‧‧電腦子系統
200‧‧‧晶圓基板
202‧‧‧圖案化特徵
204‧‧‧圖案化特徵
206‧‧‧層
208‧‧‧圖案化特徵
210‧‧‧圖案化特徵
212‧‧‧上表面
214‧‧‧圖案化特徵
216‧‧‧層
218‧‧‧圖案化特徵
220‧‧‧層
300‧‧‧晶圓
302‧‧‧圖案化特徵
304‧‧‧圖案化特徵
306‧‧‧圖案化特徵
308‧‧‧圖案化特徵
310‧‧‧圖案化特徵
312‧‧‧圖案化特徵
314‧‧‧圖案化特徵
316‧‧‧圖案化特徵
318‧‧‧圖案化特徵
320‧‧‧圖案化特徵
322‧‧‧圖案化特徵
324‧‧‧圖案化特徵
400‧‧‧設計A
402‧‧‧程序步驟A
404‧‧‧圖案化特徵
406‧‧‧晶圓
408‧‧‧設計B
410‧‧‧程序步驟B
412‧‧‧圖案化特徵
414‧‧‧檢驗/檢視工具
416‧‧‧晶圓圖
418‧‧‧帕累托圖
420‧‧‧缺陷
422‧‧‧缺陷
424‧‧‧步驟
426‧‧‧程序A與設計A之相關性
428‧‧‧程序B與設計B之相關性
430‧‧‧晶圓圖
432‧‧‧帕累托圖
434‧‧‧晶圓圖
436‧‧‧帕累托圖
500‧‧‧程序工具A
502‧‧‧程序工具B
504‧‧‧程序工具C
506‧‧‧檢驗工具
508‧‧‧全晶圓檢驗
510‧‧‧光學與設計相關性
512‧‧‧步驟
514‧‧‧步驟
516‧‧‧步驟
518‧‧‧步驟
520‧‧‧步驟
522‧‧‧步驟
600‧‧‧電腦可讀媒體
602‧‧‧程式指令
604‧‧‧電腦系統
700‧‧‧步驟
702‧‧‧步驟
704‧‧‧步驟
706‧‧‧步驟
708‧‧‧晶圓圖
710‧‧‧帕累托圖
712‧‧‧晶圓圖
714‧‧‧帕累托圖
在受益於較佳實施例之以下詳細描述的情況下且在參考隨附圖式之後，熟習此項技術者將明白本發明之進一步優點，其中：圖1係繪示根據本文中所描述之實施例組態之一系統之一實施例之一側視圖之一示意圖；圖2係繪示形成於一晶圓上之針對該晶圓之一設計之不同部分之一實例之一橫截面圖之一示意圖；圖3係繪示形成於一晶圓上之針對該晶圓之一設計之不同部分之一實例之一平面圖之一示意圖；圖4至圖5係繪示可由本文中所描述之系統執行之功能之實施例之流程圖；圖6係繪示包含可在一電腦系統上執行用於執行本文中所描述之電腦實施方法之一或多者之程式指令之一非暫時性電腦可讀媒體之一 實施例之一方塊圖；及圖7係繪示用於偵測一晶圓上之缺陷之一當前使用之方法之一實例之一流程圖。
雖然本發明易於以多種修改及替代形式呈現，但本發明之特定實施例藉由圖式中之實例展示且在本文中經詳細描述。圖式可不按比例繪製。然而，應瞭解，圖式及另外詳細描述不意欲將本發明限制於所揭示之特定形式，而相反，本發明將涵蓋落於如由隨附申請專利範圍界定之本發明之精神及範疇內之全部修改、等效物及替代物。
現參考圖式，應注意，圖未按比例繪製。特定言之，在很大程度上放大圖之一些元件之尺度以強調元件之特性。亦應注意，該等圖未按相同比例繪製。已使用相同元件符號指示可經類似組態之展示於一個以上圖中之元件。除非本文中另有指明，否則所描述且展示之任何元件可包含任何適合市售元件。
一實施例係關於一種經組態以偵測一晶圓上之缺陷之系統。在圖1中展示此一系統之一實施例。系統100包含光學子系統102，如本文中進一步描述般組態該光學子系統102。系統亦可包含經組態用於使用由如本文中進一步描述之光學子系統產生之輸出執行一或多個步驟之電腦子系統104。光學子系統與電腦子系統104組合可形成可如本文中進一步描述般組態且使用之一晶圓檢驗系統之至少部分。
光學子系統包含至少一光源及一偵測器。光學子系統經組態以在針對晶圓執行之一檢驗程序期間將由光源產生之光引導至晶圓且使用偵測器偵測來自晶圓之光。舉例而言，如圖1中所展示，光學子系統包含光源106，該光源106可包含此項技術中已知之任何適合光源，諸如一寬頻電漿(BBP)光源。可將來自光源之光引導至光束分離器108，該光束分離器108可經組態以將來自光源之光引導至晶圓110。 光源可耦合至任何其他適合元件(未展示)，諸如一或多個聚光透鏡、準直透鏡、中繼透鏡、物鏡、光圈、光譜濾波器、偏光組件及類似者。如圖1中所展示，可依一法向入射角將光引導至晶圓。然而，可依任何適合入射(包含近法向及傾斜入射)角將光引導至晶圓。另外，可依一個以上入射角依序或同時將光或多個光束引導至晶圓。光學子系統可經組態以依任何適合方式使光掃描遍及晶圓。
可在掃描期間由光學子系統之一或多個通道收集且偵測來自晶圓110之光。舉例而言，依相對接近法向之角度自晶圓110反射之光(即，當入射為法向時經鏡面反射之光)可穿過光束分離器108至透鏡112。透鏡112可包含如圖1中所展示之一折射光學元件。另外，透鏡112可包含一或多個折射光學元件及/或一或多個反射光學元件。由透鏡112收集之光可聚焦至偵測器114。偵測器114可包含此項技術中已知之任何適合偵測器，諸如一電荷耦合裝置(CCD)或另一類型之成像偵測器。偵測器114經組態以產生回應於由透鏡112收集之反射光之輸出。因此，透鏡112及偵測器114形成光學子系統之一通道。光學子系統之此通道可包含此項技術中已知之任何其他適合光學組件(未展示)。
由於圖1中所展示之光學子系統經組態以偵測自晶圓鏡面反射之光，所以光學子系統經組態為一明場(BF)光學子系統。然而，此一光學子系統亦可經組態用於其他類型之晶圓檢驗。舉例而言，圖3中所展示之光學子系統亦可包含一或多個其他通道(未展示)。(該等)其他通道可包含本文中所描述之任何光學組件，諸如經組態為一散射光通道之一透鏡及一偵測器。可如本文中描述般進一步組態透鏡及偵測器。以此方式，光學子系統亦可經組態用於暗場(DF)檢驗。
電腦子系統104耦合至光學子系統使得在掃描期間由(若干)偵測器產生之輸出可提供至電腦子系統104。以此方式，電腦子系統經組 態用於接收由偵測器產生之回應於由偵測器偵測之光之輸出。舉例而言，電腦子系統可耦合至偵測器114(例如，藉由由圖1中之虛線所展示之一或多個傳輸媒體，其等可包含此項技術中已知之任何適合傳輸媒體)使得電腦子系統可接收由偵測器產生之輸出。電腦子系統可經組態以使用由偵測器產生之輸出執行(若干)任何步驟(包含本文中進一步描述之該等步驟)。
如上文中所描述，光學子系統可係一檢驗系統之一光學子系統。然而，本文中所描述之光學子系統可係諸如度量衡系統之其他類型之檢驗系統之部分。其中包含本文中所描述之一光學子系統之一度量衡系統可包含此項技術中已知之任何適合度量衡系統。
圖1中所展示之系統亦可包含經組態以產生在晶圓上偵測之缺陷之一經取樣部分之影像之一缺陷檢視子系統。在一此實施例中，缺陷檢視子系統包含一基於電子束之缺陷檢視子系統。然而，缺陷檢視子系統可包含此項技術中已知之任何其他適合缺陷檢視子系統。以此方式，系統可包含經組態以獲取藉由如本文中進一步描述之一晶圓檢驗系統在一晶圓上偵測之一缺陷之一位置之一電子束影像之一缺陷檢視子系統。圖1中所展示之電子束缺陷檢視子系統包含耦合至電腦子系統126之電子柱116。
亦如圖1中所展示，耦合至光學子系統之電腦子系統104及電子束缺陷檢視子系統之電腦子系統126可由一傳輸媒體耦合(如由電腦子系統之間之實線所展示)。因此，可經由缺陷檢視子系統及光學子系統之電腦子系統而將缺陷檢視子系統耦合至光學子系統。可耦合檢驗及缺陷檢視系統之電腦子系統以在兩個電腦子系統之間發送資訊。
電子柱包含經組態以產生由一或多個元件120聚焦至晶圓110之電子之電子束源118。電子束源可包含(例如)一陰極源或發射體尖端，且一或多個元件120可包含(例如)一電子槍透鏡、一陽極、一限束光 圈、一閘閥、一束電流選擇光圈、一物鏡及一掃描子系統，其等全部可包含此項技術中已知之任何此等適合元件。自晶圓返回之電子(例如，二次電子)可由一或多個元件122聚焦至偵測器124。一或多個元件122可包含(例如)一掃描子系統，其可係包含於(若干)元件120中之相同掃描子系統。電子柱可包含此項技術中已知之任何其他適合元件。另外，可如2014年4月4日頒予Jiang等人之美國專利第8,664,594號、2014年4月8日頒予Kojima等人之美國專利第8,692,204號、2014年4月15日頒予Gubbens等人之美國專利第8,698,093號及2014年5月6日頒予MacDonald等人之美國專利第8,716,662號中所描述般進一步組態電子柱，該等專利以宛如全文闡述引用之方式併入本文中。雖然在圖1中將電子柱展示為經組態使得電子依一傾斜入射角引導至晶圓且依另一傾斜角自晶圓散射，但應瞭解，電子束可依任何適合角度引導至晶圓且自晶圓散射。
電腦子系統126可耦合至偵測器124，如上文中所描述。偵測器可偵測自晶圓之表面返回之電子，藉此形成晶圓之電子束影像，該等電子束影像可包含此項技術中已知之任何適合電子束影像。電腦子系統126可經組態以基於由偵測器產生之電子束影像執行本文中所描述之一或多個功能。電腦子系統126可經組態以執行本文中所描述之(若干)任何額外步驟。
應注意，在本文中提供圖1以大體上繪示可包含於本文中所描述之系統實施例中之一光學子系統及缺陷檢視子系統之一組態。顯然，可變更本文中所描述之光學及缺陷檢視子系統組態以如在設計一商業檢驗及缺陷檢視系統時通常執行般最佳化檢驗系統及缺陷檢視系統之效能。另外，可使用諸如商業上可購自加利福尼亞，米爾皮塔斯(Milpitas)，KLA-Tencor的29xx、9xxx及eDR系列之工具之一現有檢驗系統及/或現有缺陷檢視系統(例如，藉由將本文中所描述之功能性添 加至一現有檢驗或缺陷檢視系統)實施本文中所描述之系統。對於一些此等系統，可將本文中所描述之方法提供為系統之選用功能性(例如，除了系統之其他功能性以外)。替代地，可「從頭開始」設計本文中所描述之系統以提供一全新系統。
如圖1中所展示，系統可包含兩個電腦子系統104及126。然而，系統可替代地僅包含一個電腦子系統。此外，系統亦可包含(若干)其他電腦子系統(未展示)，諸如並非任何檢驗或缺陷檢視工具之部分但經組態以執行本文中所描述之一或多個功能之一獨立電腦子系統。以此方式，同一電腦子系統可經組態以執行本文中所描述之全部功能。替代地，可由一電腦子系統執行本文中所描述之一些功能而由另一電腦子系統執行本文中所描述之其他功能。
以此方式，圖1中所展示之電腦子系統及本文中所描述之全部其他電腦子系統統稱為一或多個電腦子系統，且術語「電腦子系統」及「電腦系統」在本文中可互換使用。一電腦系統可採取多種形式，包含一個人電腦系統、影像電腦、主機電腦系統、工作站、網路設備、網際網路設備或其他裝置。一般而言，術語「電腦系統」可經廣泛定義以涵蓋具有執行來自一記憶體媒體之指令之一或多個處理器之任何裝置。電腦系統亦可包含此項技術中已知之任何適合處理器，諸如一平行處理器。另外，電腦系統可包含具有高速度處理及軟體之一電腦平台(作為一獨立工具或一網路工具)。
在已對晶圓執行至少第一及第二程序步驟之後對晶圓執該檢驗程序。不在第一及第二程序步驟之間執行晶圓之檢驗。第一程序步驟包含在晶圓上形成針對晶圓之一設計之一第一部分，且第二程序步驟包含在晶圓上形成針對晶圓之設計之一第二部分。設計之第一及第二部分在晶圓上係呈空間互斥。
如圖4中所展示，可在程序步驟A 402中在一晶圓上形成設計A 400。設計A可包含形成於晶圓406上之兩個圖案化特徵404。在程序步驟A之後，可在程序步驟B 410中在晶圓上形成設計B 408。設計B可包含形成於晶圓406上之兩個圖案化特徵412。如圖4中所展示，圖案化特徵404及圖案化特徵412在晶圓上係呈空間互斥，且在本文中進一步描述此等空間配置。
在已對晶圓執行程序步驟B之後，可將晶圓傳送至對晶圓執行檢驗程序之檢驗/檢視工具414。以此方式，可使用程序步驟A處理晶圓。程序步驟A可係一多步驟半導體程序之任何第一步驟。舉例而言，程序步驟A可係一第一蝕刻步驟、一第一沈積步驟等。接著，可將晶圓傳送至用於程序步驟B之一第二程序工具，程序步驟B可係多步驟半導體程序之第二步驟。舉例而言，程序步驟B可係一第二蝕刻步驟、一第二沈積步驟等。接著，可將晶圓傳送至一檢驗/檢視工具414。
在一實施例中，其中設計之第一及第二部分互斥之空間係在實質上平行於晶圓之一上表面之一平面中。舉例而言，如圖2中所展示，晶圓基板200可具有形成於其上之若干不同圖案化特徵。圖2及本文中所描述之其他圖中所展示之圖案化特徵不旨在表示任何特定晶圓上之任何特定圖案化特徵。代替性地，本文中所描述之圖中所展示之圖案化特徵僅意欲繪示設計之第一及第二部分之間之多種空間關係，藉此促進瞭解本文中所描述之實施例。
在圖2之實例中，可在晶圓基板200上在層206中形成圖案化特徵202及204。另外，可在晶圓基板200上在相同層中形成圖案化特徵208及210。然而，可在對晶圓執行之一第一程序步驟中形成圖案化特徵202及204，而在對晶圓執行之一第二程序步驟中形成圖案化特徵208及210。因此，可將圖案化特徵202及204視作針對晶圓之一設計之一第一部分之部分，而將圖案化特徵208及210視作針對晶圓之設計之一 第二部分之部分。
如圖2中進一步展示，圖案化特徵202及204及圖案化特徵208及210藉由在實質上平行於晶圓之上表面212之一平面中互斥而在空間中互斥。換言之，由於圖案化特徵202及204及圖案化特徵208及210在圖2中所展示之x及y方向上不具有重疊位置，所以對應於不同圖案化特徵之設計之不同部分在實質上平行於晶圓之上表面之x,y平面中互斥。
因此，不可在晶圓上形成圖案化特徵202及204之程序步驟與在晶圓上形成圖案化特徵208及210之程序步驟之間執行晶圓之檢驗。代替性地，僅可在晶圓上已形成圖案化特徵202及204以及圖案化特徵208及210之後執行檢驗。另外，可在晶圓上已形成圖2中所展示且在本文中進一步描述之其他圖案化特徵之前執行檢驗。
圖3展示在對一晶圓執行之不同程序步驟中形成於該晶圓上且在實質上平行於該晶圓之一上表面之一平面中互斥之針對該晶圓之一設計之不同部分之另一實例。舉例而言，針對晶圓300之一設計之一第一部分可包含在對晶圓執行之一第一程序步驟中形成於晶圓上之圖案化特徵302、304、306及308。針對晶圓300之設計之一第二部分可包含在對晶圓執行之一第二程序步驟中形成於晶圓上之圖案化特徵310、312、314及316。另外，針對晶圓300之設計之一第三部分可包含在對晶圓執行之一第三程序步驟中形成於晶圓上之圖案化特徵318、320、322及324。因此，如圖3中所展示，包含於設計之各個部分中之圖案化特徵在由圖3中所展示之x及y方向界定之x,y平面中互斥。換言之，圖3中所展示之圖案化特徵不具有在平行於晶圓之上表面之x,y平面中之重疊位置。因而，圖3中所展示之設計之不同部分之各者在實質上平行於晶圓之上表面之一平面中彼此互斥。
在另一實施例中，包含於設計之第一部分中之圖案化特徵與包 含於設計之第二部分中之圖案化特徵互斥。換言之，包含於設計之第一部分中之圖案化特徵並非亦包含於設計之第二部分中。因而，任一圖案化特徵可僅包含於設計之一部分中。另外，不可將一圖案化特徵之不同部分視作包含於設計之不同部分中。舉例而言，雖然可在不同程序步驟中形成一接觸件之一襯層及相同接觸件之一不同部分，但其等可不包含於設計之不同部分中。特定言之，如本文中進一步描述，使用缺陷相對於一設計之不同部分之位置以及設計之不同部分與對晶圓執行之不同程序步驟之間之相關性以使不同缺陷與不同程序步驟相關聯。因此，若在檢驗系統之輸出中無法彼此區分晶圓上之一單一圖案化特徵之不同部分(如當該等不同部分向檢驗系統呈現為一單一圖案化特徵時)，則不可以足夠精確度判定缺陷相對於設計之不同部分之位置，藉此防止缺陷以足夠精確度相關聯於與設計之不同部分相關之不同程序步驟。
在一些實施例中，設計之第一部分未形成在設計之第二部分上方或下方。舉例而言，如圖2中所展示，一些圖案化特徵可形成在一晶圓上該晶圓上之(若干)其他圖案化特徵上方或下方。特定言之，如圖2中所展示，可在層206上之圖案化特徵202上方形成層216中之圖案化特徵214。另外，可在層206中之圖案化特徵202、204、208及210以及層216中之圖案化特徵214上方形成層220中之圖案化特徵218。因此，當圖案化特徵202係設計之一部分之部分時，圖案化特徵214可不係設計之另一部分之部分。另外，當圖案化特徵202及204、圖案化特徵208及210或圖案化特徵214係設計之一部分之部分時，圖案化特徵218可不係設計之另一部分之部分。舉例而言，如本文中進一步描述，使用缺陷相對於一設計之不同部分之位置以及設計之不同部分與對晶圓執行之不同程序步驟之間之相關性以使不同缺陷與不同程序步驟相關聯。因此，若設計之不同部分在晶圓上重疊(如當該等不同部 分形成在彼此上方或下方時)，則不可以足夠精確度判定缺陷相對於設計之不同部分之位置，藉此防止缺陷以足夠精確度相關聯於與設計之不同部分相關之不同程序步驟。
在另一實施例中，在晶圓之相同層上形成設計之第一及第二部分。舉例而言，如圖2中所展示，可在晶圓之相同層上形成圖案化特徵202及204(其等可係在一第一程序步驟中形成於晶圓上之一設計之一第一部分之部分)及圖案化特徵208及210(其等可係在一第二程序步驟中形成於晶圓上之設計之一第二部分之部分)。在另一實例中，如圖3中所展示，可在晶圓之相同層上形成圖案化特徵302、304、306及308(其等可係在一第一程序中形成於晶圓上之一設計之一第一部分之部分)、圖案化特徵310、312、314及316(其等可係在一第二程序中形成於晶圓上之設計之一第二部分之部分)及圖案化特徵318、320、322及324(其等可係在一第三程序中形成於晶圓上之設計之一第三部分之部分)。
另外，如圖2中所展示，在形成於相同層上之設計之不同部分中之圖案化特徵在z方向上可具有相同之位置。然而，形成於相同層上之設計之不同部分中之圖案化特徵可或可不具有相同高度。另外，形成於相同層上之設計之不同部分中之圖案化特徵可具有沿著z方向之不同位置使得設計之不同部分中之圖案化特徵之最下表面及/或最上表面可或可不沿著z方向定位於相同x,y平面中。然而，較佳地，在設計之不同部分之兩者(或全部)中之圖案化特徵之最上表面未經定位而在z方向上彼此如此遠離使得其等在檢驗系統之輸出中無法充分偵測。換言之，設計之不同部分中之不同圖案化特徵可具有相對於檢驗系統之焦平面之不同位置，只要該等不同圖案化特徵不如此遠離焦平面使得其等無法充分成像(或偵測)。因此，經檢驗(且可能經檢視)之全部圖案化特徵之位置之z方向差異較佳小於檢驗系統(及可能缺陷檢 視系統)之焦深。
在一進一步實施例中，在晶圓之不同層上形成設計之第一及第二部分，且偵測器之輸出可或可不回應於缺陷在晶圓之一上表面下方之深度。舉例而言，設計之不同部分不必形成於晶圓之相同層上。然而，較佳依使得設計之不同部分可在檢驗系統之輸出及視情況一缺陷檢視工具之輸出中加以識別之一方式在晶圓上形成設計之不同部分。舉例而言，設計之不同部分可定位於一晶圓之不同層上而仍在檢驗系統之焦深內，如上文中所描述。另外，若形成在晶圓上該設計之一或多個部分上方之一或多個未圖案化或圖案化材料不干擾檢驗系統(及可能一缺陷檢視系統)「看見」該設計之該部分(該等部分)中之圖案化特徵之能力，則該設計之該部分(該等部分)可定位於該等上覆材料下方。舉例而言，該設計之一部分可定位於對檢驗系統及可能一缺陷檢視系統透明(實質上或至少部分透明)之一或多個材料下方使得該一或多個上覆材料不抑制來自設計之該部分之光(或其他能量，例如電子)之偵測。以此方式，該設計之部分及定位於其中之缺陷不一定必須在晶圓之最上層上，只要其等對檢驗系統(及可能缺陷檢視系統，若使用缺陷檢視影像以將缺陷分成定位於一設計之不同部分中之缺陷之不同部分)「可見」。以此方式，若使用由經組態為一掃描電子顯微鏡(SEM)之一缺陷檢視系統產生之影像以判定缺陷相對於設計之第一及第二部分之位置，則無關於缺陷相對於晶圓上之最上層之位置，全部缺陷較佳對SEM「可見」。層(其等並非一晶圓上之最上層且又仍可對一SEM可見)之實例包含可經SEM檢視以觀察由多個步驟導致之缺陷之線層之中端。
另外，如本文中進一步描述，不管檢驗系統(及可能缺陷檢視系統)輸出是否回應於形成於晶圓上之圖案化特徵在晶圓之一上表面下方之深度(或僅圖案化特徵相對於z維度之不同位置)，本文中所描述 之實施例或在該等實施例中未使用該資訊以判定缺陷所處之設計之不同部分。換言之，該等缺陷未基於其等在z方向上之位置而與設計之不同部分相關。
亦如圖5中所展示，可將一晶圓放置於處理該晶圓之程序工具A 500中。由程序工具A對晶圓執行之程序步驟可係一多步驟程序之第一者。接著，可將晶圓放置於處理該晶圓之程序工具B 502中。由程序工具B對晶圓執行之程序步驟可係相同多步驟程序之第二者。以此方式，第一程序步驟及第二程序步驟可係依序執行以在晶圓上形成相同裝置之至少一部分之連續程序步驟。接著，可視情況將晶圓放置於程序工具C 504中或對晶圓執行連結至前兩個程序步驟之一連續程序步驟(即，其係與前兩個程序步驟相同之多步驟程序之部分)之任何其他程序工具中。
第一及第二程序步驟可係若干不同多步驟程序之任何者之部分。在一實施例中，第一程序步驟包含一多圖案化步驟程序之一第一圖案化步驟，且第二程序步驟包含多圖案化步驟程序之一第二圖案化步驟。舉例而言，一多圖案化程序可涉及微影及蝕刻步驟(例如，第一微影、第一蝕刻、接著第二微影、第二蝕刻等)之一序列以在一晶圓上形成一圖案。以此方式，第一程序步驟可係一兩步驟雙重圖案化方法中之一第一蝕刻步驟且第二程序步驟可係該兩步驟雙重圖案化方法中之一第二蝕刻步驟。另外，程序步驟不限於兩個程序步驟且可擴展至任何多個步驟(例如，雙重圖案化、四重圖案化等)。在多步驟程序中之最後程序步驟之後，接著可將晶圓送至經組態以識別程序問題並輸出諸如具有缺陷位置之一晶圓圖之檢驗結果之檢驗工具506(或其他光學儀器)。接著，可由檢驗工具執行全晶圓檢驗508。
在另一實施例中，設計之第一部分包含用於N型金屬氧化物半導體(NMOS)電晶體之結構且設計之第二部分包含用於P型金屬氧化物半 導體(PMOS)電晶體之結構。舉例而言，本文中所描述之實施例可用於其中本文中所描述之檢驗程序可用於監測重複蝕刻及沈積步驟之多個程序步驟之NMOS及PMOS程序步驟。在一些實施例中，用於NMOS電晶體及PMOS電晶體之結構係井。以此方式，本文中所描述之實施例可用於監測N井及P井定義。用於NMOS及PMOS電晶體之結構可包含諸如擴展植入及金屬圖案化層之其他結構。井或用於NMOS及PMOS電晶體之任何其他結構可依任何適合方式形成且具有此項技術中已知之任何適合組態。
在另一實施例中，第一及第二程序步驟係一後端製程(BEOL)金屬化程序之部分。金屬化程序可包含此項技術中已知之用於在晶圓上形成(若干)任何金屬層(例如，金屬層1(M1)、金屬層2(M2)等)之任何適合金屬化程序。
第一及第二程序步驟亦可包含組合使用以在一晶圓上形成一設計之不同(互斥)部分之任何其他程序步驟，該等不同部分在相同檢驗程序中(及可能在相同缺陷檢視程序中)對一檢驗系統(及可能一缺陷檢視系統)可見。舉例而言，第一及第二程序步驟可包含用於硬遮罩沈積及圖案化之程序步驟(用於矽鍺(SiGe)及碳化矽(SiC)步驟)、矽化鋁植入(在SiGe上)等。
(若干)電腦子系統經組態用於基於輸出偵測晶圓上之缺陷。以此方式，可針對缺陷檢驗晶圓。可依此項技術中已知之任何適合方式執行基於輸出偵測晶圓上之缺陷。舉例而言，輸出可用作至一或多個缺陷偵測演算法及/或方法之輸出。此一缺陷偵測演算法之一實例可經組態用於比較輸出與一臨限值且具有高於臨限值之一或多個值之任何輸出可被識別為一潛在缺陷，而不具有高於臨限值之一或多個值之任何輸出可不被識別為一潛在缺陷。然而，本文中所描述之實施例不限於任何特定缺陷偵測方法及/或演算法，且一適合缺陷偵測方法及/或 演算法可取決於若干因素而變動，諸如檢驗系統組態、晶圓類型及待在晶圓上偵測之(若干)所關注缺陷(DOI)之類型。
在一些實施例中，可基於設計之第一及/或第二部分執行偵測缺陷。舉例而言，用於偵測缺陷之缺陷偵測演算法及/或方法之一或多個參數可取決於在晶圓上產生輸出之位置及對應於該位置之設計之部分而變動。以此方式，偵測缺陷可包含設計驅動之半導體晶圓缺陷檢驗或度量衡。在2005年4月26日頒予Bevis之美國專利第6,886,153號中描述用於設計驅動之檢驗或度量衡之方法及系統之實例，該專利以宛如全文闡述引用之方式併入本文中。可如此專利中所描述般進一步組態本文中所描述之實施例。
可以任何適合格式輸出偵測晶圓上之缺陷之結果。舉例而言，可在包含檢驗結果且可由該(等)電腦子系統使用以執行本文中所描述之其他功能之一檔案中輸出偵測一晶圓上之缺陷之結果。另外，缺陷偵測之結果可用於產生諸如圖4中所展示之晶圓圖416及帕累托圖418之若干不同結果。晶圓圖416可展示在程序B之後在晶圓上偵測之缺陷之位置，而帕累托圖418可展示在程序B之後在晶圓上偵測之不同類型之缺陷或事件之數目。因此，在此例項中，缺陷(在晶圓圖中展示其等之位置且在帕累托圖中展示其等之類型)可包含歸因於程序步驟A及程序步驟B兩者之缺陷。因此，如本文中進一步描述，該(等)電腦子系統可經組態以執行若干功能以將已經偵測之缺陷分成歸因於程序步驟A之缺陷及歸因於程序步驟B之缺陷。
該(等)電腦子系統亦經組態用於判定缺陷相對於設計之第一及第二部分之位置。舉例而言，如圖4中所展示，在已對晶圓執行程序步驟A及程序步驟B兩者之後，將在晶圓406上形成設計A圖案化特徵及設計B圖案化特徵。另外，如圖4中所展示，缺陷420可形成於設計A之圖案化特徵404之一者中或上，而缺陷422可形成於設計B之圖案化 特徵412之一者中或上。雖然展示定位於圖案化特徵404及412之各者之一者中或上之一缺陷，但應瞭解，任何數目個缺陷可定位於包含於對應於不同程序步驟之設計之部分中之圖案化特徵中或上。另外，圖4中所展示之缺陷420及422之形狀、大小及位置不旨在指示將在任何晶圓上偵測之任何實際缺陷之任何實際特徵。本文中所描述之實施例可因此經組態用於判定缺陷相對於形成於晶圓上之特徵之位置且接著使用關於哪些特徵包含於設計之哪一部分中之資訊以判定缺陷定位於其上或其中之設計之部分。在圖4中所展示之實例中，判定步驟可包含判定缺陷420之位置定位於特徵404之一者上或中且特徵404包含於指定為設計A之設計之部分中。另外，判定步驟可包含判定缺陷422之位置定位於特徵412之一者上或中且特徵412包含於指定為設計B之設計之部分中。因此，判定步驟可包含判定缺陷420相對於指定為設計A之設計之部分之位置及缺陷422相對於指定為設計B之設計之部分之位置。
在一實施例中，如上文中所描述之判定缺陷之位置包含使由偵測器產生之針對缺陷之輸出對準於設計之第一或第二部分。舉例而言，如圖4中所展示，該(等)電腦子系統可經組態用於如步驟424中所展示之缺陷與設計對準。在另一實例中，如圖5中所展示，該(等)電腦子系統可經組態以執行光學與設計相關性510。在此步驟中，該(等)電腦子系統可使來自兩個程序步驟之設計檔案與經偵測缺陷位置疊對。可如在2009年8月4日頒予Zafar等人之美國專利第7,570,796號中所描述般執行此疊對，該專利以宛如全文闡述引用之方式併入本文中。本文中所描述之實施例可經組態以執行此專利中所描述之(若干)任何步驟且可如此專利中所描述般進一步經組態。
以此方式，可使偵測器之輸出對準於設計之不同部分以識別匹配(或實質上匹配)輸出中之圖案之設計之不同部分中之圖案。關於設 計之不同部分中之匹配圖案之資訊可接著用於判定關於缺陷之資訊，諸如針對缺陷之設計空間座標、缺陷所處之設計之部分、缺陷相對於其所處之設計之部分之位置等。
在一進一步實施例中，在晶圓之不同層上形成設計之第一及第二部分，且當偵測器之輸出係回應於缺陷在晶圓之一上表面下方之深度時，未基於缺陷在晶圓之上表面下方之深度執行判定缺陷相對於設計之第一及第二部分之位置。舉例而言，如在上文中詳細陳述，偵測器之輸出可係回應於缺陷在晶圓之上表面下方之深度。然而，在此等例項中，缺陷在晶圓上表面下方之深度本身並非用於分離歸因於對晶圓執行之不同程序步驟之缺陷。代替性地，如本文中進一步描述，較佳使用設計之部分本身以判定缺陷相對於設計之不同部分之位置。
在另一實施例中，一或多個電腦子系統經組態用於取樣經偵測缺陷之一部分且判定缺陷之位置包含使由缺陷檢視子系統產生之經偵測缺陷之經取樣部分之影像對準於設計之第一或第二部分。以此方式，在針對缺陷檢驗晶圓之後，可取樣且檢視缺陷。在一此實施例中，取樣經偵測缺陷之部分包含自基於缺陷跨晶圓之空間分佈判定之缺陷之不同子群體隨機選擇缺陷。舉例而言，該(等)電腦子系統可經組態以藉由隨機取樣減少數目個缺陷而取樣缺陷以瞭解缺陷分佈，如圖5之步驟512中所展示。接著，可將晶圓移動至用於成像之一缺陷檢視子系統，諸如一缺陷檢視工具(例如，商業上可購自KLA-Tencor之一eDR缺陷檢視工具或一類似SEM缺陷檢視工具)之一缺陷檢視子系統。該(等)電腦子系統接著可經組態以檢視缺陷，如圖5之步驟514中所展示。可如在2006年9月12日頒予Obara等人之美國專利第7,105,815號中所描述般對經取樣缺陷進行檢視且分類，該專利以宛如全文闡述引用之方式併入本文中。本文中所描述之實施例可經組態以執行此專利中所描述之(若干)任何步驟且可如此專利中所描述般進一步經組 態。如圖5中所展示，該(等)電腦子系統可經組態以執行經檢視缺陷與設計相關性，如步驟516中所展示。可在一分析或良率管理工具上執行使缺陷檢視影像與設計相關。分析包含使各個經取樣且經檢視缺陷與設計相關，此可如在上文中關於光學與設計相關性進一步描述般執行。以此方式，可將設計疊對於檢視影像上用於設計與檢視相關。
在另一實施例中，使用僅針對設計之第一部分之資訊執行第一程序步驟，使用僅針對設計之第二部分之資訊執行第二程序步驟，且使用針對設計之第一及第二部分兩者之資訊執行判定缺陷之位置。舉例而言，如圖4中所展示，缺陷與設計對準可使用程序A與設計A之相關性426以判定定位於指定為設計A之設計之部分內之缺陷且使用程序B與設計B之相關性428以判定定位於指定為設計B之設計之部分內之缺陷。因此，雖然各個程序步驟可使用僅針對形成於晶圓上之設計之部分之資訊，但檢驗步驟可使用針對形成於由檢驗(及可能檢視)考量之全部程序步驟中之設計之全部部分之資訊。
該(等)電腦子系統進一步經組態用於基於缺陷相對於設計之第一及第二部分之位置使缺陷之不同部分與第一或第二程序步驟相關聯。以此方式，可藉由運行兩個連續程序步驟(例如，蝕刻1號及蝕刻2號)且接著運行一單一檢驗步驟且使缺陷率回至與第一及第二程序步驟相關而顯著改良當前使用之方法及系統。藉由使缺陷與對應於不同程序步驟之設計之不同部分相關而實現使缺陷率回至與不同程序步驟相關，如本文中進一步描述。舉例而言，一旦已使光學子系統之輸出及/或由缺陷檢視產生之影像對準於設計資訊，便可基於設計之不同部分與不用程序步驟之間之對應性判定形成已成功對準於輸出及/或影像之設計之部分之程序步驟。由本文中所描述之實施例產生之結果可因此包含自一單一缺陷群體產生之多個缺陷子群體且子群體之各者可僅與對晶圓執行之多個程序步驟之一者相關聯。
檢驗系統輸出(或檢視影像)及設計資訊可用於將具有對應程序步驟之標誌(諸如一標記)指派至各個缺陷或各個經檢視影像。舉例而言，如圖5之步驟518中所展示，該(等)電腦子系統可經組態以針對各缺陷對程序工具產生個別標記。可由在其中系統包含且使用一缺陷檢視子系統以產生與設計之不同部分相關之缺陷之影像之實施例中之一缺陷檢視工具之一或多個電腦子系統執行使用其各自程序步驟(即，將指示形成缺陷所處之設計之部分之程序步驟之一標記或另一標誌指派至各個缺陷)標記各個缺陷。如圖5之步驟520中進一步展示，該(等)電腦子系統可經組態以將經檢視缺陷及程序工具標記發送至諸如一製作資料庫(fab database)之一資料庫或本文中所描述之另一適合電腦可讀儲存媒體。
以此方式，本文中所描述之實施例建立基於設計之檢驗(諸如在上文參考之Bevis之專利中所描述者)。在當前使用之方法中，由設計驅動檢驗。本文中所描述之實施例以此項技術為基礎且視情況添加來自基於設計之SEM檢視之資訊。實施例基於程序工具相關性自設計及檢驗及/或SEM檢視及崩潰分析獲得資訊。
在一實施例中，該(等)電腦子系統經組態用於判定與第一及第二程序步驟之一者相關聯之缺陷之不同部分之一者之一或多個特性。舉例而言，針對與第一程序步驟相關聯之缺陷之一第一部分，該(等)電腦子系統可使用由檢驗系統及/或缺陷檢視系統產生之針對第一部分中之缺陷之資訊以判定缺陷之第一部分之一或多個特性。此(等)特性可包含(例如)跨晶圓之缺陷分佈、第一部分中之缺陷之分類、第一部分中每缺陷分類之缺陷數目、第一部分中之缺陷數目對圖案化結構類型或此項技術中已知之任何其他適合特性。可針對對應於其他程序步驟之缺陷之其他部分判定類似特性。換言之，對應於一不同程序步驟之缺陷之各個部分可獨立於各個其他部分而視作其自身之缺陷群體， 且可依此項技術中已知之任何適合方式判定此項技術中已知之任何缺陷群體特性。
在另一實施例中，該(等)電腦子系統經組態以分別基於與第一及第二程序步驟相關聯之缺陷之不同部分而分別針對第一及第二程序步驟產生第一及第二檢驗結果。舉例而言，一旦已使缺陷之不同部分與不同程序步驟相關聯且(視情況)已對缺陷分類，便可產生針對缺陷之不同部分之資訊(諸如識別各程序步驟之標準化缺陷分佈之帕累托圖)。在一此實例中，使用其各自程序步驟標記各缺陷之結果可用於產生各程序步驟或各程序工具之一單獨帕累托。在另一此實例中，針對一雙重圖案化程序，該(等)電腦子系統可產生兩個帕累托，一帕累托用於第一微影-蝕刻序列且另一帕累托用於第二微影-蝕刻序列。以此方式，如圖5之步驟522中所展示，該(等)電腦子系統可經組態以產生每程序工具之結果。舉例而言，如圖4中所展示，該(等)電腦子系統可經組態以產生針對程序A之晶圓圖430及針對程序A之帕累托圖432且產生針對程序B之晶圓圖434及針對程序B之帕累托圖436。因此，可針對各個程序步驟產生不同及單獨檢驗結果。不同及單獨檢驗結果可包含於不同檢驗結果檔案中或相同檢驗結果檔案中。
在一額外實施例中，該一或多個電腦子系統經組態用於分別基於與第一及第二程序步驟相關聯之缺陷之不同部分單獨監測第一及第二程序步驟。換言之，與第一程序步驟相關聯之缺陷之一部分可用於監測第一程序步驟，與第二程序步驟相關聯之缺陷之另一部分可用於監測第二程序步驟等等。本文中所描述之系統可因此經組態用於使用一單一檢驗步驟監測多個程序步驟。另外，可如在1998年6月2日頒予La等人之美國專利第5,761,064號中所描述般對缺陷影像進行分析且分類以用於缺陷管理及追蹤，該專利以宛如全文闡述引用之方式併入本文中。本文中所描述之實施例可經組態以執行此專利中所描述之(若 干)任何步驟且可如此專利中所描述般進一步經組態。程序監測亦可包含此項技術中已知之任何其他適合程序監測。另外，如本文中進一步描述，基於程序標記，可針對不同程序步驟產生獨有缺陷分佈及標準化缺陷圖，其等可幫助瞭解各個程序工具處之缺陷率。
因此，本文中所描述之實施例提供優於其他系統及方法之若干優點。舉例而言，用於缺陷管理及組合檢驗與設計資料之先前系統及方法能夠使用一單一檢驗步驟監測單一程序步驟。相比之下，本文中所描述之實施例使一單一檢驗/檢視程序之輸出回至與多個程序步驟相關以提供用於使用一單一檢驗程序監測多個程序步驟之一系統。因此，本文中所描述之實施例實現針對連續製造程序步驟之檢驗步驟之減少。因而，本文中所描述之實施例可減少用於檢驗程序所需之時間量。特定言之，如本文中進一步描述，實施例使用僅在連續製造程序步驟之最終步驟之後執行之檢驗。單一檢驗程序可結合缺陷檢視及設計資訊一起使用以擷取針對多個程序步驟(包含在檢驗之前之最後程序步驟之前執行之程序步驟)之資訊且使用一單一步驟監測多個程序步驟。
另外，一些當前使用之方法及系統使用設計、缺陷檢視及檢驗結果以監測一程序工具及一單一程序步驟。相比之下，本文中所描述之實施例使用設計及檢驗資訊(及視情況缺陷檢視資訊)及與各個程序步驟之一相關性以用於監測多個程序步驟。以此方式，不同於其中使由一檢驗程序偵測之全部缺陷與一單一程序步驟相關之當前使用之方法及系統，本文中所描述之實施例使由一檢驗程序偵測之全部缺陷與多個程序步驟相關。此外，當前使用之系統及方法需要多個檢驗或度量衡步驟以瞭解跨多個連續程序步驟之缺陷率。相比之下，本文中所描述之實施例僅包含在多個程序步驟之最後者之後執行用於監測跨多個連續程序步驟之缺陷率之一檢驗或度量衡程序。此外，藉由實施此 方法論，可提供關於多個程序工具之狀態之更多資訊。
本文中所描述之實施例亦可用於提供對於當前未經檢驗之步驟(諸如雙重或四重圖案化之中間步驟)或其中在一中間步驟之後未執行一檢驗以節約時間或錢之其他程序之檢驗能力。舉例而言，運用本文中所描述之實施例，使用者可使用一單一檢驗步驟瞭解一四重圖案化程序之中間步驟中之問題。各個程序工具上之時間花費數千美元且錯過一程序偏離可花費高達數十萬美元(若在判定程序偏離之根本原因時工具停機一天)。然而，本文中所描述之實施例可提供針對多個程序步驟之詳細缺陷報告且減輕程序工具停機之風險，藉此防止極端成本。依一類似方式，當在必須對晶圓執行另一程序步驟之前沒有時間進行檢驗時(例如，當在晶圓上之一材料開始降級之前必須將晶圓移動至下一程序工具時)，本文中所描述之實施例可用於中間程序步驟檢驗。
可如本文中所描述般進一步組態系統之實施例之各者。另外，可將在上文中所描述之系統之實施例之各者一起組合成一單一實施例。換言之，除非本文中另有指明，否則系統實施例並不與任何其他系統實施例互斥。此外，雖然圖4至圖5展示可由本文中所描述之該(等)電腦子系統執行之多種功能，但除非本文中另有指明，否則此等圖中所展示之任何功能並非對本文中所描述之系統實施例之功能及/或本文中所描述之方法實施例之實踐至關重要。換言之，除非本文中另有指明，否則本文中所描述之實施例可經組態以執行少於此等圖中所展示之全部功能或多於此等圖中所展示之全部功能，且實施例仍可在此等實施例之範疇內起作用及/或實踐。
另一實施例係關於一種用於偵測一晶圓上之缺陷之電腦實施方法。該方法包含獲取藉由一檢驗系統在對晶圓執行之一檢驗程序期間產生之輸出。該輸出可包含本文中所描述之輸出之任何者。可根據本 文中所描述之實施例之任何者組態檢驗系統。
在已對晶圓執行至少第一及第二程序步驟之後執行檢驗程序。在第一及第二程序步驟之間未執行晶圓之檢驗。第一程序步驟包含在晶圓上形成針對晶圓之一設計之一第一部分，且第二程序步驟包含在晶圓上形成針對晶圓之設計之一第二部分。設計之第一及第二部分在晶圓上係呈空間互斥。可如本文中所描述般進一步組態設計之第一及第二部分。
獲取由檢驗系統產生之輸出可包含對晶圓實際上執行一檢驗程序(例如，藉由使用檢驗系統產生針對晶圓之輸出)。然而，獲取輸出可不包含對晶圓執行一檢驗程序。舉例而言，獲取輸出可包含自其中已藉由檢驗系統儲存輸出之一儲存媒體獲取輸出。因此，雖然本文中所描述之實施例可包含一光學子系統及/或一缺陷檢視子系統，但可替代地在不使用一光學子系統及/或一缺陷檢視子系統之情況下執行本文中所描述之實施例。舉例而言，可僅使用本文中所描述之一或多個電腦子系統執行實施例。
該方法亦包含基於輸出在該晶圓上偵測缺陷。另外，該方法包含判定缺陷相對於設計之第一及第二部分之位置。該方法進一步包含基於缺陷相對於設計之第一及第二部分之位置使缺陷之不同部分與第一或第二程序步驟相關聯。可根據本文中所描述之實施例進一步執行此等步驟之各者。由可根據本文中所描述之實施例之任何者組態之一或多個電腦子系統執行獲取、偵測、判定及相關聯步驟。
上文中所描述之方法之實施例之各者可包含本文中所描述之(若干)任何其他方法之(若干)任何其他步驟。此外，上文中所描述之方法之實施例之各者可由本文中所描述之系統之任何者執行。
本文中所描述之全部方法可包含將方法實施例之一或多個步驟之結果儲存於一電腦可讀儲存媒體中。結果可包含本文中所描述之結 果之任何者且可依此項技術中已知之任何方式儲存。儲存媒體可包含本文中所描述之任何儲存媒體或此項技術中已知之任何其他適合儲存媒體。在已儲存結果之後，結果可在儲存媒體中存取且由本文中所描述之方法或系統實施例之任何者使用、經格式化用於對一使用者顯示、由另一軟體模組、方法或系統等使用。
一額外實施例係關於一種非暫時性電腦可讀媒體，其含有儲存於其中用於導致一電腦系統執行用於偵測一晶圓上之缺陷之一電腦實施方法之程式指令。在圖6中展示一此實施例。特定言之，如圖6中所展示，電腦可讀媒體600包含可在電腦系統604上執行之程式指令602。電腦實施方法包含本文中所描述之方法之步驟。可針對其執行程式指令之電腦實施方法可包含本文中所描述之(若干)任何其他步驟。
實施諸如本文中所描述之方法之程式指令602可儲存於電腦可讀媒體600上。電腦可讀媒體可係一儲存媒體，諸如一磁碟或光碟或一磁帶或此項技術中已知之任何其他適合非暫時性電腦可讀媒體。
可依多種方式(尤其包含基於程序之技術、基於組件之技術及/或物件導向技術)之任何者實施程式指令。舉例而言，可視需要使用ActiveX控制項、C++物件、JavaBeans、微軟基礎類別庫(「MFC」)或其他技術或方法實施程式指令。
可根據本文中所描述之實施例之任何者進一步組態電腦系統。
鑑於此描述，熟習此項技術者將瞭解本發明之多種態樣之進一步修改及替代實施例。舉例而言，提供用於偵測一晶圓上之缺陷之方法及系統。因此，將此描述理解為僅係闡釋性且係為了教示熟習此項技術者實行本發明之一般方式之目的。應瞭解，應將本文中展示且描述之本發明之形式視為目前較佳實施例。在受益於本發明之此描述之後，如熟悉此項技術者將瞭解，元件及材料可替代本文中繪示且描述 之彼等元件及材料，可顛倒部件及程序且可獨立利用本發明之某些特徵。可對本文中描述之元件做出改變而不脫離如隨附申請專利範圍中所描述之本發明之精神及範疇。
400‧‧‧設計A
402‧‧‧程序步驟A
404‧‧‧圖案化特徵
406‧‧‧晶圓
408‧‧‧設計B
410‧‧‧程序步驟B
412‧‧‧圖案化特徵
414‧‧‧檢驗/檢視工具
416‧‧‧晶圓圖
418‧‧‧帕累托圖
420‧‧‧缺陷
422‧‧‧缺陷
424‧‧‧步驟
426‧‧‧程序A與設計A之相關性
428‧‧‧程序B與設計B之相關性
430‧‧‧晶圓圖
432‧‧‧帕累托圖
434‧‧‧晶圓圖
436‧‧‧帕累托圖

Claims (20)

  1. 一種經組態以偵測一晶圓上之缺陷之系統，其包括：一光學子系統，其包括至少一光源及一偵測器，其中該光學子系統經組態以在對該晶圓執行之一檢驗程序期間將由該光源產生之光引導至該晶圓且使用該偵測器偵測來自該晶圓之光，其中該檢驗程序係在已對該晶圓執行至少第一及第二程序步驟之後執行，其中該晶圓之檢驗不在該等第一及第二程序步驟之間執行，其中該第一程序步驟包括在該晶圓上形成針對該晶圓之一設計之一第一部分，其中該第二程序步驟包括在該晶圓上形成針對該晶圓之該設計之一第二部分，且其中該設計之該等第一及第二部分在該晶圓上係呈空間互斥；及一或多個電腦子系統，其等經組態用於接收由該偵測器產生之回應於由該偵測器偵測之該光之輸出，基於該輸出偵測該晶圓上之缺陷，判定該等缺陷相對於該設計之該等第一及第二部分之位置，且基於該等缺陷相對於該設計之該等第一及第二部分之該等位置使該等缺陷之不同部分與該第一或第二程序步驟相關聯。
  2. 如請求項1之系統，其中判定該等缺陷之該等位置包括使由該偵測器產生之針對該等缺陷之該輸出對準於該設計之該第一或第二部分。
  3. 如請求項1之系統，其中該一或多個電腦子系統進一步經組態用於取樣該等經偵測缺陷之一部分，其中該系統進一步包括經組態以產生該等經偵測缺陷之該經取樣部分之影像之一缺陷檢視子系統，且其中判定該等缺陷之該等位置包括使該等經偵測缺陷之該經取樣部分之影像對準於該設計之該第一或第二部分。
  4. 如請求項3之系統，其中取樣該等經偵測缺陷之該部分包括自基於該等缺陷跨該晶圓之空間分佈判定之該等缺陷之不同子群體隨機選擇缺陷。
  5. 如請求項3之系統，其中該缺陷檢視子系統包括一基於電子束之缺陷檢視子系統。
  6. 如請求項1之系統，其中該一或多個電腦子系統進一步經組態用於判定與該等第一及第二程序步驟之一者相關聯之該等缺陷之該等不同部分之一者之一或多個特性。
  7. 如請求項1之系統，其中該一或多個電腦子系統進一步經組態以分別基於與該等第一及第二程序步驟相關聯之該等缺陷之該等不同部分分別針對該等第一及第二程序步驟產生第一及第二檢驗結果。
  8. 如請求項1之系統，其中該一或多個電腦子系統進一步經組態用於分別基於與該等第一及第二程序步驟相關聯之該等缺陷之該等不同部分單獨監測該等第一及第二程序步驟。
  9. 如請求項1之系統，其中使用僅針對該設計之該第一部分之資訊執行該第一程序步驟，其中使用僅針對該設計之該第二部分之資訊執行該第二程序步驟，且其中使用針對該設計之該等第一及第二部分兩者之該資訊執行判定該等缺陷之該等位置。
  10. 如請求項1之系統，其中該設計之該等第一及第二部分互斥之該空間係在實質上平行於該晶圓之一上表面之一平面中。
  11. 如請求項1之系統，其中包含於該設計之該第一部分中之圖案化特徵與包含於該設計之該第二部分中之圖案化特徵互斥。
  12. 如請求項1之系統，其中該設計之該第一部分未形成於該設計之該第二部分上方或下方。
  13. 如請求項1之系統，其中該設計之該等第一及第二部分形成於該 晶圓之相同層上。
  14. 如請求項1之系統，其中該設計之該等第一及第二部分形成於該晶圓之不同層上，且其中當該偵測器之該輸出係回應於該等缺陷在該晶圓之一上表面下方之深度，判定該等缺陷相對於該設計之該等第一及第二部分之該等位置並非基於該等缺陷在該晶圓之該上表面下方之該深度而執行。
  15. 如請求項1之系統，其中該第一程序步驟進一步包括一多圖案化步驟程序之一第一圖案化步驟，且其中該第二程序步驟進一步包括該多圖案化步驟程序之一第二圖案化步驟。
  16. 如請求項1之系統，其中該設計之該第一部分包括用於N型金屬氧化物半導體電晶體之結構，且其中該設計之該第二部分包括用於P型金屬氧化物半導體電晶體之結構。
  17. 如請求項16之系統，其中用於該等N型金屬氧化物半導體電晶體及該等P型金屬氧化物半導體電晶體之該等結構係井。
  18. 如請求項1之系統，其中該等第一及第二程序步驟係一後端製程金屬化程序之部分。
  19. 一種非暫時性電腦可讀媒體，其含有儲存於其中用於導致一電腦系統執行用於偵測一晶圓上之缺陷之一電腦實施方法之程式指令，其中該電腦實施方法包括：獲取藉由一檢驗系統在對一晶圓執行之一檢驗程序期間針對該晶圓產生之輸出，其中在已對該晶圓執行至少第一及第二程序步驟之後執行該檢驗程序，其中該晶圓之檢驗不在該等第一及第二程序步驟之間執行，其中該第一程序步驟包括在該晶圓上形成針對該晶圓之一設計之一第一部分，其中該第二程序步驟包括在該晶圓上形成針對該晶圓之該設計之一第二部分，且其中該設計之該等第一及第二部分在該晶圓上係呈空間互斥； 基於該輸出偵測該晶圓上之缺陷；判定該等缺陷相對於該設計之該等第一及第二部分之位置；及基於該等缺陷相對於該設計之該等第一及第二部分之該等位置使該等缺陷之不同部分與該第一或第二程序步驟相關聯。
  20. 一種用於偵測一晶圓上之缺陷之電腦實施方法，其包括：獲取藉由一檢驗系統在對一晶圓執行之一檢驗程序期間針對該晶圓產生之輸出，其中該檢驗程序在已對該晶圓執行至少第一及第二程序步驟之後執行，其中該晶圓之檢驗不在該等第一及第二程序步驟之間執行，其中該第一程序步驟包括在該晶圓上形成針對該晶圓之一設計之一第一部分，其中該第二程序步驟包括在該晶圓上形成針對該晶圓之該設計之一第二部分，且其中該設計之該等第一及第二部分在該晶圓上係呈空間互斥；基於該輸出偵測該晶圓上之缺陷；判定該等缺陷相對於該設計之該等第一及第二部分之位置；及基於該等缺陷相對於該設計之該等第一及第二部分之該等位置使該等缺陷之不同部分與該第一或第二程序步驟相關聯，其中藉由一或多個電腦子系統執行該獲取、該偵測、該判定及該相關聯。
TW104124590A 2014-07-29 2015-07-29 用於在一單一檢驗程序中之多個程序步驟之檢驗 TWI663665B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462030074P 2014-07-29 2014-07-29
US62/030,074 2014-07-29
US14/809,774 2015-07-27
US14/809,774 US10712289B2 (en) 2014-07-29 2015-07-27 Inspection for multiple process steps in a single inspection process

Publications (2)

Publication Number Publication Date
TW201611148A true TW201611148A (zh) 2016-03-16
TWI663665B TWI663665B (zh) 2019-06-21

Family

ID=55179747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104124590A TWI663665B (zh) 2014-07-29 2015-07-29 用於在一單一檢驗程序中之多個程序步驟之檢驗

Country Status (7)

Country Link
US (1) US10712289B2 (zh)
JP (2) JP2017527991A (zh)
KR (1) KR102288393B1 (zh)
CN (1) CN106537572B (zh)
SG (1) SG11201610818XA (zh)
TW (1) TWI663665B (zh)
WO (1) WO2016018913A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778264B (zh) * 2018-05-23 2022-09-21 美商克萊譚克公司 設計為基礎之對準之效能監控

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015143608A1 (zh) * 2014-03-24 2015-10-01 杭州巨星工具有限公司 反射水泡水平尺
US10211025B2 (en) * 2015-08-12 2019-02-19 Kla-Tencor Corp. Determining a position of a defect in an electron beam image
KR20170083678A (ko) * 2016-01-08 2017-07-19 삼성전자주식회사 기판 검사 방법
US10262408B2 (en) * 2017-04-12 2019-04-16 Kla-Tencor Corporation System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
KR102579904B1 (ko) * 2018-01-31 2023-09-19 삼성전자주식회사 비전 검사 관리 방법 및 비전 검사 시스템
US10818005B2 (en) 2018-03-12 2020-10-27 Kla-Tencor Corp. Previous layer nuisance reduction through oblique illumination
US10697900B2 (en) * 2018-06-19 2020-06-30 Kla-Tencor Corporation Correlating SEM and optical images for wafer noise nuisance identification
JP7532288B2 (ja) 2021-03-04 2024-08-13 キオクシア株式会社 検査結果分析装置および検査結果分析プログラム

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828778A (en) 1995-07-13 1998-10-27 Matsushita Electric Industrial Co., Ltd. Method and apparatus for analyzing failure of semiconductor wafer
US5761064A (en) 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
JP3745564B2 (ja) * 1999-07-08 2006-02-15 三菱電機株式会社 欠陥検査方法および欠陥検査装置
JP3870052B2 (ja) 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
US6886153B1 (en) 2001-12-21 2005-04-26 Kla-Tencor Corporation Design driven inspection or measurement for semiconductor using recipe
US7401066B2 (en) 2002-03-21 2008-07-15 Applied Materials, Inc. Correlation of end-of-line data mining with process tool data mining
US6610550B1 (en) 2002-04-03 2003-08-26 Advanced Micro Devices Method and apparatus for correlating error model with defect data
TW535207B (en) 2002-05-08 2003-06-01 Powerchip Semiconductor Corp Method for automatically controlling defect-specification in manufacturing process of semiconductors
TWI229894B (en) * 2002-09-05 2005-03-21 Toshiba Corp Mask defect inspecting method, semiconductor device manufacturing method, mask defect inspecting apparatus, generating method of defect influence map, and computer program product
JP4310090B2 (ja) * 2002-09-27 2009-08-05 株式会社日立製作所 欠陥データ解析方法及びその装置並びにレビューシステム
JP4529366B2 (ja) * 2003-03-26 2010-08-25 株式会社ニコン 欠陥検査装置、欠陥検査方法及びホールパターンの検査方法
JP2005259396A (ja) 2004-03-10 2005-09-22 Hitachi High-Technologies Corp 欠陥画像収集方法およびその装置
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
JP4866141B2 (ja) * 2006-05-11 2012-02-01 株式会社日立ハイテクノロジーズ Ｓｅｍ式レビュー装置を用いた欠陥レビュー方法及びｓｅｍ式欠陥レビュー装置
US8698093B1 (en) 2007-01-19 2014-04-15 Kla-Tencor Corporation Objective lens with deflector plates immersed in electrostatic lens field
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
JP4799574B2 (ja) * 2008-02-29 2011-10-26 株式会社東芝 線状パターンの検知方法および装置
CN101719477B (zh) 2008-10-09 2013-04-24 联华电子股份有限公司 对准标记及缺陷检测方法
SG164292A1 (en) * 2009-01-13 2010-09-29 Semiconductor Technologies & Instruments Pte System and method for inspecting a wafer
JP2012122765A (ja) * 2010-12-06 2012-06-28 Hitachi High-Technologies Corp 欠陥検査装置
JP5553716B2 (ja) * 2010-09-15 2014-07-16 株式会社日立ハイテクノロジーズ 欠陥検査方法及びその装置
US8664594B1 (en) 2011-04-18 2014-03-04 Kla-Tencor Corporation Electron-optical system for high-speed and high-sensitivity inspections
US8692204B2 (en) 2011-04-26 2014-04-08 Kla-Tencor Corporation Apparatus and methods for electron beam detection
US9201022B2 (en) 2011-06-02 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Extraction of systematic defects
JP2012251935A (ja) 2011-06-06 2012-12-20 Fujitsu Semiconductor Ltd 検査装置及び検査方法
JP5581286B2 (ja) * 2011-09-09 2014-08-27 株式会社日立ハイテクノロジーズ 欠陥検査方法および欠陥検査装置
JP6057522B2 (ja) * 2012-03-12 2017-01-11 三菱電機株式会社 欠陥検査方法
JP6078234B2 (ja) 2012-04-13 2017-02-08 株式会社日立ハイテクノロジーズ 荷電粒子線装置
US8716662B1 (en) 2012-07-16 2014-05-06 Kla-Tencor Corporation Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations
US8948495B2 (en) 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
US20150120220A1 (en) * 2013-10-29 2015-04-30 Kla-Tencor Corporation Detecting IC Reliability Defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI778264B (zh) * 2018-05-23 2022-09-21 美商克萊譚克公司 設計為基礎之對準之效能監控

Also Published As

Publication number Publication date
WO2016018913A1 (en) 2016-02-04
US10712289B2 (en) 2020-07-14
SG11201610818XA (en) 2017-02-27
CN106537572A (zh) 2017-03-22
JP2020170864A (ja) 2020-10-15
KR20170038016A (ko) 2017-04-05
JP6898501B2 (ja) 2021-07-07
JP2017527991A (ja) 2017-09-21
TWI663665B (zh) 2019-06-21
US20160033420A1 (en) 2016-02-04
CN106537572B (zh) 2020-08-04
KR102288393B1 (ko) 2021-08-09

Similar Documents

Publication Publication Date Title
TWI663665B (zh) 用於在一單一檢驗程序中之多個程序步驟之檢驗
US10921262B2 (en) Correlating SEM and optical images for wafer noise nuisance identification
TWI603409B (zh) 用於半導體檢查處方創建、缺陷檢閱及計量之適應性取樣
JP6789920B2 (ja) 被検査物上の関心対象領域の座標決定
TWI618161B (zh) 使用設計資料於半導體晶圓上偵測重複缺陷之方法、系統及非暫時性電腦可讀媒體
US11067516B2 (en) High accuracy of relative defect locations for repeater analysis
KR102096136B1 (ko) 정밀 결함 위치들을 사용한 웨이퍼 검사 레시피들 튜닝
US20160025648A1 (en) Virtual Inspection Systems with Multiple Modes
WO2013035421A1 (ja) 領域決定装置、観察装置または検査装置、領域決定方法および領域決定方法を用いた観察方法または検査方法
KR20190049890A (ko) 반도체 웨이퍼 검사를 위한 결함 마킹
JP2017523390A (ja) 検査のための高解像度フルダイイメージデータの使用
JP6545164B2 (ja) ウェハ検査プロセスの１つ以上のパラメータを決定するための方法、コンピュータ読み出し可能な媒体およびシステム
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
KR20180034677A (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
US9702827B1 (en) Optical mode analysis with design-based care areas
TWI807171B (zh) 半導體應用之參考影像的生成
TW202123291A (zh) 多光束掃描電子顯微鏡工具的自參考健康監測系統
JP4287863B2 (ja) レビューｓｅｍ
JP4745380B2 (ja) レビューｓｅｍ
JP5036889B2 (ja) レビューｓｅｍ
CN110637356A (zh) 用于重复缺陷分析的相对缺陷位置的高精准度
JP2022526994A (ja) Ｚ高さの絶対値を利用したツール間の相乗効果