TW201611026A - 記憶體系統 - Google Patents

Abstract

本發明之實施形態提供一種減少消耗電力之記憶體系統。 記憶體系統10包括非揮發性記憶體13、熱電元件17、電容器16、及使用由熱電元件17產生之電力對電容器16進行充電之控制器。

Description

記憶體系統

[相關申請案]

本申請案享有以日本專利申請案2014-178480號(申請日：2014年9月2日)作為基礎申請案之優先權。本申請案係藉由參照該基礎申請案而包含基礎申請案之所有內容。

本發明之實施形態係關於一種記憶體系統。

作為非揮發性半導體記憶裝置之一種，已知有NAND(Not-And，反及)型快閃記憶體。又，已知有搭載有NAND型快閃記憶體之儲存設備(例如SSD(Solid State Drive，固態磁碟機))。

實施形態提供一種高品質之記憶體系統。

實施形態之記憶體系統包括非揮發性記憶體、熱電元件、電容器、及使用由上述熱電元件產生之電力對上述電容器進行充電之控制器。

10‧‧‧記憶體系統

11‧‧‧介面電路

12‧‧‧記憶體控制器

13‧‧‧NAND型快閃記憶體

14‧‧‧電源電路

15‧‧‧電源控制器

16‧‧‧電容器

17‧‧‧熱電元件

18‧‧‧溫度感測器

19‧‧‧冷卻風扇

20‧‧‧信號線

21‧‧‧電源線

22‧‧‧基板

30‧‧‧主機機器

40‧‧‧ECC電路

41‧‧‧無線控制器

42‧‧‧無線電路

43‧‧‧通信終端

44‧‧‧外部記憶裝置

45‧‧‧雲端服務

S100‧‧‧步驟

S101‧‧‧步驟

S102‧‧‧步驟

S103‧‧‧步驟

S104‧‧‧步驟

S105‧‧‧步驟

S106‧‧‧步驟

S200‧‧‧步驟

S201‧‧‧步驟

S202‧‧‧步驟

S203‧‧‧步驟

S204‧‧‧步驟

S205‧‧‧步驟

S206‧‧‧步驟

S300‧‧‧步驟

S301‧‧‧步驟

S302‧‧‧步驟

S303‧‧‧步驟

S304‧‧‧步驟

S305‧‧‧步驟

S306‧‧‧步驟

S307‧‧‧步驟

S308‧‧‧步驟

S309‧‧‧步驟

S310‧‧‧步驟

S400‧‧‧步驟

S401‧‧‧步驟

S402‧‧‧步驟

S403‧‧‧步驟

S404‧‧‧步驟

S405‧‧‧步驟

S406‧‧‧步驟

S407‧‧‧步驟

S408‧‧‧步驟

S409‧‧‧步驟

S410‧‧‧步驟

S411‧‧‧步驟

S412‧‧‧步驟

S413‧‧‧步驟

S414‧‧‧步驟

S415‧‧‧步驟

S416‧‧‧步驟

S500‧‧‧步驟

S501‧‧‧步驟

S502‧‧‧步驟

S503‧‧‧步驟

S504‧‧‧步驟

S505‧‧‧步驟

S506‧‧‧步驟

S507‧‧‧步驟

S508‧‧‧步驟

S509‧‧‧步驟

S510‧‧‧步驟

S511‧‧‧步驟

t‧‧‧時間

T‧‧‧內部溫度

Ta‧‧‧閾值

W‧‧‧電力

圖1係第1實施形態之記憶體系統之方塊圖。

圖2係模式性地表示記憶體系統之剖面構造之圖。

圖3係對第1實施形態之記憶體系統之動作進行說明之流程圖。

圖4係表示記憶體系統之內部溫度之一例之曲線圖。

圖5係表示熱電元件產生之電力之一例之曲線圖。

圖6係對變化例之記憶體系統之動作進行說明之流程圖。

圖7係第2實施形態之記憶體系統之方塊圖。

圖8係對第2實施形態之記憶體系統之寫入動作進行說明之流程圖。

圖9係對第2實施形態之記憶體系統之讀出動作進行說明之流程圖。

圖10係對繼圖9後之記憶體系統之讀出動作進行說明之流程圖。

圖11係對其他例之記憶體系統之寫入動作進行說明之流程圖。

圖12係對繼圖11後之記憶體系統之寫入動作進行說明之流程圖。

以下，參照圖式對實施形態進行說明。但是，圖式係模式性或概念性者，各圖式之尺寸及比例等未必與實物相同。以下所示之若干實施形態例示了用以將本發明之技術思想具體化之裝置及方法，但並非藉由構成零件之形狀、構造、配置等特定本發明之技術思想。再者，於以下之說明中，對具有相同功能及構成之要素標註相同符號，且僅於需要之情形時進行重複說明。

[第1實施形態]

記憶體系統包括非揮發性半導體記憶裝置(非揮發性記憶體)。於本實施形態中，作為非揮發性半導體記憶裝置，列舉NAND型快閃記憶體為例進行說明。又，作為記憶體系統，列舉作為包括NAND型快閃記憶體之儲存設備之SSD(Solid State Drive)為例進行說明。

[1]記憶體系統之構成

圖1係第1實施形態之記憶體系統10之方塊圖。記憶體系統10包括介面電路(I/F電路)11、記憶體控制器(SSD控制器)12、NAND型快閃記憶體13、電源電路14、電源控制器15、電容器16、熱電元件17、溫度感測器18、及冷卻風扇19。再者，於圖1中，為了使圖式容易理 解，以實線表示信號線，以虛線表示電源線。

介面電路11係經由信號線(匯流排)20而連接於主機機器30。介面電路11係ATA(Advanced Technology Attachment，先進技術附件)介面等記憶體連接介面，且於與主機機器30之間進行介面處理。主機機器30係對記憶體系統10進行資料之寫入、資料之讀出、及資料之刪除之外部裝置，包含例如個人電腦、或連接於網路之伺服器等。

記憶體控制器12包括CPU(Central Processing Unit，中央處理單元)及RAM(Random Access Memory，隨機存取記憶體)等。記憶體控制器12總括地控制記憶體系統10內之動作。記憶體控制器12具有如下功能：於與主機機器30之間處理命令；或進行NAND型快閃記憶體13與主機機器30之間之資料傳輸；或管理NAND型快閃記憶體13內之各區塊。

NAND型快閃記憶體13係可非揮發地記憶資料之非揮發性半導體記憶體，儲存使用者資料、程式、及記憶體系統10之管理資料等。於NAND型快閃記憶體13中，刪除係以區塊單位進行，寫入與讀出係以頁面單位進行。NAND型快閃記憶體13包含將複數個記憶胞呈矩陣狀排列而成之記憶胞陣列，該記憶胞陣列係排列複數個作為資料刪除之單位之物理區塊而構成。於NAND型快閃記憶體13中，針對每個物理頁面進行資料之寫入及資料之讀出。物理頁面包含複數個記憶胞。物理區塊包含複數個物理頁面。NAND型快閃記憶體13包含例如複數個NAND晶片。複數個NAND晶片可個別地控制，且可並列動作。

電源電路14經由電源線21而連接於主機機器30，且自主機機器30接收複數種電源。而且，電源電路14使用自主機機器30接收之電源，而於記憶體系統10內部產生需要之複數種電源。

電源控制器15接收由電源電路14產生之電源。電源控制器15總括地控制記憶體系統10內部之電源。關於電源控制器15之具體之動作 將於下文進行敍述。

電容器16作為蓄電池發揮功能，且係作為記憶體系統10之電力供給源之備份電源。電容器16係於發生例如在記憶體系統10進行動作時電源電壓之降低、電源電壓之瞬斷、及記憶體系統10之異常之電源斷路等之情形時，對電源控制器15供給電源。

熱電元件17具有將熱能轉換為電能之功能。作為熱電元件17，可使用例如利用熱源與除熱源以外之部分之溫度差進行發電之元件、即利用西白克效應(Seebeck effect)之元件。關於熱電元件17之構成，記載於例如稱為“THERMOELECTRIC DEVICE AND THERMOELECTRIC MODULE(熱電裝置及熱電模組)”之2010年12月9日提出申請之美國專利申請案12/964,152號。該專利申請案之全部內容藉由參照而引用於本案說明書中。

溫度感測器18測定記憶體系統10內部之溫度。冷卻風扇19係藉由向記憶體系統10內部吹送空氣，而冷卻記憶體系統10內部。

圖2係模式性地表示記憶體系統10之剖面構造之圖。於基板22上安裝構成記憶體系統10之複數個模組。再者，於圖2中，作為安裝於基板22之複數個模組，例示有介面電路11、記憶體控制器(記憶體Ctrl.)12、NAND型快閃記憶體13、電源控制器(電源Ctrl.)15、電容器16、及冷卻風扇19。

以與複數個模組之全部或一部分接觸之方式設置熱電元件17。熱電元件17至少與模組接觸之面被絕緣膜覆蓋。熱電元件17亦可形成於發熱量尤其多之模組(例如，記憶體控制器12等)之附近。又，於記憶體控制器12之發熱量較多之情形時，較理想為將記憶體控制器12配置於冷卻風扇19之附近。

又，於本實施形態中，為了冷卻元件而使用冷卻風扇19，但亦可使用利用電力冷卻元件之帕耳帖(Peltier)元件、熱交換元件等。

[2]動作

其次，對如上所述般構成之記憶體系統10之動作進行說明。圖3係對記憶體系統10之動作進行說明之流程圖。

首先，藉由自主機機器30經由電源線21對記憶體系統10供給電源，而啟動記憶體系統10(步驟S100)。具體而言，電源控制器15一面自電源電路14接收電源，一面對介面電路11、記憶體控制器12、NAND型快閃記憶體13、及溫度感測器18供給電源。其後，記憶體系統10執行與主機機器30之命令相應之通常動作(包含寫入動作、讀出動作、及刪除動作)。

繼而，使記憶體系統10整體(記憶體系統10內之全部模組)開始發熱，藉此，熱電元件17使用記憶體系統10產生之熱，開始發電(步驟S101)。

圖4係表示記憶體系統10之內部溫度之一例之曲線圖。圖5係表示熱電元件17產生之電力之一例之曲線圖。圖4之縱軸為記憶體系統10之內部溫度T，橫軸為時間t。圖5之縱軸為熱電元件17產生之電力W，橫軸為時間t。圖4及圖5為任意單位。

例如，若記憶體系統10之內部溫度成為閾值Ta以上，則熱電元件17利用記憶體系統10之熱產生電力。閾值Ta係根據熱電元件17之材料及特性而決定之值。例如，於使用利用溫度差進行發電之熱電元件17之情形時，閾值Ta係將除熱源以外之部分之溫度較低側之溫度、與熱電元件17可發電之溫度差相加所得之溫度。

繼而，電源控制器15使用熱電元件17之電力，對電容器16進行充電(步驟S102)。繼而，記憶體控制器12判定電容器16之充電是否已完成(步驟S103)。電容器16之充電是否已完成之判定可藉由基於電容器16及熱電元件17之特性算出之充電時間而進行管理。即，於開始對電容器16進行充電後之經過時間超過預先算出之充電時間之情形時， 記憶體控制器12判定為電容器16之充電已完成。

若於步驟S103中電容器16之充電完成，則記憶體控制器12監視記憶體系統10之內部溫度是否超過記憶體系統10之動作保證溫度(步驟S104)。動作保證溫度係根據記憶體系統10之規格而設定。此處所謂之動作保證溫度係指上限側之動作保證溫度，例如為70~85℃左右。

於在步驟S104中記憶體系統10之內部溫度超過動作保證溫度之情形時，電源控制器15使用熱電元件17之電力驅動冷卻風扇19(步驟S105)。另一方面，於記憶體系統10之內部溫度未超過動作保證溫度之情形時，電源控制器15將熱電元件17之電力用於記憶體系統10之通常動作(步驟S106)。

再者，冷卻風扇19較理想為以主要冷卻發熱量較大之元件(例如記憶體控制器12)而不冷卻熱電元件17之方式配置各要素。例如，以使自冷卻風扇19吹出之風直接接觸於記憶體控制器12，且使風不接觸於熱電元件17之方式配置。

(變化例)

電容器16亦可為超級電容器。超級電容器16係為了於發生異常之電源斷路之情形時保證記憶體系統10之動作而使用。超級電容器16之電容被設定為在發生異常之電源斷路時供給記憶體系統10能夠完成通常之電源斷開時之結束動作之電力所需之電容以上。

圖6係對變化例之記憶體系統10之動作進行說明之流程圖。圖6之步驟S200~S201與圖3之步驟S100~S101相同。

繼而，電源控制器15使用熱電元件17之電力對超級電容器16進行充電(步驟S202)。繼而，記憶體控制器12判定儲存於超級電容器16之電力量是否超過記憶體系統10之電源斷路時之結束動作所需之電力量(步驟S203)。儲存於超級電容器16之電力量之判定可藉由基於超級 電容器16及熱電元件17之特性而算出之充電時間進行管理。

於在步驟S203中超級電容器16之電力量超過電源斷路時之結束動作所需之電力量之情形時，記憶體控制器12監視記憶體系統10之內部溫度是否超過記憶體系統10之動作保證溫度(步驟S204)。其後之動作(步驟S205及S206)與圖3之步驟S105及S106相同。

[3]效果

如以上所詳細敍述般，於第1實施形態中，記憶體系統10包括使用熱產生電力之熱電元件17。而且，電源控制器15使用由熱電元件17產生之電力，進行電容器16之充電、冷卻風扇19之驅動、及NAND型快閃記憶體13之通常動作。

因此，根據第1實施形態，可減少記憶體系統10之消耗電力。即，可減少相當於記憶體系統10中所使用之電力量中由熱電元件17產生之電力量之程度的消耗電力。又，使用熱電元件17產生之電力驅動冷卻風扇19，可減少記憶體系統10之發熱。

近年來，為了滿足使用者之速度要求等級，SSD中使複數個NAND晶片並列動作。伴隨於此，SSD(尤其是記憶體控制器)之自身發熱量變多，而於進行負載最大之動作時(例如進行順序寫(sequential write)動作時)難以保證動作保證溫度。又，因複數個NAND晶片並列動作，而消耗電力增大。

相對於此，於本實施形態中，可藉由熱電元件17減少記憶體系統10之消耗電力，因此可實現記憶體系統10之高速動作。又，可減少記憶體系統10之發熱，因此可維持記憶體系統10之高速動作。

[第2實施形態]

[1]記憶體系統之構成

圖7係第2實施形態之記憶體系統10之方塊圖。記憶體系統10包括介面電路11、記憶體控制器12、NAND型快閃記憶體13、 ECC(Error Checking and Correcting，錯誤檢查與校正)電路40、無線控制器41、及無線電路42。

ECC電路40於資料寫入時，使用寫入資料產生錯誤校正碼。該錯誤校正碼與寫入資料一併被寫入NAND型快閃記憶體13。又，ECC電路40於資料讀出時，使用包含於讀出資料之錯誤校正碼，校正讀出資料之錯誤。錯誤校正碼自讀出資料被去除。

無線電路42於與外部裝置(包含通信終端43及外部記憶裝置44)之間進行無線通信。無線電路42包括天線、發送電路、及接收電路。作為無線通信，可列舉依據IEEE 802.11標準之無線LAN(Local Area Network，區域網路)、Bluetooth(藍牙)(註冊商標)、及紅外線通信等。例如，無線電路42係經由無線LAN而自通信終端43及外部記憶裝置44接收無線信號，且向通信終端43及外部記憶裝置44發送無線信號。

作為通信終端43，可列舉行動電話、及智慧型手機等。作為外部記憶裝置44，可列舉連接於網路之NAS(Network Attached Storage，網路附接儲存器)、及伺服器等。通信終端43及外部記憶裝置44係經由例如網際網路而連接於雲端服務(cloud service)45，自雲端服務45提供資料或軟體。

無線控制器41總括地控制無線通信。即，無線控制器41經由無線電路42，將資料寫入至通信終端43及外部記憶裝置44，且自通信終端43及外部記憶裝置44讀出資料。

[2]動作

其次，對如上所述般構成之記憶體系統10之動作進行說明。

[2-1]寫入動作

首先，對記憶體系統10之寫入動作進行說明。圖8係對記憶體系統10之寫入動作進行說明之流程圖。於圖8之流程圖中，將通信終端 43及/或外部記憶裝置44記為外部裝置。

主機機器30將寫入請求發行至記憶體系統10(步驟S300)。於寫入請求中，包含命令、位址、及資料。繼而，記憶體控制器(記憶體Ctrl.)12回應來自主機機器30之寫入請求，將寫入請求發行至NAND型快閃記憶體13及無線控制器(無線Ctrl.)41(步驟S301)。

NAND型快閃記憶體13回應來自記憶體控制器12之寫入請求，執行寫入處理(步驟S302)。又，無線控制器41回應來自記憶體控制器12之寫入請求，經由無線電路42將寫入請求發行至外部裝置(步驟S303)。

外部裝置回應來自無線控制器41之寫入請求，執行寫入處理(步驟S304)。寫入至外部裝置之資料與寫入至NAND型快閃記憶體13之資料相同。再者，由於使用無線通信將資料寫入至外部裝置，因此，外部裝置之寫入處理較NAND型快閃記憶體13之寫入處理更耗費時間。

繼而，NAND型快閃記憶體13於寫入處理完成之後，將寫入結束通知發送至記憶體控制器12(步驟S305)。繼而，記憶體控制器12將寫入結束通知發送至主機機器30(步驟S306)。主機機器30藉由自記憶體控制器12接收寫入結束通知，而識別寫入已正常結束(步驟S307)。

繼而，外部裝置於寫入處理完成之後，將寫入結束通知發送至無線控制器41(步驟S308)。繼而，無線控制器41將管理資料之寫入請求發行至NAND型快閃記憶體13(步驟S309)，該管理資料包含寫入至外部裝置之資料之位址(資料範圍)。繼而，NAND型快閃記憶體13執行管理資料之寫入處理(步驟S310)。

藉由以上之寫入動作，將自主機機器30發送而來之寫入資料儲存至NAND型快閃記憶體13，並且將相同之寫入資料儲存至通信終端43及/或外部記憶裝置44。進而，將用以特定出該寫入資料之位址作 為管理資料儲存至NAND型快閃記憶體13。

[2-2]讀出動作

其次，對記憶體系統10之讀出動作進行說明。圖9及圖10係對記憶體系統10之讀出動作進行說明之流程圖。

主機機器30將讀出請求發行至記憶體系統10(步驟S400)。於讀出請求中，包含命令、及位址。繼而，記憶體控制器12回應來自主機機器30之讀出請求，將讀出請求發行至NAND型快閃記憶體13(步驟S401)。

NAND型快閃記憶體13回應來自記憶體控制器12之讀出請求，執行讀出處理(步驟S402)。繼而，ECC電路40對來自記憶體控制器12之讀出資料進行錯誤校正。錯誤校正之結果被發送至記憶體控制器12。記憶體控制器12判定是否產生了讀出錯誤(步驟S403)。讀出錯誤之定義可根據記憶體系統10之規格而適當設定，可於無法校正之錯誤位元數存在1位元以上之情形時判定為讀出錯誤，亦可於無法校正之錯誤位元數超過容許位元數之情形時判定為讀出錯誤。

於在步驟S403中並非讀出錯誤之情形時，記憶體控制器12將讀出資料發送至主機機器30(步驟S404)。主機機器30藉由自記憶體控制器12接收讀出資料，而識別讀出已正常結束(步驟S405)。

另一方面，於在步驟S403中為讀出錯誤之情形時，無線控制器41將管理資料之讀出請求發行至NAND型快閃記憶體13(步驟S406)。繼而，NAND型快閃記憶體13執行管理資料之讀出處理(步驟S407)。

繼而，無線控制器41使用自NAND型快閃記憶體13讀出之管理資料，判定讀出對象之資料是否被記憶於外部裝置(步驟S408)。於在步驟S408中讀出對象之資料未被記憶於外部裝置之情形時，成為讀出失敗(步驟S409)。

於在步驟S408中讀出對象之資料被記憶於外部裝置之情形時， 無線控制器41將讀出請求發行至外部裝置(步驟S410)。外部裝置回應來自無線控制器41之讀出請求，執行讀出處理(步驟S411)。繼而，ECC電路40對來自外部裝置之讀出資料進行錯誤校正。錯誤校正之結果被發送至無線控制器41。無線控制器41判定是否產生了讀出錯誤(步驟S412)。於在步驟S412中為讀出錯誤之情形時，成為讀出失敗(步驟S409)。

另一方面，於在步驟S412中並非讀出錯誤之情形時，無線控制器41將來自外部裝置之讀出資料發送至主機機器30(步驟S413)。主機機器30藉由自無線控制器41接收讀出資料，而識別讀出已正常結束(步驟S414)。

又，無線控制器41將用以將來自外部裝置之讀出資料寫回至NAND型快閃記憶體13之寫回請求發行至NAND型快閃記憶體13(步驟S415)。寫回請求包含命令、位址、及來自外部裝置之讀出資料。NAND型快閃記憶體13回應來自無線控制器41之寫回請求，執行寫回處理(步驟S416)。藉由該寫回處理，可恢復本來於NAND型快閃記憶體13之讀出處理中成為讀出錯誤之資料。

[2-3]寫入動作之其他例

其次，對寫入動作之其他例進行說明。此處，對在寫入動作之中途記憶體系統10之電源被斷開之情形時之寫入動作進行說明。圖11及圖12係對其他例之記憶體系統10之寫入動作進行說明之流程圖。圖11之步驟S300~S307與圖8相同。

繼而，主機機器30將用以通知斷開記憶體系統10之電源之電源斷開通知發送至記憶體系統10(步驟S500)。無線控制器41回應來自主機機器30之電源斷開通知，將用以中斷寫入處理之寫入中斷通知發送至外部裝置(步驟S501)。

外部裝置回應來自無線控制器41之寫入中斷通知，執行寫入中 斷處理(步驟S502)。具體而言，外部裝置一面中斷當前之寫入處理，一面將此次之寫入資料中之已經完成寫入之資料之位址發送至無線控制器41。

繼而，無線控制器41將用以將管理資料寫入至NAND型快閃記憶體13之寫入請求發送至NAND型快閃記憶體13(步驟S503)，該管理資料包含自外部裝置發送而來之位址、及表示有無寫入中斷之旗標。繼而，NAND型快閃記憶體13執行管理資料之寫入處理(步驟S504)。其後，記憶體系統10之電源被斷開(步驟S505)。

繼而，主機機器30接通記憶體系統10之電源(步驟S506)。繼而，無線控制器41將管理資料之讀出請求發行至NAND型快閃記憶體13(步驟S507)。繼而，NAND型快閃記憶體13執行管理資料之讀出處理(步驟S508)。

繼而，無線控制器41使用自NAND型快閃記憶體13讀出之管理資料，判定是否已中斷外部裝置之寫入處理(步驟S509)。於在步驟S509中無寫入中斷之情形時，無線控制器41結束處理。另一方面，於在步驟S509中有寫入中斷之情形時，無線控制器41將寫入恢復請求發送至外部裝置。寫入恢復請求包含命令、未完成寫入之資料及其位址。未完成寫入之資料係藉由無線控制器41自NAND型快閃記憶體13被讀出。

繼而，外部裝置回應來自無線控制器41之寫入恢復請求，恢復寫入(步驟S511)。其後之步驟S308~S310與圖8相同。

藉由以上之寫入動作，即便於在外部裝置中寫入處理被中斷之情形時，亦可於其後記憶體系統10被接通電源之情形時，將所有寫入資料儲存至外部裝置。本實施例之寫入動作於利用通信速度較慢之無線通信之情形時尤其有效。

[3]效果

如以上所詳細敍述般，於第2實施形態中，記憶體系統10包括於與外部裝置(包含通信終端43及外部記憶裝置44)之間進行無線通信之無線電路42。而且，無線控制器41將與寫入至NAND型快閃記憶體13之資料相同之資料寫入至外部裝置。

因此，根據第2實施形態，於在自NAND型快閃記憶體13之讀出動作中產生了讀出錯誤之情形時，可將儲存於外部裝置之資料發送至主機機器30。藉此，可提高自主機機器30觀察到之記憶體系統10之資料可靠性。

一般而言，為了提高資料可靠性，必須強化ECC電路之錯誤校正能力，但錯誤校正能力較高之ECC電路之電路面積較大，且錯誤校正所耗費之時間亦變長。又，亦存在因物理應力(熱或衝擊等)而導致儲存於記憶體系統之資料被破壞之情形。

相對於此，於本實施形態中，由於可利用儲存於外部裝置之資料，故而無需僅依存於ECC電路之錯誤校正能力，且可降低ECC電路之錯誤校正能力。進而，即便於物理應力更大之環境中使用記憶體系統10之情形時，亦可提高記憶體系統10之資料可靠性。

又，由於錯誤校正能力較高之ECC電路40之面積較大且進行動作時之發熱量亦較大，故而亦可將熱電元件17置於該ECC電路40上。又，較理想為以使來自冷卻風扇19之風優先冷卻ECC電路40之方式配置各元件。

又，於在將資料寫入至外部裝置之過程中記憶體系統10之電源被斷開之情形時，一面將寫入中斷通知發送至外部裝置，一面將已經寫入之資料之位址作為管理資料寫入至NAND型快閃記憶體13。而且，於記憶體系統10之電源再次被接通之情形時，僅恢復未寫入之資料部分之寫入。藉此，可將資料準確地儲存至外部裝置。

再者，亦可將第1實施形態之熱電元件17及電力控制應用於第2 實施形態。

再者，關於記憶胞陣列之構成，記載於例如稱為“三維積層非揮發性半導體記憶體”之2009年3月19日提出申請之美國專利申請案12/407,403號。又，記載於稱為“三維積層非揮發性半導體記憶體”之2009年3月18日提出申請之美國專利申請案12/406,524號、稱為“非揮發性半導體記憶裝置及其製造方法”之2010年3月25日提出申請之美國專利申請案12/679,991號、及稱為“半導體記憶體及其製造方法”之2009年3月23日提出申請之美國專利申請案12/532,030號。該等專利申請案之全部內容藉由參照而引用於本案說明書中。

再者，於與本發明相關之各實施形態中，

(1)於讀出動作中，施加於A等級之讀出動作中所選擇之字元線之電壓例如為0V~0.55V之間。並不限定於此，亦可設為0.1V~0.24V、0.21V~0.31V、0.31V~0.4V、0.4V~0.5V、0.5V~0.55V之任一者之間。

施加於B等級之讀出動作中所選擇之字元線之電壓例如為1.5V~2.3V之間。並不限定於此，亦可設為1.65V~1.8V、1.8V~1.95V、1.95V~2.1V、2.1V~2.3V之任一者之間。

施加於C等級之讀出動作中所選擇之字元線之電壓例如為3.0V~4.0V之間。並不限定於此，亦可設為3.0V~3.2V、3.2V~3.4V、3.4V~3.5V、3.5V~3.6V、3.6V~4.0V之任一者之間。

作為讀出動作之時間(tR)，亦可設為例如25μs~38μs、38μs~70μs、70μs~80μs之間。

(2)寫入動作如上所述般包含編程動作與驗證動作。於寫入動作中，最初施加於編程動作時所選擇之字元線之電壓例如為13.7V~14.3V之間。並不限定於此，亦可設為例如13.7V~14.0V、14.0V~ 14.6V之任一者之間。

亦可改變寫入奇數號字元線時之最初施加於所選擇之字元線之電壓、與寫入偶數號字元線時之最初施加於所選擇之字元線之電壓。

於將編程動作設為ISPP方式(Incremental Step Pulse Program，增量步進脈衝編程)時，作為升高(step-up)之電壓，可列舉例如0.5V左右。

作為施加於非選擇之字元線之電壓，亦可設為例如6.0V~7.3V之間。並不限定於該情形，亦可設為例如7.3V~8.4V之間，還可設為6.0V以下。

亦可根據非選擇之字元線為奇數號字元線或偶數號字元線，而改變所要施加之導通電壓(pass voltage)。

作為寫入動作之時間(tProg)，亦可設為例如1700μs~1800μs之間、1800μs~1900μs之間、1900μs~2000μs之間。

(3)於刪除動作中，最初施加於形成於半導體基板上部且於上方配置有上述記憶胞之井(well)之電壓為例如12V~13.6V之間。並不限定於該情形，亦可為例如13.6V~14.8V之間、14.8V~19.0V之間、19.0~19.8V之間、19.8V~21V之間。

作為刪除動作之時間(tErase)，亦可設為例如3000μs~4000μs之間、4000μs~5000μs之間、4000μs~9000μs之間。

(4)關於記憶胞之構造具有介隔膜厚為4~10nm之隧道絕緣膜而配置於半導體基板(矽基板)上之電荷儲存層。該電荷儲存層可設為膜厚為2~3nm之SiN、或SiON等絕緣膜與膜厚為3~8nm之多晶矽之積層構造。又，亦可於多晶矽中添加Ru等金屬。於電荷儲存層上具有絕緣膜。該絕緣膜具有例如夾於膜厚為3~10nm之下層High-k膜與膜厚為3~10nm之上層 High-k膜之膜厚為4~10nm之氧化矽膜。High-k膜可列舉HfO等。又，可使氧化矽膜之膜厚厚於High-k膜之膜厚。於絕緣膜上介隔膜厚為3~10nm之功函數調整用材料而形成有膜厚為30nm~70nm之控制電極。此處，功函數調整用材料為TaO等金屬氧化膜、TaN等金屬氮化膜。控制電極可使用W(鎢)等。

又，於記憶胞間可形成氣隙。

對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出者，並未意圖限定發明之範圍。該等新穎之實施形態可藉由其他各種形態實施，且可於不脫離發明之主旨之範圍內，進行各種省略、替換、變更。該等實施形態及其變化包含於發明之範圍或主旨，並且包含於申請專利範圍所記載之發明及其均等之範圍內。

S100‧‧‧步驟

S101‧‧‧步驟

S102‧‧‧步驟

S103‧‧‧步驟

S104‧‧‧步驟

S105‧‧‧步驟

S106‧‧‧步驟

Claims (7)

1. 一種記憶體系統，其包括：非揮發性記憶體；熱電元件；電容器；及控制器，其使用由上述熱電元件產生之電力對上述電容器進行充電。
2. 如請求項1之記憶體系統，其中上述控制器於上述電容器之充電完成之後，將由上述熱電元件產生之電力用於上述非揮發性記憶體之動作。
3. 如請求項1或2之記憶體系統，其進而包括冷卻風扇；且上述控制器係於內部溫度超過閾值之情形時，使用由上述熱電元件產生之電力驅動上述冷卻風扇。
4. 如請求項1之記憶體系統，其進而包括：無線電路，其與外部裝置之間進行無線通信；及第2控制器，其進行將自主機發送而來之寫入資料寫入至上述非揮發性記憶體、及將上述寫入資料經由上述無線電路寫入至上述外部裝置。
5. 如請求項4之記憶體系統，其進而包括：錯誤檢查與校正(ECC)電路，其對自上述非揮發性記憶體讀出之讀出資料之錯誤進行校正；且上述第2控制器係於來自上述非揮發性記憶體之讀出資料之錯誤無法校正之情形時，自上述外部裝置讀出資料。
6. 如請求項4之記憶體系統，其中上述第2控制器將管理資料寫入至上述非揮發性記憶體，該管理資料包含寫入至上述外部裝置 之寫入資料之位址。
7. 如請求項6之記憶體系統，其中上述第2控制器係基於上述管理資料，判定讀出對象之資料是否已記憶於上述外部裝置。