TW201602385A - TiSiN膜之成膜方法及成膜裝置 - Google Patents

TiSiN膜之成膜方法及成膜裝置 Download PDF

Info

Publication number
TW201602385A
TW201602385A TW104109267A TW104109267A TW201602385A TW 201602385 A TW201602385 A TW 201602385A TW 104109267 A TW104109267 A TW 104109267A TW 104109267 A TW104109267 A TW 104109267A TW 201602385 A TW201602385 A TW 201602385A
Authority
TW
Taiwan
Prior art keywords
film
processing chamber
gas
source gas
tisin
Prior art date
Application number
TW104109267A
Other languages
English (en)
Other versions
TWI613310B (zh
Inventor
原田豪繁
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201602385A publication Critical patent/TW201602385A/zh
Application granted granted Critical
Publication of TWI613310B publication Critical patent/TWI613310B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種TiSiN膜之成膜方法，於被處理體的被處理面上將TiSiN膜成膜，包含如下步驟：步驟(1)，將Ti原料氣體供給步驟及氮化氣體供給步驟施行設定的第1次數：Ti原料氣體供給步驟，對收納有該被處理體之處理室內供給含有Ti原料的Ti原料氣體；氮化氣體供給步驟，在對該處理室內供給該Ti原料氣體後，對該處理室內供給含有氮化劑的氮化氣體；以及步驟(2)，將Si原料氣體供給步驟及氮化氣體供給步驟施行設定的第2設定次數：Si原料氣體供給步驟，於該步驟(1)後，對該處理室內供給含有Si原料的Si原料氣體；氮化氣體供給步驟，在對該處理室內供給該Si原料氣體後，對該處理室內供給含有氮化劑的氮化氣體；使該Si原料氣體為胺系Si原料氣體。

Description

TiSiN膜之成膜方法及成膜裝置
本發明係關於一種TiSiN膜之成膜方法及成膜裝置。
TiN（氮化鈦）膜為導電膜，例如使用在電容電極等。一般而言，於DRAM之記憶體單元的電容下部電極（儲存電極），使用TiN膜。作為電容下部電極所使用的TiN膜之成膜手法，利用以下手法：藉由記憶體單元之三維構造化的進展，將段差被覆性良好的TiCl4 （四氯化鈦）作為鈦原料，將NH3 （氨）作為氮化劑之熱CVD、或熱ALD。
近來，記憶體單元的細微化日益進展。因此，對TiN膜，要求改善耐藥性、耐氧化性。為了改善TiN膜的耐藥性、耐氧化性，而檢討在TiN膜摻雜Si（矽）之TiSiN膜。
在對TiN膜摻雜Si的方面，使用與在一般TiN之成膜時使用的TiCl4 具有相同構造之DCS（二氯矽烷：SiH2 Cl2 ）或TCS（三氯矽烷：SiHCl3 ）等Cl系矽原料。
[本發明所欲解決的問題]
若對TiN膜摻雜Si，則與未摻雜Si的TiN膜相比，耐藥性、耐氧化性提高，但相反地膜的比電阻上升。為了獲得導電性更優良，且具有耐藥性、耐氧化性的TiSiN膜，Si濃度之控制甚為重要。
然而，Cl系矽原料反應性好，成膜率快。因此，若使用Cl系矽原料，則於TiN膜上將Si膜厚層地成膜。因此，具有難以精密地施行Si濃度之控制等情況。
本發明提供一種，可更為精密地施行Si濃度之控制的TiSiN膜之成膜方法、及可實行該成膜方法之成膜裝置。 [解決問題之技術手段]
本發明之第1態樣的TiSiN膜之成膜方法，於被處理體的被處理面上將TiSiN膜成膜，包含如下步驟：步驟(1)，將Ti原料氣體供給步驟及氮化氣體供給步驟施行第1設定次數：Ti原料氣體供給步驟，對收納有該被處理體之處理室內供給含有Ti原料的Ti原料氣體；氮化氣體供給步驟，在對該處理室內供給該Ti原料氣體後，對該處理室內供給含有氮化劑的氮化氣體；以及步驟(2)，將Si原料氣體供給步驟及氮化氣體供給步驟施行第2設定次數：Si原料氣體供給步驟，於該步驟(1)後，對該處理室內供給含有Si原料的Si原料氣體；氮化氣體供給步驟，在對該處理室內供給該Si原料氣體後，對該處理室內供給含有氮化劑的氮化氣體；使該Si原料氣體為胺系Si原料氣體。
本發明之第2態樣的成膜裝置，於被處理體的被處理面上將TiSiN膜成膜，具備：處理室，收納該被處理體；氣體供給機構，對該處理室內，供給Ti原料氣體、氮化氣體、胺系Si原料氣體；加熱裝置，將該處理室內加熱；排氣裝置，將該處理室內排氣；以及控制器，控制該氣體供給機構、該加熱裝置、該排氣裝置；該控制器，控制該氣體供給機構、該加熱裝置、該排氣裝置，俾以在該處理室內之中，對該被處理體實行上述第1態樣的TiSiN膜之成膜方法。
以下，參考附圖，說明本發明之數個實施形態。另，在全部附圖中，對共通的部分給予共通的參考符號。下述的詳細說明中，為了可充分理解本發明而給予大量具體的描述細節。然而，應明白即便不具有此等說明細節，所屬技術領域中具有通常知識者仍可獲得本發明。其他例子中，為了避免不易理解各種實施形態，對於習知方法、順序、系統及構成要素並未詳細顯示。 （第1實施形態） ＜成膜方法＞
圖1為顯示本發明之第1實施形態的TiSiN膜之成膜方法的一例之流程圖，圖2A～圖2E為概略顯示圖1所示之程序中的被處理體之狀態的剖面圖。
首先，於成膜裝置之處理室內，收納被處理體。被處理體之一例，如圖2A所示，為矽晶圓（以下稱作晶圓）1。
其次，如圖1中之步驟S1所示，對收納有晶圓1之處理室內供給含有鈦（Ti）原料的Ti原料氣體。Ti原料氣體之一例為含有TiCl4 的氣體。藉此，使Ti沉積於晶圓1之被處理面上，形成Ti層。
步驟S1中的處理條件之一例為： TiCl4 流量：100sccm 處理時間：5sec 處理溫度：400℃ 處理壓力：39.99Pa（0.3Torr）。 另，本說明書中，將1Torr定義為133.3Pa。
之後，如圖1中之步驟S2所示，自處理室內將Ti原料氣體排氣後，藉由惰性氣體沖洗處理室內。惰性氣體之一例為氮（N2 ）氣。
接著，如圖1中之步驟S3所示，對處理室內供給含有氮化劑的氮化氣體。氮化劑之一例為含有氨（NH3 ）的氣體。藉此，如圖2B所示，使形成在晶圓1之被處理面上的Ti層氮化，成為氮化鈦（TiN）層2。
步驟S3中的處理條件之一例為： NH3 流量：10slm 處理時間：15sec 處理溫度：400℃ 處理壓力：133.3Pa（1.0Torr）。
而後，如圖1中之步驟S4所示，自處理室內將氮化氣體排氣後，藉由惰性氣體沖洗處理室內。
之後，如圖1中之步驟S5所示，判斷步驟S1～步驟S4之重複次數，是否為設定的次數X。在判斷為未達到設定次數X之情況（No），回到步驟S1，重複步驟S1～步驟S4。藉由如此地重複步驟S1～步驟S4直至達到設定次數X為止，而如圖2C所示，於晶圓1之被處理面上形成具有設計的膜厚之TiN層2a。步驟S5中，在判斷為達到設定次數X之情況（Yes），前往步驟S6。
如圖1中之步驟S6所示，對處理室內供給含有矽（Si）原料的胺系Si原料氣體。胺系Si原料氣體之一例為含有3DMAS（參(二甲胺基)矽烷：SiH［N（CH3 ）2 ］3 ）的氣體。藉此，使Si沉積於TiN層2a上，形成Si層。
步驟S6中的處理條件之一例為： 3DMAS流量：0.4sccm 處理時間：20sec 處理溫度：400℃ 處理壓力：39.99Pa（0.3Torr）。
而後，如圖1中之步驟S7所示，自處理室內將Si原料氣體排氣後，藉由惰性氣體沖洗處理室內。
接著，如圖1中之步驟S8所示，對處理室內供給氮化氣體。步驟S8中的氮化氣體，可為與在步驟S3中使用的氮化氣體相同之氣體。藉此，如圖2D所示，使形成在TiN層2a上的Si層氮化，成為氮化矽（SiN）層3。
步驟S8中的處理條件之一例為： NH3 流量：10slm 處理時間：40sec 處理溫度：400℃ 處理壓力：133.3Pa（1.0Torr）。
之後，如圖1中之步驟S9所示，自處理室內將氮化氣體排氣後，藉由惰性氣體沖洗處理室內。
而後，如圖1中之步驟S10所示，判斷步驟S6～步驟S9之重複次數，是否為設定的次數Y。在判斷為未達到設定次數Y之情況（No），回到步驟S6，重複步驟S6～步驟S9。藉由如此地藉由重複步驟S6～步驟S9直至達到設定次數Y為止，而於TiN層2a上形成具有設計的膜厚之SiN層3。步驟S10中，在判斷為達到設定次數Y之情況（Yes），前往步驟S11。
另，本例中，使設定次數Y為“1次”。此一情況中對於步驟S6～步驟S9，不具有非重複不可的必要。
如圖1中之步驟S11所示，判斷步驟S1～步驟S4、及步驟S6～步驟S9之重複次數，是否為設定的次數Z。在判斷為未達到設定次數Z之情況（No），回到步驟S1，重複步驟S1～步驟S4、及步驟S6～步驟S9。藉由如此地重複步驟S1～步驟S4、及步驟S6～步驟S9直至達到設定次數Z為止，而如圖2E所示地，於晶圓1之被處理面上形成具有設計的膜厚之TiSiN膜4。步驟S11中，在判斷為達到設定次數Z之情況（Yes），結束第1實施形態的TiSiN之成膜。 ＜優點＞
若依此等第1實施形態的TiSiN膜之成膜方法，則在步驟S6中的Si層之成膜中，使用胺系Si原料氣體作為Si原料氣體。使用胺系Si原料氣體的Si層之成膜，例如，相較於使用Cl系Si原料氣體之情況，成膜率低。因此，可將具有較薄膜厚的Si層成膜。使用胺系Si原料氣體之情況，Si層之成膜率變低的理由之一為：相對於Si－Cl鍵結之結合能為77kcal／mol，Si－N鍵結之結合能為105kcal／mol的高結合能。
圖3為，顯示Si原料氣體之種類與Si濃度的關係之圖。
如圖3所示，在使用Cl系Si原料氣體作為Si原料氣體之情況，成膜率較使用胺系Si原料氣體之情況更高，故可形成的最薄膜之膜厚，較使用胺系Si原料氣體之情況更厚。Si層之膜厚，左右直接對TiN膜摻雜之Si的摻雜量。Si層之膜厚越厚，則更多的Si摻雜於TiN膜中。亦即，可形成的最薄膜之膜厚越厚，則Si層的每1層之Si的摻雜量變多，如圖3所示，Si濃度之控制變得粗略。
相對於此等Cl系Si原料氣體，在使用胺系Si原料氣體之情況，可形成的最薄膜之膜厚變薄，故如圖3所示，可更為精密地施行Si濃度之控制。此外，關於可摻雜之最低的摻雜量，自然亦可較使用Cl系Si原料氣體之情況更為減少。
此外，藉由可更精密地施行Si濃度之控制，而可更為精密且準確度良好地施行TiSiN膜之耐藥性及耐氧化性、與比電阻的調諧。
如此地，若依本發明之第1實施形態，則能夠獲得可更為精密地施行Si濃度之控制的TiSiN膜之成膜方法。 ＜Ti觸媒效果＞
而在使用胺系Si原料氣體的Si層之成膜中，具有Si層不易於Si基板等含Si的基底之上方成長等情況。
圖4為，顯示循環次數與SiN膜厚的關係之圖。圖4中所示的循環次數為，參考圖1而說明之步驟S6～步驟S9的重複次數。此外，使處理條件與上述步驟S6～步驟S9相同，試著比較於Si基板上將SiN膜成膜之情況的膜厚、以及於TiN膜上將SiN膜成膜之情況的膜厚。
如圖4所示，在使用胺系Si原料氣體作為Si原料氣體之情況，於Si基板上，幾乎未形成SiN膜。相對於此，於TiN膜上，確認使循環次數為15次之情況下形成約0.9nm的SiN膜，並確認使循環次數為30次之情況下形成約1.1nm的SiN膜。
儘管使處理條件全部相同，但於Si基板上SiN膜幾乎未成膜，於TiN膜上形成SiN膜之情況，可認為係TiN膜所含有的Ti作為觸媒而作用，促進胺系Si原料氣體之分解。此外，如圖4中之箭頭所示，認為若增加循環次數則有膜厚增加之傾向，可說是SiN膜，在TiN膜上確實地成膜。
自此一結果來看，實施第1實施形態的TiSiN膜之成膜方法時，宜於被處理體之被處理面上，在最先形成TiN膜後，施行胺系Si原料氣體的供給及氮化氣體的供給。 ＜關於TiSiN膜的特性＞
接著，對於依照上述第1實施形態的TiSiN膜之成膜方法而形成之TiSiN膜的特性，與TiN膜比較並加以說明。
圖5為，顯示TiN膜及TiSiN膜的特性之圖。
如圖5所示，比電阻，相對於TiN膜為205.1(μΩ・cm)，TiSiN膜為336.9(μΩ・cm)。關於比電阻，因TiSiN膜含有Si，而變得較TiN膜更高。比電阻，展現隨著Si濃度變高而增加之傾向。此點，可使依照第1實施形態的TiSiN膜之成膜方法而形成的TiSiN膜，例如，其Si濃度較使用Cl系Si原料氣體成膜之TiSiN膜更為減低，故關於比電阻的增加，可抑制為最小限度。
膜厚的面內均一性，相對於TiN膜為3.06(±%)，TiSiN膜為1.18(±%)。可使依照第1實施形態的TiSiN膜之成膜方法而形成的TiSiN膜，其膜厚的面內均一性較TiN膜更為良好。
TiSiN膜的Si含有量，為3.0(atm%)。可使此值為較使用Cl系Si原料氣體成膜之TiSiN膜更低的值。TiN膜自然不含有Si。
Cl含有量，TiN膜為0.8(atm%)，TiSiN膜為0.9（atm%）而幾乎相同。依照第1實施形態的TiSiN膜之成膜方法而形成的TiSiN膜，亦可抑制對於具有對膜質造成影響的可能性之氯（Cl）的含有量之增加。另，使用Cl系Si原料氣體成膜之TiSiN膜，Cl含有量較TiN膜增加。
膜的平坦度，相對於TiN膜為0.33(nm)，TiSiN膜為0.18(nm)。確認依照第1實施形態的TiSiN膜之成膜方法而形成的TiSiN膜，具有膜的平坦度較TiN膜提高等優點。
對於濕藥液的承受性，TiN膜為略佳，但TiSiN膜更良好。依照第1實施形態的TiSiN膜之成膜方法而形成的TiSiN膜，耐藥性較TiN膜優良。
耐氧化性，藉由比電阻的增加而判斷。TiN膜雖增加18(ΔμΩ・cm)，但TiSiN膜的增加減低至13(ΔμΩ・cm)。依照第1實施形態的TiSiN膜之成膜方法而形成的TiSiN膜，耐氧化性亦較TiN膜優良。 （第2實施形態） ＜成膜裝置＞
接著，將可實施本發明之第1實施形態的TiSiN膜之成膜方法的成膜裝置，作為本發明之第2實施形態予以說明。 ＜第1例＞
圖6為概略顯示本發明之第2實施形態的成膜裝置之第1例的縱剖面圖。
如圖6所示，成膜裝置100，具有由以下構造構成之雙筒構造的處理室103：內管101，下端開口，有頂棚且呈圓筒體狀；以及外管102，在內管101之外側同心圓狀地配置。內管101及外管102，以例如石英形成。構成處理室103之外管102的下端，例如，隔著O型環等密封構件105而與不鏽鋼製之圓筒體狀的歧管104相連結。構成相同處理室103的內管101，被支持於安裝在歧管104之內壁的支持環106上。
歧管104的下端具有開口，通過下端開口部將縱式晶圓舟107插入至內管101內。縱式晶圓舟107，具備形成有複數條未圖示之支持溝的複數根桿部108，於上述支持溝，作為被處理體，支持複數片例如50～100片的被處理體，本例中為晶圓1其邊緣部之一部分。藉此，於縱式晶圓舟107，將晶圓1在高度方向多層地載置。
縱式晶圓舟107，隔著石英製的保溫筒109載置於載置台110上。載置台110支持在旋轉軸112上，旋轉軸112貫通過開啟關閉歧管104的下端開口部之例如不鏽鋼製的蓋部111。於旋轉軸112之貫通部，設置例如磁性流體密封件113，將旋轉軸112氣密性地密封並以可旋轉的方式支持。在蓋部111的周邊部與歧管104的下端部之間，插設例如由O型環構成的密封構件114。藉此保持處理室103內的密封性。旋轉軸112，例如，安裝在晶舟升降部等升降機構（未圖示）所支持之臂部115的前端。藉此，縱式晶圓舟107及蓋部111等，一體化地升降而對處理室103之內管101內插入脫出。
成膜裝置100，具備對內管101內供給處理所使用之氣體的處理氣體供給機構120、以及對內管101內供給惰性氣體的惰性氣體供給機構121。
處理氣體供給機構120，具備Ti原料氣體供給源122a作為Ti原料氣體供給源，具備胺系Si原料氣體供給源122b作為胺系Si原料氣體供給源，及具備氮化氣體供給源122c作為氮化氣體供給源。
Ti原料氣體供給源122a隔著流量控制器（MFC）126a及開閉閥127a而與分散噴嘴128a相連接。胺系Si原料氣體供給源122b隔著流量控制器（MFC）126b及開閉閥127b而與分散噴嘴128b相連接。氮化氣體供給源122c隔著流量控制器（MFC）126c及開閉閥127c而與分散噴嘴128c連接。
惰性氣體供給機構121，具備惰性氣體供給源122e。惰性氣體之一例為氮（N2 ）氣。惰性氣體，在內管101內的沖洗等使用。惰性氣體供給源122e隔著流量控制器（MFC）126e及開閉閥127e而與噴嘴128e相連接。
分散噴嘴128a～128c，分別由例如石英管構成，往內側貫通歧管104之側壁，於歧管104之內部中朝向內管101往高度方向彎曲而垂直地延伸。於分散噴嘴128a～128c之垂直部分，隔著既定間隔形成複數個氣體噴吐孔129。藉此，各氣體，自氣體噴吐孔129起於水平方向朝向內管101之內部略均一地噴吐。此外，噴嘴128e，貫通歧管104之側壁，自其前端將惰性氣體往水平方向噴吐。
在內管101之相對於分散噴嘴128a～128c位於相反側的側壁部分，設置供將內管101內排氣所用之排氣口130。內管101，藉由排氣口130而與外管102之內部相通。外管102之內部，與設置在歧管104的側壁之氣體出口131相通，於氣體出口131，連接具備真空泵等之排氣裝置132。排氣裝置132，通過外管102之內部及排氣口130而將內管101內排氣。藉此，自內管101內將處理所使用的處理氣體排氣，使內管101內的壓力成為配合處理的處理壓力。
於外管102之外周設置筒體狀的加熱裝置133。加熱裝置133，將供給至內管101內的氣體活性化，並將收納於內管101內的晶圓1加熱。
成膜裝置100之各部的控制，係藉由例如以微處理器（電腦）構成之製程控制器150施行。於製程控制器150連接使用者介面151，使用者介面151係以操作者為了管理成膜裝置100而施行指令之輸入操作等的觸控面板、及將成膜裝置100之運作狀況視覺化顯示的顯示器等構成。
於製程控制器150連接記憶部152。記憶部152，收納有供藉由製程控制器150的控制而實現在成膜裝置100實行之各種處理所用的控制程式、供因應處理條件而使成膜裝置100之各構成部實行處理所用的程式，亦即收納配方。配方，記憶在例如記憶部152中之記憶媒體。記憶媒體，可為硬碟或半導體記憶體，亦可為CD-ROM、DVD、快閃記憶體等可移動式之裝置。此外，亦可自其他裝置，例如藉由專用線路而適當傳送配方。配方，因應必要，藉由來自使用者介面151的指示等而由記憶部152讀取，使製程控制器150實行依照讀取出之配方的處理，藉以使成膜裝置100，在製程控制器150的控制下，實施期望之成膜處理，例如實施參考圖1而說明之步驟S1～步驟S11。
本發明之第1實施形態的TiSiN膜之成膜方法，例如，可藉由如圖6所示之成膜裝置100實施。 ＜第2例＞
圖7為概略顯示本發明之第2實施形態的成膜裝置之第2例的水平剖面圖。
作為成膜裝置，並未限定為如圖6所示之縱型分批式的成膜裝置。例如，亦可為如圖7所示之水平型分批式的成膜裝置。於圖7概略示意水平型分批式之成膜裝置200的處理室之水平剖面。另，圖7中，省略排氣裝置、加熱裝置、及控制器等之圖示。
如圖7所示，成膜裝置200，於轉台201上載置例如5片晶圓1，對5片晶圓1施行成膜處理。轉台201，在載置有晶圓1之狀態下，例如順時鐘方向地旋轉。成膜裝置200的處理室202分為4個處理平台，藉由旋轉轉台201，而使晶圓1依序於4個處理平台迴繞。
一開始的處理平台PS1，為施行圖1所示之步驟S1、或步驟S6的平台。亦即，處理平台PS1中，施行對晶圓1的被處理面上之Ti原料氣體的供給、或胺系Si原料氣體的供給。於處理平台PS1之上方，配置供給Ti原料氣體、或胺系Si原料氣體的氣體供給管203。氣體供給管203，朝向載置於轉台201而迴繞而至的晶圓1之被處理面上，供給Ti原料氣體、或胺系Si原料氣體。於處理平台PS1之下游側設置排氣口204。
此外，處理平台PS1，亦為將晶圓1搬入、搬出至處理室202內的搬入搬出平台。通過晶圓搬入搬出口205，將晶圓1往處理室202內搬入搬出。搬入搬出口205係藉由閘閥206開啟關閉。處理平台PS1的下一個平台，為處理平台PS2。
處理平台PS2，為施行圖1所示之步驟S2、或步驟S7的平台。處理平台PS2成為狹窄的空間，晶圓1，以載置於轉台201之狀態通過狹窄的空間中。於狹窄的空間之內部，自氣體供給管207供給惰性氣體。處理平台PS2的下一個平台，為處理平台PS3。
處理平台PS3，為施行圖1所示之步驟S3、或步驟S8的平台。於處理平台PS3之上方，配置氣體供給管208。氣體供給管208，朝向載置於轉台201而迴繞而至的晶圓1之被處理面上，供給氮化氣體。於本處理平台PS3之下游側設置排氣口209。處理平台PS3的下一個平台，為處理平台PS4。
處理平台PS4，為施行圖1所示之步驟S4、或步驟S9的平台。處理平台PS4，與處理平台PS2同樣地，成為狹窄的空間，晶圓1，以載置於轉台201之狀態通過狹窄的空間中。於狹窄的空間之內部，自氣體供給管210供給惰性氣體。處理平台PS4的下一個，回到係最初之平台的處理平台PS1。
如此地於成膜裝置200中，若晶圓1迴繞一周，則結束圖1所示之步驟S1～步驟S4、或步驟S6～步驟S9。亦即，若將晶圓1載置於轉台201而使其轉1圈，則結束1循環。
本發明之第1實施形態的TiSiN膜之成膜方法，亦可藉由使用如圖7所示之成膜裝置200而實施。此外，不限為分批式之成膜裝置，即便為單片式之成膜裝置，仍可實施本發明之實施形態。
以上，雖藉由數個實施形態說明本發明，但本發明並不限於上述實施形態，可在不脫離其宗旨之範圍內作各種變形而實施。
例如，上述實施形態中，作為胺系Si原料氣體，雖例示3DMAS，但胺系Si原料氣體並未限定於3DMAS。例如，作為胺系Si原料，可選擇如下之胺系Si原料氣體： BAS（丁胺基矽烷）、 BTBAS（雙(叔丁胺基)矽烷）、 DMAS（二甲胺基矽烷）、 BDMAS（雙(二甲胺基)矽烷）、 DEAS（二乙胺基矽烷）、 BDEAS（雙(二乙胺基)矽烷）、 DPAS（二丙胺基矽烷）、 DIPAS（二(異丙胺基)矽烷）、 （（R1R2）N）n SiX H2X ＋ 2-n-m （R3）m …（A）、 （（R1R2）N）n SiX H2X-n-m （R3）m …（B）； 然則，於該（A）及該（B）式中， n為胺基數且為1～6的數； m為烷基數且為0～5的數； R1、R2、R3從由CH3 、C2 H5 及C3 H7 構成的群組中獨立選出； X為2以上的數。
例如，作為以上述（A）式表示之胺基矽烷系氣體的具體例，可列舉： 陸(乙胺基)乙矽烷（Si2 H6 N6 （Et）6 ）、 二(異丙胺基)乙矽烷（Si2 H5 N（iPr）2 ）、 二(異丙胺基)丙矽烷（Si3 H7 N（iPr）2 ）、 二(異丙胺基)二氯矽烷（Si2 H4 ClN（iPr）2 ）、 二(異丙胺基)三氯矽烷（Si3 H6 ClN（iPr）2 ）。
此外，例如，作為以上述（B）式表示之胺基矽烷系氣體的具體例，可列舉： 二(異丙胺基)乙矽烷（Si2 H3 N（iPr）2 ）、 二(異丙胺基)環丙矽烷（Si3 H5 N（iPr）2 ）。
此外，上述第1實施形態中，雖顯示具體的處理條件，但關於處理條件，亦可因應被處理體之大小或處理室之容積等而適當地變更。
其他，本發明可在不脫離其宗旨之範圍適當地變更。
若依本發明，則能夠提供可更為精密地施行Si濃度之控制的TiSiN膜之成膜方法、及可實行該成膜方法之成膜裝置。
應了解本次揭露之實施形態其全部觀點皆為例示，並非用於限制本發明。實際上，上述實施形態可藉由各種形態具體實現。此外，上述實施形態，亦可不脫離添附之申請專利範圍及其主旨地，以各種形態省略、置換、變更。本發明之範圍，亦將在添附之申請專利範圍與其均等意涵及範圍內的全部變更包含其中。
1‧‧‧晶圓
2、2a‧‧‧氮化鈦（TiN）層
3‧‧‧氮化矽（SiN）層
4‧‧‧TiSiN膜
100、200‧‧‧成膜裝置
101‧‧‧內管
102‧‧‧外管
103、202‧‧‧處理室
104‧‧‧歧管
105、114‧‧‧密封構件
106‧‧‧支持環
107‧‧‧縱式晶圓舟
108‧‧‧桿部
109‧‧‧保溫筒
110‧‧‧載置台
111‧‧‧蓋部
112‧‧‧旋轉軸
113‧‧‧磁性流體密封件
115‧‧‧臂部
120‧‧‧處理氣體供給機構
121‧‧‧惰性氣體供給機構
122a‧‧‧Ti原料氣體供給源
122b‧‧‧胺系Si原料氣體供給源
122c‧‧‧氮化氣體供給源
122e‧‧‧惰性氣體供給源
126a～126c、126e‧‧‧流量控制器（MFC）
127a～127c、127e‧‧‧開閉閥
128a～128c、128e‧‧‧分散噴嘴
129‧‧‧氣體噴吐孔
130、204、209‧‧‧排氣口
131‧‧‧氣體出口
132‧‧‧排氣裝置
133‧‧‧加熱裝置
150‧‧‧製程控制器
151‧‧‧使用者介面
152‧‧‧記憶部
201‧‧‧轉台
203、207、208、210‧‧‧氣體供給管
205‧‧‧搬入搬出口
206‧‧‧閘閥
PS1～PS4‧‧‧處理平台
引用附圖作為本說明書的一部分而顯示本發明所揭露之實施形態，與上述一般性說明及後述實施形態之細節，一同說明本發明的概念。
圖1係顯示本發明之第1實施形態的TiSiN膜之成膜方法的一例之流程圖。
圖2A～圖2E係概略顯示圖1所示之程序中的被處理體之狀態的剖面圖。
圖3係顯示Si原料氣體之種類與Si濃度的關係之圖。
圖4係顯示循環次數與SiN膜厚的關係之圖。
圖5係顯示TiN膜及TiSiN膜的特性之圖。
圖6係概略顯示本發明之第2實施形態的成膜裝置之第1例的縱剖面圖。
圖7係概略顯示本發明之第2實施形態的成膜裝置之第2例的水平剖面圖。
無

Claims (6)

  1. 一種TiSiN膜之成膜方法，用以使TiSiN膜成膜於被處理體的被處理面上，包含如下步驟： 步驟(1)，將Ti原料氣體供給步驟及氮化氣體供給步驟施行第1設定次數：該Ti原料氣體供給步驟，係對收納有該被處理體之處理室內供給含有Ti原料的Ti原料氣體；而該氮化氣體供給步驟，係在對該處理室內供給該Ti原料氣體之後，對該處理室內供給含有氮化劑的氮化氣體；以及 步驟(2)，將Si原料氣體供給步驟及氮化氣體供給步驟施行第2設定次數：該Si原料氣體供給步驟，係於該步驟(1)後，對該處理室內供給含有Si原料的Si原料氣體；而該氮化氣體供給步驟，係在對該處理室內供給該Si原料氣體之後，對該處理室內供給含有氮化劑的氮化氣體； 該Si原料氣體係為胺系Si原料氣體。
  2. 如申請專利範圍第1項之TiSiN膜之成膜方法，其中， 將該步驟(1)與該步驟(2)重複第3設定次數，以使該TiSiN膜之膜厚成為設計的膜厚。
  3. 如申請專利範圍第1項之TiSiN膜之成膜方法，其中， 該步驟(1)係將TiN膜成膜之步驟。
  4. 如申請專利範圍第3項之TiSiN膜之成膜方法，其中， 在將該TiN膜成膜於該被處理體之該被處理面上之後，施行該(2)步驟。
  5. 如申請專利範圍第1項之TiSiN膜之成膜方法，其中， 該胺系Si原料氣體，係選自於以下氣體： BAS（丁胺基矽烷）、 BTBAS（雙(三級丁胺基)矽烷）、 DMAS（二甲胺基矽烷）、 BDMAS（雙(二甲胺基)矽烷）、 3DMAS（參(二甲胺基)矽烷）、 DEAS（二乙胺基矽烷）、 BDEAS（雙(二乙胺基)矽烷）、 DPAS（二丙胺基矽烷）、 DIPAS（二(異丙胺基)矽烷）、 （（R1R2）N）n SiX H2X ＋ 2-n-m （R3）m …（A）、 （（R1R2）N）n SiX H2X-n-m （R3）m …（B）； 於該（A）及該（B）式中， n為胺基數且為1～6之數； m為烷基數且為0～5之自然數； R1、R2、R3係從由CH3 、C2 H5 及C3 H7 構成的群組中獨立選出； X為2以上之數。
  6. 一種成膜裝置，用以使TiSiN膜成膜於被處理體的被處理面上，具備： 處理室，收納該被處理體； 氣體供給機構，對該處理室內，供給Ti原料氣體、氮化氣體、胺系Si原料氣體； 加熱裝置，將該處理室內加熱； 排氣裝置，將該處理室內排氣；以及 控制器，控制該氣體供給機構、該加熱裝置、該排氣裝置； 該控制器，控制該氣體供給機構、該加熱裝置、該排氣裝置，俾在該處理室內之中，對該被處理體實行如申請專利範圍第1項的TiSiN膜之成膜方法。
TW104109267A 2014-03-31 2015-03-24 TiSiN膜之成膜方法及成膜裝置 TWI613310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-071699 2014-03-31
JP2014071699A JP2015193878A (ja) 2014-03-31 2014-03-31 ＴｉＳｉＮ膜の成膜方法および成膜装置

Publications (2)

Publication Number Publication Date
TW201602385A true TW201602385A (zh) 2016-01-16
TWI613310B TWI613310B (zh) 2018-02-01

Family

ID=54191402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109267A TWI613310B (zh) 2014-03-31 2015-03-24 TiSiN膜之成膜方法及成膜裝置

Country Status (4)

Country Link
US (1) US20150279683A1 (zh)
JP (1) JP2015193878A (zh)
KR (1) KR20150113865A (zh)
TW (1) TWI613310B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5925673B2 (ja) * 2012-12-27 2016-05-25 東京エレクトロン株式会社 シリコン膜の成膜方法および成膜装置
CN106024893B (zh) * 2016-05-30 2019-03-19 上海华力微电子有限公司 高k金属栅器件及其制备方法
JP6832785B2 (ja) * 2016-08-08 2021-02-24 東京エレクトロン株式会社 シリコン窒化膜の成膜方法および成膜装置
US11942365B2 (en) 2017-06-02 2024-03-26 Eugenus, Inc. Multi-region diffusion barrier containing titanium, silicon and nitrogen
US11401607B2 (en) * 2017-06-02 2022-08-02 Eugenus, Inc. TiSiN coating method
US11289487B2 (en) 2018-02-23 2022-03-29 Micron Technology, Inc. Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods
JP7109310B2 (ja) * 2018-08-23 2022-07-29 東京エレクトロン株式会社 成膜方法及び成膜装置
TW202334482A (zh) * 2021-12-03 2023-09-01 美商應用材料股份有限公司 用以形成金屬氮化矽膜的nh自由基熱氮化

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933021B2 (en) * 1995-07-06 2005-08-23 Applied Materials, Inc. Method of TiSiN deposition using a chemical vapor deposition (CVD) process
TW554382B (en) * 1998-06-09 2003-09-21 Tokyo Electron Ltd Method of forming TiSiN film, diffusion preventing film and semiconductor device constituted by TiSiN film and method of producing the same, and TiSiN film forming device
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
JP2005150280A (ja) * 2003-11-13 2005-06-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US20060182885A1 (en) * 2005-02-14 2006-08-17 Xinjian Lei Preparation of metal silicon nitride films via cyclic deposition
JP2009539237A (ja) * 2006-06-02 2009-11-12 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 新規なチタン、ジルコニウムおよびハフニウム前駆体をベースとするｈｉｇｈ−ｋ誘電体フィルムを形成する方法および半導体製造におけるそれらの使用
US7767262B2 (en) * 2006-09-29 2010-08-03 Tokyo Electron Limited Nitrogen profile engineering in nitrided high dielectric constant films
US20080282535A1 (en) * 2007-05-15 2008-11-20 Qimonda Ag Method of fabricating an integrated circuit
KR100956210B1 (ko) * 2007-06-19 2010-05-04 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭증착방법
US20090275198A1 (en) * 2008-05-01 2009-11-05 Smuruthi Kamepalli Vapor Phase Methods for Forming Electrodes in Phase Change Memory Devices
KR101451716B1 (ko) * 2008-08-11 2014-10-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US7833906B2 (en) * 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
KR101189642B1 (ko) * 2012-04-09 2012-10-12 아익스트론 에스이 원자층 증착법을 이용한 ＴｉＳｉＮ 박막의 형성방법
US9059142B2 (en) * 2012-07-23 2015-06-16 Nanya Technology Corporation Semiconductor device having vertical gates and fabrication thereof

Also Published As

Publication number Publication date
TWI613310B (zh) 2018-02-01
KR20150113865A (ko) 2015-10-08
JP2015193878A (ja) 2015-11-05
US20150279683A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI524425B (zh) 氮化矽膜的成膜方法及成膜裝置
JP6247095B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6347544B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101705966B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6125279B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW201602385A (zh) TiSiN膜之成膜方法及成膜裝置
JP6042656B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101977522B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP5616737B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP6086942B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9741555B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2009260151A (ja) 金属ドープ層の形成方法、成膜装置及び記憶媒体
WO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP2013077805A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6254848B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2016072587A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101858345B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101786301B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6055879B1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW201602386A (zh) SiCN膜之成膜方法
JP6224258B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6654232B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees