TW201547196A - 封裝式積體電路（ic）元件及其電源彈跳減少方法 - Google Patents

封裝式積體電路（ic）元件及其電源彈跳減少方法 Download PDF

Info

Publication number
TW201547196A
TW201547196A TW104109633A TW104109633A TW201547196A TW 201547196 A TW201547196 A TW 201547196A TW 104109633 A TW104109633 A TW 104109633A TW 104109633 A TW104109633 A TW 104109633A TW 201547196 A TW201547196 A TW 201547196A
Authority
TW
Taiwan
Prior art keywords
power supply
voltage
circuit
supply node
node
Prior art date
Application number
TW104109633A
Other languages
English (en)
Other versions
TWI572137B (zh
Inventor
Chia-Liang Lin
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of TW201547196A publication Critical patent/TW201547196A/zh
Application granted granted Critical
Publication of TWI572137B publication Critical patent/TWI572137B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Abstract

一種封裝式積體電路（IC）元件包括一核心電路、一電源彈跳減少電路、以及一封裝電路。核心電路接收來自一第一內部供電節點之一第一電流。電源彈跳減少電路接收來自一第二內部供電節點之一電源，並依據於第一內部供電節點上之電壓的變化輸出一第二電流至第一內部供電節點。封裝電路分別耦接第一內部供電節點與第二內部供電節點至一第一外部供電節點與一第二外部供電節點。

Description

封裝式積體電路（IC）元件及其電源彈跳減少方法
本發明是關於一種積體電路，特別是關於一種封裝式積體電路（IC）元件及其電源彈跳減少方法。
本領域熟習技術人員應了解於說明書中所使用的與微電子相關之各種術語與基本概念，例如：P型金氧半（p-channel metal-oxide semiconductor；PMOS）電晶體、N型金氧半（n-channel metal-oxide semiconductor；NMOS）電晶體、「電感」、「電容」、「電阻」、「電壓」、「電流」、「電路節點」、「反相放大器（inverting amplifier）」、「非反相放大器（non-inverting amplifier）」、「負回饋」、「源極隨耦器」、「AB類輸出級（class-AB output stage）」、「高通濾波器」及「偏壓（biasing）」。這些術語與基本概念能由諸如教科書等現有技術文件而顯而易見，因此於說明書中不再對其進行定義或解釋。其中，教科書可例如：類比CMOS積體電路的設計（Design of Analog CMOS Integrated Circuits，Behzad Razavi著、McGraw-Hill出版，且ISBN 0-07-118839-8）。
積體電路（integrated circuit；IC）包括製作在矽基材上之大量電晶體。積體電路以適當的形式進行封裝，以致其能以IC元件設置在印刷電路板上。積體電路接收來自印刷電路板上之電源供應電路的電源。
參照第1A圖，電路100包括一電源供應電路130以及一IC元件140。電源供應電路130提供一供電電壓Vps給IC元件140。IC元件140包括一積體電路110以及一封裝電路120，並且此封裝電路120行為上模組成具有並聯電容122與串聯電感123之組合的電路。積體電路110實際上接收到的電壓為一內部供電電壓Vdd，並且此內部供電電壓Vdd不同於電源供應電路130所提供之供電電壓Vps。積體電路110包括大量的電晶體，並且此些電晶體工作於時變之各式任務中。積體電路110所接收之電流I亦因積體電路110的操作的動態本質而隨著時間改變。因此，接收到的內部供電電壓Vdd是根據積體電路110的操作動態變化。
第1B圖為示範性波形圖。在第1B圖中，信號波形180表示積體電路110所接收之電流I，而信號波形190表示內部供電電壓Vdd。參照第1B圖，電流的突然爆衝（起因於電路操作的突然增加）因電感123、電容122與積體電路110之間的互動而引發電壓的彈跳（bouncing）。在積體電路110的電流的突然爆衝後內部供電電壓Vdd立即開始震盪（ring）的現象稱之為「電源彈跳」。由於電源彈跳會降低積體電路110的可靠性，因此電源彈跳是非常不理想的。具有較小電感之封裝電路能用以緩和電源彈跳的問題；然而，具有較小電感之封裝電路通常相當昂貴。
因此，不使用小電感之封裝電路的電源彈跳減少方法及電路是令人期望的。
鑒於以上的問題，本發明在於提供一種封裝式積體電路（IC）元件及其電源彈跳減少方法，藉以減少一積體電路內之內部供電電壓的彈跳（bouncing）。
在一些實施例中，封裝式積體電路（IC）元件及其電源彈跳減少方法更用以當於一供電節電上之電壓因在接收來自外部供電節點之電路的活動上之突然爆衝（sudden surge）而快速沉落時，快速輸出一電流至此供電節點。
在一實施例中，一種封裝式積體電路元件包括一核心電路、一電源彈跳減少電路、以及一封裝電路。核心電路接收來自一第一內部供電節點之一第一電流。電源彈跳減少電路接收來自一第二內部供電節點之一電源，並依據於第一內部供電節點上之電壓的變化輸出一第二電流至第一內部供電節點。封裝電路分別耦接第一內部供電節點與第二內部供電節點至一第一外部供電節點與一第二外部供電節點。在一實施例中，於第一內部供電節點上之電壓的變化是由一高通濾波器所偵測。在一實施例中，第二電流為一穩定靜止電流，且當於第一內部供電節點上之電壓為穩定的時，此穩定靜止電流大致上小於第一電流。
在一實施例中，電源彈跳減少電路包括：一高通濾波器、一放大器以及一輸出級。高通濾波器、放大器與輸出級構成一負回饋迴路，以穩定於第一內部供電節點上之電壓。在一實施例中，放大器為一反相放大器，且輸出級為包括一N型金氧半（NMOS）電晶體之一源極隨耦器。在另一實施例中，放大器為一非反相放大器，且輸出級為包括一P型金氧半（PMOS）電晶體之一AB類輸出級。
在另一實施例中，一種電源彈跳減少方法包括接收在一第一電路節點上之一第一供電電壓、接收在一第二電路節點上之一第二供電電壓、高通濾波第一供電電壓以獲得一高通濾波電壓、將高通濾波電壓放大為一控制電壓、以及從第二電路節點經由受控於控制電壓之一電路輸出一電流至第一電路節點。
以下之詳細描述係參照所附圖式，藉由圖式說明，揭露本發明各種可實行之實施例。所記載之實施例是明確且充分揭露，以致使所屬技術領域中具有通常知識者能據以實施。不同之實施例間並非相互排斥，某些實施例可與一個或一個以上之實施例進行合併而成為新的實施例。因此，下列詳細描述並非用以限定本發明。
參照第2圖，封裝式積體電路（IC）元件200包括一核心電路210、一封裝電路220以及一電源彈跳減少電路230。核心電路210經由封裝電路220耦接第一外部供電節點203。於此，封裝電路220耦接在第一外部供電節點203與第一內部供電節點201之間，並且核心電路210與電源彈跳減少電路230共同耦接至第一內部供電節點201。電源彈跳減少電路230另經由封裝電路220耦接第二外部供電節點204。核心電路210經由封裝電路220接收來自第一外部供電節點203之第一外部供電電壓Vps1的電源，而電源彈跳減少電路230亦經由封裝電路220接收來自第二外部供電節點204之第二外部供電電壓Vps2的電源。於此，串聯電感221、222與並聯電容223、224為封裝電路220之行為模組的一部分。由於是經由封裝電路220耦接，核心電路210實際上所接收到的電壓為第一內部供電電壓Vdd1（於第一內部供電節點201上），而電源彈跳減少電路230實際上接收到的電壓為第二內部供電電壓Vdd2（於第二內部供電節點202上）。核心電路210接收（sink）來自第一內部供電節點201之第一電流I1。電源彈跳減少電路230響應第一內部供電電壓Vdd1的變化輸出（source）第二電流I2至第一內部供電節點201。在一正常穩定狀態之操作狀態（此時，第一電流I1為穩定的）下，第一內部供電電壓Vdd1亦為穩定的；於此，第二電流I2為大致上小於第一電流I1之一穩定靜止電流（quiescent current）。在一第一瞬態狀態（此時，第一電流I1為快速湧起的）下，第一內部供電電壓Vdd1會快速沉落；於此，電源彈跳減少電路230感測第一內部供電電壓Vdd1的快速沉落並響應增加第二電流I2以抵銷第一內部供電電壓Vdd1的快速沉落。舉例來說（但不限於），在一實施例中，第一內部供電電壓Vdd1為1.5V，且第二內部供電電壓Vdd2為3.3V。無論如何，第二外部供電電壓Vps2需充分高於第一外部供電電壓Vps1，以致電源彈跳減少電路230有效地輸出第二電流I2給第一內部供電節點201。
第3圖為是用以實現第2圖之電源彈跳減少電路230之電源彈跳減少電路300的概要示意圖。參照第3圖，電源彈跳減少電路300包括一高通濾波器（high-pass filter；HPF）310、一反相放大器320、以及一源極隨耦器330。高通濾波器310耦接反相放大器320、第一內部供電節點201與第一偏壓節點（其提供一第一偏壓Vb1）。反相放大器320更耦接第二內部供電節點202（其提供第二內部供電電壓Vdd2）、源極隨耦器330、第二偏壓節點（其提供一第二偏壓Vb2）與接地。源極隨耦器330更耦接第一內部供電節點201與第二內部供電節點202。高通濾波器310接收第一內部供電電壓Vdd1，並輸出一高通濾波電壓Vhpf。反相放大器320將高通濾波電壓Vhpf放大成一控制電壓Vc。源極隨耦器330接收控制電壓Vc，並輸出一補償電流Ic。補償電流Ic約等於輸入至第一內部供電電壓Vdd1的第一內部供電節點201之第二電流I2。高通濾波器310包括一串聯電容311與一並聯電阻312。反相放大器320包括一PMOS（P型金氧半）電晶體321與一NMOS（N型金氧半）電晶體322。源極隨耦器330包括一NMOS電晶體331。串聯電容311的第一端與並聯電阻312的第一端耦接PMOS電晶體321的控制端。並聯電阻312的第二端耦接第一偏壓節點，以接收第一偏壓Vb1。串聯電容311的第二端與NMOS電晶體331的第一端耦接第一內部供電節點201。NMOS電晶體331的第二端與PMOS電晶體321的第一端耦接第二內部供電節點202，以接收第二內部供電電壓Vdd2。NMOS電晶體331的控制端耦接PMOS電晶體321的第二端與NMOS電晶體322的第二端。NMOS電晶體322的第一端耦接接地。NMOS電晶體322的控制端耦接第二偏壓節點，以接收第二偏壓Vb2。於此，高通濾波器310、反相放大器320與源極隨耦器330形成一負回饋迴路，以在電源彈跳的事件發生時穩定第一內部供電電壓Vdd1。第一內部供電電壓Vdd1的快速沉落（或快速升起）會引發高通濾波電壓Vhpf的快速沉落（或快速升起），進而造成控制電壓Vc的快速升起（或快速沉落），因而快速增加（或快速減少）補償電流Ic以抵銷第一內部供電電壓Vdd1的快速沉落（或快速升起）。當第一內部供電電壓Vdd1的快速沉落（或快速升起）為穩定時，高通濾波電壓Vhpf會穩定維持在第一偏壓Vb1，並且控制電壓Vc會穩定維持在一既定準位，以致使補償電流Ic為由第二偏壓Vb2所決定之一靜止電流。使用較高準位之第二偏壓Vb2來導致較低準位之補償電流Ic，並因而產生較低之靜止電流作為補償電流Ic，此方式耗能較少但無法有效地減少第一內部供電電壓Vdd1的彈跳；換言之，使用較低準位之第二偏壓Vb2來導致較高準位之補償電流Ic，並因而產生較高之靜止電流作為補償電流Ic，此方式耗能較多但能更有效地減少第一內部供電電壓Vdd1的彈跳。因此，要在耗能與減少電源彈跳的能力之間進行取捨。
第4圖為響應第一電流I1的突然爆衝（搭配參照第2圖）而形成之第一內部供電電壓Vdd1的波形圖的電路模擬結果示意圖。參照第4圖，為了方便比較，同時顯示二信號波形：其中一信號波形是有使用電源彈跳減少電路，而另一信號波形則是不使用電源彈跳減少電路。由此顯然，電源彈跳減少電路大幅地減少電源彈跳。
第5圖為同樣能用以實現第2圖之電源彈跳減少電路230之另一電源彈跳減少電路500的概要示意圖。參照第5圖，電源彈跳減少電路500包括一高通濾波器（HPF）510、一非反相放大器520以及一AB類輸出級（class-AB output stage）530。高通濾波器510耦接非反相放大器520、第一內部供電節點201與第一偏壓節點（其提供一第一偏壓Vb1）。非反相放大器520更耦接第二內部供電節點202（其提供第二內部供電電壓Vdd2）、AB類輸出級530、第二偏壓節點（其提供一第二偏壓Vb2）與接地。AB類輸出級530更耦接第一內部供電節點201與第二內部供電節點202。高通濾波器310接收第一內部供電電壓Vdd1，並輸出一高通濾波電壓Vhpf。非反相放大器520將高通濾波電壓Vhpf放大成一控制電壓Vc。AB類輸出級530接收控制電壓Vc，並輸出一補償電流Ic。補償電流Ic約等於輸入至第一內部供電電壓Vdd1的第一內部供電節點201之第二電流I2。高通濾波器510包括一串聯電容511與一並聯電阻512。非反相放大器520包括二PMOS電晶體521、524與二NMOS電晶體522、523。AB類輸出級530包括一PMOS電晶體531。串聯電容511的第一端與並聯電阻512的第一端耦接PMOS電晶體521的控制端。並聯電阻512的第二端耦接第一偏壓節點，以接收第一偏壓Vb1。串聯電容511的第二端與PMOS電晶體531的第二端耦接第一內部供電節點201。PMOS電晶體531的第一端與PMOS電晶體521、524的第一端耦接第二內部供電節點202，以接收第二內部供電電壓Vdd2。PMOS電晶體531的控制端耦接PMOS電晶體524的控制端、PMOS電晶體524的第二端與NMOS電晶體523的第二端。NMOS電晶體523的第一端耦接接地，而其控制端耦接PMOS電晶體521的第二端與NMOS電晶體522的第二端。NMOS電晶體522的第一端耦接接地。NMOS電晶體522的控制端耦接第二偏壓節點，以接收第二偏壓Vb2。於此，第5圖的電源彈跳減少電路500大致上相同於第3圖的電源彈跳減少電路300；主要差異為取代NMOS電晶體，以PMOS電晶體來輸出補償電流Ic；因此，取代反相放大器，以非反相放大器來實現負回饋功能。本領域中具有通常技術者應能理解，相較於第3圖的負回饋迴路，第5圖的負回饋迴路會因增加的電路的延遲而運作較慢。然而，相較於第3圖的電源彈跳減少電路300，第5圖的電源彈跳減少電路500具有較多的電壓餘裕，因而較為穩定（於第二內部供電電壓Vdd2未遠高於第一內部供電電壓Vdd1時）。
如同第6圖的流程圖600所示之電源彈跳減少方法。參照第6圖，電源彈跳減少方法包括接收在一第一電路節點（如，第一內部供電節點）上之一第一供電電壓（如，第一內部供電電壓Vdd1）（步驟610）、接收在一第二電路節點（如，第二內部供電節點）上之一第二供電電壓（如，第二內部供電電壓Vdd2）（步驟620）、高通濾波第一供電電壓以獲得一高通濾波電壓（步驟630）、將高通濾波電壓放大為一控制電壓（步驟640）、以及從第二電路節點經由受控於控制電壓之一電路輸出一電流（如，補償電流Ic）至第一電路節點（步驟650）。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技術者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
100‧‧‧電路
110‧‧‧積體電路（IC）
120‧‧‧封裝電路
122‧‧‧並聯電容
123‧‧‧串聯電感
130‧‧‧電源供應電路
140‧‧‧積體電路元件
Vdd‧‧‧內部供電電壓
Vps‧‧‧供電電壓
I‧‧‧電流
180‧‧‧信號波形
190‧‧‧信號波形
200‧‧‧封裝式積體電路元件
201‧‧‧第一內部供電節點
202‧‧‧第二內部供電節點
203‧‧‧第一外部供電節點
204‧‧‧第二外部供電節點
210‧‧‧核心電路
220‧‧‧封裝電路
221‧‧‧串聯電感
222‧‧‧串聯電感
223‧‧‧並聯電容
224‧‧‧並聯電容
230‧‧‧電源彈跳減少電路
Vps1‧‧‧第一外部供電電壓
Vps2‧‧‧第二外部供電電壓
Vdd1‧‧‧第一內部供電電壓
Vdd2‧‧‧第二內部供電電壓
I1‧‧‧第一電流
I2‧‧‧第二電流
300‧‧‧電源彈跳減少電路
310‧‧‧高通濾波器
311‧‧‧串聯電容
312‧‧‧並聯電阻
320‧‧‧反相放大器
321‧‧‧PMOS（P型金氧半）電晶體
322‧‧‧NMOS（N型金氧半）電晶體
330‧‧‧源極隨耦器
331‧‧‧NMOS電晶體
Vb1‧‧‧第一偏壓
Vb2‧‧‧第二偏壓
Vhpf‧‧‧高通濾波電壓
Vc‧‧‧控制電壓
Ic‧‧‧補償電流
500‧‧‧電源彈跳減少電路
510‧‧‧高通濾波器
511‧‧‧串聯電容
512‧‧‧並聯電阻
520‧‧‧非反相放大器
521‧‧‧PMOS電晶體
522‧‧‧NMOS電晶體
523‧‧‧NMOS電晶體
524‧‧‧PMOS電晶體
530‧‧‧AB類輸出級
531‧‧‧PMOS電晶體
600‧‧‧流程圖
610‧‧‧接收在一第一電路節點上之一第一供電電壓
620‧‧‧接收在一第二電路節點上之一第二供電電壓
630‧‧‧高通濾波第一供電電壓以獲得一高通濾波電壓
640‧‧‧將高通濾波電壓放大為一控制電壓
650‧‧‧從第二電路節點經由受控於控制電壓之一電路輸出一電流至第一電路節點
[第1A圖]為具有電源供應與積體電路（IC）元件之一習知電路的功能方塊圖。 [第1B圖]為電源彈跳之一示範性波形圖。 [第2圖]為根據本發明一實施例之封裝式積體電路元件的功能方塊圖。 [第3圖]為根據本發明一實施例之電源彈跳減少電路的概要示意圖。 [第4圖]為第3圖之電源彈跳減少電路的模擬結果的信號波形圖。 [第5圖]為根據本發明另一實施例之電源彈跳減少電路的概要示意圖。 [第6圖]為根據本發明一實施例之電源彈跳減少方法的流程圖。
200‧‧‧封裝式積體電路(IC)元件
201‧‧‧第一內部供電節點
202‧‧‧第二內部供電節點
203‧‧‧第一外部供電節點
204‧‧‧第二外部供電節點
210‧‧‧核心電路
220‧‧‧封裝電路
221‧‧‧串聯電感
222‧‧‧串聯電感
223‧‧‧並聯電容
224‧‧‧並聯電容
230‧‧‧電源彈跳減少電路
Vps1‧‧‧第一外部供電電壓
Vps2‧‧‧第二外部供電電壓
Vdd1‧‧‧第一內部供電電壓
Vdd2‧‧‧第二內部供電電壓
I1‧‧‧第一電流
I2‧‧‧第二電流

Claims (7)

  1. 一種封裝式積體電路（IC）元件，包括： 一核心電路，用以接收來自一第一內部供電節點之一第一電流； 一電源彈跳減少電路，用以接收來自一第二內部供電節點之一電源並依據於該第一內部供電節點上之電壓的變化輸出一第二電流至該第一內部供電節點；以及 一封裝電路，分別耦接該第一內部供電節點與該第二內部供電節點至一第一外部供電節點與一第二外部供電節點。
  2. 如請求項1所述之封裝式積體電路元件，其中該電源彈跳減少電路包括： 一高通濾波器，用以接收於該第一內部供電節點上之該電壓並輸出一高通濾波電壓； 一放大器，用以接收該高通濾波電壓並輸出一控制電壓；以及 一輸出級，用以依據該控制電壓的控制將該第二電流從該第二內部供電節點輸出至該第一內部供電節點。
  3. 如請求項1所述之封裝式積體電路元件，其中該第二電流為一穩定靜止電流，且當於該第一內部供電節點上之該電壓為穩定的時，該穩定靜止電流大致上小於該第一電流。
  4. 如請求項1所述之封裝式積體電路元件，其中該電源彈跳減少電路包括：一高通濾波器、一放大器以及一輸出級，並且該高通濾波器、該放大器與該輸出級構成一負回饋迴路，以穩定於該第一內部供電節點上之該電壓。
  5. 如請求項4所述之封裝式積體電路元件，其中該放大器為一反相放大器，且該輸出級為包括一N型金氧半（NMOS）電晶體之一源極隨耦器。
  6. 如請求項4所述之封裝式積體電路元件，其中該放大器為一非反相放大器，且該輸出級為包括一P型金氧半（PMOS）電晶體之一AB類輸出級。
  7. 一種電源彈跳減少方法，包括： 接收在一第一電路節點上之一第一供電電壓； 接收在一第二電路節點上之一第二供電電壓； 高通濾波該第一供電電壓以獲得一高通濾波電壓； 將該高通濾波電壓放大為一控制電壓；以及 從該第二電路節點經由受控於該控制電壓之一電路輸出一電流至該第一電路節點。
TW104109633A 2014-06-05 2015-03-25 封裝式積體電路（ic）元件及其電源彈跳減少方法 TWI572137B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/296,503 US9331686B2 (en) 2014-06-05 2014-06-05 Method and apparatus for reducing power bouncing of integrated circuits

Publications (2)

Publication Number Publication Date
TW201547196A true TW201547196A (zh) 2015-12-16
TWI572137B TWI572137B (zh) 2017-02-21

Family

ID=54770400

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104109633A TWI572137B (zh) 2014-06-05 2015-03-25 封裝式積體電路（ic）元件及其電源彈跳減少方法

Country Status (3)

Country Link
US (1) US9331686B2 (zh)
CN (1) CN105281744B (zh)
TW (1) TWI572137B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721652B2 (en) * 2015-11-17 2017-08-01 Sandisk Technologies Llc State dependent sensing for wordline interference correction
US10756725B2 (en) * 2018-06-21 2020-08-25 Texas Instruments Incorporated Load switch having a controlled slew rate
US20220291706A1 (en) * 2021-03-10 2022-09-15 Realtek Semiconductor Corp. Linear voltage regulator with fast load regulation and method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478580B2 (ja) * 1992-12-28 2003-12-15 ヒュンダイ エレクトロニクス アメリカ 出力駆動回路
CN2529453Y (zh) * 2002-03-20 2003-01-01 威盛电子股份有限公司 可降低电源/接地弹跳噪声的输出缓冲器
US6906582B2 (en) * 2003-08-29 2005-06-14 Freescale Semiconductor, Inc. Circuit voltage regulation
CN100362723C (zh) * 2003-11-24 2008-01-16 佛山市顺德区顺达电脑厂有限公司 消除弹跳讯号产生的控制电路
US8836414B2 (en) * 2005-11-15 2014-09-16 Freescale Semiconductor, Inc. Device and method for compensating for voltage drops

Also Published As

Publication number Publication date
US20150358017A1 (en) 2015-12-10
US9331686B2 (en) 2016-05-03
CN105281744A (zh) 2016-01-27
TWI572137B (zh) 2017-02-21
CN105281744B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
US7348848B2 (en) Buffer amplifier for source driver
US8461812B2 (en) Shunt regulator having over-voltage protection circuit and semiconductor device including the same
US9136827B2 (en) Power-on reset circuit
TWI572137B (zh) 封裝式積體電路（ic）元件及其電源彈跳減少方法
KR100862351B1 (ko) 파워-온-리셋 회로
TW201427279A (zh) 半導體裝置
USRE47432E1 (en) Output stage circuit
JP7239250B2 (ja) 基準電圧発生回路、および半導体装置
TWI675548B (zh) 用於摺疊式疊接放大器的跨導增益的快速回復方案
CN116455339A (zh) 运算放大器
TWI558104B (zh) 封裝式積體電路（ic）元件及其電源彈跳減少方法
US7642818B1 (en) High voltage tolerant input circuit capable of operating at extremely low IO supply voltage
US7652530B2 (en) Amplifier circuit and method of generating bias voltage in amplifier circuit
JP2015170996A (ja) パワーオンリセット回路
JP5764107B2 (ja) 差動増幅回路
TWI739489B (zh) 輸入接收器
JP5815433B2 (ja) 増幅器及び半導体装置
WO2013179565A1 (ja) 増幅回路
US20100231273A1 (en) Semiconductor device
JP2016015769A (ja) 増幅器及び半導体装置
KR20220057160A (ko) 증폭기
TWI430573B (zh) 具有可操作在極低輸入／輸出電源電壓的耐高壓輸入電路
JP2008283633A (ja) キャパシタンス回路
TW201431289A (zh) 輸入緩衝器
JP2013251869A (ja) 入力バッファ回路及び半導体装置