TW201543675A - 半導體配置及其形成方法 - Google Patents

半導體配置及其形成方法 Download PDF

Info

Publication number
TW201543675A
TW201543675A TW103146027A TW103146027A TW201543675A TW 201543675 A TW201543675 A TW 201543675A TW 103146027 A TW103146027 A TW 103146027A TW 103146027 A TW103146027 A TW 103146027A TW 201543675 A TW201543675 A TW 201543675A
Authority
TW
Taiwan
Prior art keywords
metal connection
active region
metal
region
sti
Prior art date
Application number
TW103146027A
Other languages
English (en)
Other versions
TWI574406B (zh
Inventor
I-Wen Wu
Mei-Yun Wang
Hsien-Cheng Wang
Shih-Wen Liu
Yun Lee
Chao-Hsun Wang
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201543675A publication Critical patent/TW201543675A/zh
Application granted granted Critical
Publication of TWI574406B publication Critical patent/TWI574406B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體配置及其形成方法被描述。一種半導體配置包括一第三金屬連接,其與一第一主動區域中的一第一金屬連接及一第二主動區域中的一第二金屬連接接觸,並位於第一主動區域和第二主動區域之間的一淺溝槽隔離(STI)區域之上。一種半導體配置的形成方法包括形成一第一開口於第一金屬連接、淺溝槽隔離(STI)區域、及第二金屬連接之上,並形成第三金屬連接於第一開口中。形成第三金屬連接於第一金屬連接與第二金屬連接之上減緩RC耦合(RC coupling)。

Description

半導體配置及其形成方法
於半導體裝置中,當對裝置的閘極施用充足的電壓或偏壓(bias)時,電流流經源極區域和汲極區域之間的通道區域。當電流流經通道區域時,裝置一般被視為處於“開啟(on)”狀態,而當電流未流經通道區域時,裝置一般被視為處於“關閉(off)”狀態。
第1圖為根據一些實施例顯示一半導體配置的形成方法的流程圖。
第2圖為根據一些實施例顯示一半導體配置。
第3圖為根據一些實施例顯示一半導體配置。
第4圖為根據一些實施例顯示一半導體配置。
第5圖為根據一些實施例顯示一半導體配置。
第6圖為根據一些實施例顯示一半導體配置。
第7圖為根據一些實施例顯示一半導體配置。
第8圖為根據一些實施例顯示一半導體配置。
第9圖為根據一些實施例顯示一半導體配置。
第10圖為根據一些實施例顯示一半導體配置。
第11圖為根據一些實施例顯示一半導體配置。
第12圖為根據一些實施例顯示一半導體配置。
第13圖為根據一些實施例顯示一半導體配置。
第14圖為根據一些實施例顯示一半導體配置。
第15圖為根據一些實施例顯示一半導體配置。
第16圖為根據一些實施例顯示一半導體配置。
第17圖為根據一些實施例顯示一半導體配置。
所請求保護的專利標的現在配合圖式描述,其中相似的參考數字一般用來代表相似的元件。在以下的描述中,為達到解釋的目的,闡述數個特定的細節以提供對所請求保護的專利標的之理解。然而,顯而易見的,沒有這些特定的細節,所請求保護的專利標的可被實施。在其他情況下,以方框圖的形式顯示結構和裝置以利描述所請求保護的專利標的。
根據一些實施例,一半導體配置包括一第一主動區域、一第二主動區域及一淺溝槽隔離(STI)區域,淺溝槽隔離(STI)區域位於第一主動區域與第二主動區域之間。根據一些實施例,第一金屬連接位於第一主動區域之上並連接至第一主動區域。根據一些實施例,第二金屬連接位於第二主動區域之上並連接至第二主動區域。在一些實施例中,第三金屬連接位於第一金屬連接、淺溝槽隔離(STI)區域及第二金屬連接之上,並連接至第一金屬連接和第二金屬連接,而使得第三金屬連接連接第一金屬連接至第二金屬連接。在一些實施例中,第一主動區域為源極或汲極之一。在一些實施例中,第二主動區域為源極或汲極之一。在一些實施例中,第三金屬連接連接至少一第 一主動區域的源極至第二主動區域的源極、第一主動區域的汲極至第二主動區域的汲極、或第一主動區域的源極至第二主動區域的汲極。在一些實施例中,第三金屬連接減緩電阻-電容(RC)耦合,因為第三金屬連接與半導體配置結合的(associated with)閘極之間的距離大於閘極與一不同金屬連接(其可被用來連接第一主動區域至第二主動區域,例如不位於第一金屬連接、淺溝槽隔離(STI)區域及第二金屬連接之上的一不同金屬連接)之間的距離。在一些實施例中,在閘極與連接第一主動區域至第二主動區域的金屬連接(像是第三金屬連接)之間降低的(reduced)或最小化的RC耦合導致了至少一降低的電阻-電容(RC)延遲或更佳的性能,其中更佳的性能包括至少一提高的速度或操作可預測性。
根據一些實施例,形成一半導體配置包括形成一第一開口於第一主動區域、淺溝槽隔離(STI)區域及第二主動區域之上,而使得第一開口位於第一主動區域中的第一金屬連接之上,並位於第二主動區域中的第二金屬連接之上。根據一些實施例,第三金屬連接形成於第一開口中,而使得第三金屬連接連接第一金屬連接至第二金屬連接。在一些實施例中,如第二開口形成於淺溝槽隔離(STI)區域中的閘極之上。在一些實施例中,金屬接觸形成於第二開口中。在一些實施例中,第一開口及第二開口同時形成。在一些實施例中,第一金屬連接具有一第三高度,而第二金屬連接具有一第四高度,第三高度大致上(substantially)等於第四高度。在一些實施例中,閘極具有第五高度,第五高度大致上(substantially)等於第三高度。在一些 實施例中,位於第一金屬連接和第二金屬連接之上的第三金屬連接具有一第一高度。
第1圖根據一些實施例顯示一半導體配置200的形成方法100,第2~17圖顯示各個製程階段中形成的一或多個結構。根據一些實施例,如第16圖所示,半導體配置200包括一第一主動區域205、一第二主動區域207及一淺溝槽隔離(STI)區域209,淺溝槽隔離(STI)區域209位於第一主動區域205與第二主動區域207之間。根據一些實施例,第一金屬連接215位於第一主動區域205之上並連接至第一主動區域205。根據一些實施例,第二金屬連接216位於第二主動區域207之上並連接至第二主動區域207。在一些實施例中,第三金屬連接218位於第一金屬連接215、淺溝槽隔離(STI)區域209及第二金屬連接216之上,並連接至第一金屬連接215和第二金屬連接216,而使得第三金屬連接218連接第一金屬連接215至第二金屬連接216,從而連接第一主動區域205至第二主動區域207。
第2圖根據一些實施例顯示半導體配置200的概述或俯視圖,其中於第3~15圖中顯示的第二介電層224並未顯示於第2圖中,所以才能在第2圖中看到第二介電層224之下的特徵。於第2圖中繪製四條線240、242、244、和246以顯示其他圖式所示的剖面圖。第一線240切穿第二主動區域207、多重閘極208、第二金屬連接216及第三金屬連接218,根據一些實施例,其中第二主動區域207是至少一源極或汲極形成的區域。第15圖是在製程後期階段沿著第一線240取得之半導體配置200的剖面圖。第二線242切穿淺溝槽隔離(STI)區域209、多重 閘極208、多重金屬接觸214及第三金屬連接218,其中淺溝槽隔離(STI)區域209包括淺溝槽隔離(STI)220。第3、5、7、9、11、13圖是在各個製程階段沿著第二線242取得之半導體配置200的剖面圖。第三線244切穿第一主動區域205、多重閘極208、第一金屬連接215及第三金屬連接218,根據一些實施例,其中第一主動區域205為至少一源極或汲極形成的區域。第4、6、8、10、12、14圖是在各個製程階段沿著第三線244取得之半導體配置200的剖面圖。第四線246切穿第一金屬連接215、第三金屬連接218及第二金屬連接216,根據一些實施例,其中第三金屬連接218被形成以連接第一主動區域205至第二主動區域207。第16圖是在製程後期階段沿著第四線246取得之半導體配置200的剖面圖。
於102,第二開口226形成於淺溝槽隔離(STI)區域209中的閘極208之上,如第5圖所示。第3圖顯示第2圖第二線242的一剖面圖,其中第二線242切穿淺溝槽隔離(STI)區域209。半導體配置200包括一基板202。在一些實施例中,基板202包括至少一氧化矽或氮化矽。根據一些實施例,基板202包括至少一磊晶層、絕緣體上覆矽(silicn-on-insulator;SOI)結構、晶圓、或形成自晶圓的晶片。在一些實施例中,淺溝槽隔離(STI)220形成於淺溝槽隔離(STI)區域209中的基板202之上。在一些實施例中,淺溝槽隔離(STI)220包括一介電材料,像是氧化矽(SiO2)。在一些實施例中,淺溝槽隔離(STI)220的形成包括介電材料的沉積。在一些實施例中,淺溝槽隔離(STI)區域209包括淺溝槽隔離(STI)220。在一些實施例中,溝槽隔離 (STI)220具有一厚度介於約20nm至約70nm之間。第4圖顯示第2圖第三線244的一剖面圖,其中第三線244切穿第一主動區域205。在一些實施例中,一或多個鰭片(fins)204形成於第一主動區域205的基板202中。在一些實施例中,一或多個鰭片204包括與基板202相同的材料。在一些實施例中,一或多個鰭片204具有一高度介於5nm至約45nm之間。在一些實施例中,磊晶(Epi)帽206形成於一或多個鰭片204之上。在一些實施例中,磊晶帽206被生長。在一些實施例中,磊晶帽206包括至少一矽化物、氮化物、或氧化物。在一些實施例中,第二主動區域207大致上(substantially)以與第一主動區域205相同的方式形成。在一些實施例中,第一介電層212例如透過沉積形成於淺溝槽隔離(STI)220及磊晶帽206之上,如第3、4、17圖所示。在一些實施例中,磊晶帽206a包括至少一源極或汲極。在一些實施例中,如果磊晶帽206a包括一汲極,則磊晶帽206b包括一源極,如果磊晶帽206a包括一源極,則磊晶帽206b包括一汲極。在一些實施例中,第一介電層212包括具有介質(medium)或低介電常數的一標準介電材料,像是SiO2。在一些實施例中,第一介電層212具有厚度介於約20nm至約150nm之間。在一些實施例中,如第3、4圖所示,閘極208、或複數個閘極208形成於第一介電層212中,而使得閘極208與第一主動區域205的磊晶帽206及第二主動區域207的磊晶帽206接觸並位於淺溝槽隔離(STI)區域209之上。在一些實施例中,閘極208包括一高介電常數材料層,其與第一主動區域205及第二主動區域207的磊晶帽206接觸,如第4、17圖所示。在一些實施例中,高介電常數材料 包括至少一氮化物或氧化物。在一些實施例中,閘極208包括一導電材料像是金屬,例如透過沉積形成於高介電常數材料之上。在一些實施例中,硬罩幕210例如透過沉積形成於閘極208之上。在一些實施例中,閘極208具有一第五高度225介於約20nm至約130nm之間。在一些實施例中,硬罩幕210包括氧化物或氮化物。在一些實施例中,第一金屬連接215與第一主動區域205中的磊晶帽206b接觸。在一些實施例中,磊晶帽206a與第一金屬連接215(未顯示)接觸。在一些實施例中,第一金屬連接215包括一導電材料像是至少一金屬或多晶矽。在一些實施例中,第一金屬連接215的形成包括沉積。在一些實施例中,第一金屬連接215具有一第三高度221介於約30nm至約130nm之間,如第4圖所示。在一些實施例中,第二金屬連接216具有一第四高度223,如第15圖所示,大致上(substantially)等於第三高度221。在一些實施例中,閘極208的第五高度225大致上(substantially)等於第三高度221。在一些實施例中,蝕刻停止層222例如透過沉積形成於硬罩幕210、第一介電層212及第一金屬連接215之上。在一些實施例中,蝕刻停止層222包括至少一矽化物、氮化物或氧化物。在一些實施例中,第二金屬連接216與第二主動區域207中的磊晶帽206b接觸。在一些實施例中,第二金屬連接216大致上(substantially)以與第一金屬連接215相同的方式形成。在一些實施例中,第二介電層224形成於蝕刻停止層222之上。在一些實施例中,第二介電層224包括具有介質(medium)或低介電常數的一標準介電材料,像是SiO2。在一些實施例中,第二介電層224具有厚度介於約20nm至約 150nm之間。於第5圖,第二開口226例如透過蝕刻形成於第二介電層224、蝕刻停止層222、及硬罩幕210中,而使得第二開口226曝露出閘極208的至少一部份。
於104,第一開口228形成於第一主動區域205、淺溝槽隔離(STI)區域209及第二主動區域207之上,而使得第一開口228位於第一金屬連接215及第二金屬連接216之上,如第7、8圖所示。在一些實施例中,第一開口228例如透過蝕刻形成穿過(through)第二介電層224及蝕刻停止層222。在一些實施例中,形成第一開口228,而使得在第一主動區域205及第二主動區域207中,第一開口228曝露出第一金屬連接215的至少一部份以及第二金屬連接216的至少一部份。在一些實施例中,形成第一開口228,而使得在淺溝槽隔離(STI)區域209中,第一開口228曝露第一介電層212的至少一部份。
於106,第三金屬連接218形成於第一開口228中,而金屬接觸214形成至第二開口226中,如第13~15圖所示。第9圖中,第一金屬層230形成於第一開口228及第二開口226中。在一些實施例中,透過沉積形成第一金屬層230。在一些實施例中,第一金屬層230包括鈦。在一些實施例中,第一金屬層230具有一厚度介於1nm至約10nm。在一些實施例中,第二開口226中的第一金屬層230與閘極208接觸,如第9圖所示。在一些實施例中,第一開口228中的第一金屬層230與第10圖中所示第一主動區域205中的第一金屬連接215及第15圖中所示第二主動區域206中的第二金屬連接216接觸。第11~12圖顯示一第二金屬層232,形成於第一開口228中的第一金屬層230之上及 第二開口226中的第一金屬層230之上。在一些實施例中,透過沉積形成第二金屬層232。在一些實施例中,第二金屬層232包括氮化鈦。在一些實施例中,第二金屬層232具有一厚度介於1nm至約10nm。第13~15圖顯示在第一開口228中形成金屬填充234以形成第三金屬連接218,以及在第二金屬層232之上的第二開口226中形成金屬填充234以形成金屬接觸214。在一些實施例中,透過沉積形成金屬填充234。在一些實施例中,金屬填充234包括鎢。在一些實施例中,移除多餘的第一金屬層230、第二金屬層232及金屬填充234,例如透過化學機械平坦化(CMP)。第16圖顯示第2圖第四線246的剖面圖,其中第四線246切穿第一金屬連接215、第二金屬連接216及第三金屬連接218。在一些實施例中,第三金屬連接218具有一第三金屬長度227,第三金屬長度227大致上(substantially)等於半導體配置長度229。在一些實施例中,半導體配置長度229是從第一金屬連接215的第一遠端(distal)側壁231b測量至第二金屬連接216的第二遠端(distal)側壁231a。
第17圖顯示從第2圖中箭頭所指的線17-17透視所得之半導體配置的3D剖面圖,其中第二介電層224被移除。根據一些實施例,具有磊晶帽206的一或多個鰭片204穿過閘極208,而使得於閘極208的第一側256上,磊晶帽206包括源極或汲極之一,且於閘極208的第二側258上,如果磊晶帽206b包括一汲極,則磊晶帽206a包括一源極,如果磊晶帽206b包括一源極,則一汲極。在一些實施例中,第一金屬連接215形成於第一主動區域205中具有磊晶帽206b的一或多個鰭片204的周 圍。在一些實施例中,第二金屬連接216形成於第二主動區域207中具有磊晶帽206b的一或多個鰭片204的周圍。在一些實施例中,淺溝槽隔離(STI)區域209包括淺溝槽隔離(STI)220,其中淺溝槽隔離(STI)220被配置以使淺溝槽隔離(STI)220隔離第一主動區域205中具有磊晶帽206的一或多個鰭片204與第二主動區域207中具有磊晶帽206的一或多個鰭片204。在一些實施例中,第三金屬連接218連接第一金屬連接215至第二金屬連接216,而使得第一主動區域205中具有磊晶帽206b的一或多個鰭片204被連接至第二主動區域207中具有磊晶帽206b的一或多個鰭片204。在一些實施例中,第一主動區域205中的磊晶帽206b和第二主動區域207中的磊晶帽206b包括汲極,因此第三金屬連接218連接第一汲極至第二汲極。在一些實施例中,第一主動區域205中的磊晶帽206b和第二主動區域207中的磊晶帽206b包括源極,因此第三金屬連接218連接第一源極至第二源極。
根據一些實施例,一種半導體配置包括一第一主動區域、一第二主動區域、及一淺溝槽隔離(STI)區域位於第一主動區域和第二主動區域之間。在一些實施例中,第一金屬連接位於第一主動區域之上並連接至第一主動區域,一第二金屬連接位於第二主動區域之上並連接至第二主動區域,且一第三金屬連接位於第一金屬連接、淺溝槽隔離(STI)區域及第二金屬連接之上。在一些實施例中,第三金屬連接被連接至第一金屬連接與第二金屬連接,而使得第三金屬連接連接第一金屬至第二金屬連接。
根據一些實施例,一種半導體配置的形成方法包括形成一第一開口於一第一主動區域、一淺溝槽隔離(STI)區域及一第二主動區域之上,而使得第一開口位於第一主動區域中的第一金屬連接之上,並位於第二主動區域中的第二金屬連接之上。在一些實施例中,形成一半導體配置包括形成一第三金屬連接於第一開口中,而使得第三金屬連接連接第一金屬連接至第二金屬連接。
根據一些實施例,一種半導體配置包括一第一主動區域、一第二主動區域、及一淺溝槽隔離(STI)區域位於第一主動區域和第二主動區域之間。在一些實施例中,閘極位於第一主動區域、第二主動區域及淺溝槽隔離(STI)區域之上。在一些實施例中,鄰近於閘極的第一金屬連接位於第一主動區域之上並連接至第一主動區域,鄰近於閘極的第二金屬連接位於第二主動區域之上並連接至第二主動區域,且第三金屬連接位於第一金屬連接、淺溝槽隔離(STI)區域及第二金屬連接之上。在一些實施例中,第三金屬連接被連接至第一金屬連接與第二金屬連接,而使得第三金屬連接連接第一金屬連接至第二金屬連接。
雖然專利標的以特定的結構特徵或方法動作描述,應理解的是,附加的所請專利標的不限於上述的特定特徵或動作。反而,上述的特定特徵或動作係做為實施至少一些申請專利範圍的實施例形式。
此處提供各種實施例的操作。所描述的一些或全部的操作順序不應被視為暗示這些操作一定是按照順序。可理 解替代的順序具有此敘述的好處。此外,可了解的是,並非所有的操作在此處提供的每一個實施例中都是必要的。且,可了解的是,在一些實施例中,並非所有的操作都是必要的。
可理解的是,此處所描述的層、特徵、元件等以相對於彼此的特定尺寸顯示,像是結構尺寸或方位,例如,在一些實施中,為了簡化及易於了解的目的,其實際尺寸大致上不同於此處所示。此外,此處所提及的各種用以形成層特徵、元件等的技術,像是蝕刻技術、植入(implanting)技術、摻雜(doping)技術、旋塗(spin-on)技術、濺鍍(sputtering)技術,像是熱生長或是沉積技術例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、電漿增強化學氣相沉積(PECVD)、或原子層沉積(ALD)。
此外,此處使用“實施例(exemplary)”代表做為一實例(example)、例子(instance)、例證(illustration)等,且不一定為優選的。在本發明中使用“或(or)”是為了代表包容性的“或”而不是排他性的“或”。此外,除非特別說明,否而使得本發明中使用的“一(a)”或“一(an)”以及附加的申請專利範圍被視為代表“一或多個”,或者內文已清楚指示為單數形式。還有,至少一A及B及/或其類似一般代表A或B或A和B兩者。此外,在“包括(includes)”、“具有(having)”、“具有(has)”、“具有(with)”、或其變化被使用的範圍中,這樣的用語被用來代表與用語“包括(comprising)”類似的包容性。還有,除非特別說明,“第一”、“第二”或類似的用語並非用來暗示時間概念、空間概念、順序等。反而,這些用詞 僅用以做為特徵、元件、項目等的辨識符號、名稱等。例如,第一元件和第二元件一般對應至元件A和元件B或兩個不同或兩個雷同的(identical)元件或相同的元件。
還有,雖然本發明已以一或多個實施例顯示或描述,其他所屬技術領域中具有通常知識者可基於閱讀或了解本說明書及所附的圖式進行相當的替代或修飾。本發明包括所有這類的修飾及替代且僅受限於以下申請專利範圍。特別考慮到上述元件(例如:元件、資源等)所表現的各種功能,除非特別說明,描述這種元件的用語是用來對應至表現所述元件的特定功能的任何元件(例如:功能相當),即使在結構上並未相當於所述結構。此外,雖本發明的特定元件已以數個實施例之一揭露,當受預期或對任何給定或特定的發明有利時,這種特徵可與其他實施例的一或多個其他特徵結合。

Claims (20)

  1. 一種半導體配置(arrangement),包括:一第一主動區域;一第二主動區域;一淺溝槽隔離(STI)區域,位於該第一主動區域和該第二主動區域之間;一第一金屬連接,位於該第一主動區域之上並連接至該第一主動區域;一第二金屬連接,位於該第二主動區域之上並連接至該第二主動區域;以及一第三金屬連接,位於該第一金屬連接、該淺溝槽隔離(STI)區域及該第二金屬連接之上,並連接至該第一金屬連接和該第二金屬連接,而使得該第三金屬連接連接該第一金屬連接至該第二金屬連接。
  2. 如申請專利範圍第1項所述之半導體配置,更包括一閘極鄰近該第一金屬連接和該第二金屬連接,且位於該第一主動區域、該第二主動區域及該淺溝槽隔離(STI)區域之上。
  3. 如申請專利範圍第2項所述之半導體配置,更包括一金屬接觸,位於該閘極之上並鄰近該第三金屬連接。
  4. 如申請專利範圍第1項所述之半導體配置,該第一金屬連接具有一第三高度,該第二金屬連接具有一第四高度,該第三高度和該第四高度大致上(substantially)相等。
  5. 如申請專利範圍第4項所述之半導體配置,更包括一閘極鄰近該第一金屬連接和該第二金屬連接,且位於該第一主 動區域、該第二主動區域及該淺溝槽隔離(STI)區域之上,該閘極具有一第五高度,該第五高度大致上(substantially)等於該第三高度。
  6. 如申請專利範圍第1項所述之半導體配置,該第三金屬連接具有第三金屬連接長度,該第三金屬連接長度大致上(substantially)等於從該第一金屬連接的一第一遠端(distal)側壁測量至該第二金屬連接的一第二遠端(distal)側壁之一半導體配置長度。
  7. 如申請專利範圍第1項所述之半導體配置,該第三金屬連接包括至少一鈦(Ti)、氮化鈦(TiN)、或鎢(W)。
  8. 如申請專利範圍第1項所述之半導體配置,該第一主動區域包括至少一源極或一汲極。
  9. 如申請專利範圍第1項所述之半導體配置,該第二主動區域包括至少一源極或一汲極。
  10. 一種半導體配置的形成方法,包括:形成一第一開口於一第一主動區域、一淺溝槽隔離(STI)區域及一第二主動區域之上,而使得該第一開口位於該第一主動區域中的一第一金屬連接之上,且位於該第二主動區域中的一第二金屬連接之上;以及形成一第三金屬連接於該第一開口中,而使得該第三金屬連接連接該第一金屬連接至該第二金屬連接。
  11. 如申請專利範圍第10項所述之方法,更包括形成一閘極於該第一主動區域、該淺溝槽隔離(STI)區域及該第二主動區域之上,而使得該閘極與該第一主動區域及該第二主動區 域接觸,且鄰近該第一金屬連接及該第二金屬連接。
  12. 如申請專利範圍第11項所述之方法,更包括形成一第二開口於該淺溝槽隔離(STI)區域中,而使得該第二開口位於該閘極之上。
  13. 如申請專利範圍第12項所述之方法,更包括形成一金屬接觸於該第二開口中,而使得該金屬接觸連接至該閘極。
  14. 如申請專利範圍第10項所述之方法,該形成一第三金屬連接包括形成該第三金屬連接,而使得該第三金屬連接具有一第三金屬連接長度,該第三金屬連接長度大致上(substantially)等於從該第一金屬連接的一第一遠端(distal)側壁測量至該第二金屬連接的一第二遠端(distal)側壁之一半導體配置長度。
  15. 如申請專利範圍第10項所述之方法,該形成一第三金屬連接包括使用至少一鈦(Ti)、氮化鈦(TiN)、或鎢(W)形成該第三金屬連接。
  16. 如申請專利範圍第10項所述之方法,至少一該第一主動區域或該第二主動區域包括一源極或一汲極。
  17. 如申請專利範圍第10項所述之方法,該形成一第三金屬連接包括形成一連接(connection)於該第一主動區域的一第一汲極和該第二主動區域的一第二汲極之間。
  18. 一種半導體配置(arrangement),包括:一第一主動區域;一第二主動區域; 一淺溝槽隔離(STI)區域,位於該第一主動區域和該第二主動區域之間;一閘極,位於該第一主動區域、該第二主動區域及該淺溝槽隔離(STI)區域之上;一第一金屬連接,鄰近該閘極,位於該第一主動區域之上並連接至該第一主動區域;一第二金屬連接,鄰近該閘極,位於該第二主動區域之上並連接至該第二主動區域;以及一第三金屬連接,位於該第一金屬連接、該淺溝槽隔離(STI)區域及該第二金屬連接之上,並連接至該第一金屬連接和該第二金屬連接,而使得該第三金屬連接連接該第一金屬連接至該第二金屬連接。
  19. 如申請專利範圍第18項所述之半導體配置,更包括一金屬接觸,位於該淺溝槽隔離(STI)區域中的該閘極之上。
  20. 如申請專利範圍第18項所述之半導體配置,該第三金屬連接具有第三金屬連接長度,該第三金屬連接長度大致上(substantially)等於從該第一金屬連接的一第一遠端(distal)側壁測量至該第二金屬連接的一第二遠端(distal)側壁之一半導體配置長度。
TW103146027A 2014-01-06 2014-12-29 半導體配置及其形成方法 TWI574406B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/148,172 US9508844B2 (en) 2014-01-06 2014-01-06 Semiconductor arrangement and formation thereof

Publications (2)

Publication Number Publication Date
TW201543675A true TW201543675A (zh) 2015-11-16
TWI574406B TWI574406B (zh) 2017-03-11

Family

ID=53443240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103146027A TWI574406B (zh) 2014-01-06 2014-12-29 半導體配置及其形成方法

Country Status (3)

Country Link
US (6) US9508844B2 (zh)
DE (1) DE102014119226A1 (zh)
TW (1) TWI574406B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121675B2 (en) 2016-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and a method for fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102326090B1 (ko) 2015-10-16 2021-11-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN111403341B (zh) * 2020-03-28 2023-03-28 电子科技大学 降低窄控制栅结构栅电阻的金属布线方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526889B1 (ko) * 2004-02-10 2005-11-09 삼성전자주식회사 핀 트랜지스터 구조
US7816728B2 (en) * 2005-04-12 2010-10-19 International Business Machines Corporation Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications
KR100695876B1 (ko) * 2005-06-24 2007-03-19 삼성전자주식회사 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법.
US7818698B2 (en) * 2007-06-29 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Accurate parasitic capacitance extraction for ultra large scale integrated circuits
US7977202B2 (en) * 2008-05-02 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing device performance drift caused by large spacings between active regions
JP5538807B2 (ja) * 2009-10-13 2014-07-02 キヤノン株式会社 光電変換装置、光電変換装置の製造方法、および撮像システム
EP2542405B1 (en) * 2010-03-01 2022-12-28 Eastman Performance Films LLC Low emissivity and emi shielding window films
TWI438901B (zh) * 2010-05-27 2014-05-21 Sinopower Semiconductor Inc 具有低閘極輸入電阻之功率半導體元件及其製作方法
CN102487085B (zh) * 2010-12-01 2014-04-23 中国科学院微电子研究所 半导体器件及其制造方法
KR101893848B1 (ko) * 2011-06-16 2018-10-04 삼성전자주식회사 수직 소자 및 비-수직 소자를 갖는 반도체 소자 및 그 형성 방법
US9006100B2 (en) * 2012-08-07 2015-04-14 Globalfoundries Inc. Middle-of-the-line constructs using diffusion contact structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121675B2 (en) 2016-12-29 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor device and a method for fabricating the same
TWI656602B (zh) * 2016-12-29 2019-04-11 台灣積體電路製造股份有限公司 半導體元件及其製造方法
US10546755B2 (en) 2016-12-29 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10872781B2 (en) 2016-12-29 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US11581193B2 (en) 2016-12-29 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same

Also Published As

Publication number Publication date
US9508844B2 (en) 2016-11-29
TWI574406B (zh) 2017-03-11
US10510614B2 (en) 2019-12-17
US10276448B2 (en) 2019-04-30
US10109530B2 (en) 2018-10-23
US9754838B2 (en) 2017-09-05
US20170076988A1 (en) 2017-03-16
DE102014119226A1 (de) 2015-07-09
US20200118884A1 (en) 2020-04-16
US20180012807A1 (en) 2018-01-11
US10790197B2 (en) 2020-09-29
US20190252265A1 (en) 2019-08-15
US20150194516A1 (en) 2015-07-09
US20190057906A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
US11670717B2 (en) Structure of S/D contact and method of making same
US11728208B2 (en) FETS and methods of forming FETS
US20230215935A1 (en) Fets and methods of forming fets
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
TWI597846B (zh) 半導體裝置及其製造方法
US9870949B2 (en) Semiconductor device and formation thereof
US10192746B1 (en) STI inner spacer to mitigate SDB loading
JP2018537856A (ja) 縦型電界効果トランジスタおよびその製造方法
US10679894B2 (en) Airgap spacers formed in conjunction with a late gate cut
CN104241135A (zh) 在硅化物形成之前在触点蚀刻之后添加的电介质衬里
TWI546892B (zh) 半導體裝置及其形成方法
TW202027276A (zh) 半導體結構
US10790197B2 (en) Semiconductor arrangement and formation thereof
TWI729789B (zh) 半導體結構及其形成方法
US9620420B2 (en) Semiconductor arrangement and formation thereof
CN103779223A (zh) Mosfet的制造方法
TWI694498B (zh) 具有t形閘極電極的場效電晶體及其形成方法
US20220130982A1 (en) Semiconductor devices and methods of manufacturing the same