TW201539657A - 凹部充填方法及處理裝置 - Google Patents

凹部充填方法及處理裝置 Download PDF

Info

Publication number
TW201539657A
TW201539657A TW103144686A TW103144686A TW201539657A TW 201539657 A TW201539657 A TW 201539657A TW 103144686 A TW103144686 A TW 103144686A TW 103144686 A TW103144686 A TW 103144686A TW 201539657 A TW201539657 A TW 201539657A
Authority
TW
Taiwan
Prior art keywords
gas
container
semiconductor layer
control
semiconductor
Prior art date
Application number
TW103144686A
Other languages
English (en)
Other versions
TWI581369B (zh
Inventor
Akinobu Kakimoto
Youichirou Chiba
Takumi Yamada
Daisuke Suzuki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201539657A publication Critical patent/TW201539657A/zh
Application granted granted Critical
Publication of TWI581369B publication Critical patent/TWI581369B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H01L21/28531—Making of side-wall contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一種被處理體之凹部充填方法，該被處理體具有半導體基板及設於該半導體基板上之絕緣膜，該凹部貫穿該絕緣膜俾使延伸至該半導體基板為止，該方法包含：沿著區隔該凹部之壁面形成摻雜雜質之第1半導體層之步驟，該第1半導體層包含沿著區隔該凹部之側壁面而延伸之第1非晶系半導體區域；於該第1半導體層上形成第2半導體層之步驟，該第2半導體層具有較該第1半導體層之雜質濃度為低之雜質濃度，且具有較該第1半導體層之膜厚為小之膜厚，該第2半導體層包含形成於該第1非晶系半導體區域上之第2非晶系半導體區域；將被處理體退火之步驟，於該凹部之底部，從該第1半導體層及該第2半導體層形成對應於該半導體基板之結晶之磊晶區；及蝕刻該第1非晶系半導體區域及該第2非晶系半導體區域之步驟。

Description

凹部充填方法及處理裝置
本發明之實施形態係關於一種凹部充填方法及處理裝置。
於如半導體裝置之元件之製造上，於在絕緣膜所形成之如穿通孔或接觸孔之凹部內，會進行矽充填處理。充填於凹部之矽，例如可用為電極。
具體而言，於習知處理中，係於被處理體中之區隔凹部之壁面上，形成多結晶矽膜。接著，於多結晶矽膜上形成非晶矽膜。其後，將被處理體退火。於如此處理中，希望藉由被處理體之退火，使非晶矽往凹部之底部移動，藉由該非晶矽而充填凹部。
［發明欲解決之問題］
然而，於習知處理中，於藉由退火使非晶矽往凹部之底部移動時，非晶矽產生凝結，而形成稱為孔隙或縫隙之空洞。
鑑於如此情形，有必要抑制於凹部充填中產生空洞。
本發明之實施形態係提供凹部充填方法及處理裝置。 ［解決問題之方法］
於一面向中，提供被處理體之凹部充填方法。被處理體具有：半導體基板；及設於該半導體基板上之絕緣膜。凹部貫穿絕緣膜俾使延伸至半導體基板為止。此方法包含：步驟(a)，其係為沿著區隔凹部之壁面形成摻雜雜質之第1半導體層之步驟(a)，該第1半導體層包含沿著區隔凹部之側壁面而延伸之第1非晶系半導體區域；步驟(b)，其為於第1半導體層上形成第2半導體層之步驟(b)，該第2半導體層具有較該第1半導體層之雜質濃度為低之雜質濃度，且具有較該第1半導體層之膜厚為小之膜厚，該第2半導體層包含形成於該第1非晶系半導體區域上之第2非晶系半導體區域；步驟(c)，其係為將被處理體退火之步驟(c)，於凹部之底部，從第1半導體層及第2半導體層形成對應半導體基板之結晶之磊晶區；及步驟(d)，其係為蝕刻第1非晶系半導體區域及第2非晶系半導體區域之步驟(d)。
於其他面向中，提供可用於實施上述方法之處理裝置。此處理裝置具備：容器；氣體供給部；加熱裝置；及控制部。容器區隔容置被處理體之空間。氣體供給部係用為供給含有雜質原料氣體及半導體原料氣體之第1氣體、半導體原料之第2氣體、及蝕刻用之第3氣體。加熱裝置係用為加熱容器內之空間。控制部係用為控制氣體供給部及加熱裝置。此控制部執行第1控制、第2控制、第3控制及第4控制。於第1控制中，控制部控制氣體供給部，俾使對容器內供給第1氣體；控制加熱裝置，俾使加熱容器內之空間。於第1控制後之第2控制中，控制部控制氣體供給部，俾使對容器內供給第2氣體；控制加熱裝置，俾使加熱容器內之空間。於第2控制後之第3控制中，控制部控制加熱裝置，俾使加熱容器內之空間。於第3控制後之第4控制中，控制部控制氣體供給部，俾使對容器內供給第3氣體。
以下，參考圖式，詳細說明各種實施形態。又，各圖示中，對於共同部分賦予共同參考符號。於以下詳細說明中，為了能充分理解本發明，提供許多具體詳述。然而，即使無如此詳細之說明，熟悉該技藝者可完成本發明為顯而易知之事。於其他例中，為避免難以理解各種實施形態，對於周知方法、順序、系統或構成要件，未進一步詳述。
圖1係一實施形態之凹部充填方法之例示流程圖。圖1所示之方法MT：其係沿著被處理體之區隔凹部之壁面形成半導體層，再將該被處理體加以退火，藉此而於凹部之底部形成依據半導體層之磊晶區，利用磊晶區，而整體或部分地充填該凹部。
圖2、圖3及圖4係圖1所示方法之一步驟後之被處理體之狀態之例示圖。又，圖2、圖3及圖4係為被處理體之部分放大剖面圖。如圖2(a)所示，被處理體(以下，稱「晶圓」)W包含半導體基板SB及絕緣膜IS。半導體基板SB為單結晶半導體基板或多結晶半導體基板，例如為單結晶矽基板或多結晶矽基板。於此半導體基板SB上，設置絕緣膜IS。絕緣膜IS如由SiO2 或SiN所構成。於此絕緣膜IS上，以貫穿該絕緣膜IS而到達半導體基板SB之方式，形成如渠溝或穿通孔之凹部DR。此凹部DR如可藉由於絕緣膜IS上形成光罩，並蝕刻該絕緣膜IS而形成。於一實施形態中，凹部DR係藉由貫穿絕緣膜IS，且於較半導體基板SB與絕緣膜IS之邊界面更往深度方向彫刻該半導體基板SB而形成。藉此，可使污染受抑制之半導體基板SB之面露出至凹部DR。此凹部DR如具有200nm之深度、40nm～50nm之寛度。
對於如此之晶圓W，於一實施形態之方法MT中，進行步驟ST3～ST6。又，於一實施形態之方法MT中，重複含有步驟ST3～ST6之程序。步驟ST3係沿著晶圓W之區隔凹部DR之壁面而形成第1半導體層之步驟；步驟ST4係形成第2半導體層之步驟；步驟ST5係將晶圓W加以退火之步驟；步驟ST6係將步驟ST5之退火後所殘留之非晶矽區加以蝕刻之步驟。又，於其他實施形態中，程序可包含於步驟ST3之前所執行之步驟ST1及步驟ST2。步驟ST1係形成種晶層之步驟；步驟ST2為形成襯層之步驟。
在此，說明可用於實施步驟ST1～步驟ST6之處理裝置之一例。圖5係可用於實施一實施形態之方法之處理裝置之概略例示圖。圖5所示之裝置可用於步驟ST1～步驟ST6之實施，但步驟ST1～ST6亦可分別於其他處理裝置中實施。
圖5之處理裝置10具備容器12。容器12為具有約略圓筒形狀之反應管，該容器12之長邊方向朝向垂直方向。容器12具有二重管構造，包含內管14及外管16。內管14及外管16由具優良耐熱及耐腐蝕性之材料(如石英)所形成。
內管14具有約略圓筒形狀，包含上端及下端。內管14之上端及下端為開放。外管16設置為與該內管14略為同軸，俾以覆蓋該內管14。於外管16與內管14之間設置一定間隔。外管16上端為封閉；該外管16之下端為開放。
於外管16下方，設置歧管18。歧管18形成為筒狀，例如，由不鏽鋼鋼(SUS)所構成。歧管18與外管16之下端氣密連接。又，於歧管18之內壁，一體形成從該內壁往內側凸出之支撐環20。此支撐環20支撐著內管14。
於歧管18下方，設置蓋體22。此蓋體22連接於晶舟升降機24，藉由該晶舟升降機24可上下移動。若蓋體22藉由晶舟升降機24而上升，則歧管18之下方側(亦即，爐口部分)則關閉。另一方面，若蓋體22藉由晶舟升降機24而下降，則歧管18之下方側(亦即，爐口部分)則打開。
於蓋體22上載置晶舟26。晶舟26如由石英所構成。晶舟26構成為可於垂直方向以預定間隔容置複數片晶圓W。
於容器12周圍，設置包圍該容器12之隔熱體28。於隔熱體28之內壁面，設置加熱器30(加熱裝置)。加熱器30如由阻抗發熱體所構成。利用此加熱器30，將容器12之內部空間加熱至預定溫度。藉此，將晶圓W加熱。
於歧管18之側面，連接一根以上之氣體導入管32。氣體導入管32如於較支撐環20為下方處，連接至歧管18之側面。由此氣體導入管32所構成之氣體管線，連通至容器12之內部。
氣體導入管32連接著氣體供給部GF。氣體供給部GF於一實施形態中，包含：氣體源GS1、GS2、GS3、GS4、GS5、GS6、閥V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、V61、V62、及如質量流量控制器之流量控制器FC1、FC2、FC3、FC4、FC5、FC6。氣體源GS1經由閥V11、流量控制器FC1及閥V12，連接至氣體導入管32。氣體源GS2經由閥V21、流量控制器FC2及閥V22，連接至氣體導入管32。氣體源GS3經由閥V31、流量控制器FC3及閥V32，連接至氣體導入管32。氣體源GS4經由閥V41、流量控制器FC4及閥V42，連接至氣體導入管32。氣體源GS5經由閥V51、流量控制器FC5及閥V52，連接至氣體導入管32。氣體源GS6經由閥V61、流量控制器FC6及閥V62，連接至氣體導入管32。
氣體源GS1係於後述步驟ST1中用以形成種晶層之原料氣體源。氣體源GS1可如為胺基矽烷系氣體源。作為胺基矽烷系氣體，可使用如：BAS(丁胺基矽烷)、BTBAS(雙三級丁胺基矽烷)、DMAS(二甲基胺基矽烷)、BDMAS(雙二甲基胺基矽烷)、TDMAS(參(二甲基胺基)矽烷)、DEAS(二乙胺基矽烷)、BDEAS(雙二乙胺基矽烷)、DPAS(二丙基胺基矽烷)、DIPAS(二異丙基胺基矽烷)。又，作為胺基矽烷系氣體，可使用胺基乙矽烷氣體。例如，作為胺基矽烷系氣體，亦可使用如二異丙基胺基乙矽烷(Si2 H5 N(iPr)2 )、二異丙基胺基丙矽烷(Si3 H7 N(iPr)2 )、二異丙基胺基二氯矽烷(Si2 H4 ClN(iPr)2 )、二異丙基胺基三氯矽烷(Si3 H6 ClN(iPr)2 )等氣體。又，氣體源GS1亦可為如乙矽烷氣體、丙矽烷氣體、丁矽烷氣體等高次矽烷氣體源。
氣體源GS2為半導體原料氣體源，可用於步驟ST2中之襯層之形成、步驟ST3中之第1半導體層之形成、及步驟ST4中之第2半導體層之形成。此氣體源GS2於襯層、第1半導體層及第2半導體層為矽層之情形時，可為如甲矽烷氣體、乙矽烷氣體或上述胺基矽烷系氣體之含矽氣體源。又，氣體源GS2於襯層、第1半導體層及第2半導體層由鍺所構成之情形時，可為如單鍺烷之含鍺烷氣體。又，氣體源GS2於襯層、第1半導體層及第2半導體層由矽鍺所構成之情形時，可為含矽氣體與含鍺烷氣體之混合氣體。又，襯層、第1半導體層及第2半導體層亦可分別使用從其他氣體源所供給之不同氣體而形成。
氣體源GS3為步驟ST3中所使用之雜質原料氣體源。雜質例舉如為：砷(As)、硼(B)或磷(P)。作為雜質原料氣體，可使用如：磷化氫(PH3 )、乙硼烷(B2 H6 )、三氯化硼(BCl3 )或砷化氫(AsH3 )。
氣體源GS4為添加氣體源。添加氣體為如於種晶層之形成、襯層之形成、第1半導體層之形成及第2半導體層之形成中之至少其一中所使用而得。添加氣體例舉如：C2 H4 氣體、N2 O氣體、NO氣體或NH3 氣體。又，添加氣體亦可使用C2 H4 氣體、N2 O氣體、NO氣體及NH3 氣體中之一種以上之氣體。
氣體源GS5為步驟ST5之退火中所使用而得之惰性氣體源。如此之惰性氣體例舉如：氫氣或氮氣。
氣體源GS6為步驟ST6之蝕刻中所使用而得之蝕刻氣體源。作為如此之蝕刻氣體，可使用含有Cl2 、HCl、F2 、Br2 及HBr中之一種以上之氣體。又，蝕刻氣體只要是對於絕緣膜IS及磊晶區可選擇性地蝕刻非晶系半導體區域之氣體，則可使用任意氣體。
如圖5所示，於歧管18之側面，設置用以將容器12內氣體排出之排氣口34。排氣口34設置於較支撐環20為上方，與形成於容器12內之內管14與外管16間之空間相連通。藉此，於內管14所產生之排氣等，可通過內管14與外管16間之空間而流至排氣口34。
又，於歧管18上，連接著沖洗氣體供給管36。沖洗氣體供給管36於排氣口34之下方，連接於歧管18。於沖洗氣體供給管36上，連接著沖洗氣體供給源，從沖洗氣體供給源經由沖洗氣體供給管36，將沖洗氣體(例如，氮氣)供給至容器12內。
於排氣口34上，氣密連接著排氣管38。於排氣管38上，從其上游側，插設著閥40及如真空幫浦之排氣裝置42。閥40調整排氣管38之開度，將容器12內壓力控制為預定壓力。排氣裝置42經由排氣管38將容器12內氣體排出，並調整容器12內之壓力。又，於排氣管38上，亦可插設捕集器、洗滌器等，處理裝置10亦可設計為使從容器12所排出之排氣無害化後，再排出至該處理裝置10外。
又，處理裝置10具備控制部100，其用以執行該處理裝置10之各部之控制。圖6顯示控制部100之構成。如圖6所示，控制部100具備主控制部110。於主控制部110上，連接有操作面板121、溫度感測器(群)122、壓力計(群)123、加熱器控制器124、流量控制部125、閥控制部126等。
操作面板121具備顯示畫面及操作按鈕，將作業員之操作指示傳達至主控制部110。又，操作面板121將來自主控制部110之各種資訊顯示於顯示畫面。
溫度感測器(群)122測量容器12內、氣體導入管32內、排氣管38內等各部之溫度，將其測量值通知主控制部110。壓力計(群)123測量容器12內、氣體導入管32內、排氣管38內等各部之壓力，將其測量值通知主控制部110。
加熱器控制器124係用以個別控制加熱器30，回應來自主控制部110之指示，使加熱器30通電而使該加熱器30加熱。又，加熱器控制器124個別測量加熱器30之消耗電力，並通知主控制部110。
流量控制部125控制氣體供給部GF之流量控制器FC1～FC6，將供給至氣體導入管32之氣體流量，設定為主控制部110所指示之量。又，流量控制部125測量實際通過之氣體流量，並通知主控制部110。閥控制部126將各管所配置之閥之開度，控制為主控制部110所指示之值。
主控制部110由配方記憶部111、ROM112、RAM113、I/O埠114、CPU115、及將該等互相連接之匯流排116所構成。
配方記憶部111中，記憶整備用配方及複數之製程用配方。處理裝置10當初於製造時，僅儲存整備用配方。整備用配方係於產生與各處理裝置對應之熱模型等時執行。製程用配方係用於使用者實際所執行之各製程之配方，例如，用以限定從晶圓W對容器12之裝載起至晶圓W處理結束之卸載為止之，各部之溫度變化、容器12內之壓力變化、氣體之供給之開始及停止之時序與供給量等。
ROM112係由EEPROM、快閃記憶體、硬碟等所構成，為用以記憶CPU115之動作程式等之記錄媒體。RAM113係作為CPU115之工作區等而運作。
I/O埠114連接至操作面板121、溫度感測器(群)122、壓力計(群)123、加熱器控制器124、流量控制部125、閥控制部126等，用以控制資料或訊號之輸出/入。
CPU(Central Processing Unit)115構成主控制部110之中樞，執行ROM112所記憶之控制程式，遵循來自操作面板121之指示，依照配方記憶部111所記憶之配方(製程用配方)，控制處理裝置10之動作。亦即，CPU115使溫度感測器(群)122、壓力計(群)123、流量控制部125等測量容器12內、氣體導入管32內及排氣管38內各部之溫度、壓力、流量等，根據此測量資料，對加熱器控制器124、流量控制部125、閥控制部126等輸出控制訊號等，而控制使上述各部遵循製程用配方。匯流排116於各部之間傳達資訊。
以下，參考圖1、圖2、圖3及圖4，更詳細說明使用該處理裝置10而可實施之上述方法MT。
於方法MT中，進行步驟ST1。於步驟ST1中，如圖2(b)所示，形成種晶層SF。種晶層SF係形成於區隔凹部DR之壁面上。形成種晶層SF之壁面，包含：從側方區隔凹部DR之側壁面SW、及下方區隔凹部DR之底面BW。又，於步驟ST1中，於絕緣膜IS之上面TW上亦形成種晶層SF。此種晶層SF以不封閉凹部DR的厚度(例如，0.1nm)而形成。
於步驟ST1中，為了形成種晶層SF，對於容置晶圓W之容器內，以預定流量供給如胺基矽烷系氣體或高次矽烷氣體之原料氣體，並將該容器內之壓力設定為預定壓力，又，將該容器內之溫度設定為預定溫度。於步驟ST1中，原料氣體之流量設定為如10sccm～500sccm範圍內之流量。又，容器內之壓力設定為如0.1Torr (13.33Pa)～10Torr (1333Pa)範圍內之壓力。又，容器內之溫度設定為如300℃～600℃範圍內之溫度。藉由如此形成種晶層SF，可減少種晶層SF與形成於該種晶層上之半導體層間之界面之表面能量。藉此，可提升種晶層SF上所形成之半導體層之表面之平坦性。
於處理裝置10實施此步驟ST1中之種晶層SF之形成時，控制部100執行以下所述之控制(第6控制)。於此控制中，控制部100控制閥V11、流量控制器FC1、閥V12，俾使從氣體源GS1將預定流量之原料氣體供給至容器12內；控制排氣裝置42，俾使將容器12內之壓力設定為預定壓力；控制加熱器30，俾使將容器12內空間之溫度設定為預定溫度。
又，種晶層SF並非限定為由胺基矽烷系氣體或高次矽烷氣體所形成之單層。例如，種晶層SF亦可由以下方式形成：於利用胺基矽烷系氣體之吸附或沉積而形成含矽之第1層後，在於該第1層上，使用高次矽烷氣體形成含矽之第2層。
接著，於方法MT中，進行步驟ST2。於步驟ST2中，如圖2(c)所示，形成襯層LF。襯層LF為無摻雜之半導體層，為如矽層、鍺層或矽鍺層。襯層LF形成於區隔凹部DR之壁面與第1半導體層之間。於一實施形態中，襯層LF係沿著側壁面SW、底面BW及上面TW而形成。又，襯層LF以不封閉凹部DR的厚度(例如，0.5nm～10nm )而形成。又，於圖2(c)中，襯層LF係形成於種晶層SF上，但該襯層LF亦可直接形成於側壁面SW、底面BW及上面TW上。利用此襯層LF，於後述之退火步驟(步驟ST5)中，可抑制於第1半導體層所含之雜質產生遷移。
於步驟ST2中，為了形成襯層LF，對容置晶圓W之容器內供給第4氣體。第4氣體包含半導體原料氣體。半導體原料氣體如為甲矽烷氣體、乙矽烷氣體或如上述胺基矽烷系氣體之含矽氣體。又，半導體原料氣體亦可為含鍺烷氣體。或者，半導體原料氣體亦可為甲矽烷氣體、乙矽烷氣體、或上述之胺基矽烷系氣體與含鍺烷氣體之混合氣體。此第4氣體如以50sccm～5000sccm流量供給至容器內。又，於步驟ST2中為了形成襯層LF，容器內之壓力設定為如0.1Torr (13.33Pa)～10Torr(1333Pa)範圍內之壓力，容器內之溫度設定為如300℃～600℃範圍內之溫度。
於處理裝置10實施此步驟ST2中之襯層LF之形成時，控制部100執行以下所述之控制(第5控制)。此控制中，控制部100控制閥V21、流量控制器FC2、閥V22，俾使從氣體源GS2將預定流量之第4氣體供給至容器12內；控制排氣裝置42，俾使將容器12內之壓力設定為預定壓力；控制加熱器30，俾使將容器12內空間之溫度設定為預定溫度。
接著，於方法MT中，進行步驟ST3。於步驟ST3中，如圖3(a)所示，形成含有雜質之第1半導體層L1。第1半導體層L1如為矽層、鍺層或矽鍺層。又，第1半導體層L1所含之雜質如為砷(As)、硼(B)或磷 (P)。第1半導體層L1以不封閉凹部DR的方式，沿著區隔凹部DR之壁面而形成。例如，第1半導體層L1沿著側壁面SW、底面BW及上面TW而形成。於一實施形態中，第1半導體層L1形成於襯層LF上。於其他之實施形態中，第1半導體層L1亦可直接形成於側壁面SW、底面BW及上面TW上。此第1半導體層L1之膜厚設定為如1nm～50nm之膜厚。
於步驟ST3中，為了形成第1半導體層L1，對容置晶圓W之容器內供給第1氣體。又，於步驟ST3中，容器內之壓力設定為預定壓力，又，該容器內之溫度設定為預定溫度。第1氣體包含半導體原料氣體及雜質原料氣體。半導體原料氣體如為甲矽烷氣體、乙矽烷氣體或上述之胺基矽烷系氣體。又，半導體原料氣體亦可為含鍺烷氣體。或者，半導體原料氣體亦可為甲矽烷氣體、乙矽烷氣體、或上述之胺基矽烷系氣體與含鍺烷氣體之混合氣體。又，雜質原料氣體如為磷化氫(PH3 )、乙硼烷(B2 H6 )、三氯化硼(BCl3 )或砷化氫(AsH3 )。於步驟ST3中，半導體原料氣體以如50sccm～5000sccm之流量供給至容器內，雜質原料氣體以如5sccm～1000sccm之流量供給至容器內。又，於步驟ST3中，容器內之壓力設定為如0.1Torr (13.33Pa)～10Torr (1333Pa)範圍內之壓力，容器內之溫度設定為如300℃～700℃範圍內之溫度。
於處理裝置10實施此步驟ST3之情形時，控制部100執行以下所述之控制(第1控制)。於此控制中，控制部100控制閥V21、流量控制器FC2、閥V22，俾使從氣體源GS2將預定流量之半導體原料氣體供給至容器12內；控制閥V31、流量控制器FC3、閥V32，俾使從氣體源GS3將預定流量之雜質原料氣體供給至容器12內；控制排氣裝置42，俾使將容器12內之壓力設定為預定壓力；控制加熱器30，俾使將容器12內空間之溫度設定為預定溫度。
於此步驟ST3所形成之第1半導體層L1，包含：第1非晶系半導體區域A1及第1結晶區域C1。第1結晶區域C1係沿著區隔凹部DR之半導體基板SB之結晶面之區域，具有仿造該半導體基板SB之結晶面之結晶構造。又，第1非晶系半導體區域A1為沿著區隔凹部DR之側壁面SW而延伸之區域。又，第1非晶系半導體區域A1更沿著上面TW而延伸。於步驟ST3結束後之狀態下，第1非晶系半導體區域A1如圖3(a)中之虛線所示，於其上面之兩側部中提供約傾斜45°之結晶面。
接著，於方法MT中，進行步驟ST4。於步驟ST4中，如圖3(b)所示，形成第2半導體層L2。第2半導體層L2具有較第1半導體層L1之膜厚為小之膜厚，且具有較第1半導體層L1之雜質濃度為低之雜質濃度。於一實施形態中，第2半導體層L2為無摻雜之半導體層。又，只要對於從該第2半導體層L2如後述所形成之磊晶區之第2部分，可選擇性地蝕刻非晶系半導體區域，則第2半導體層L2可含任意濃度之雜質。
第2半導體層L2如為矽層、鍺層或矽鍺層。又，第2半導體層L2含雜質之情形時，該雜質如為砷(As)、硼(B)或磷 (P)。第2半導體層L2以不封閉凹部DR的方式，形成於第1半導體層L1上。此第2半導體層L2之膜厚設定為如1nm～50nm之膜厚。
於步驟ST4中，為了形成第2半導體層L2，對容置晶圓W之容器內供給第2氣體。又，於步驟ST4中，容器內之壓力設定為預定壓力，又，該容器內之溫度設定為預定溫度。第2氣體包含半導體原料氣體。又，於一實施形態中，第2氣體包含雜質原料氣體。半導體原料氣體如為甲矽烷氣體、乙矽烷氣體或上述之胺基矽烷系氣體。又，半導體原料氣體亦可為含鍺烷氣體。或者，半導體原料氣體亦可為甲矽烷氣體、乙矽烷氣體、或上述之胺基矽烷系氣體與含鍺烷氣體之混合氣體。又，雜質原料氣體は，如為磷化氫(PH3 )、乙硼烷(B2 H6 )、三氯化硼(BCl3 )或砷化氫(AsH3 )。於步驟ST4中，半導體原料氣體以如50～5000sccm之流量供給至容器內。又，於步驟ST4中，容器內之壓力設定為如0.1Torr (13.33Pa)～10Torr (1333Pa)範圍內之壓力，容器內之溫度設定為如300℃～700℃範圍內之溫度。又，於第2半導體層L2含雜質之情形時，雜質原料氣體以如1sccm～ 1000sccm之流量供給至容器內。
於處理裝置10實施此步驟ST4之情形時，控制部100執行以下所述之控制(第2控制)。此控制中，控制部100控制閥V21、流量控制器FC2、閥V22，俾使從氣體源GS2將預定流量之半導體原料氣體供給至容器12內；控制排氣裝置42，俾使將容器12內之壓力設定為預定壓力；控制加熱器30，俾使將容器12內空間之溫度設定為預定溫度。又，於第2半導體層L2含有雜質之情形時，控制部100控制閥V31、流量控制器FC3、閥V32，俾使從氣體源GS3將預定流量之雜質原料氣體供給至容器12內。
於此步驟ST4所形成之第2半導體層L2，包含：第2非晶系半導體區域A2及第2結晶區域C2。第2結晶區域C2係沿著區隔凹部DR之半導體基板SB之結晶面之區域，具有仿造該半導體基板SB之結晶面之結晶構造。又，第2非晶系半導體區域A2為沿著區隔凹部DR之側壁面SW而延伸之區域。又，第2非晶系半導體區域A2更沿著上面TW而延伸。於步驟ST4結束後之狀態下，第2非晶系半導體區域A2與第1非晶系半導體區域A1相同，如圖3(b)中之虛線所示，於其上面之兩側部中提供約傾斜45°之結晶面。
接著，於方法MT中，進行步驟ST5。於步驟ST5中，將晶圓W退火。如圖3(c)所示，此步驟ST5之退火利用固相磊晶成長，於凹部DR之底部形成磊晶區EP。此磊晶區EP包含第1部分E1及第2部分E2。步驟ST5之退火令第1結晶區域C1及第2結晶區域C2往橫方向擴散，而分別使第1非晶系半導體區域A1及第2非晶系半導體區域A2部分結晶化。藉此，形成第2部分E2，其可將從第1半導體層L1所形成之第1部分E1加以覆蓋。亦即，第1部分E1由第2部分E2所罩覆。又，與第1半導體層L1之膜厚及第2半導體層L2之膜厚相比，種晶層SF之膜厚及襯層LF之膜厚為小，因此種晶層SF之膜厚及襯層LF之利用固相磊晶成長所形成之磊晶區EP中之部位非常小。因此，於圖3(d)中，僅顯示第1部分E1及第2部分E2。
於此步驟ST5中，容置晶圓W之容器內之溫度設定為預定溫度。例如，容器內之溫度設定為300～600℃範圍內之溫度。於一例中，容器內之溫度設定為550℃。又，於步驟ST5中，容器內之壓力設定為預定壓力。例如，步驟ST5中之容器內之壓力，設定為1×10－ 10 Torr (1.333×10－ 7 Pa)～1Torr (133.3Pa)範圍內之壓力。於一例中，容器內之壓力設定為1×10－ 6 Torr (1.333×10－ 3 Pa)。於此步驟ST5中，晶圓W如進行約5小時之退火。又，於步驟ST5中，氫氣或氮氣等惰性氣體亦可供給至容器內。
於處理裝置10實施此步驟ST5之情形時，控制部100執行以下所述之控制(第3控制)。於此控制中，控制部100控制排氣裝置42，俾使將容器12內之壓力設定為預定壓力；控制加熱器30，俾使將容器12內空間之溫度設定為預定溫度。又，於使用惰性氣體之情形時，控制部100控制閥V51、流量控制器FC5、閥V52，俾使從氣體源GS5將預定流量之惰性氣體供給至容器12內。
接著，於方法MT中，進行步驟ST6。於步驟ST6中，將於步驟ST5中非構成磊晶區EP而剩下之第1非晶系半導體區域A1及第2非晶系半導體區域A2之殘餘部，加以蝕刻。又，於步驟ST6中，非構成磊晶區EP之種晶層SF及襯層LF之殘餘部亦被蝕刻。
於步驟ST6中，對容置晶圓W之容器內以預定流量供給第3氣體。此第3氣體可含有Cl2 、HCl、F2 、Br2 及HBr中之一種以上。第3氣體之流量如為10sccm～5000sccm。又，於步驟ST6中，容器內之壓力設定為預定壓力，容器內之溫度設定為預定溫度。步驟ST6中之容器內之壓力，為如1×10－ 10 Torr (1.333×10－ 7 Pa)～100Torr (133.3×102 Pa)範圍內之壓力，步驟ST6中之容器內之溫度，為如200℃～700℃範圍內之溫度。於一例中，步驟ST6中之容器內之壓力及溫度，設定為4×10－ 2 Torr (5.333Pa)及550℃。
依據第6氣體之第1非晶系半導體區域A1、第2非晶系半導體區域A2、種晶層SF及襯層LF之蝕刻率，較依據第6氣體之磊晶區EP之蝕刻率為高。但是，第1部分E1因含有雜質，故該第1部分E1之依據第6氣體之蝕刻率，比較接近依據第6氣體之第1非晶系半導體區域A1、第2非晶系半導體區域A2、種晶層SF及襯層LF之蝕刻率。然而，第1部分E1係由具有較低雜質濃度或無摻雜之第2部分E2所罩覆。因此，可能留下磊晶區EP，而蝕刻第1非晶系半導體區域A1、第2非晶系半導體區域A2、種晶層SF及襯層LF。
於處理裝置10實施此步驟ST6之情形時，控制部100執行以下所述之控制(第4控制)。於此控制中，控制部100控制閥V61、流量控制器FC6、閥V62，俾使從氣體源GS6將預定流量之第3氣體供給至容器12內；控制排氣裝置42，俾使將容器12內之壓力設定為預定壓力；控制加熱器30，俾使將容器12內空間之溫度設定為預定溫度。
接著，於方法MT中，於步驟ST7中，判定最後一次之程序是否結束。亦即，判定包含步驟ST1～ST6之一個以上之程序是否結束。於最後一次之程序結束之情形時，則結束方法MT；另一方面，最後一次之程序未結束之情形時，則重複包含步驟ST1～步驟ST6之程序。
若方法MT之一個以上之程序結束，則如圖4(a)所示，利用一個以上之磊晶區EP充填凹部DR。而為了使第1部分E1之雜質擴散，對晶圓W進行進一步之退火處理，藉此，如圖4( b)所示，形成含有雜質之磊晶區VE，以該磊晶區VE充填凹部DR。又，凹部DR不需以磊晶區完全充填，亦可以磊晶區充填至凹部DR深度方向之中途為止，而凹部DR之剩餘部分以金屬材料充填。
依據此方法MT，可利用磊晶區抑制空洞產生，同時充填凹部DR。又，利用步驟ST5之退火，可提升第1結晶區域C1及第2結晶區域C2之結晶品質，可改善磊晶區之膜質。藉此，可減少磊晶區與半導體基板SB間之接觸阻抗。又，利用步驟ST5之退火，含有雜質之第1部分E1可以第2部分E2加以罩覆，故可防止第1部分E1被步驟ST6之蝕刻所去除。
以上，說明各種實施形態，但不限於上述實施形態，可有各種變形態樣來構成。例如，於步驟ST1、步驟ST2、步驟ST3及步驟ST4中，含有C2 H4 氣體、N2 O氣體、NO氣體及NH3 氣體中一種以上氣體之添加氣體，亦可更供給至容器內。於更使用添加氣體之情形時，控制部100可控制閥V41、流量控制器FC4、閥V42，俾使從氣體源GS4將預定流量之添加氣體供給至容器12內。藉由使用該添加氣體，可抑制於應生長非晶系半導體之區域之半導體層之結晶化，且可減少該半導體層內之粒徑尺寸。
如以上所述，依據本發明之各種面向及形態，可抑制於凹部之充填中產生空洞。
此次所揭露之實施形態皆為例示，而非以此為限。事實上，上述實施形態可以多樣形態具體實現。又，上述實施形態在不超出附加請求範圍及其主旨下，亦可以多樣形態進行省略、取代或改變。本發明之範圍包含所附加之專利請求範圍及在其均等意義及範圍內中之所有變更。
10‧‧‧處理裝置
12‧‧‧容器
14‧‧‧內管
16‧‧‧外管
18‧‧‧歧管
20‧‧‧支撐環
22‧‧‧蓋體
24‧‧‧晶舟升降機
26‧‧‧晶舟
28‧‧‧隔熱體
30‧‧‧加熱器
32‧‧‧氣體導入管
34‧‧‧排氣口
36‧‧‧沖洗氣體供給管
38‧‧‧排氣管
40‧‧‧閥
42‧‧‧排氣裝置
100‧‧‧控制部
110‧‧‧主控制部
111‧‧‧配方記憶部
112‧‧‧ROM
113‧‧‧RAM
114‧‧‧I/O埠
115‧‧‧CPU
116‧‧‧匯流排
121‧‧‧操作面板
122‧‧‧溫度感測器
123‧‧‧壓力計
124‧‧‧加熱器控制器
125‧‧‧流量控制部
126‧‧‧閥控制部
A1‧‧‧第1非晶系半導體區域
A2‧‧‧第2非晶系半導體區域
BW‧‧‧底面
C1‧‧‧第1結晶區域
C2‧‧‧第2結晶區域
DR‧‧‧凹部
EP‧‧‧磊晶區
E1‧‧‧第1部分
E2‧‧‧第2部分
FC1、FC2、FC3、FC4、FC5、FC6‧‧‧流量控制器
GF‧‧‧氣體供給部
GS1、GS2、GS3、GS4、GS5、GS6‧‧‧氣體源
IS‧‧‧絕緣膜
LF‧‧‧襯層
L1‧‧‧第1半導體層
L2‧‧‧第2半導體層
MT‧‧‧方法
SB‧‧‧半導體基板
SF‧‧‧種晶層
SW‧‧‧側壁面
ST1~ST7‧‧‧步驟
TW‧‧‧上面
V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、V61、V62‧‧‧閥
W‧‧‧晶圓
所附加之圖式係納入作為本說明書之一部分以顯示本發明之實施形態，與上述一般說明及後述實施形態之詳細內容，共同闡述本發明之概念。
［圖1］一實施形態之凹部充填方法之例示流程圖。
［圖2］(a)~(c)圖1所示方法之各步驟後之被處理體狀態之例示圖。
［圖3］(a)~(d)圖1所示方法之一步驟後之被處理體狀態之例示圖。
［圖4］(a)~(b)圖1所示方法之一步驟後之被處理體狀態之例示圖。
［圖5］可用於一實施形態之方法之實施之處理裝置之概略例示圖。
［圖6］圖5所示處理裝置之控制部之構成之例示圖。
MT‧‧‧方法
ST1~ST7‧‧‧步驟

Claims (9)

  1. 一種被處理體之凹部充填方法，該被處理體具有半導體基板及設於該半導體基板上之絕緣膜，該凹部貫穿該絕緣膜而延伸至該半導體基板為止，該方法包含如下步驟： 沿著區隔該凹部之壁面形成摻雜雜質之第1半導體層之步驟，該第1半導體層包含沿著區隔該凹部之側壁面而延伸之第1非晶系半導體區域； 於該第1半導體層上形成第2半導體層之步驟，該第2半導體層具有較該第1半導體層之雜質濃度為低之雜質濃度，且具有較該第1半導體層之膜厚為小之膜厚，該第2半導體層包含形成於該第1非晶系半導體區域上之第2非晶系半導體區域； 將被處理體退火之步驟，於該凹部之底部，從該第1半導體層及該第2半導體層形成對應於該半導體基板之結晶的磊晶區；及 蝕刻該第1非晶系半導體區域及該第2非晶系半導體區域之步驟。
  2. 如申請專利範圍第1項記載之凹部充填方法，其中，重複進行包含如下步驟之程序： 形成該第1半導體層之該步驟； 形成該第2半導體層之該步驟； 將該被處理體退火之該步驟；及 蝕刻該第1非晶系半導體區域及該第2非晶系半導體區域之該步驟。
  3. 如申請專利範圍第1項記載之凹部充填方法，其中，該第2半導體層為無摻雜之半導體層。
  4. 如申請專利範圍第1項記載之凹部充填方法，其中， 於形成該第1半導體層之該步驟前，更包含形成襯層之步驟， 該襯層為無摻雜之半導體層，包含沿該側壁面之第3非晶系半導體區域， 該第1半導體層形成於該襯層上。
  5. 如申請專利範圍第4項記載之凹部充填方法，其中， 該第1半導體層、該第2半導體層及該襯層係由矽所構成， 於形成該襯層之步驟前，更包含形成由胺基矽烷系氣體或高次矽烷氣體所形成之種晶層， 該種晶層形成於該壁面上， 該襯層形成於該種晶層上。
  6. 一種處理裝置，其具備： 容器； 氣體供給部，用以將含有半導體原料氣體與雜質原料氣體之第1氣體、半導體原料之第2氣體、及蝕刻用之第3氣體供給至該容器內； 加熱裝置，用以加熱該容器內之空間；及 控制部，控制該氣體供給部及該加熱裝置， 該控制部執行下述控制： 執行第1控制，其控制該氣體供給部，俾對該容器內供給該第1氣體，並控制該該加熱裝置，俾加熱該容器內之空間； 於執行該第1控制後，執行第2控制，其控制該氣體供給部，俾使對該容器內供給該第2氣體，並控制該加熱裝置，俾使加熱該容器內之空間； 於該第2控制之執行後，執行第3控制，其控制該加熱裝置，俾使加熱該容器內之空間；及 於執行該第3控制後，執行第4控制，其控制該氣體供給部，俾使對該容器內供給該第3氣體。
  7. 如專利範圍第6項記載之處理裝置，其中，該控制部重複執行包含該第1控制、該第2控制、該第3控制及該第4控制之程序。
  8. 如專利範圍第6項記載之處理裝置，其中， 該氣體供給部可更將半導體原料之第4氣體供給至該容器內， 該控制部於該第1控制之前，更執行第5控制，其控制該氣體供給部，俾使將該第4氣體供給至該容器內，並控制該加熱裝置，俾使加熱該容器內之空間。
  9. 如專利範圍第8項記載之處理裝置，其中， 該第1氣體、該第2氣體及該第4氣體含有矽， 該氣體供給部可更將胺基矽烷系氣體或高次矽烷氣體供給至該容器內， 該控制部於該第5控制之前，更執行第6控制，其控制該氣體供給部，俾將該胺基矽烷系氣體或該高次矽烷氣體供給至該容器內，並控制該加熱裝置，俾使加熱該容器內之空間。
TW103144686A 2013-12-27 2014-12-22 凹部充填方法及處理裝置 TWI581369B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270893A JP6150724B2 (ja) 2013-12-27 2013-12-27 凹部を充填する方法

Publications (2)

Publication Number Publication Date
TW201539657A true TW201539657A (zh) 2015-10-16
TWI581369B TWI581369B (zh) 2017-05-01

Family

ID=53482665

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144686A TWI581369B (zh) 2013-12-27 2014-12-22 凹部充填方法及處理裝置

Country Status (4)

Country Link
US (1) US9646879B2 (zh)
JP (1) JP6150724B2 (zh)
KR (1) KR101824764B1 (zh)
TW (1) TWI581369B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665719B (zh) * 2016-03-07 2019-07-11 日商東京威力科創股份有限公司 凹部內之結晶成長方法及處理裝置與記錄媒體
TWI675416B (zh) * 2016-06-14 2019-10-21 日商東京威力科創股份有限公司 半導體裝置之製造方法、熱處理裝置及記錄媒體

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6258813B2 (ja) * 2014-08-12 2018-01-10 東京エレクトロン株式会社 ゲルマニウム膜の成膜方法および成膜装置
JP6392683B2 (ja) 2015-02-18 2018-09-19 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP6367734B2 (ja) * 2015-02-18 2018-08-01 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
US9793216B2 (en) * 2016-01-26 2017-10-17 Globalfoundries Inc. Fabrication of IC structure with metal plug
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
US10580650B2 (en) 2016-04-12 2020-03-03 Tokyo Electron Limited Method for bottom-up formation of a film in a recessed feature
JP6693292B2 (ja) * 2016-06-20 2020-05-13 東京エレクトロン株式会社 半導体装置の製造方法及び半導体製造装置
US10115607B2 (en) * 2016-09-16 2018-10-30 Applied Materials, Inc. Method and apparatus for wafer outgassing control
CN110546753B (zh) * 2017-04-24 2023-08-11 应用材料公司 高深宽比结构中的间隙填充的方法
WO2019013891A1 (en) * 2017-07-12 2019-01-17 Applied Materials, Inc. CYCLIC CONFORMAL DEPOSITION / REINFORCEMENT / ETCHING FOR FILLING INS
US10170305B1 (en) 2017-08-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Selective film growth for bottom-up gap filling

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234900A (ja) 1992-02-19 1993-09-10 Nec Corp 半導体装置の製造方法
US5451809A (en) 1994-09-07 1995-09-19 Kabushiki Kaisha Toshiba Smooth surface doped silicon film formation
US5888876A (en) 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
US6146967A (en) * 1997-08-20 2000-11-14 Micron Technology, Inc. Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
JP3595175B2 (ja) 1998-11-18 2004-12-02 株式会社東芝 半導体装置及びその製造方法
JP2000269462A (ja) 1999-03-19 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
JP3324573B2 (ja) * 1999-07-19 2002-09-17 日本電気株式会社 半導体装置の製造方法および製造装置
JP4221214B2 (ja) 2002-11-28 2009-02-12 株式会社東芝 半導体装置の製造方法
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
JP2006041276A (ja) 2004-07-28 2006-02-09 Toshiba Corp 半導体装置およびその製造方法
US7109097B2 (en) * 2004-12-14 2006-09-19 Applied Materials, Inc. Process sequence for doped silicon fill of deep trenches
KR100634260B1 (ko) * 2005-07-29 2006-10-13 삼성전자주식회사 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
DE102011011157B4 (de) * 2011-02-14 2017-11-09 Texas Instruments Deutschland Gmbh Elektronische Halbleitervorrichtung und Verfahren zu deren Herstellung
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI665719B (zh) * 2016-03-07 2019-07-11 日商東京威力科創股份有限公司 凹部內之結晶成長方法及處理裝置與記錄媒體
TWI675416B (zh) * 2016-06-14 2019-10-21 日商東京威力科創股份有限公司 半導體裝置之製造方法、熱處理裝置及記錄媒體

Also Published As

Publication number Publication date
US9646879B2 (en) 2017-05-09
JP2015126161A (ja) 2015-07-06
JP6150724B2 (ja) 2017-06-21
US20150187643A1 (en) 2015-07-02
TWI581369B (zh) 2017-05-01
KR101824764B1 (ko) 2018-02-01
KR20150077333A (ko) 2015-07-07

Similar Documents

Publication Publication Date Title
TWI581369B (zh) 凹部充填方法及處理裝置
TWI596659B (zh) 凹部之充塡方法及處理裝置
KR101748909B1 (ko) 트렌치를 충전하는 방법 및 처리 장치
TWI628700B (zh) 凹部之充填方法及半導體材料之處理裝置
TWI622125B (zh) 凹部之充填方法
TWI624858B (zh) 凹部之充填方法及處理裝置
JP2016092051A (ja) 凹部を充填する方法及び処理装置