TW201537980A - 攝像元件、控制方法及攝像裝置 - Google Patents

攝像元件、控制方法及攝像裝置 Download PDF

Info

Publication number
TW201537980A
TW201537980A TW104105429A TW104105429A TW201537980A TW 201537980 A TW201537980 A TW 201537980A TW 104105429 A TW104105429 A TW 104105429A TW 104105429 A TW104105429 A TW 104105429A TW 201537980 A TW201537980 A TW 201537980A
Authority
TW
Taiwan
Prior art keywords
processing
unit
image data
signal
analog
Prior art date
Application number
TW104105429A
Other languages
English (en)
Other versions
TWI685258B (zh
Inventor
Keita Sasaki
Tsutomu Nakajima
Jun Hashizume
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201537980A publication Critical patent/TW201537980A/zh
Application granted granted Critical
Publication of TWI685258B publication Critical patent/TWI685258B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

本技術係關於可取得更多樣攝像圖像之攝像元件、控制方式及攝像裝置。 本技術之攝像元件包括：像素陣列，其自像素陣列之複數個像素各者，讀取將入射光進行光電轉換而取得之像素信號；類比處理部，其對類比之像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存圖像資料；信號處理部，其對儲存於記憶部之圖像資料進行信號處理；輸出部，其輸出記憶部所儲存之圖像資料；及控制部，其使讀出處理、類比處理、數位處理及輸出處理以相互獨立之處理速度執行。本技術例如可應用於攝像元件或電子機器。

Description

攝像元件、控制方法及攝像裝置
本技術係關於攝像元件、控制方法及攝像裝置，特別係關於可取得更多樣攝像圖像之攝像元件、控制方法及攝像裝置。
於先前之影像感測器中，不存在可儲存訊框之記憶體(DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)等)，或可儲存足夠多量之行之記憶體(SRAM(Static Random Access Memory：靜態隨機存取記憶體)等)。因此，影像感測器所進行之像素信號之讀取、類比處理、數位處理、輸出處理等各處理係相互以相同之處理速度及處理速率(訊框率)被執行。
然而，作為影像感測器之自像素陣列部之各像素讀取信號之方法，存在如下所述之技術：於將自像素讀取之類比像素信號數位化之信號處理部之後段，設置非揮發記憶體，利用該非揮發記憶體實現高速讀取(例如，參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2004-64410號公報
於使讀取、類比處理、數位處理及輸出處理等相互以相同之處理速度及處理速率(訊框率)進行時，會相對於最慢之處理系確定各處 理之處理速度或處理速率(訊框率)。尤其由於輸出規格會影響後段連接之裝置，而難以靈活設定。因此，快門動作或信號處理等其他處理亦受限於該輸出處理之處理速度或處理速率，而有難以靈活設定之虞。例如很難實現快門動作或信號處理之高速化。
另，利用專利文獻1所記載之方法時，雖可實現高速讀取，但無法控制數位處理或輸出處理之處理速度。而且，亦難以控制處理速率。因此，以專利文獻1所記載之方法，藉控制各處理之處理速度或處理速率而獲取多種攝像圖像並非易事。
本技術係鑒於此種狀況而提出者，其目的在於可獲取更多樣攝像圖像。
[發明所欲解決之問題]
本技術之一態樣係一種攝像元件，其包括：像素陣列，其自像素陣列之複數個像素各者，讀取將入射光進行光電轉換而得之像素信號；類比處理部，其對類比之上述像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存上述圖像資料；信號處理部，其對儲存於上述記憶部之上述圖像資料進行信號處理；輸出部，其輸出上述記憶部所儲存之上述圖像資料；及控制部，其使上述像素陣列讀取上述像素信號之讀取處理、上述類比處理部對上述類比像素信號之信號處理即類比處理、上述信號處理部對上述數位圖像資料之信號處理即數位處理、及上述輸出部輸出上述圖像資料之輸出處理，以相互獨立之處理速度執行。
上述控制部可使上述讀取處理及上述類比處理以較上述數位處理及上述輸出處理更高速執行。
上述控制部進而可使上述數位處理以較上述輸出處理更低速執行。
上述控制部可使上述數位處理以較上述讀取處理、上述類比處 理及上述輸出處理更高速執行。
上述控制部於一個訊框處理期間係執行複數次上述數位處理。
上述控制部可使上述讀取處理及上述類比處理以較上述數位處理及上述輸出處理更高速及高速率執行。
上述記憶體可為訊框記憶體。
上述訊框記憶體可具有記憶最新特定數量之訊框之環形緩衝區。
上述控制部可對上述環形緩衝區所儲存之較早訊框之圖形資料執行上述數位處理。
上述訊框記憶體具有可儲存複數個訊框量之圖像資料之記憶容量，上述控制部可對上述訊框記憶體所儲存之較早訊框之圖像資料，執行上述數位處理。
上述攝像元件可包括單一之半導體基板，且上述像素陣列、上述類比處理部、上述記憶部、上述信號處理部、上述輸出部及上述控制部可形成於上述半導體基板。
上述攝像元件可包括相互重疊之複數個半導體基板，且上述像素陣列、上述類比處理部、上述記憶部、上述信號處理部、上述輸出部及上述控制部可分別形成於上述複數個半導體基板之任一者。
本技術之一態樣係一種控制方法，其係使下述各處理以相互獨立之處理速度執行：自像素陣列之複數個像素各者，讀取將入射光進行光電轉換而取得之像素信號之讀取處理；對自上述像素陣列之各像素讀取之類比之上述像素信號進行信號處理，而獲取數位圖像資料之類比處理；對記憶部所儲存之上述數位圖像資料之信號處理即數位處理；及輸出上述記憶部所儲存之上述數位圖像資料之輸出處理。
本技術之另一態樣係一種攝像裝置，其包括：攝像部，其拍攝被攝體；及圖像處理部，其對由上述攝像部拍攝而獲取之圖像資料進 行圖像處理；上述攝像部包含：像素陣列，其自像素陣列之複數個像素各者，讀取將入射光進行光電轉換而得之像素信號；類比處理部，其對類比之上述像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存上述圖像資料；信號處理部，其對儲存於上述記憶部之上述圖像資料進行信號處理；輸出部，其輸出上述記憶部所儲存之上述圖像資料；及控制部，其使自上述像素陣列讀取上述像素信號之讀取處理、上述類比處理部對上述類比像素信號之信號處理即類比處理、上述信號處理部對上述數位圖像資料之信號處理即數位處理、及上述輸出部輸出上述圖像資料之輸出處理，以相互獨立之處理速度執行。
於本技術之一態樣中，以相互獨立之處理速度執行下述處理：自像素陣列之複數個像素各者，讀取將入射光進行光電轉換而得之像素信號之處理；對自像素陣列之各像素讀取之類比像素信號進行信號處理，而獲取數位圖像資料之類比處理；對儲存於記憶部之數位圖像資料之信號處理即數位處理；及輸出記憶部所儲存之數位圖像資料之輸出處理。
於本技術之另一態樣中，係以攝像裝置拍攝被攝體，並以相互獨立之處理速度執行下述各處理：自像素陣列之複數個像素各者，讀取將入射光進行光電轉換而得之像素信號之讀取處理；對自像素陣列之各像素讀取之類比像素信號進行信號處理，而獲取數位圖像資料之類比處理；對儲存於記憶部之數位圖像資料之信號處理即數位處理；及輸出記憶部所儲存之數位圖像資料之輸出處理；藉此，對如上述拍攝而獲取之圖像資料進行圖像處理。
根據本技術，可獲取攝像圖像。又，根據本技術，可獲取更多樣攝像圖像。
100‧‧‧影像感測器
111‧‧‧像素陣列部
112‧‧‧類比處理部
113‧‧‧數位處理部
114‧‧‧記憶體匯流排
115‧‧‧訊框記憶體
116‧‧‧輸出部
116-1‧‧‧輸出部
116-2‧‧‧輸出部
116-3‧‧‧輸出部
116-4‧‧‧輸出部
121‧‧‧時序控制部
122‧‧‧信號處理部
141‧‧‧光電二極體
142‧‧‧讀取電晶體
143‧‧‧重設電晶體
144‧‧‧放大電晶體
145‧‧‧選擇電晶體
221‧‧‧一次處理用區域
222‧‧‧二次處理用區域
311‧‧‧像素/類比處理部
321‧‧‧像素晶片
322‧‧‧電路晶片
323‧‧‧貫通通孔(VIA)
324‧‧‧貫通通孔(VIA)
351‧‧‧半導體基板
352‧‧‧半導體基板
353‧‧‧半導體基板
361‧‧‧貫通通孔(VIA)
362‧‧‧貫通通孔(VIA)
363‧‧‧貫通通孔(VIA)
364‧‧‧貫通通孔(VIA)
600‧‧‧攝像裝置
611‧‧‧光學部
612‧‧‧CMOS影像感測器
613‧‧‧圖像處理部
614‧‧‧顯示部
615‧‧‧編解碼處理部
616‧‧‧記憶部
617‧‧‧輸出部
618‧‧‧通訊部
621‧‧‧控制部
622‧‧‧操作部
623‧‧‧驅動器
圖1A~C係說明各處理之動作例之圖。
圖2係表示影像感測器之主要構成例之方塊圖。
圖3係表示單位像素之主要構成例之圖。
圖4A、B係說明各處理之處理速度與處理速率之獨立化之情形的圖。
圖5係表示控制情形之例之圖。
圖6係說明控制處理流程之例的流程圖。
圖7係表示控制情形之例之圖。
圖8係說明控制處理流程之例的流程圖。
圖9係表示控制情形之例之圖。
圖10係說明控制處理流程之例的流程圖。
圖11係表示控制情形之例之圖。
圖12係說明控制處理流程之例的流程圖。
圖13係表示控制情形之例之圖。
圖14係表示控制情形之例之圖。
圖15係說明控制處理流程之例的流程圖。
圖16係表示控制情形之例之圖。
圖17係說明控制處理流程之例的流程圖。
圖18A~C係表示影像感測器之物理構成之例的圖。
圖19係表示攝像裝置之主要構成例之圖。
以下，對用於實施本發明之形態(以下稱為實施形態)進行說明。另，說明係按以下順序進行。
1.第1實施形態(影像感測器)
2.第2實施形態(影像感測器)
3.第3實施形態(影像感測器)
4.第4實施形態(攝像裝置)
<1.第1實施形態>
<處理速度或處理速率>
先前之影像感測器不存在可儲存訊框之記憶體(DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)等)，或可儲存足夠多量之行之記憶體(SRAM(Static Random Access Memory：靜態隨機存取記憶體)等)。因此，影像感測器所進行之像素信號之讀取、類比處理、數位處理、輸出處理等各處理係以相互相同之處理速度及處理速率(訊框率)被執行。
於該情形時，如圖1之A所示之例，將相對於最慢之處理系確定各處理之處理速度或處理速率(訊框率)。尤其由於輸出規格會影響後段連接之裝置，而難以靈活設定。因此，快門動作或信號處理等其他處理亦受限於該輸出處理之處理速度或處理速率，而有難以靈活設定之虞。例如很難實現快門動作或信號處理之高速化。
例如，如圖1之B所示之例，輸出處理之處理速度係由輸出規格決定，像素信號之讀取處理之處理速度受限於該輸出處理之處理速度即輸出規格。因而，難以實現讀取處理之高速化。
又例如，如圖1之C所示之例，數位處理之處理速度亦受限於讀取處理或輸出處理之處理速度。因而難以實現數位處理之低速化。
另，專利文獻1記載之方法雖可實現高速讀取，但無法控制數位處理或輸出處理之處理速度。而且，亦難以控制處理速率。據此，自專利文獻1記載之方法而言，藉控制各處理之處理速度或處理速率而獲取多種攝像圖像，並非易事。
<流程處理>
因此，於影像感測器設置可儲存訊框或足夠多量之行之大容量之記憶部，利用該記憶部之數位處理係與讀取處理、類比處理及輸出 處理獨立被控制(流程控制)。又，以使讀取處理、類比處理、數位處理、輸出處理以相互獨立之處理速度被執行之方式，控制各處理之動作。
此處，讀取處理係例如自像素陣列之各像素讀取像素信號之處理；類比處理係例如對自像素讀取之類比像素信號之信號處理；數位處理係例如對將類比像素信號進行A/D轉換後之數位圖像資料之信號處理；輸出處理係例如輸出數位圖像資料之處理。
又，記憶部例如可由DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)，或SRAM(Static Random Access Memory：靜態隨機存取記憶體)等任意之記憶媒體構成。
藉此，由於並無各處理間之處理速度限制，而可靈活設定各處理之處理速度，故可藉由各處理之處理速度之組合，使攝像元件生成更多樣之攝像圖像。
另，不但可將處理速度設定為相互獨立，亦可將各處理之處理速率(訊框率)設定為相互獨立。藉此，攝像元件可生成更多樣之攝像圖像。
<影像感測器>
於圖2表示應用此種本技術之攝像元件之一實施形態即影像感測器之構成例。圖2所示之影像感測器100係將來自被攝體之光進行光電轉換並以圖像資料之形式輸出之器件。例如，影像感測器100可作為使用CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)之COMS影像感測器、或使用CCD(Charge Coupled Device：電荷耦合器件)之CCD影像感測器等而構成。
如圖2所示，影像感測器100包括：像素陣列部111、類比處理部112、數位處理部113、記憶體匯流排114、訊框記憶體115、及輸出部116。
像素陣列部111係將具有光電二極體等光電轉換元件之像素構成(單位像素)配置成平面狀或曲面狀之像素區域。像素陣列部111之各單位像素接收來自被攝體之光，對該入射光進行光電轉換而累積電荷，並以特定時序，將該電荷作為像素信號而輸出。讀取處理係自此種單位像素讀取像素信號之處理。
類比處理部112對自像素陣列部111之各單位像素所讀取之類比像素信號進行類比處理。該類比處理例如包含將像素信號轉換為數位圖像資料之A/D轉換處理。
數位處理部113係對由類比處理部112進行A/D轉換後之數位圖像資料，進行信號處理或時序控制等邏輯處理。如圖2所示，數位處理部113具有：時序控制部121及信號處理部122。
時序控制部121控制像素陣列部111、類比處理部112、信號處理部122及輸出部116之動作(例如處理速度或處理速率(訊框率)等)。信號處理部122係對由類比處理部112進行A/D轉換後之數位圖像資料進行信號處理。該數位處理例如包含：像素重排處理或黑階處理等感測器功能之一次處理；以及HDR(High Dynamic Range：高動態範圍)處理或轉換解析度或縱橫比之縮放處理等圖像處理之二次處理；及輸出控制等三次處理等。
又，信號處理部122對訊框記憶體115進行圖像資料之寫入或讀取。例如，於進行圖像資料之寫入時，信號處理部122係將圖像資料經由記憶體匯流排114而供給至訊框記憶體115。又，於進行圖像資料之讀取時，信號處理部122係對訊框記憶體115請求所期望之圖像資料，並經由記憶體匯流排114而獲取該圖像資料。進而，信號處理部122進行輸出圖像資料之輸出控制處理。例如，於將圖像資料輸出至影像感測器100外部之情形時，信號處理部122係自訊框記憶體115經由記憶體匯流排114獲取該圖像資料，而供給至輸出部116。
記憶體匯流排114係設置於數位處理部113(信號處理部122)與訊框記憶體115之間的資料傳送路徑。儲存於幀記憶體115之資料(圖像資料等)係經由該記憶體匯流排114而傳送。
訊框記憶體115係上述記憶部之一實施形態，且為具有可儲存1個訊框以上之圖像資料之容量的記憶媒體。訊框記憶體115例如使用DRAM而形成。當然，亦可使用SRAM或快閃記憶體等其他半導體記憶體。訊框記憶體115儲存自信號處理部122經由記憶體匯流排114而供給之圖像資料。又，訊框記憶體115係根據信號處理部122之請求，將所儲存之圖像資料經由記憶體匯流排114而供給至信號處理部122。即，訊框記憶體115儲存自圖像陣列部111讀取之像素信號所生成之圖像資料。
另，亦可使用可儲存足夠多之行數之圖像資料之行記憶體(足夠大容量之行記憶體)，替代訊框記憶體115。
輸出部116例如包含高速I/F(MIPI(Mobile Industry Processor Interface：行動產業處理器介面))或I/O單元等，將經由信號處理部122自訊框記憶體115獲取之圖像資料輸出至影像感測器100之外部。
<單位像素之構成>
此處，於圖3表示形成於像素陣列部111之各單位像素之主要構成例。形成於像素陣列部111之各單位像素如圖3所示之例具有基本上相互相同之構成。於圖3所示之例中，單位像素131具有：光電二極體141、讀取電晶體142、重設電晶體143、放大電晶體144、及選擇電晶體145。
光電二極體(PD)141係將所接收之光進行光電轉換為與該光量對應之電荷量之光電荷(此處為光電子)，並累積該光電荷。光電二極體141之陽極電極連接於像素區域之接地(像素接地)，陰極電極藉由讀取電晶體142而連接於浮動擴散(FD)。
讀取電晶體142控制對來自光電二極體141之光電荷之讀取。讀取電晶體142其汲極電極連接於浮動擴散，源極電極連接於光電二極體141之陰極電極。又，對讀取電晶體142之閘極電極供給來自像素驅動部(未圖示)之控制信號TRG。控制信號TRG(即，讀取電晶體142之閘極電位)為斷開狀態時，不進行來自光電二極體141之光電荷之讀取(光電荷累積於光電二極體141)。控制信號TRG(即，讀取電晶體142之閘極電位)為導通狀態時，讀取光電二極體141所累積之光電荷，並供給至浮動擴散(FD)。
重設電晶體143重設浮動擴散(FD)之電位。重設電晶體143其汲極電極連接於電源電位，源極電極連接於浮動擴散(FD)。又，對重設電晶體143之閘極電極，供給來自像素驅動部(未圖示)之控制信號RST。控制信號RST(即重設電晶體143之閘極電位)為斷開狀態時，浮動擴散(FD)與電源電位切離。控制信號RST(即重設電晶體143之閘極電位)為導通狀態時，浮動擴散(FD)之電荷被丟至電源電位，而重設浮動擴散(FD)。
放大電晶體144放大浮動擴散(FD)之電位變化，並作為電性信號(類比信號)輸出。放大電晶體144其閘極電極連接於浮動擴散(FD)，汲極電極連接於電源電位，源極電極連接於選擇電晶體145之汲極電極。例如，放大電晶體144將已由重設電晶體143重設之浮動擴散(FD)之電位作為重設信號(重設位準)輸出至選擇電晶體145。又，放大電晶體144將已由讀取電晶體142轉移光電荷之浮動擴散(FD)之電位作為光累積信號(信號位準)，輸出至選擇電晶體145。
選擇電晶體145控制自放大電晶體144供給之電性信號之對垂直信號線VSL之輸出。選擇電晶體145其汲極電極連接於放大電晶體144之源極電極，源極電極連接於垂直信號線VSL。又，對選擇電晶體145之閘極電極供給來自像素驅動部(未圖示)之控制信號SEL。控制信 號SEL(即選擇電晶體145之閘極電位)為斷開狀態時，放大電晶體144與垂直信號線VSL電性切離。因此，於該狀態時，未自該單位像素輸出像素信號。控制信號SEL(即選擇電晶體145之閘極電位)為導通狀態時，該單位像素成為選擇狀態。即，放大電晶體144與垂直信號線VSL電性連接，自放大電晶體144輸出之信號作為該單位像素之像素信號，而供給至垂直信號線VSL。即自該單位像素讀取像素信號。
<各處理之控制之獨立化>
先前之影像感測器係如圖4之A所示，信號處理部122之對數位圖像資料之信號處理即數位處理、像素陣列部111之讀取像素信號之讀取處理、類比處理部112之對類比像素信號之信號處理即類比處理、及輸出部116之輸出數位圖像資料之輸出處理等各處理係以相同之處理速度及處理速率動作。
相對於此，如圖4之B所示，影像感測器100具有訊框記憶體115。可利用該訊框記憶體115，使數位處理與讀取處理、類比處理、輸出處理獨立執行。
因此，時序控制部121係利用該訊框記憶體115，使影像感測器100所進行之各處理相互獨立執行(進行流程控制)。
更具體而言，時序控制部121例如相互獨立設定讀取處理、類比處理、數位處理及輸出處理之處理速度或處理速率(訊框率)，使各處理分別以該設定之處理速度/處理速率執行。
另，為便於說明，以下，將一般處理速度設為中速、將快於其之情形設為高速、將慢於其之情形設為低速。又，將一般處理速率(訊框率)設為中速率、將快於其之情形設為高速率、將慢於其之情形設為低速率。
藉此，可藉由各處理之處理速度或處理速率之組合，使影像感測器100生成更多樣之攝像圖像。
<讀取/類比處理之高速化>
以下，對利用時序控制部121對各處理之控制之具體例進行說明。例如，時序控制部121可如圖5所示之例，使讀取處理及類比處理較數位處理或輸出處理更高速化(高速執行)。
圖5表示進行1個訊框量之處理之期間(垂直同步期間XVS)之各處理之動作期間之情形之例。如圖5所示，使讀取處理與類比處理較一般處理速度更高速執行，數位處理及輸出處理則以一般處理速度執行。另，各處理之處理速率(訊框率)仍與一般處理速率相同(處理速率不變)。
藉此，無需變更影像感測器100之輸出規格，即可將讀取處理與類比處理高速化。藉由使讀取處理與類比處理高速化，可減少因像素陣列之各列之讀取時刻不同而產生之動態物體之變形，即焦面變形。即，無需使影像感測器100變更輸出規格即可減少焦面變形。
<控制處理之流程>
接著，參照圖6之流程圖，說明時序控制部121用以進行如上各處理之動作控制所執行之控制處理流程之例。
若開始控制處理，則時序控制部121於步驟S101中，例如對像素陣列部111供給控制信號等而控制像素陣列部111之動作，對像素陣列之各像素進行光電轉換，而自各像素讀取像素信號。時序控制部121令像素陣列部111以高速且中速率執行該讀取處理。
於步驟S102中，時序控制部121例如對類比處理部112供給控制信號等而控制類比處理部112之動作，令其對藉由步驟S101之控制高速獲取之類比之各像素信號，進行例如A/D轉換等類比處理。時序控制部121令類比處理部112以高速且中速率執行該類比處理。
於步驟S103中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，令其對藉由步驟S102之控制高 速獲取之數位圖像資料，進行數位處理。時序控制部121令信號處理部122以中速且中速率執行該數位處理。
於步驟S104中，時序控制部121例如對輸出部116供給控制信號等而控制輸出部116之動作，並輸出藉由步驟S103之控制而以中速進行適當數位處理後之圖像資料。時序控制部121令輸出部116以中速且中速率執行該輸出處理。
若步驟S104之處理結束，則結束控制處理。
藉由基於步驟S102之控制進行之類比處理而獲取之數位圖像資料儲存於訊框記憶體115。因此，即便高速執行讀取處理與類比處理，數位處理與輸出處理亦可以慢於其等之中速執行。利用此，藉由時序控制部121以如上方式執行控制處理，影像感測器100無需變更輸出規格即可減少焦面變形。
<數位處理之低速化>
又例如，亦可如圖5之例將讀取處理及類比處理高速化，進而使數位處理較輸出處理低速化(低速執行)。
圖7係與圖5同樣，表示進行1個訊框量之處理之期間(垂直同步期間XVS)之各處理之動作期間之情形之例。如圖7所示，使讀取處理與類比處理較一般處理速度更高速執行，使數位處理較一般處理速度更低速執行，使輸出處理以一般處理速度執行。另，各處理之處理速率(訊框率)仍與一般之處理速率相同(處理速率不變)。
藉此，無需變更影像感測器100之輸出規格，即可將讀取處理與類比處理高速化，並可將數位處理低速化。藉由將讀取處理與類比處理高速化，可減少焦面變形。又，藉由將數位處理低速化，可延長數位處理之處理時間，從而可分散數位處理之負荷。藉此，可抑制電力消耗時點之集中，將消耗電力之變動平滑化。亦即可減少消耗電力之峰值(最大值)。藉此，可更增大消耗電力之裕度。亦即，影像感測器 100無需變更輸出規格，即可減少焦面變形，進而可更增大消耗電力之裕度。
<控制處理之流程>
接著，參照圖8之流程圖，說明時序控制部121用以進行如上述各處理之動作控制所執行之控制處理流程之例。
若開始控制處理，則時序控制部121於步驟S121中，例如對像素陣列部111供給控制信號等而控制像素陣列部111之動作，對像素陣列之各像素進行光電轉換，而自各像素讀取像素信號。時序控制部121令像素陣列部111以高速且中速率執行該讀取處理。
於步驟S122中，時序控制部121例如對類比處理部112供給控制信號等而控制類比處理部122之動作，並對藉由步驟S121之控制高速獲取之類比之各像素信號進行例如A/D轉換等類比處理。時序控制部121令類比處理部112以高速且中速率執行該類比處理。
於步驟S123中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並對藉由步驟S122之控制高速獲取之數位圖像資料進行數位處理。時序控制部121令信號處理部122以低速且中速率執行該數位處理。
於步驟S124中，時序控制部121例如對輸出部116供給控制信號等而控制輸出部116之動作，並輸出藉由步驟S123之控制，以低速進行適當數位處理後之圖像資料。時序控制部121令輸出部116以中速且中速率執行該輸出處理。
若步驟S124之處理結束，則結束控制處理。
藉由基於步驟S122之控制進行之類比處理而獲取之數位圖像資料儲存於訊框記憶體115。因此，即便高速執行讀取處理與類比處理，亦可以慢於其等之低速執行數位處理。進而，經數位處理之圖像資料又儲存於訊框記憶體115。因此，輸出處理可以較數位處理更快 之中速執行。利用此，藉由時序控制部121如上述般執行控制處理，影像感測器100無需變更輸出規格即可減少焦面變形，進而可更增大消耗電力之裕度。
<執行複數次數位處理>
又例如，如圖9之例所示，亦可使數位處理較讀取處理、類比處理及輸出處理高速化(高速執行)，進而反復進行複數次該數位處理(執行複數次數位處理)。
圖9係與圖5同樣，表示進行1個訊框量之處理之期間(垂直同步期間XVS)之各處理之動作期間之情形之例。如圖9所示，讀取處理、類比處理、輸出處理係以一般處理速度執行。相對於此，數位處理較一般處理速度高速執行，進而使數位處理執行複數次。另，各處理之處理速率(訊框率)仍與一般之處理速率相同(處理速率不變)。
藉此，無需變更影像感測器100之輸出規格，即可進行複數次數位處理(數位信號處理)。藉由進行複數次數位處理，可更增強該信號處理之效果。例如，藉由反復進行複數次濾波處理等，可使該濾波處理之效果更明顯地反映到圖像資料中。進而，例如，可進行複數次轉換解析度或縱橫比之縮放處理，而生成輸出用以外之解析度或縱橫比有所不同之對象，進行複數次檢測處理以提高檢測精度。
即，影像感測器100無需變更輸出規格，即可增強信號處理(數位處理)之效果。
<控制處理之流程>
接著，參照圖10之流程圖，說明時序控制121用以執行如上各處理之動作控制所執行之控制處理流程之例。
若開始控制處理，則時序控制部121於步驟S141中，例如對像素陣列部111供給控制信號等而控制像素陣列部111之動作，且對像素陣列之各像素進行光電轉換，而自各像素讀取像素信號。時序控制部 121令像素陣列部111以中速且中速率執行該讀取處理。
於步驟S142中，時序控制部121例如對類比處理部112供給控制信號等而控制類比處理部112之動作，並對藉由步驟S141之控制中速獲取之類比之各像素信號進行例如A/D轉換等類比處理。時序控制部121令類比處理部112以中速且中速率執行該類比處理。
於步驟S143中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並對藉由步驟S142之控制中速獲取之數位圖像資料進行數位處理。時序控制部121令信號處理部122以高速且高速率執行複數次該數位處理。
於步驟S144中，時序控制部121例如對輸出部116供給控制信號等而控制輸出部116之動作，並輸出藉由步驟S143之控制而高速經複數次數位處理之圖像資料。時序控制部121令輸出部116以中速且中速率執行該輸出處理。
若步驟S144之處理結束，則結束控制處理。
藉由基於步驟S142之控制進行之類比處理而獲取之數位圖像資料儲存於訊框記憶體115。因此，即便讀取處理與類比處理以中速執行，亦可以快於其等之高速執行數位處理。又，亦可執行複數次數位處理。進而，經數位處理之圖像資料又儲存於訊框記憶體115。因此，輸出處理可以較數位處理更慢之中速執行。利用此，藉由時序控制部121以如上方式執行控制處理，影像感測器100無需變更輸出規格即可增強信號處理(數位處理)之效果。
<處理速率之控制>
又，亦可變更各處理之處理速率。例如，如圖11之例所示，讀取處理及類比處理亦可較數位處理及輸出處理更高速化(高速執行)，進而高速率化(提高訊框率)。
圖11表示進行複數個訊框量之處理之期間(垂直同步期間XVS)之 各處理之動作期間之情形之例。如圖11所示，讀取處理與類比處理係較一般處理速度更高速執行，數位處理及輸出處理係以一般之處理速度執行。進而，讀取處理與類比處理以較一般處理速率更高速率執行，數位處理及輸出處理係以一般處理速率執行。
藉此，無需變更影像感測器100之輸出規格，即可將讀取處理與類比處理高速化/高速率化。藉由將讀取處理與類比處理高速化/高速率化，可實現高速拍攝。又，藉由以一般處理速度/處理速率執行數位處理與輸出處理，可緩慢播放該經高速拍攝之圖像。亦即，影像感測器100無需變更輸出規格，即可實現高速拍攝或慢速播放。
<控制處理之流程>
接著，參照圖12之流程圖，說明時序控制部121用以進行如上述各處理之動作之控制所執行之控制處理流程之例。
若開始控制處理，則時序控制部121於步驟S161中，例如對像素陣列部111供給控制信號等而控制像素陣列部111之動作，並對像素陣列之各像素進行光電轉換，而自各像素讀取像素信號。時序控制部121令像素陣列部111以高速且高速率執行該讀取處理。
於步驟S162中，時序控制部121例如對類比處理部112供給控制信號等而控制類比處理部112之動作，並對藉由步驟S161之控制以高速且高速率獲取之類比之各圖像信號進行例如A/D轉換等類比處理。時序控制部121令類比處理部112以高速且高速率執行該類比處理。
於步驟S163中，時序控制部121例如對信號處理部122供給控制信號而控制信號處理部122之動作，並對藉由步驟S162之控制以高速且高速率獲取之數位圖像資料進行數位處理。時序控制部121令信號處理部122以中速且中速率執行該數位處理。
於步驟S164中，時序控制部121例如對輸出部116供給控制信號等而控制輸出部116之動作，並輸出藉由步驟S163之處理以中速且中 速率進行數位處理後之圖像資料。時序控制部121令輸出部116以中速且中速率執行該輸出處理。
若步驟S164之處理結束，則結束控制處理。
藉由基於步驟S162之控制進行之類比處理而獲取之數位圖像資料儲存於訊框記憶體115。因此，即便以高速且高速率執行讀取處理與類比處理，亦可以慢於其等之中速且中速率執行數位處理或輸出處理。利用此，藉由時序控制部121如上述般執行控制處理，影像感測器100無需變更輸出規格即可實現高速拍攝或慢速播放。
另，可藉此種較一般速率更高速率拍攝，而以一般處理速率播放之訊框數量取決於訊框記憶體115之容量。若進行此種拍攝，則僅以讀取處理與類比處理之處理速率、數位處理與輸出處理之處理速率之差值，對訊框記憶體115預先累積圖像資料。由於訊框記憶體115之容量任意但有限，故對該速率差之吸收亦存在界限。亦即，此種拍攝僅可於訊框記憶體115之容量範圍內進行。
另，於訊框記憶體115之閒置容量不足之情形時，亦可如圖11之訊框8及訊框9，使拍攝恢復到一般之處理速率。即，亦可將正以高速率進行之讀取處理及類比處理之處理速率變更為中速率。
又，以一般處理速率拍攝期間，於比如暫時進行高速拍攝之情形時，該高速拍攝之圖像可與以一般處理速率拍攝之圖像相繼連續輸出，亦可如所謂雙畫面，重疊於以一般拍攝速率拍攝之圖像內而輸出，亦可於拍攝停止後另行輸出。
<2.第2實施形態>
<時間平移>
另，藉由利用訊框記憶體115，不但可如上所述變更各處理之處理速度或處理速率，亦可自時間上變更各處理之處理對象之訊框(亦即，可將各處理之處理對象之訊框設定為相互獨立)。
例如，如圖13所示，亦可於訊框記憶體115設置環形緩衝區(ring buffer)。於該情形時，自像素陣列部111讀取且經進行A/D轉換之圖像資料係由數位處理部113進行例如像素重排處理或黑階處理等感測器功能之一次處理211。經施以一次處理211之圖像資料儲存於訊框記憶體115內所設置之一次處理用區域221。該一次處理用區域221形成環形緩衝區，依次記憶自數位處理部113供給之各訊框之經施以一次處理211之圖像資料。
於使用者尚未摁下拍攝按鈕等尚未指示拍攝之狀態，由像素陣列部111獲取之攝像圖像即擷取圖像之圖像資料係以此種方式，依次儲存於環形緩衝區即一次處理用區域221。
例如，如圖14所示當使用者摁下拍攝按鈕等而指示拍攝時，數位處理部113基於該使用者指示，讀取儲存於一次處理用區域221之較早訊框之圖像資料。儲存於一次處理用區域221之圖像資料，在最後儲存之訊框為最新。數位處理部113讀取較該最新之訊框，時間上更早儲存之較早訊框之圖像資料。
由該數位處理部113讀取之圖像資料為距最新之訊框之何訊框前之圖像資料則為任意。例如，數位處理部113可讀取比最新之訊框早預設之特定數分鐘之訊框之圖像資料，亦可讀取環形緩衝區即一次處理用區域221之儲存有最新訊框之圖像資料之位置以外之特定位置所儲存之圖像資料。
數位處理部113對所讀取之圖像資料進行HDR(High Dynamic Range：高動態範圍)處理或轉換解析度或縱橫比之縮放處理等之圖像處理之二次處理212。進行二次處理212後之圖像資料儲存於訊框記憶體115內所設置之二次處理用區域222。
數位處理部113進行輸出控制處理213，以特定時序讀取儲存於該二次處理用區域222之圖像資料，供給至輸出部116並輸出。
如上，藉由使用環形緩衝區，影像感測器100可輸出追溯到較早的資料。
<控制處理之流程>
參照圖15之流程圖，說明該情形下之控制處理流程之例。
若開始控制處理，則時序控制部121於步驟S201中，例如對像素陣列部111供給控制信號等而控制像素陣列部111之動作，並對像素陣列之各像素進行光電轉換，而自各像素讀取像素信號。
於步驟S202中，時序控制部121例如對類比處理部112供給控制信號等而控制類比處理部112之動作，並對藉由步驟S201之控制而取得之類比之各像素信號，進行例如A/D轉換等類比處理。
於步驟S203中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並對藉由步驟S202之控制而獲取之數位圖像資料進行一次處理。
於步驟S204中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並將藉由步驟S202之控制進行一次處理後之圖像資料儲存於訊框記憶體115之環形緩衝區(一次處理用區域221)。
於步驟S205中，時序控制部121判定是否進行拍攝。例如，於未自使用者等輸入攝像指示而判定為不進行拍攝之情形時，使處理返回至步驟S201，並反復進行其以後之處理。即，於拍攝前之狀態中，反復執行步驟S201至步驟S205之各處理，將擷取圖像儲存於一次處理用區域221。
於步驟S205中，於例如使用者操作拍攝按鈕等輸入攝像指示，而判定為進行拍攝之情形時，處理行進至步驟S206。
於步驟S206中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並讀取較寫入至訊框記憶體115 之環形緩衝區(一次處理用區域221)之最新訊框更早之訊框(較早訊框)之圖像資料。
於步驟S207中，時序控制部121例如對信號處理部122供給控制信號而控制信號處理部122之動作，並對藉由步驟S206之控制而讀取之圖像資料進行二次處理。
於步驟S208中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並將藉由步驟S207之控制進行二次處理後之圖像資料儲存至訊框記憶體115之二次處理用區域222。
於步驟S209中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並進行三次處理。即，藉由信號處理部122遵照時序控制部121之控制而進行三次處理，以特定時序讀取藉由步驟S208之控制而儲存至訊框記憶體115之二次處理用區域222之圖像資料。
於步驟S210中，時序控制部121例如對輸出部116供給控制信號等而控制輸出部116之動作，並將藉由步驟S209之控制而讀取之圖像資料輸出至影像感測器100之外部。
若步驟S210之處理結束，則結束控制處理。
藉由進行如上述之處理，影像感測器100可利用環形緩衝區輸出追溯到較早的資料。
雖此種影像感測器100可應用於任意之裝置或系統，但其更適合用於例如記錄來自較事故發生時間稍早之時刻之影像的驅動記錄器，或檢測人或動物之活動，記錄來自較該檢測時間稍早之時刻之影像的監視相機等。
<時間平移之其他例>
另，亦可不使用環形緩衝區而輸出追溯至較早的資料。例如，訊框記憶體115只要具有可儲存複數個訊框量之圖像資料之容量即 可。例如，亦可以FIFO(First In First Out：先進先出)方式，讀取訊框記憶體115所儲存之資料。於圖16表示該情形之例。於圖16之例之情形時，由於訊框記憶體115作為FIFO而動作，故信號處理部122讀取較此時正儲存至訊框記憶體115之最新之訊框時間上更早之訊框(較早訊框)之圖像資料。
例如，如使用者操作拍攝按鈕，拍攝被攝體而取得攝像圖像之情形時，自使用者摁下拍攝按鈕至輸出所拍攝圖像之圖像資料期間，需要特定之處理時間，而產生相應之延遲。若該延遲時間較長，則有不易使使用者獲取所期望時點之攝像圖像之虞。
因此，如圖16之例，藉由對較使用者操作拍攝按鈕而取得之攝像圖像時間上更早之訊框之圖像進行數位處理，並將其作為攝像圖像而輸出，可使影像感測器100抑制該遲延時間(時滯)之增大。
另，圖像資料可為動態圖像，亦可為靜態圖像。
<控制處理之流程>
參照圖17之流程圖，說明該情形時之控制處理流程之例。
若開始控制處理，則時序控制部121於步驟S251中，例如對像素陣列部111供給控制信號等而控制像素陣列部111之動作，並對像素陣列之各像素進行光電轉換，而自各像素讀取像素信號。
於步驟S252中，時序控制部121例如對類比處理部112供給控制信號等而控制類比處理部112之動作，並對藉由步驟S251之控制而取得之類比之各像素信號進行例如A/D轉換等類比處理。
於步驟S253中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並對藉由步驟S252之控制而獲取之數位圖像資料進行一次處理。
於步驟S254中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並將藉由步驟S252之控制進行 一次處理後之圖像資料儲存至訊框記憶體115。
於步驟S255中，時序控制部121例如以如自使用者等輸入攝像指示之時序的特定時序，例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並讀取較寫入至訊框記憶體115之訊框更早之訊框(較早訊框)之圖像資料。
於步驟S256中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並對藉由步驟S255之控制而讀取之圖像資料進行二次處理。
於步驟S257中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並將藉由步驟S256之控制進行二次處理後之圖像資料儲存至訊框記憶體115。
於步驟S258中，時序控制部121例如對信號處理部122供給控制信號等而控制信號處理部122之動作，並進行三次處理。即，信號處理部122藉由遵照時序控制部121之控制進行三次處理，而以特定時序，讀取藉由步驟S257之控制而儲存至訊框記憶體115之圖像資料。
於步驟S259中，時序控制部121例如對輸出部116供給控制信號等而控制輸出部116之動作，並將藉由步驟S258之控制而讀取之圖像資料輸出至影像感測器100之外部。
若步驟S259之處理結束，則結束控制處理。
藉由進行如上述之處理，影像感測器100可輸出追溯到較早的資料，抑制自拍攝指示之輸入至圖像資料輸出之遲延時間(時滯)之增大。
此種影像感測器100可應用於任意之裝置或系統，但更適合用於例如使用者操作拍攝按鈕而拍攝被攝體之數位相機或攝錄影機等。
<3.第3實施形態>
<影像感測器之物理構成>
另，應用本技術之攝像元件例如可以密封之封裝或使封裝設置於電路基板之模組等形式而實現。例如，於以封裝形式實現之情形時，該封裝中之攝像元件可由單一之半導體基板構成，亦可由相互重疊之複數個半導體基板構成。
圖18係表示應用本技術之攝像元件即影像感測器100之物理構成之一例之圖。
於圖18之A所示之例中，參照圖3所說明之影像感測器100之電路構成皆形成於單一之半導體基板。於圖18之A之例中，以包圍像素/類比處理部311、數位處理部113及訊框記憶體115之方式，配置輸出部116-1至輸出部116-4。像素/類比處理部311係形成像素陣列部111與類比處理部112之構成(例如像素陣列或A/D轉換部等)之區域。輸出部116-1至輸出部116-4係配置輸出部116之構成(例如I/O單元等)之區域。
當然，圖18之A之構成例係一例，各處理部之構成配置並非限定於該例。
於圖18之B所示之例中，參照圖3所說明之影像感測器100之電路構成係形成於相互重疊之2片半導體基板(積層晶片(像素晶片321及電路晶片322))。
於像素晶片321，形成有像素/類比處理部311、數位處理部113、輸出部116-1及輸出部116-2。輸出部116-1及輸出部116-2係配置輸出部116之構成(例如，I/O單元等)之區域。
又，於電路晶片322形成有訊框記憶體115。
如上所述像素晶片321及電路晶片322相互重疊而形成多層構造(積層構造)。形成於像素晶片321之數位處理部113與形成於電路晶片322之訊框記憶體115係藉由形成於通孔區域(VIA)323、及形成於通孔區域(VIA)324之貫通通孔(VIA)等而相互電性連接(形成記憶體匯流排 114)。
亦可將本技術應用於此種積層構造之影像感測器。另，該半導體基板(積層晶片)之數量(層數)為任意，例如，如圖18之C所示，亦可為3層以上。
於圖18之C之例中，影像感測器100具有：半導體基板351、半導體基板352、及半導體基板353。半導體基板351至半導體基板353相互重疊而形成多層構造(積層構造)。於半導體基板351，形成像素/類比處理部311；於半導體基板352，形成數位處理部113及輸出部116；於半導體基板353，形成訊框記憶體115。各半導體基板之各處理部係藉由貫通通孔(VIA)361至貫通通孔(VIA)363而相互電性連接。
亦可將本技術應用於此種積層構造之影像感測器。當然，形成於各半導體基板之處理部係任意，並不限定於圖18之例。
<4.第4實施形態>
<攝像裝置>
另，本技術除用於攝像元件外，亦可他用。例如，本技術亦可應用於如攝像裝置等具有攝像元件之裝置(電子機器等)。圖19係表示作為應用本技術之電子機器之一例即攝像裝置之主要構成例的方塊圖。圖19所示之攝像裝置600係拍攝被攝體，並將該被攝體之圖像作為電性信號而輸出之裝置。
如圖19所示攝像裝置600具有：光學部611、CMOS影像感測器612、圖像處理部613、顯示部614、編解碼處理部615、記憶部616、輸出部617、通訊部618、控制部621、操作部622、及驅動器623。
光學部611包含調整到達被攝體之焦點並使來自合焦位置之光聚集之鏡頭、調整曝光之光圈、及控制攝像時機之快門等。光學部611使來自被攝體之光(入射光)透過而供給至CMOS影像感測器612。
CMOS影像感測器612對入射光進行光電轉換，對每一像素之信 號(像素信號)進行A/D轉換，進行CDS等信號處理，並將處理後之攝像圖像資料供給至影像處理部613。
圖像處理部613對由CMOS影像感測器612獲取之攝像圖像資料進行圖像處理。更具體而言，圖像處理部613對自CMOS影像感測器612供給之攝像圖像資料，實施例如混合色修正、黑階修正、白平衡調整、解馬賽克處理、矩陣處理、灰階修正、及YC轉換等各種圖像處理。圖像處理部613將實施圖像處理後之攝像圖像資料供給至顯示部614。
顯示部614例如構成為液晶顯示器等，顯示自圖像處理部613供給之攝像圖像資料之圖像(例如被攝體之圖像)。
圖像處理部613進而根據需要，將實施圖像處理後之攝像圖像資料供給至編解碼處理部615。
編解碼處理部615對自圖像處理部613供給之攝像圖像資料實施特定方式之編碼處理，並將所獲取之編碼資料供給至記憶部616。又，編解碼處理部615讀取記憶部616所記錄之編碼資料，進行解碼而生成解碼圖像資料，並將該解碼圖像資料供給至圖像處理部613。
圖像處理部613對自編解碼處理部615供給之解碼圖像資料，實施特定之圖像處理。圖像處理部613將實施圖像處理後之解碼圖像資料供給至顯示部614。顯示部614例如構成為液晶顯示器等，顯示自圖像處理部613供給之解碼圖像資料之圖像。
又，編解碼處理部615亦可將對自圖像處理部613供給之攝像圖像資料進行編碼而獲取之編碼資料，或自記憶部616讀取之攝像圖像資料之編碼資料，供給至輸出部617，而輸出至攝像裝置600之外部。又，編解碼處理部615亦可將編碼前之攝像圖像資料，或對自記憶部616讀取之編碼資料進行解碼而獲取之解碼圖像資料，供給至輸出部617，而輸出至攝像裝置600之外部。
進而，編解碼處理部615亦可將攝像圖像資料、攝像圖像資料之編碼資料或解碼圖像資料，經由通訊部618而傳送至其他裝置。又，編解碼處理部615亦可經由通訊部618，取得攝像圖像資料或圖像資料之編碼資料。編解碼器處理部615對經由通訊部618而獲取之攝像圖像資料或圖像資料之編碼資料，進行適當之編碼或解碼等。編解碼處理部615亦可將所獲取之圖像資料或編碼資料以上述方式供給至圖像處理部613，或輸出至記憶部616、輸出部617及通訊部618。
記憶部616記憶自編解碼處理部615供給之編碼資料等。儲存於記憶部616之編碼資料根據需要，由編解碼器處理部615讀取並解碼。藉由解碼處理而獲取之攝像圖像資料供給至顯示部614，從而顯示與該攝像圖像資料對應之攝像圖像。
輸出部617具有外部輸出端子等外部輸出介面，將經由編解碼處理部615供給之各種資料經由該外部輸出介面，輸出至攝像裝置600之外部。
通訊部618將自編解碼處理部615供給之圖像資料或編碼資料等各種資料供給至特定通訊(有線通訊或無線通訊)之通訊對象，即其他裝置。又，通訊部618自特定通訊(有線通訊或無線通訊)之通訊對象即其他裝置，獲取圖像資料或編碼資料等各種資訊，並將其供給至編解碼器處理部615。
控制部621控制攝像裝置600之各處理部(虛線620內所示之各處理部、操作部622及驅動器623)之動作。
操作部622例如由微動撥號器(商標)、鍵、按鈕或觸控面板等任意之輸入設備構成，例如接收使用者等之操作輸入，而將與該操作輸入對應之信號供給至控制部621。
驅動器623讀取自身安裝之例如磁碟、光碟、磁光碟、或半導體記憶體等可移除式媒體624所記憶之資訊。驅動器623自可移除式媒體 624讀取程式或資料等各種資訊，將其供給至控制部621。又，驅動器623於自身安裝有可寫入之可移除式媒體624時，將藉由控制部621供給之例如圖像資料或編碼資料等各種資訊記憶於該可移除式媒體624。
將本技術用於作為如上之攝像裝置600之CMOS影像感測器612之各實施形態。即，使用上述影像感測器100作為CMOS影像感測器612。藉此，COMS影像感測器612可取得更多樣之攝像圖像。因此，攝像裝置600藉由拍攝被攝體，可取得更多樣之攝像圖像。
另，應用本技術之攝像裝置並非限定於上述構成，而亦可為其他構成。例如，不但可為數位相機或攝錄影機，亦可為行動電話、智慧型手機、平板型設備、個人電腦等具有攝像功能之資訊處理裝置。又，亦可為安裝於其他資訊處理裝置而使用(或作為組裝器件而搭載)之相機模組。
上述之一連串處理可由硬體執行，亦可由軟體執行。由軟體執行上述之一連串處理時，構成該軟體之程式係自網路或記錄媒體安裝。
該記錄媒體例如如圖19所示，係由與裝置本體分開之用於對使用者配送程式而發佈、且記錄有程式之可移除式媒體624構成。該可移除式媒體624包含：磁碟(包含軟性磁碟)、光碟(包含CD-ROM或DVD)。進而，亦包含磁光碟(包含MD(Mini Disc))或半導體記憶體等。
於該情形下，程式可藉由該可移除式媒體624安裝於驅動器623，從而安裝於記憶部616。
又，該程式亦可藉由如局域網路、網際網路、數位衛星廣播等有線傳送媒體或無線傳送媒體而提供。於該情形時，程式可由通訊部18接收而安裝於記憶部616。
此外，該程式亦可預先安裝於記憶部616或控制部621內之ROM(Read Only Memory：唯讀記憶體)等。
另，電腦所執行之程式可為按照本說明書之說明順序，以時間序列進行處理之程式，亦可為以並行或請求時等所需之時序，進行處理之程式。
又，於本說明書中，闡述記錄媒體所記錄之程式的步驟為包含按記載順序，以時間序列進行處理者，當然亦為包含未必按時間序列進行，而係並行或個別執行之處理者。
又，上述之各步驟之處理可由上述各裝置，或上述各裝置以外之任意之裝置執行。此時，執行該處理之裝置只要具有執行上述該處理必需之功能(功能區塊等)即可。又，亦可將處理所需之資訊適當傳送至該裝置。
又，於本說明書中，所謂系統，係指複數個構成要素(裝置、模組(零部件)等)之集合，全體構成要素是否位於同一殼體內則並無關係。因此，收納於其他殼體，且經由網路而連接之複數個裝置，及1個殼體中收納有複數個模組之1個裝置均為系統。
又，亦可分割以上作為1個裝置(或處理部)而說明之構成，而構成為複數個裝置(或處理部)。反之，亦可整合以上作為複數個裝置(或處理部)而說明之構成，而構成為1個裝置(或處理部)。此外，當然亦可對各裝置(或各處理部)之構成附加上述以外之構成。進而，若作為整個系統之構成或動作實質上相同，則亦可使其他裝置(或其他處理部)之構成包含某一裝置(或處理部)之構成之一部分。
以上，雖已一面參照附加圖式，一面對本發明之較佳實施形態進行詳細說明，但本發明之技術範圍並非限定於所述之例。應明瞭，只要為具有本發明之技術領域之一般知識者，皆可於申請專利範圍所記載之技術思想之範疇內，設想各種變更例或修正例，但亦應了解， 該等當然同樣為涵蓋於本發明之技術範圍內者。
例如，本技術可採用藉由網路，由複數個裝置分擔或共同處理1個功能之雲計算(cloud computing)構成。
又，以上述流程圖所說明之各步驟，除可由1個裝置執行外，亦可由複數個裝置分擔執行。
進而，於1個步驟包含複數種處理之情形時，該1個步驟所包含之複數種處理除可由1個裝置執行外，亦可由複數個裝置分擔執行。
又，本技術並非限定於此，而亦可作為構成此種裝置或系統之裝置所搭載之所有構成例如系統LSI(Large Scale Integration：大型積體電路)等之處理器、使用複數個處理器等之模組、使用複數個模組等之單元、及對單元進而附加其他功能之組合等(即，裝置之一部分構成)而實施。
另，應用本技術之攝像裝置並非限定於上述構成，亦可為其他構成。例如，不但可為數位相機或攝錄影機，亦可為行動電話、智慧型手機、平板型設備、個人電腦等具有攝像功能之資訊處理裝置。又，亦可為安裝至其他資訊處理裝置而使用(或作為組裝器件而搭載)之模組。
又，亦可分割以上作為1個裝置(或處理部)而說明之構成，而構成為複數個裝置(或處理部)。反之，亦可整合以上作為複數個裝置(或處理部)而說明之構成，而構成為1個裝置(或處理部)。又，當然亦可對各裝置(或各處理部)之構成附加上述以外之構成。進而，若作為整個系統之構成或動作實質上相同，則亦可使其他裝置(或其他處理部)之構成包含某一裝置(或處理部)之構成之一部分。
以上，雖已一面參照附加圖式，一面對本發明之較佳實施形態進行詳細說明，但本發明之技術範圍並非限定於此等之例。應明瞭，只要為具有本發明之技術領域之一般知識者，皆可於申請專利範圍所 記載之技術思想之範疇內，設想各種變更例或修正例，但亦應了解，該等當然同樣為涵蓋於本發明之技術範圍內者。
另，本技術亦可採用如下之構成。
(1)一種攝像元件，其包括像素陣列，其自像素陣列之複數個像素各者，讀取對入射光進行光電轉換而取得之像素信號；類比處理部，其對類比之上述像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存上述圖像資料；信號處理部，其對儲存於上述記憶部之上述圖像資料進行信號處理；輸出部，其輸出上述記憶部所儲存之上述圖像資料；及控制部，其使上述像素陣列讀取上述像素信號之讀取處理、上述類比處理部對上述類比像素信號之信號處理即類比處理、上述信號處理部對上述數位圖像資料之信號處理即數位處理、及上述輸出部輸出上述圖像資料之輸出處理，以相互獨立之處理速度執行。
(2)如(1)、(3)至(12)中任一項之攝像元件，其中上述控制部使上述讀取處理及上述類比處理以較上述數位處理及上述輸出處理更高速執行。
(3)如(1)、(2)、(4)至(12)中任一項之攝像元件，其中上述控制部進而使上述數位處理以較上述輸出處理更低速執行。
(4)如(1)至(3)、(5)至(12)中任一項之攝像元件，其中上述控制部使上述數位處理以較上述讀取處理、上述類比處理及上述輸出處理更高速執行。
(5)如(1)至(4)、(6)至(12)中任一項之攝像元件，其中 上述控制部於一個訊框處理期間係執行複數次上述數位處理。
(6)如(1)至(5)、(7)至(12)中任一項之攝像元件，其中上述控制部使上述讀取處理及上述類比處理以較上述數位處理及上述輸出處理更高速且高速率執行。
(7)如(1)至(6)、(8)至(12)中任一項之攝像元件，其中上述記憶部係訊框記憶體。
(8)如(1)至(7)、(9)至(12)中任一項之攝像元件，其中上述訊框記憶體具有記憶最新之特定數量訊框之環形緩衝區。
(9)如(1)至(8)、(10)至(12)中任一項之攝像元件，其中上述控制部係對儲存於上述環形緩衝區之較早訊框之圖像資料執行上述數位處理。
(10)如(1)至(9)、(11)及(12)中任一項之攝像元件，其中上述訊框記憶體具有可儲存複數個訊框量之圖像資料之記憶容量；且上述控制部係對儲存於上述訊框記憶體之較早訊框之圖像資料執行上述數位處理。
(11)如(1)至(10)及(12)中任一項之攝像元件，其具有單一之半導體基板；且上述像素陣列、上述類比處理部、上述記憶部、上述信號處理部、上述輸出部及上述控制部形成於上述半導體基板。
(12)如(1)至(11)中任一項之攝像元件，其具有相互重疊之複數個半導體基板；且上述像素陣列、上述類比處理部、上述記憶部、上述信號處理部、上述輸出部、及上述控制部分別形成於上述複數個半導體基板之任一者。
(13)一種控制方法，其使下述處理以相互獨立之處理速度執行： 自像素陣列之複數個像素各者，讀取對入射光進行光電轉換而取得之像素信號之讀取處理；對自上述像素陣列之各像素讀取之類比之上述像素信號進行信號處理，而獲取數位圖像資料之類比處理；對儲存於記憶部之上述數位圖像資料之信號處理即數位處理；及輸出上述記憶部所儲存之上述數位圖像資料之輸出處理。
(14)一種攝像裝置，其包括攝像部，其拍攝被攝體；及圖像處理部，其對利用上述攝像部拍攝而獲取之圖像資料進行圖像處理；上述攝像部包含像素陣列，其自像素陣列之複數個像素各者，讀取對入射光進行光電轉換而取得之像素信號；類比處理部，其對類比之上述像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存上述圖像資料；信號處理部，其對儲存於上述記憶部之上述圖像資料進行信號處理；輸出部，其輸出上述記憶部所儲存之上述圖像資料；及控制部，其使上述像素陣列讀取上述像素信號之讀取處理、上述類比處理部對上述類比像素信號之信號處理即類比處理、上述信號處理部對上述數位圖像資料之信號處理即數位處理、及上述輸出部輸出上述圖像資料之輸出處理，以相互獨立之處理速度執行。

Claims (14)

  1. 一種攝像元件，其包括像素陣列，其自像素陣列之複數個像素各者，讀取對入射光進行光電轉換而取得之像素信號；類比處理部，其對類比之上述像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存上述圖像資料；信號處理部，其對儲存於上述記憶部之上述圖像資料進行信號處理；輸出部，其輸出上述記憶部所儲存之上述圖像資料；及控制部，其使上述像素陣列讀取上述像素信號之讀取處理、上述類比處理部對上述類比像素信號之信號處理即類比處理、上述信號處理部對上述數位圖像資料之信號處理即數位處理、及上述輸出部輸出上述圖像資料之輸出處理，以相互獨立之處理速度執行。
  2. 如請求項1之攝像元件，其中上述控制部使上述讀取處理及上述類比處理以較上述數位處理及上述輸出處理更高速執行。
  3. 如請求項2之攝像元件，其中上述控制部進而使上述數位處理以較上述輸出處理更低速執行。
  4. 如請求項1之攝像元件，其中上述控制部使上述數位處理以較上述讀取處理、上述類比處理、及上述輸出處理更高速執行。
  5. 如請求項4之攝像元件，其中上述控制部於一個訊框處理期間係執行複數次上述數位處理。
  6. 如請求項1之攝像元件，其中上述控制部使上述讀取處理及上述類比處理以較上述數位處理及上述輸出處理更高速及高速率執 行。
  7. 如請求項1之攝像元件，其中上述記憶部係訊框記憶體。
  8. 如請求項7之攝像元件，其中上述訊框記憶體具有記憶最新特定數量之訊框之環形緩衝區。
  9. 如請求項8之攝像元件，其中上述控制部係對儲存於上述環形緩衝區之較早訊框之圖像資料執行上述數位處理。
  10. 如請求項1之攝像元件，其中上述訊框記憶體具有可儲存複數個訊框量之圖像資料之記憶容量；且上述控制部係對儲存於上述訊框記憶體之較早訊框之圖像資料執行上述數位處理。
  11. 如請求項1之攝像元件，其具有單一之半導體基板；且上述像素陣列、上述類比處理部、上述記憶部、上述信號處理部、上述輸出部、及上述控制部形成於上述半導體基板。
  12. 如請求項1之攝像元件，其具有相互重疊之複數個半導體基板；且上述像素陣列、上述類比處理部、上述記憶部、上述信號處理部、上述輸出部、及上述控制部分別形成於上述複數個半導體基板之任一者。
  13. 一種控制方法，其係以相互獨立之處理速度執行下列處理：自像素陣列之複數個像素各者，讀取對入射光進行光電轉換而得之像素信號之讀取處理；對自上述像素陣列之各像素讀取之類比之上述像素信號進行信號處理，而獲取數位圖像資料之類比處理；對儲存於記憶部之上述數位圖像資料之信號處理即數位處理；及輸出上述記憶部所儲存之上述數位圖像資料之輸出處理。
  14. 一種攝像裝置，其包括 攝像部，其拍攝被攝體；及圖像處理部，其對藉由上述攝像部拍攝而獲取之圖像資料進行圖像處理；上述攝像部包含像素陣列，其自像素陣列之複數個像素各者，讀取對入射光進行光電轉換而取得之像素信號；類比處理部，其對類比之上述像素信號進行信號處理，而獲取數位圖像資料；記憶部，其儲存上述圖像資料；信號處理部，其對儲存於上述記憶部之上述圖像資料進行信號處理；輸出部，其輸出上述記憶部所儲存之上述圖像資料；及控制部，其使上述像素陣列讀取上述像素信號之讀取處理、上述類比處理部對上述類比像素信號之信號處理即類比處理、上述信號處理部對上述數位圖像資料之信號處理即數位處理、及上述輸出部輸出上述圖像資料之輸出處理，以相互獨立之處理速度執行。
TW104105429A 2014-03-20 2015-02-16 攝像元件、控制方法及攝像裝置 TWI685258B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-058760 2014-03-20
JP2014058760 2014-03-20

Publications (2)

Publication Number Publication Date
TW201537980A true TW201537980A (zh) 2015-10-01
TWI685258B TWI685258B (zh) 2020-02-11

Family

ID=54144463

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104105429A TWI685258B (zh) 2014-03-20 2015-02-16 攝像元件、控制方法及攝像裝置

Country Status (6)

Country Link
US (1) US10313621B2 (zh)
JP (1) JP6614133B2 (zh)
KR (1) KR20160136272A (zh)
CN (1) CN106134183B (zh)
TW (1) TWI685258B (zh)
WO (1) WO2015141490A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189001B2 (en) 2018-09-21 2021-11-30 Samsung Electronics Co., Ltd. Image signal processor for generating a converted image, method of operating the image signal processor, and application processor including the image signal processor

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183952A (ja) * 2016-03-30 2017-10-05 キヤノン株式会社 撮像装置およびその制御方法、撮像素子
KR102325497B1 (ko) * 2017-09-29 2021-11-12 캐논 가부시끼가이샤 촬상 소자 및 촬상 장치
JP2020072435A (ja) * 2018-11-02 2020-05-07 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、イメージセンサ、撮像装置、並びに情報処理装置
US10931874B2 (en) * 2018-12-06 2021-02-23 Flir Commercial Systems, Inc. Burst mode calibration sensing and image mode sensing for imaging systems and methods
US11032507B2 (en) * 2018-12-06 2021-06-08 Flir Commercial Systems, Inc. Frame rate and associated device manufacturing techniques for imaging systems and methods
WO2020149094A1 (ja) 2019-01-17 2020-07-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像システムおよび故障検出方法
CN111062857B (zh) * 2019-11-25 2024-03-19 上海芯歌智能科技有限公司 3d轮廓相机反射光消除系统与方法
KR20210152618A (ko) 2020-06-08 2021-12-16 삼성전자주식회사 카메라 모듈, 카메라 모듈의 동작 방법, 그리고 카메라 모듈을 포함하는 전자 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165820A (ja) 1998-11-26 2000-06-16 Dainippon Printing Co Ltd 画像記録再生方法及び装置
US7023031B2 (en) * 2002-08-19 2006-04-04 Micron Technology, Inc. CMOS imager having on-chip ROM
JP4484103B2 (ja) 2004-05-27 2010-06-16 株式会社フォトロン イメージセンサ
JP4150711B2 (ja) 2004-11-10 2008-09-17 オリンパス株式会社 撮像装置
JP2009105852A (ja) 2007-10-25 2009-05-14 Sharp Corp 映像信号処理装置、固体撮像装置および電子情報機器
EP2451147A4 (en) * 2010-03-10 2012-12-05 Smk Kk CAMERA MODULE
US8446484B2 (en) * 2010-04-21 2013-05-21 Nokia Corporation Image processing architecture with pre-scaler
KR101752411B1 (ko) 2010-06-30 2017-06-29 엘지전자 주식회사 이동 단말기 및 그 제어 방법
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP2014057268A (ja) * 2012-09-13 2014-03-27 Toshiba Corp 撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189001B2 (en) 2018-09-21 2021-11-30 Samsung Electronics Co., Ltd. Image signal processor for generating a converted image, method of operating the image signal processor, and application processor including the image signal processor
TWI757637B (zh) * 2018-09-21 2022-03-11 南韓商三星電子股份有限公司 影像信號處理器、其操作方法以及應用處理器
US12020345B2 (en) 2018-09-21 2024-06-25 Samsung Electronics Co., Ltd. Image signal processor, method of operating the image signal processor, and application processor including the image signal processor

Also Published As

Publication number Publication date
US10313621B2 (en) 2019-06-04
CN106134183A (zh) 2016-11-16
KR20160136272A (ko) 2016-11-29
JP6614133B2 (ja) 2019-12-04
CN106134183B (zh) 2020-03-20
WO2015141490A1 (ja) 2015-09-24
TWI685258B (zh) 2020-02-11
JPWO2015141490A1 (ja) 2017-04-06
US20170078602A1 (en) 2017-03-16

Similar Documents

Publication Publication Date Title
TWI685258B (zh) 攝像元件、控制方法及攝像裝置
US9157988B2 (en) Method and apparatus for array camera pixel readout
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
JP2008278379A (ja) 固体撮像装置および撮像システム
JP2017005435A (ja) 撮像装置および信号処理回路
US9350920B2 (en) Image generating apparatus and method
US20170332027A1 (en) Image capturing apparatus and control method of the same
KR102254684B1 (ko) 이미지 장치 및 그 구동 방법
TW201733343A (zh) 全域快門校正
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
US20160037101A1 (en) Apparatus and Method for Capturing Images
JP2007208885A (ja) 撮像ユニットおよび撮像装置
JP2015002415A (ja) 光電変換装置、光電変換システム、光電変換装置の駆動方法
KR20200121060A (ko) 이미지 센서
US8743273B2 (en) Imaging device and solid-state imaging device
WO2015141491A1 (ja) 撮像素子、制御方法、並びに、撮像装置
US11089217B2 (en) Image-pickup apparatus and control method thereof
CN108366213B (zh) 像素及其成像方法和成像装置
JP2008283245A (ja) 固体撮像装置、並びにそれを用いたビデオカメラ及びデジタルスチルカメラ
WO2024140724A1 (zh) 图像传感器、摄像头模组及电子设备
WO2023002643A1 (ja) 撮像素子及び撮像装置
WO2024140886A1 (zh) 图像处理器、摄像模组及电子设备
JP2018133600A (ja) 撮像装置、撮像装置の制御方法、およびプログラム
JP2018093301A (ja) 撮像素子及び撮像素子の制御方法
TW202308370A (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees