TW201733343A - 全域快門校正 - Google Patents

全域快門校正 Download PDF

Info

Publication number
TW201733343A
TW201733343A TW105130344A TW105130344A TW201733343A TW 201733343 A TW201733343 A TW 201733343A TW 105130344 A TW105130344 A TW 105130344A TW 105130344 A TW105130344 A TW 105130344A TW 201733343 A TW201733343 A TW 201733343A
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
transfer
pixel
image
Prior art date
Application number
TW105130344A
Other languages
English (en)
Other versions
TWI618414B (zh
Inventor
詹智勇
陳晴飛
白晉彰
Original Assignee
豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豪威科技股份有限公司 filed Critical 豪威科技股份有限公司
Publication of TW201733343A publication Critical patent/TW201733343A/zh
Application granted granted Critical
Publication of TWI618414B publication Critical patent/TWI618414B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本發明揭示一種像素電路，該像素電路包含：一光電二極體，其安置於一半導體材料中以回應於引導至該光電二極體中之入射光來累積影像電荷；及一轉移電晶體，其耦合至該光電二極體。該電路亦包含一雜訊校正電路，其經耦合以接收一轉移控制信號，且該雜訊校正電路經耦合以選擇性地啟用該轉移電晶體來接收該轉移控制信號或停用該轉移電晶體使其無法接收該轉移控制信號。一儲存電晶體耦合至該轉移電晶體，且該轉移電晶體經耦合以在該轉移電晶體經啟用以接收該轉移控制信號之情況下回應於該轉移控制信號而選擇性地將累積於該光電二極體中之該影像電荷轉移至該儲存電晶體以用於儲存。

Description

全域快門校正
本發明大體上係關於影像感測器操作，且特定言之(但非排他性地)係關於全域快門。
快門程序由以等於(或快於)一圖框速率之一速率使一影像感測器曝露於光組成。此程序之目的係減少來自一影像圖框內之運動之模糊效應。 存在若干不同類型之快門，其包含捲動快門及全域快門。一捲動快門存在於以下情況中：在一行像素或若干行像素之一群組被讀出之同時影像感測器中之其他行曝露於影像光。捲動快門影像感測器之讀出時間取決於圖框速率及架構而變化，但可高達數百微秒。據此，歸因於讀取各行像素之間之延遲，移動的影像主體可導致影像內之光學畸變及模糊。 一全域快門(不同於一捲動快門)同時曝露影像感測器中之所有光電二極體。此導致少量或無影像模糊，此係因為在影像獲取期間不存在個別像素行之積分之間之延遲。然而，全域快門一般需要一額外像素儲存元件，其容許像素儲存待在捕獲下一個影像圖框時被讀出之先前獲取之影像電荷。此額外儲存元件一般擴大個別像素在一晶圓上之佔用面積，且可為諸如光吸收、串擾等等之問題之一源頭。
本文描述一種用於全域快門校正之設備及方法之實例。在以下描述中，闡述眾多特定細節以提供對該等實例之一透徹理解。然而，熟習相關技術者將認識到，能夠在不包含一或多個特定細節之情況下或配合其他方法、組件、材料等等實踐本文所描述之技術。在其他情況下，未展示或詳細地描述眾所周知之結構、材料或操作以避免混淆某些方面。 貫穿本說明書之對“一實例”或“一實施例”之參考意謂結合實例所描述之一特定特徵、結構或特性包含於本發明之至少一個實例中。因此，貫穿本說明書之各處之片語“在一實例中”或“在一實施例中”之出現未必皆係指同一實例。此外，特定特徵、結構或特性可以依任何適合方式組合於一或多個實例中。 貫穿本說明書，使用此項技術之若干術語。此等術語具有其等所源自之技術之一般含義，除非本文具體定義或其等使用背景另有明確指示。值得注意的是，電路之特定元件可替代邏輯等效物或類比電路。圖 1 係像素電路101之一繪示。在所描繪之實例中，像素電路101包含：光電二極體103、轉移電晶體105、雜訊校正電路111、儲存電晶體107、輸出電晶體109、全域快門電晶體121、放大器電晶體115、重設電晶體113及列選擇電晶體117。光電二極體103安置於半導體材料104中以回應於引導至光電二極體103中之入射光而累積影像電荷。轉移電晶體105耦合至光電二極體103，且雜訊校正電路111耦合至轉移電晶體105之控制端子。全域快門電晶體121亦耦合至光電二極體103。轉移電晶體105耦合至儲存電晶體107，且儲存電晶體107耦合至輸出電晶體109。放大器電晶體115之控制端子耦合至輸出電晶體109之一輸出，且重設電晶體113亦耦合至輸出電晶體109之輸出以及放大器電晶體115之控制端子。在一實例中，放大器電晶體115包含一源極隨耦器耦合之電晶體。列選擇電晶體117耦合於放大器電晶體115之一輸出與像素電路101之一位元線輸出之間。在一實例中，一浮動擴散區可安置於輸出電晶體109之第二端子與放大器電晶體115之控制端子之間。在另一實例或同一實例中，浮動擴散區安置於半導體材料104中。 在所描繪之實例中，光學屏蔽件119接近儲存電晶體107安置以便使儲存電晶體107免受入射光照射。在一實例中，光學屏蔽件119包含一金屬，例如銅或鋁。然而在另一實例中，光學屏蔽件119可包含一金屬氧化物或半導體氧化物。光學屏蔽件119防止在儲存電晶體107中形成非所要影像電荷，此係因為(在一實例中)儲存電晶體107之作用區可安置於半導體材料104中。 儘管未在圖1中描繪，但在一或多個實例中，裝置架構之其他塊可存在於像素電路101中/上。舉例而言，像素電路101中之電晶體(除儲存電晶體107之外)可接近光學屏蔽件安置以保護其不受入射光照射。此外，裝置架構之其他層可形成於半導體材料104上，例如一囊封層、彩色濾光器及微透鏡。在一實例中，一彩色濾光器層及一微透鏡層接近半導體材料104安置使得其等與光電二極體103光學對準。在一實例中，彩色濾光器層包含紅色、綠色及藍色彩色濾光器，其等可配置成一拜耳(Bayer)圖案、EXR圖案、X變換圖案或類似者。然而，在一不同實例或同一實例中，彩色濾光器層可包含紅外線濾光器、紫外線濾光器或隔離EM光譜之不可見部分之其他濾光器。在同一或一不同實例中，一微透鏡層形成於彩色濾光器層上。微透鏡層可由圖案化於彩色濾光器層之表面上之一光敏聚合物製成。一旦聚合物矩形區塊圖案化於彩色濾光器層之表面上，該等區塊便可經熔化(或回流)以形成微透鏡之圓頂狀結構特性。另外，在一實例中，像素電路101可完全安置於半導體材料104中/上，且像素電路100之內部組件可由電及/或光學隔離結構環繞。此可幫助減少像素電路101中之雜訊。可藉由在半導體材料104中蝕刻隔離溝渠來達成電隔離，接著可用半導體材料、氧化物材料或類似物來填充隔離溝渠。替代地，可藉由在安置於彩色濾光器層下方之半導體材料104之表面上建構一反射格柵來形成光學隔離結構。 在操作中，雜訊校正電路111經耦合以接收一轉移控制信號(TX)，且亦經耦合以選擇性地啟用轉移電晶體105來接收轉移控制信號或停用轉移電晶體105使其無法接收轉移控制信號。在一實例中，雜訊校正電路111可實施為一與(AND)閘，其中一輸入經耦合以接收轉移信號且另一輸入經耦合以接收一啟用信號。與(AND)閘可採取耦合至一反相器之一與非(NAND)閘之形式。轉移電晶體105經耦合以在轉移電晶體105經啟用(回應於啟用信號)以接收轉移控制信號之情況下回應於轉移控制信號而將累積於光電二極體103中之影像電荷選擇性地轉移至儲存電晶體107以用於儲存。輸出電晶體109可經耦合以在轉移電晶體105經啟用以自雜訊校正電路111接收轉移控制信號之情況下回應於儲存於儲存電晶體107中之影像電荷而選擇性地輸出一影像電荷信號。輸出電晶體109亦可經耦合以在轉移電晶體105經停用(回應於啟用信號)而無法自雜訊校正電路111接收轉移控制信號之情況下回應於累積於儲存電晶體107中之光電電荷(雜訊)而選擇性地輸出一寄生信號(雜訊)。換言之，當轉移電晶體105經停用而無法接收轉移控制信號時，輸出電晶體109將輸出一雜訊信號。應注意，儲存於儲存電晶體107中之雜訊電荷表示累積於儲存電晶體107內之光感應雜訊電荷。儘管存在光學屏蔽件，但環境光仍可洩漏至儲存電晶體107中。由於像素電路101選擇性地輸出一影像電荷信號及一雜訊信號兩者，因此可即時將雜訊信號自最終影像移除。據此，可增強最終影像品質及快門效率。圖 2A 係繪示包含圖 1 之像素電路(例如，像素電路101)之一成像系統之一實例之一方塊圖。成像系統200包含像素陣列205、控制電路221、讀出電路211及功能邏輯215。在一實例中，像素陣列205係光電二極體或影像感測器像素(例如，像素P1、P2…、Pn)之一二維(2D)陣列。如所繪示，光電二極體經配置成列(例如，列R1至Ry)及行(例如，行C1至Cx)以獲取一人員、場所、物體等等之影像資料，該影像資料可隨後用於呈現人員、場所、物體等等之一2D影像。 在一實例中，在像素陣列205中之各影像感測器光電二極體/像素已獲取其影像資料或影像電荷之後，該影像資料由讀出電路211讀出且隨後被轉移至功能邏輯215。讀出電路211可經耦合以自像素陣列205中之複數個光電二極體讀出影像資料。在各種實例中，讀出電路211可包含放大電路、類比轉數位(ADC)轉換電路或其他電路。功能邏輯215可單純地儲存影像資料或甚至藉由應用後影像效果(例如，裁剪、旋轉、移除紅眼、調整亮度、調整對比度或以其他方式)來操縱影像資料。在所描繪之實例中，功能邏輯215耦合至讀出電路211，且功能邏輯215經耦合以回應於自像素陣列205讀出之雜訊信號而消除來自自像素陣列205獲取之影像之雜訊。在一實例中，讀出電路211可沿讀出行線一次讀出一列影像資料(已繪示)或可使用各種其他技術讀出影像資料(未繪示)，例如，串列讀出或同時完全平行讀出全部像素。 在一實例中，控制電路221耦合至像素陣列205以控制像素陣列205中之複數個光電二極體之操作。舉例而言，控制電路221可產生用於控制影像獲取之一快門信號。在所描繪之實例中，該快門信號為一全域快門信號，其用於同時啟用像素陣列205內之所有像素以在一單一獲取窗口期間同時獲取其等各自影像資料。在另一實例中，影像獲取與照明效果(例如一閃光)同步。在所描繪之實例中，控制電路221經耦合以設定包含於複數個像素電路(即，與像素P1、P2…、Pn相關聯之電路)之一第一部分中之雜訊校正電路以輸出一影像之影像資料，且控制電路221經耦合以設定包含於複數個像素電路(即，與像素P1、P2…、Pn相關聯之電路)之一第二部分中之雜訊校正電路以在該複數個像素電路之第一部分輸出影像之影像資料之同時輸出雜訊資料。 在一實例中，成像系統200可包含於一數位相機、手機、膝上型電腦或類似物中。另外，成像系統200可耦合至其他硬體塊，例如一處理器、記憶體元件、輸出(USB埠、無線發射器、HDMI埠等等)、照明/閃光、電輸入(鍵盤、觸摸式顯示器、追蹤板、滑鼠、麥克風等等)及/或顯示器。其他硬體塊可將指令傳送至成像系統200，自成像系統200提取影像資料，操縱由成像系統200供應之影像資料或重設成像系統200中之影像資料。圖 2B 係圖 2A 中之像素陣列205之一實例性繪示。在所描繪之實例中，圖 1 之像素電路(例如像素電路101)係配置於像素陣列205中且安置於一半導體材料(例如半導體材料104)中之複數個像素電路之一者。雜訊校正電路包含於複數個像素電路之一第一部分202 (展示為圈)中且經設定以輸出影像之影像資料。包含於複數個像素電路之一第二部分201 (展示為星)中之雜訊校正電路經設定以在複數個像素電路之第一部分202輸出影像之影像資料之同時輸出雜訊資料。在所描繪之實例中，複數個像素電路之第二部分201散佈於像素陣列中之複數個像素電路之第一部分202當中。在一實例中，複數個像素電路之第一部分202及第二部分201經耦合以針對像素陣列205之各影像獲取在像素陣列內被動態地選擇。換言之，輸出影像之影像資料之像素及輸出雜訊資料之像素可改變。在一實例中，輸出影像資料之像素之位置及輸出雜訊資料之像素之位置可回應於光/影像條件、回應於使用者輸入(例如，在一攝影、手機或汽車應用中)或隨機地隨時間改變。然而，在另一實例中，輸出影像之影像資料之像素及輸出雜訊資料之像素可為靜態的(即，針對每一個曝光週期保持相同)。圖 3 展示使用圖 1 之像素電路之一實例性影像校正程序。在所描繪之實例中，影像301由一像素陣列(例如像素陣列205)中之光電二極體經由一全域快門程序收集。因此，像素陣列中之所有光電二極體正同時捕獲光(以產生影像電荷)。在影像獲取程序期間，儲存電晶體(例如儲存電晶體107)可收集—當與在光電二極體中收集之影像電荷同時自儲存電晶體讀出時—降低最終影像之品質之非所要環境光/雜訊電荷。據此，在所描繪之實例中，像素陣列中之一些像素將自其等各自光電二極體讀出影像電荷(連同在其等之各自儲存電晶體中所產生之雜訊電荷)以形成影像301，而其他像素將僅讀出在其等之各自儲存電晶體中所產生之雜訊電荷以形成儲存電晶體儲存之影像303。將影像301及儲存電晶體儲存之影像303兩者發送至影像校正邏輯305。影像校正邏輯305可藉由自影像301減去雜訊電荷信號(即，儲存電晶體儲存之影像303)來校正影像301。因此，影像校正邏輯305產生經校正之影像307，且可將經校正之影像307輸出至一顯示器、記憶體等等。 在一實例中，僅自其等之儲存電晶體讀出雜訊電荷之像素藉由使一雜訊校正電路耦合至其等之轉移電晶體之控制端子達成此成果。在此等像素中，轉移電晶體安置於光電二極體與儲存電晶體之間。當雜訊校正電路停用轉移電晶體時，來自光電二極體之電荷不能夠被轉移至儲存電晶體。因此，影像301由自其等之光電二極體讀出影像資料之像素形成，且儲存電晶體儲存之影像303由自其等之儲存電晶體讀出資料之像素形成。在一實例中，形成影像301之陣列中之像素及形成儲存電晶體儲存之影像303之陣列中之像素可在後續影像獲取窗口之間改變。取決於使用情況，成像系統(在一相機、電話、汽車等等中)之一使用者可選擇多少像素自其等之光電二極體讀出電荷，及多少像素僅自其儲存電晶體讀出電荷。此可容許使用者基於個人偏好改變影像品質。另外，影像感測器可相對於僅自其等之儲存電晶體讀出電荷之像素選擇自其等之光電二極體讀出影像電荷之像素之數目及空間組態。此數目可取決於光照條件、影像主體位置及校正量測等等而改變。 不希望本發明之所繪示之實例之以上描述(包含摘要中所描述之內容)為窮舉性或將本發明限於所揭示之具體形式。儘管本文描述本發明之特定實例係出於繪示性目的，但熟習相關技術者將認識到，在本發明範疇內各種修改係可能的。 依據以上詳細描述可對本發明做出此等修改。隨附申請專利範圍中使用之術語不應解釋為將本發明限於本說明書中所揭示之特定實例。實情係，本發明之範疇全部由隨附申請專利範圍確定，隨附申請專利範圍應根據申請專利範圍解釋之既定原則來解釋。
101‧‧‧像素電路
103‧‧‧光電二極體
104‧‧‧半導體材料
105‧‧‧轉移電晶體
107‧‧‧儲存電晶體
109‧‧‧輸出電晶體
111‧‧‧雜訊校正電路
113‧‧‧重設電晶體
115‧‧‧放大器電晶體
117‧‧‧列選擇電晶體
119‧‧‧光學屏蔽件
121‧‧‧全域快門電晶體
200‧‧‧成像系統
201‧‧‧第一部分
202‧‧‧第一部分
205‧‧‧像素陣列
211‧‧‧讀出電路
215‧‧‧功能邏輯
221‧‧‧控制電路
301‧‧‧影像
303‧‧‧儲存電晶體儲存之影像
305‧‧‧影像校正邏輯
307‧‧‧經校正之影像
C1-Cx‧‧‧行
P1-Pn‧‧‧像素
R1-Ry‧‧‧列
參考以下諸圖描述本發明之非限制性及非窮舉實例，其中相似元件符號貫穿各種視圖指代相似部分，除非另有規定。圖 1 係根據本發明之教示之一像素電路之一繪示。圖 2A 係繪示根據本發明之教示之包含圖 1 之像素電路之一成像系統之一實例之一方塊圖。圖 2B 係根據本發明之教示之圖 2A 中之像素陣列之一實例性繪示。圖 3 展示根據本發明之教示之使用圖 1 之像素電路之一實例性影像校正程序。 對應參考字元貫穿圖式之若干視圖指示對應組件。熟習技工應瞭解，圖式中之元件出於簡單及清楚之目的而繪示，且未必係按比例繪製。舉例而言，圖式中一些元件之尺寸相對於其他元件可被誇大以幫助提高對本發明之各種實施例之理解。此外，為了促進對本發明之此等各種實施例之更容易之觀察，通常不描繪在一商業上可行之實施例中有用之或必需之常見但熟知之元件。
101‧‧‧像素電路
103‧‧‧光電二極體
104‧‧‧半導體材料
105‧‧‧轉移電晶體
107‧‧‧儲存電晶體
109‧‧‧輸出電晶體
111‧‧‧雜訊校正電路
113‧‧‧重設電晶體
115‧‧‧放大器電晶體
117‧‧‧列選擇電晶體
119‧‧‧光學屏蔽件
121‧‧‧全域快門電晶體

Claims (20)

  1. 一種像素電路，其包括： 一光電二極體，其安置於一半導體材料中以回應於引導至該光電二極體中之入射光來累積影像電荷； 一轉移電晶體，其耦合至該光電二極體； 一雜訊校正電路，其經耦合以接收一轉移控制信號，其中該雜訊校正電路經耦合以選擇性地啟用該轉移電晶體來接收該轉移控制信號或停用該轉移電晶體使其無法接收該轉移控制信號； 一儲存電晶體，其耦合至該轉移電晶體，其中該轉移電晶體經耦合以在該轉移電晶體經啟用以接收該轉移控制信號之情況下回應於該轉移控制信號而選擇性地將累積於該光電二極體中之該影像電荷轉移至該儲存電晶體以用於儲存；及 一輸出電晶體，其耦合至該儲存電晶體，其中該輸出電晶體經耦合以在該轉移電晶體經啟用以接收該轉移控制信號之情況下回應於儲存於該儲存電晶體中之該影像電荷而選擇性地輸出一影像電荷信號，且其中該輸出電晶體經耦合以在該轉移電晶體經停用而無法接收該轉移控制信號之情況下回應於儲存於該儲存電晶體中之雜訊電荷而選擇性地輸出一雜訊信號。
  2. 如請求項1之像素電路，其中儲存於該儲存電晶體中之該雜訊電荷表示累積於該儲存電晶體內之光感應雜訊電荷。
  3. 如請求項1之像素電路，其中在該轉移電晶體經停用而無法接收該轉移控制信號時該轉移電晶體經耦合以保持關斷。
  4. 如請求項1之像素電路，其進一步包括耦合至該光電二極體之一全域快門電晶體。
  5. 如請求項1之像素電路，其進一步包括： 一放大器電晶體，其耦合至該輸出電晶體之一輸出； 一重設電晶體，其耦合至該輸出電晶體之該輸出及該放大器電晶體之一輸入；及 一列選擇電晶體，其耦合於該放大器電晶體之一輸出與該像素電路之一位元線輸出之間。
  6. 如請求項5之像素電路，其中該放大器電晶體包含一源極隨耦器耦合之電晶體。
  7. 如請求項1之像素電路，其進一步包括一光學屏蔽件，該光學屏蔽件接近該儲存電晶體安置以使該儲存電晶體免受該入射光照射。
  8. 如請求項1之像素電路，其中該像素電路係配置於安置於該半導體材料中以獲取一影像之一像素陣列中之複數個像素電路之一者，其中包含於該複數個像素電路之一第一部分中之雜訊校正電路經設定以輸出該影像之影像資料，且其中包含於該複數個像素電路之一第二部分中之雜訊校正電路經設定以在該複數個像素電路之該第一部分輸出該影像之影像資料之同時輸出雜訊資料。
  9. 如請求項8之像素電路，其中該複數個像素電路之該第二部分散佈於該像素陣列中之該複數個像素電路之該第一部分當中。
  10. 如請求項8之像素電路，其中該複數個像素電路之該第一部分及該第二部分經耦合以針對該像素陣列之各影像獲取在該像素陣列內被動態地選擇。
  11. 一種成像系統，其包括： 一像素陣列，其包含配置於一半導體材料中之複數個像素電路，其中該複數個像素電路之各者包含： 一光電二極體，其安置於一半導體材料中以回應於引導至該光電二極體中之入射光來累積影像電荷； 一轉移電晶體，其耦合至該光電二極體； 一雜訊校正電路，其經耦合以接收一轉移控制信號，其中該雜訊校正電路經耦合以選擇性地啟用該轉移電晶體來接收該轉移控制信號或停用該轉移電晶體使其無法接收該轉移控制信號； 一儲存電晶體，其耦合至該轉移電晶體，其中該轉移電晶體經耦合以在該轉移電晶體經啟用以接收該轉移控制信號之情況下回應於該轉移控制信號而選擇性地將累積於該光電二極體中之該影像電荷轉移至該儲存電晶體以用於儲存；及 一輸出電晶體，其耦合至該儲存電晶體，其中該輸出電晶體經耦合以在該轉移電晶體經啟用以接收該轉移控制信號之情況下回應於儲存於該儲存電晶體中之該影像電荷而選擇性地輸出一影像電荷信號，且其中該輸出電晶體經耦合以在該轉移電晶體經停用而無法接收該轉移控制信號之情況下回應於儲存於該儲存電晶體中之雜訊電荷而選擇性地輸出一雜訊信號； 控制電路，其耦合至該像素陣列以控制該像素陣列之操作；及 讀出電路，其耦合至該像素陣列以讀出選擇性地自該複數個像素輸出之該影像電荷及雜訊信號以獲取一影像。
  12. 如請求項11之成像系統，其中儲存於該儲存電晶體中之該雜訊電荷表示累積於該儲存電晶體內之光感應雜訊電荷。
  13. 如請求項11之成像系統，其中在該轉移電晶體經停用而無法接收該轉移控制信號時該轉移電晶體經耦合以保持關斷。
  14. 如請求項11之成像系統，其中該複數個像素電路之各者進一步包含耦合至該光電二極體之一全域快門電晶體。
  15. 如請求項11之成像系統，其中該複數個像素電路之各者進一步包含： 一放大器電晶體，其耦合至該輸出電晶體之一輸出； 一重設電晶體，其耦合至該輸出電晶體之該輸出及該放大器電晶體之一輸入；及 一列選擇電晶體，其耦合於該放大器電晶體之一輸出與該像素電路之一位元線輸出之間。
  16. 如請求項11之成像系統，其中該複數個像素電路之各者進一步包含一光學屏蔽件，其接近該儲存電晶體安置以使該儲存電晶體免受該入射光照射。
  17. 如請求項11之成像系統，其進一步包括耦合至該讀出電路之功能邏輯，其中該功能邏輯經耦合以回應於自該像素陣列讀出之該等雜訊信號而消除來自自該像素陣列獲取之該影像之雜訊。
  18. 如請求項17之成像系統，其中該控制電路經耦合以設定包含於該複數個像素電路之一第一部分中之雜訊校正電路以輸出該影像之影像資料，且其中該控制電路經耦合以設定包含於該複數個像素電路之一第二部分中之雜訊校正電路以在該複數個像素電路之該第一部分輸出該影像之影像資料之同時輸出雜訊資料。
  19. 如請求項18之成像系統，其中該複數個像素電路之該第二部分散佈於該像素陣列中之該複數個像素電路之該第一部分當中。
  20. 如請求項18之成像系統，其中該控制電路經耦合以針對該像素陣列之各影像獲取動態地選擇該像素陣列內之該複數個像素電路之該第一部分及該第二部分。
TW105130344A 2015-12-03 2016-09-20 全域快門校正 TWI618414B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/958,080 US9819883B2 (en) 2015-12-03 2015-12-03 Global shutter correction
US14/958,080 2015-12-03

Publications (2)

Publication Number Publication Date
TW201733343A true TW201733343A (zh) 2017-09-16
TWI618414B TWI618414B (zh) 2018-03-11

Family

ID=58798627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130344A TWI618414B (zh) 2015-12-03 2016-09-20 全域快門校正

Country Status (3)

Country Link
US (1) US9819883B2 (zh)
CN (1) CN106851139B (zh)
TW (1) TWI618414B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10165210B1 (en) * 2017-12-22 2018-12-25 Omnivision Technologies, Inc. Bitline settling improvement by using dummy pixels for clamp
US10290673B1 (en) * 2017-12-22 2019-05-14 Omnivision Technologies, Inc. Bitline settling improvement and FPN reduction by floating bitline during charge transfer
CN110389328B (zh) * 2018-04-16 2021-04-23 宁波飞芯电子科技有限公司 基于动态门限电压的像素单元与光电调制方法及其应用
CN111551948B (zh) * 2020-05-20 2022-08-16 炬佑智能科技(苏州)有限公司 一种tof设备的控制方法、计算机存储介质
WO2024031300A1 (en) * 2022-08-09 2024-02-15 Huawei Technologies Co., Ltd. Photon counting pixel and method of operation thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774499B2 (ja) * 1996-01-24 2006-05-17 キヤノン株式会社 光電変換装置
US7952635B2 (en) * 2007-12-19 2011-05-31 Teledyne Licensing, Llc Low noise readout apparatus and method with snapshot shutter and correlated double sampling
US8009215B2 (en) * 2008-07-16 2011-08-30 International Business Machines Corporation Pixel sensor cell with frame storage capability
JP5213632B2 (ja) * 2008-10-09 2013-06-19 キヤノン株式会社 撮像装置
US8174601B2 (en) 2008-12-19 2012-05-08 Omnivision Technologies, Inc. Image sensor with controllable transfer gate off state voltage levels
US8089036B2 (en) * 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
US20100309340A1 (en) * 2009-06-03 2010-12-09 Border John N Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array
US8138531B2 (en) * 2009-09-17 2012-03-20 International Business Machines Corporation Structures, design structures and methods of fabricating global shutter pixel sensor cells
JPWO2012073448A1 (ja) * 2010-11-29 2014-05-19 コニカミノルタ株式会社 固体撮像装置
KR20140010553A (ko) 2012-07-13 2014-01-27 삼성전자주식회사 픽셀 어레이, 이를 포함하는 이미지 센서, 및 상기 이미지 센서의 로컬 다크 전류 보상 방법
US8835211B1 (en) * 2013-05-24 2014-09-16 Omnivision Technologies, Inc. Image sensor pixel cell with global shutter having narrow spacing between gates
US9100600B2 (en) * 2013-07-10 2015-08-04 Samsung Electronics Co., Ltd. Anti-blooming shutter control in image sensors

Also Published As

Publication number Publication date
TWI618414B (zh) 2018-03-11
US9819883B2 (en) 2017-11-14
CN106851139A (zh) 2017-06-13
US20170163912A1 (en) 2017-06-08
CN106851139B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN206908723U (zh) 卷帘快门图像传感器像素和系统
KR20190069557A (ko) 오버플로우 능력을 갖는 이미지 센서 픽셀
US9748298B2 (en) Image sensors with backside trench structures
TWI618414B (zh) 全域快門校正
US8878969B2 (en) Imaging systems with color filter barriers
US11218653B2 (en) Methods and circuitry for improving global shutter efficiency in backside illuminated high dynamic range image sensor pixels
KR102239944B1 (ko) 다크 픽셀들을 갖는 이미지 센서들
CN108140661A (zh) 摄像装置
US9729806B2 (en) Imaging systems with phase detection pixels
JP2015065269A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
US9118851B2 (en) High dynamic range image sensor read out architecture
US10075663B2 (en) Phase detection pixels with high speed readout
US11272126B2 (en) Wide dynamic range image sensor with global shutter
CN110557585B (zh) 图像传感器、操作图像传感器的方法及系统
JP2015012059A (ja) 固体撮像素子及びその製造方法、並びに撮像装置
CN111526307A (zh) 图像传感器
TW201633521A (zh) 在彩色濾波器陣列上之光學隔離柵格
US20130258144A1 (en) System, apparatus and method for dark current correction
CN212012776U (zh) 用于生成颜色信息和脉冲光信息的成像系统和图像传感器
CN106920809B (zh) 图像传感器颜色校正
JP2016103513A (ja) 撮像素子および撮像装置
US20240113146A1 (en) Imaging system with selective readout for visible-infrared image capture
CN112291490B (zh) 成像系统及使用图像像素生成具有降低的暗电流噪声的图像信号的方法
US20240114258A1 (en) Method of operation for visibile-infrared image capture with imaging system