TW201535745A - 局部層轉換系統及方法 - Google Patents

局部層轉換系統及方法 Download PDF

Info

Publication number
TW201535745A
TW201535745A TW103139776A TW103139776A TW201535745A TW 201535745 A TW201535745 A TW 201535745A TW 103139776 A TW103139776 A TW 103139776A TW 103139776 A TW103139776 A TW 103139776A TW 201535745 A TW201535745 A TW 201535745A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
side wall
coupled
portions
Prior art date
Application number
TW103139776A
Other languages
English (en)
Other versions
TWI544638B (zh
Inventor
Patrick Morrow
Ki-Min Jun
Il-Seok Son
Rajashree Baskaran
Paul Fischer
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201535745A publication Critical patent/TW201535745A/zh
Application granted granted Critical
Publication of TWI544638B publication Critical patent/TWI544638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

實施例包括設備，其包含：第一層，包括第一半導體切換元件，其耦合到第一接合材料的第一部分；以及第二層，包括第二半導體切換元件，其耦合到第二接合材料的第二部分；其中(a)第一層在第二層之上，(b)第一部分直接連接到第二部分，以及(c)第一部分的第一側壁為不均勻鋸齒狀。於此說明其它實施例。

Description

局部層轉換系統及方法
實施例述及晶格不匹配半導體裝置。
藉由發展例如在元素矽(Si)基板上的高品質III-V半導體或是在Si基板上的IV半導體而能致能各種電子及光電裝置。能夠達成施行III-V或IV材料之益處的表面層可主導各種高效能電子裝置，像是從極高遷移率材料製造的CMOS及量子井(QW；quantum well)電晶體，該材料諸如(但不限於)銻化銦(InSb)、砷化銦(InAs)、鍺(Ge)及鍺化矽(SiGe；silicon germanium)。像是電射器(laser)、偵測器及太陽能電池(photovoltaics)的光學裝置以及電子裝置亦可從各種其它直接帶隙(direct band gap)材料製造，像是(但不限於)砷化鎵(GaAs)及砷化銦鎵(InGaAs)。
然而，在Si基板上生長III-V及IV材料出現許多挑戰。結晶缺陷(crystal defect)係由在III-V半導體磊晶(EPI；epitaxial)層與Si半導體基板之間或IV半 導體EPI層與Si半導體基板之間的晶格不匹配(lattice mismatch)、極性對非極性不匹配(polar-on-nonpolar mismatch)以及熱不匹配(thermal mismatch)所產生。當EPI層與基板之間的晶格不匹配超過些許百分比時，由不匹配所招致的應變則變得太大且在EPI層中產生缺陷。一旦薄膜厚度大於臨界厚度(亦即，薄膜在此厚度以下完全應變而在此厚度以上局部的鬆馳)，應變藉由在薄膜與基板介面以及在EPI溥膜中創建失配差排。EPI結晶缺陷可為穿透差排、疊層缺陷及雙晶的形式中，許多缺陷，特別是穿透差排(threading dislocations)及雙晶(twins)，趨向於擴散到半導體裝置製造於其中的「裝置層」中。一般而言，缺陷產生的嚴重性相關於在III-V半導體與Si基板之間或IV半導體與Si基板之間的晶格不匹配之量。
101‧‧‧第一半導體
103‧‧‧第二半導體
116‧‧‧障壁
201‧‧‧基板
203‧‧‧III-V材料
216‧‧‧障壁部
217‧‧‧緩衝層
301‧‧‧接收晶圓
302‧‧‧裝置層
305‧‧‧基板
310‧‧‧接合材料層
315‧‧‧PMOS切換裝置
316‧‧‧NMOS切換裝置
320‧‧‧裝置層
321‧‧‧汲極接觸
322‧‧‧閘極接觸
323‧‧‧源極接觸
325‧‧‧源極接觸
326‧‧‧閘極接觸
327‧‧‧汲極接觸
332‧‧‧接合結構
351‧‧‧施體晶圓
360‧‧‧氧化物
365‧‧‧裝置層
370‧‧‧裂解層
375‧‧‧部分
380‧‧‧緩衝層
385‧‧‧處理層
401‧‧‧層
402‧‧‧裝置層
430‧‧‧部分
431‧‧‧部分
432‧‧‧部分
451‧‧‧層
460‧‧‧層
465‧‧‧層
470‧‧‧裂解層
475‧‧‧層
480‧‧‧緩衝層
485‧‧‧部分
502‧‧‧裝置層
530‧‧‧接合部分
531‧‧‧接合部分
532‧‧‧部分
560’‧‧‧部分
560”‧‧‧部分
561‧‧‧側壁
561’‧‧‧側壁
562‧‧‧側壁
562’‧‧‧側壁
563‧‧‧側壁
563’‧‧‧側壁
565’‧‧‧非CMOS部分
565”‧‧‧非CMOS部分
602‧‧‧部分
630‧‧‧部分
631‧‧‧部分
632‧‧‧部分
660’‧‧‧部分
660”‧‧‧部分
661‧‧‧側壁
661’‧‧‧側壁
663‧‧‧側壁
663’‧‧‧側壁
665’‧‧‧部分
665”‧‧‧部分
690‧‧‧互連結構
691‧‧‧互連結構
692‧‧‧互連結構
693‧‧‧互連結構
701‧‧‧接收晶圓
705‧‧‧施體晶圓
710‧‧‧區域
715‧‧‧區域
800‧‧‧施體層
801‧‧‧接收晶圓
805‧‧‧區域
806‧‧‧元件
807‧‧‧元件
810‧‧‧區域
815‧‧‧區域
本發明之實施例的特徵及益處從所附申請專利範圍、下列一或以上範例實施例之詳細說明及相應的圖將變的明白，其中：圖1描繪傳統深寬比局限結構且圖2描繪傳統晶格不匹配橋接緩衝層；圖3描繪在本發明之實施例中未耦合施體及受體晶圓；圖4描繪在局部層轉移完成之前在本發明之實施例中的耦合施體及受體晶圓； 圖5描繪在局部層轉移完成之後在本發明之實施例中的耦合施體及受體晶圓；圖6描繪在局部層轉移及互連建立完成之後在本發明之實施例中的耦合施體及受體晶圓；圖7描繪在本發明之實施例中於局部層轉移方法中的階段；以及圖8描繪在本發明之實施例中於局部層轉移方法中的階段。
【發明內容與實施方式】
現將完成對圖式的參考，其中相似的結構可提供有尾置的參考符號。為了更清楚繪示各種實施例的結構，於此包括的圖式為半導體/電路結構之圖解的代表。因此，例如在顯微照片(photomicrograph)中經製造的積體電路結構之實際外觀可顯得不同，同時仍納入所請求闡述的實施例之結構。再者，圖式可僅繪示對於了解闡述的實施例有用的結構(例如，圖4之部分401被簡化以較佳地聚焦在層401、451之耦合部，而不是聚焦在層401之細節(像是電晶體))。可能不會包括本領域已知的額外的結構來維持圖式的明確性。例如，不是每一個半導體裝置的層是必要繪示的。「實施例」、「各種實施例」等指示所描述的實施例可包括特別特徵、結構或特性，但不是每一個實施例必然包括此特別特徵、結構或特性。一些實施例可具有一些、所有或沒有針對其它實施例所說明的特 徵。「第一」、「第二」、「第三」等說明共同物件且指示相似物件的不同情況要被參照。這類形容詞並不暗示所說明的物件必需在給定的順序中，時序地、空間地、等級上或以任何其它方式上任一的順序。「連接」可指示元件直接與其它者物理或電性接觸而「耦接」可指示元件與其它者配合或互動，但他們可或不可直接物理的或電性的接觸。亦如是者，在相似的或相同的數字可被使用來指定在不同圖中相同或相似的部分的同時，如此進行並不意味所有圖包括組成單一或相同實施例的相似或相同數字。
用於管理晶格不匹配的傳統技術包括深寬比捕獲法(ART；Aspect Ratio Trapping)。ART為基於以特定角度向上擴散的穿透差排。如在圖1中所見，在ART中以夠高的深寬比完成溝渠於第一半導體(S1)101中，使得在位在溝渠之側壁上之溝渠終端中的第二半導體(S2)103中的缺陷以及在終端區(termination)上面的任何層為無缺陷的(defect free)。溝渠可或不可包括障壁116。
如在圖2中所見，用以管理在晶格不匹配的配置中的缺陷的另一個傳統技術含有厚緩衝層217之沈積(例如，0.5或以上微米厚)，其橋接S1基板201與有關之層(例如，包括III-V材料S2203等的裝置層)之間的晶格常數差(lattice constant difference)。緩衝層可在障壁部216之間。在這類的傳統技術中，複雜的退火(anneal)以及成分的分級處理係用以在厚緩衝層內將缺 陷彼此「彎曲(bend)」使得缺陷消滅。許多厚緩衝層技術為耗時的(time consuming)、昂貴的，包括不欲的緩衝層之表面粗糙，並且最小缺陷密度將保持為高。
另外，當微縮進步且裝置愈來愈小時，可利用於溝渠或井的空間收縮。然而，緩衝層不能輕易地被微縮。因此，緩衝層可需要以ART結構來耦合。雖然ART能降低需要的過渡層(transition layer)/緩衝層厚度，但ART結構本身需要非常高寬深比的圖案成形(patterning)。並且，當微縮進行時，隨著可利用於結構(例如，溝渠)的空間受限以較小的裝置，製造非常高寬深比結構變為更加困難。
在當有具有非常相似晶格參數(例如，鍺與砷化鎵)的某些群組的材料的同時，不使用緩衝層(或使用小量的緩衝層)以異質(heterogeneous)的方式將這些材料彼此整合已具有受限的成功。
除了ART及緩衝層為基的技藝外，以非常不同的晶格常數異質的整合材料可透過層轉移處理來表述。然而，層轉移(layer transfer)亦具有缺點。例如，層轉移典型含有從施體晶圓到相似尺寸的接收晶圓之整體層的轉移。因此，轉移具有「低粒度(low granularity)」並且對於建置用於接收晶圓之一些部分但非用於相同晶圓之其它部分的層轉移來說並非理想的。
相較之下，實施例含有層轉移，但僅局部數量的接收晶圓由轉移的層覆蓋。在局部層轉移完成之後， 各種實施例包括經轉移的材料之異質配置的「島」，其中來自施體接收者的島現加入了接收晶圓而不覆蓋(或幾乎覆蓋)整體接收晶圓。此方式導致成本降低(僅部分的施體晶圓被使用來取代來自施體晶圓的整體層)或是在一些情形中的互連整合簡化(interconnect integration simplification)。舉例來說，相較於全部晶圓層轉移，具有經轉移材料的島將消除必需蝕刻區域以致能層間的互連(如會是具有傳統層轉移的情形)，或者若所欲的地層間(inter-strata)互連非常大，電鍍處理(electroplating process)能更簡單的達成。
不只是這類實施例能藉由使用僅部分的施體晶圓而導致成本降低，施體晶圓本身亦不需要與接收施體相同尺寸(如典型的具有傳統層轉移的情形)。換句話說，對於完整的轉移，傳統上來說施體(donor)及受體(receiver)晶圓維度上地「相配(match up)」，所以整體經轉移的層包覆或覆蓋整體接收晶圓。但在實施例中，施體晶圓小於受體晶圓(但在其它實施例中，施體晶圓在尺寸上等於或在尺寸上大於接收晶圓)。具有小於接收晶圓的受體晶圓為所欲的，因為施體晶圓可包括外來的非Si材料。在較大的晶圓直徑上進行(例如，300mm直徑晶圓)生長這類外來材料及相應的裝置能是困難的。
不論施體及/或受體晶圓尺寸，各種實施例提供從施體晶圓到受體晶圓的局部轉移材料之層(例如，單晶材料(single crystal material))的方法。如此進行可 幫助管理在施體晶圓之材料與具有與施體晶圓之材料(例如，單晶材料)晶格不匹配的接收晶圓中一些其它材料之間的晶格不匹配。更一般而言，實施例可幫助管理施體晶圓之材料與在具有與施體晶圓之材料晶格不匹配的接收晶圓中一些其它材料之間的晶格不匹配。
實施例透過在接收晶圓上僅所欲的區域中控制的接合促進局部層轉移，其能以如下所述不同的方式達成。亦如是者，這類實施例允許裝(例如，像是二極體或電晶體的切換裝置)置在層轉移之後被製造。舉例來說，包括第一裝置的施體晶圓部分可被轉移到接收晶圓，其可具有已在轉移之時間被建構的裝置。另一範例係當施體晶圓可簡單的為基板，在其中裝置將在層轉移之後被製造。在第一情形中(其中施體晶圓在轉移之時間已具有裝置)，對準是要緊的(且能為有問題的)，但在第二情形中(其中施體晶圓並非在轉移之時間已具有裝置)，由於裝置將在層轉移之後被製造，對準並非要緊的。
在當各種實施例述及異質材料整合的同時，其它實施例適合用於導致其中有鮮少到沒有晶格不匹配的均質(homogenous)材料整合或是其中有鮮少到沒有晶格不匹配的相似材料之異質材料整合的局部層轉移。
圖3描繪在本發明一實施例中未耦合的施體及受體晶圓。此範例包括標準CMOS式(CMOS based)接收晶圓301以及非CMOS式(non-CMOS based)施體晶圓351(然而，其它實施例可包括CMOS式施體及受體 晶圓或非CMOS式施體及受體晶圓)。
施體晶圓351包括在處理層(handling layer)385(用於耦接到處理設備)與裝置層365之間的緩衝層380。處理層385可包括基板，對於此基板生長了不同的材料，像是下面說明的層365。氧化物360形成在裝置層365上。氧化物360為在此實施例中使用的接合介面材料，但其它實施例可包括其它接合材料，像是金屬(例如，Cu、Au、Ti、Ni等)。若符合溫度要件，各種聚合物黏著劑(polymer adhesive)亦可適合作為接合材料。金屬接合亦能被使用來提供層之間熱或電連接。亦有植入裂解層(cleaving layer)370，其可包括氫及/或氦(例如，5×1016離子/cm2)等。裂解層370對於在之後處理流程中的裂解將引起斷裂(fracture)/破裂(crack)。裂解層370可被包括在非CMOS材料中或在可出現與接收晶圓晶格不匹配的任何其它材料中。裂解層370可在此材料內形成，藉以創建用於裝置365的部分以及用於毗連緩衝層380的部分375。
接收晶圓301具有以接合結構332製造的「CMOS」裝置之較低層302，其為接合材料層310(例如，氧化物或金屬或聚合黏著劑)之島或升起的區域，其將為材料從施體層被轉移到的區域。在實施例中，島部332之外側的部分310之區域完全地被蝕刻掉(未繪示於圖中)。裝置層302之裝置可例如包括PMOS切換裝置315(以非常簡化的形式闡述)，其具有源極接觸325、 閘極接觸326、汲極接觸327，並且包括NMOS切換裝置316(以非常簡化的形式闡述)，其具有源極接觸323、閘極接觸322、汲極接觸321。亦如是者，即當層302包括像是電晶體或二極體的裝置時，施體層之層365亦可包括這類裝置，雖然如之前所陳述的一樣，對準在這樣的情形中可變成要緊的。接合材料310可耦合到額外的接合材料320，其相鄰裝置層302之裝置。裝置層302可在基板305或任何其它層上。可有或可沒有已形成在層302上面或層385下面的互連層。
圖4描繪於局部層轉移完成之前在本發明一實施例中耦合的施體及受體晶圓。具體而言，此繪示接合到層401的層451圖4在放大的及簡化的視界來製圖以較佳聚焦在部分432之升起的表面，其將受體接合材料(例如，氧化物)部分430、431耦合到施體接合材料460。裝置層402仍可包括如曾在圖3中的情形的裝置等，但該些裝置為了簡化的緣故不再繪示。施體層/晶圓451仍包括具有層465、475(連同緩衝層480及部分485)的裂解層470，其可與層402晶格不匹配。換句話說，在當層451類似於圖3之層351的同時，層401僅粗略地類似於圖3之層301且缺乏細節以為了較佳的把注意力聚焦在部分432之耦合島(其可或不可被包括在如在圖4中但未在圖3中繪示的層402之上表面之下)。
在圖4中，部分430、431闡述其中部分432包括接合材料(像是氧化物)的實施例，其從裝置層402 內上升到裝置層上方隔離的島。此島或升起的部分432僅為將施體451及受體401晶圓耦合的區域(或些許區域中之一些者)。在實施例中，升起的區域432僅在接收晶圓之剩餘表面上方突出些許幾10nm。舉例來說，在實施例中，區域432在接收晶圓之表面上方突出了10、20、30、40、50或60nm。如在圖4中所示，接合升起的表面可從接收晶圓延伸，但在其它實施例中，該些相同升起的表面可從具有保持僅接合材料之選定升起的部分形成在施體與受體晶圓之間接合介面的概念的層460延伸(亦即，在各種實施例中接合島可形成在施體晶圓、接收晶圓或施體及接收晶圓上)。
圖5描繪在本發明之實施例中於局部層轉換完成之後耦合的施體及受體晶圓。更具體而言，此繪示具有如曾以圖4說明之情形的接合部分530、531裝置層502。然而在圖5中，在裂解層處已發生裂解(例如，使用熱及/或機械裂解)留下來自層465的非CMOS部分565’、565”(以及來自層460的部分560’、560”)。更具體而言，在約攝氏200~400度熱的啟動裂解層470以形成在釋放介面(release interface)中的空孔(void)之後，移除位在釋放介面下方的種子/施體晶圓的部分，或是裂開，留下附接到接合材料560’的本體565’。
在實施例中，施行化學機械研磨(CMP；chemical-mechanical polish)處理以在層間介電層(ILD；interlayer dielectric)等沈積在部分565’、565”周 圍之前或之後使在部分565’、565”頂上的曝露表面平滑(雖然他們在圖5中顯得粗糙)。
非CMOS部分565’、565”係形成在來自層460的部分上(亦即，560’、560”)。部分560’、560”耦合到部分530、531。在一些實施例中，部分560’、560”電性地及熱地直接耦合到部分530、531。
在實施例中，氦/氫裂解層可由可蝕刻的下切材料(undercut material)所取代。在實施例中，挑選下切材料以對剩下在下切處理期間曝露的材料具有良好的蝕刻選擇性。此外，處理包含在下切蝕刻處理中移除頂部基板。例如，下切能以浸沒(submersion)或噴蝕(spray etch)處理來達成。另一方法可包括將施體晶圓薄化回到所欲的施體基板厚度。此處理可包括研磨(grinding)、溼或乾蝕刻及CMP以達到正確的厚度以及均勻性(uniformity)。
因此，圖5描繪包括565’、565”的第一層，其可包括切換元件或其它裝置，耦合到接合材料(例如，氧化物)之部分560’、560”。第二層502，可能包括切換元件或其它裝置，耦合到接合材料(例如，氧化物)之部分530、531，第一層在第二層之上。亦如是者，部分560’直接連接到部分530。又，部分560之側壁561、561’為「不均勻鋸齒狀的(unevenly serrated)」。
如於此所使用的，「不均勻鋸齒狀」意指比與普通半導體處理有關更粗糙的表面，其中沒有層表面是 典型地完全平滑。然而，在此實施例中由於裂解處理期間發生斷裂引起「不均勻鋸齒狀」側壁之粗糙。例如，在一些實施例中整體層或晶圓部分451可僅為20nm厚。結果，當部分451自部分401機械地拉開或分開，層451之薄度(thinness)引起在側壁561、561’處的斷裂(fracturing)/鋸齒狀(serration)，因為側壁位在部460與430、431之間接合的介面之邊界處。這並不是經由蝕刻或打磨或使平滑形成的邊緣但取代藉由斷裂而形成。結果，側壁561、561’比較平滑的部分530之側壁562、562’更粗糙(因為側壁562、562’並非已從斷裂形成但取代從接收晶圓之步驟之前形成，藉以例如在部分530、531之上使用光罩以蝕去氧化物/接合材料來創建升起的層432之島/區域)。換句話說，側壁562、562’比側壁561、561’較平滑。側壁562、562’並非不均勻鋸齒狀。
在實施例中，當施體晶圓自接收晶圓裂解及分開時，側壁562、562’與側壁561、561’垂直地對準。然而，如下關於圖6所討論的，這並非總是如斷裂能有時不規則的導致側壁562、562’(或至少其一些部分)自彼此水平地分開了比側壁561、561’(或至少其一些部分)自彼此水平的分開的距離(未繪示)更大的距離(或在一些實施例中更小的距離)之情形。
在實施例中，額外的第一層之側壁，像是側壁563、563’，係垂直的與側壁561、561’及/或562、562’對準且為不均勻鋸齒狀的。他們可為不均勻鋸齒狀的或變 粗糙的，因為他們也在部分451之其餘者分開期間斷開(像側壁561、561’)。他們比側壁561、561’多少是不均勻鋸齒狀的。
在實施例中，側壁561通常正交於層502(請見圖5)，但由於斷裂處理之不規則，藉以部分560’及565’自部分451之其餘者分開，側壁561(及/或側壁563)或相似的側壁(例如，側壁561’及/或563’)可一般對水平層502非正交地夾角(請見圖6)。
在實施例中，層或部分565’在部分560’之上且直接接觸部分560’(但在其它實施例中，可有介入的層或部分)，層565’包括單晶層(SiGe)與部分560’、530，其各者包括氧化物。
在實施例中，層502之部分可包括CMOS切換元件並且部分565’及/或565”可包括非CMOS切換元件而反之亦然。在實施例中，層565’與502分別包含第一與第二材料，其各者包括IV與III-V族材料，並且第一材料與第二材料不相同。在實施例中，這可引起第一與第二材料彼此晶格不匹配。
在實施例中，接合層在部分560’與530之間，但在其它實施例中他們直接彼此連接。
在實施例中，氧化物接合部分，像是部分530，具有與層502共面(coplanar)的區段並且亦具有在層502上方延伸了不大於50nm的最上表面(在島的頂上)(但在其它實施例中可在層502上方延伸10、20、 30、40、60、70、80、90nm或以上)。
圖6描繪在本發明一實施例中於局部層轉移及互連建立完成之後耦合的施體及受體晶圓。舉例來說，互連結構690、691、692、693接觸部分665’、665”、602等。這能以各種傳統的處理/材料完成。因此，圖6描繪自第一層延伸到第二層的互連(例如互連690)。部分665’及665”的頂部表面已被打磨(CMP)所以他們是平滑的(然而在其它實施例中他們為鋸齒狀)。
進一步而言，在實施例中部分665”之側壁從660”之側壁被「拉回(pulled back)」或凹進(形成在部分660”頂上的架(shelf)其未被部份665”覆蓋)並且亦非正交於層602。進一步而言，如上所討論的，660”之側壁從部分631之側壁被拉回，或凹進(形成在部分631頂上的架，其未被部分660”覆蓋)且並非正交於層602。665”的側壁之間水平寬度(breadth)/距離可小於660”之側壁之間的水平寬度/距離。此可提供所述「架」藉此660”之頂部表面的部分被曝露(在隨後處理中被覆蓋之前)且將660”之側壁之頂部連接到665”之側壁的底部。如圖6所繪示，就是因為部分631上方一或以上的側壁被凹進或「拉回」及/或非正交於層602，不必然意味部分630上方的其它側壁被凹進或非正交於部分630。
圖7描繪在本發明實施例中於局部層轉移方法中的階段。圖7繪示施體晶圓705，其小於接收晶圓701，如何被用在局部層轉移處理中的範例。具體而言， 在實施例中施體晶圓705(頂部，其繪示於圖7)具有在其底部(未繪示)適當的升起的區域，而當轉移到接收晶圓701時，造成繪示於區域710中的施體層部分被沈積到接收晶圓701上。區域715意指接收晶圓701之區域，其還未接收局部層轉移。值得注意的是，在715及710中的圖案是同樣的，考量在710中的圖案繪示成功的局部層轉移之區域並且區域715之圖案繪示用於未來局部層轉移的目標。
圖7繪示施體晶圓705橫跨接收器晶圓701而被轉化且亦被步階化，所以新的層部分總是準備好沈積到接收晶圓之新的區域上(亦即，避免在步階化的重疊區域中的雙重層轉移，所以施體晶圓沒有一部分被轉移或試圖被轉移兩次)。此可或不可能必需取決於處理要求。換句話說，取決於有多少材料從施體晶圓被轉移，若適當的施體晶圓之轉化完成，施體晶圓可以在各步驟再使用。在施體晶圓上具有升起的區域消除在步階化處理期間的雙重層轉移之區域。當分開的接合結構針對各個接合步驟在接收晶圓上被製造時，來自單一施體晶圓的轉移能以來自不同的施體晶圓不同的材料被重複多次。
換言之，在實施例中(如上所述)施體晶圓可具有升起的氧化物/接合材料表面。因此，具有第一材料的第一施體晶圓可被轉移到接收晶圓之單一部分。接著，具有升起的氧化物/接合材料表面帶有第二材料的第二施體晶圓(在晶格常數及/或材料組成上不等於第一材 料)可被轉移到與具有第一施體晶圓的情形相比接收之單一部分的不同部分。
在另一實施例中，如上所提，備好施體晶圓並且裂解層係由可蝕刻或可釋放材料所形成或取代。不像上方連同圖7所說明的製程，在圖8中施體層800被切粒成小區域，像是矩形或方向區域(例如，區域805)。這能以雷射、鋸子或任何傳統的方法來局部地鋸過薄施體層。分開的部分可接著藉由「揀取及放置(pick and place)」方法或使用自行組合方法被轉移到接收晶圓801。在「揀取及放置」方法期間，必需釋放「分開」層。在使用氦及/或氫的情形中，熱將引起分開。在使用下切方法的情形中，會使用蝕刻處理。另一個可能性為轉移全厚度的島且將他們研磨回到所欲的厚度。如在圖8中所見，區域810繪示12個實例，其中施體層部分已被轉移到接收晶圓801，同時26個區域(請見區域815)保持未被佔用且等待層轉移。
相應於圖7的處理涉及島藉由使用在接收晶圓上的拓撲而被創建以控制轉移的區域。相應於圖8的處理涉及在接合之前創建的島形狀以及他們的放置係由物理附接處理(physical attachment processing)(而不是由像圖7的拓撲)來控制。方法的挑選(圖7vs圖8)可藉由所欲島的尺寸來支配，其中由於如圖8所需與操作小的島(元件805)之可能的困難，用於圖7的處理對於小的島作用較佳。
在層上方，轉移處理包括加熱裂解層。然而，其它實施例可使用其它層轉移處理，其中例如可使用電漿浸沒離子值入((PIII；plasma immersion ion implantation)以形成釋放介面，在室溫使用低功率電漿處理以將在施體晶圓上的氧化物化學地接合到接收晶圓，並且接著像是在室溫增壓的空中爆裂係用以啟動在釋放介面中的破裂，並且接著施行化學汽相蝕刻(chemical vapor etch)以完成釋放介面。
如於此使用的「層」包括在裝置內於某一高度的材料部分，並且這樣的部分與另一部分或層或即使與在相同高度的一另一部分或層相同材料者並不必然單塊的。
如上所提，施體及接收裝置層可具有不同的材料，並且各者可包括相異的IV、III-V及II-VI材料之至少其中一者，諸如Ge、SiGe、GaAs、AlGaAs、InGaAs、InAs及InSb。在兩部分之間晶格不匹配可少於1%或2、3、4、5、6、7、8、9、10、11、12%或以上。
範例1包括第一層，第一層包括第一半導體切換元件，其耦合到第一接合材料的第一部分；以及第二層，包括第二半導體切換元件，其耦合到第二接合材料的第二部分；其中(a)該第一層在該第二層之上，(b)該第一部分直接連接到該第二部分，以及(c)該第一部分的第一側壁為不均勻的鋸齒狀。
在範例2中，範例1之標的能選擇性地包括 其中該第二部分的第二側壁比該第一側壁較平滑。
在範例3中，該第例1~2之標的能選擇性地包括其中該第二部分的第二側壁並非不均勻的鋸齒狀。
在範例4中，該範例1~3之標的能選擇性地包括其中該第二部分的第二側壁與該第一側壁垂直地對準。
在範例5中，範例1~4的標的能選擇性地包括其中該第一層之額外的側壁與該第一側壁垂直地對準並且為不均勻的鋸齒狀。
在範例6中，範例1~5之標的能選擇性地包括其中該第一層在該第一部分之上且直接接觸該第一部分，該第一層包括單晶層，並且該第一及第二部分各者包括氧化物。
在範例7中，範例1~6之標的能選擇性地包括其中該第二半導體切換元件為CMOS切換元件。
在範例8中，範例1~7之標的能選擇性地包括其中該第一半導體切換元件為非CMOS切換元件。
在範例9中，範例1~8之標的能選擇性地包括在該第一與第二部分之間的接合層。
在範例10中，範例1~9的標的能選擇性地包括其中該第一及第二部分其各者包括金屬、氧化物及聚合物黏著劑之至少其中一者。
在範例11中，範例1~10的標的能選擇性地包括其中該第一側壁一般非正交於該第二層。
在範例12中，範例1~11的標的能選擇性地包括從該第一層延伸到該第二層的互連。
在範例13中，範例1~12的標的能選擇性地包括其中該第一側壁並非藉由蝕刻形成。
在範例14中，範例1~13的標的能選擇性地包括其中該第一層被轉移、已形成到該第二層上。
在範例15中，範例1~14的標的能選擇性地包括其中該第一及第二層分別包含第一及第二材料，其各者包括IV及III-V族材料之至少其中一者，並且該第一材料與該第二材料不相同。
在範例16中，範例1~15的標的能選擇性地包括其中該第一及第二材料彼此晶格不配匹。
在範例17中，範例1~16的標的能選擇性地包括其中該第二部分與該第二層共面且亦在該第二層上方延伸了不多於50nm。
範例18包括一種方法，包含：提供耦合到第一接合材料之第一部分的第一層；以及耦合到第二接合材料之第二部分的第二層；以及基於將該第一部分直接連接到該第二部分來在該第二層之上將該第一層局部轉移到該第二層上，之後將該第一層之第一區段與該第一層之第二區段分開，留下耦合到該第二層的該第一區段，但將該第二區段與該第二層解耦合；其中基於將該第一區段與該第二區段分開，該第一部分之第一側壁為不均勻的鋸齒狀。
在範例19中，該範例18的標的能選擇性地 包括其中該第一及第二部分之至少一者為共面且包括水平表面及垂直表面，其中當將該第一部分直接連接到該第二部分時，該水平及垂直表面皆裸露及曝露。
在範例20中，該範例18~19的標的能選擇性地包括其中該第一層被包括在具有第一最大直徑的施體晶圓中，並且該第二層被包括在具有大於該第一最大直徑的第二最大直徑的接收晶圓中。
在範例21中，該範例18~20的標的能選擇性地包括其中將該第一區段與該第二區段分開包括斷裂包括氫及氦之至少其中一者的層。
在範例22中，該範例18~21的標的能選擇性地包括將該第一層之一部分步階化於未連接到該第一部分之第二層的一部分之上，該第一層已與該第一區段分開；以及局部地將該部分之子部轉移到該第二層上。
範例23包括一種設備，包含：第一層，耦合到第一接合材料的第一部分；以及第二層，耦合到第二接合材料的第二部分；其中(a)該第一層在該第二層之上，(b)該第一部分直接連接到該第二部分，(c)該第一部分之第一側壁為不均勻的鋸齒狀且該第二部分的第二側壁比該第一側壁更平滑，以及(d)該第一及第二側壁彼此垂直地對準。
在範例24中，範例23的標的能選擇性地包括其中該第一層直接接觸該第一部分，該第一層包括單晶層，並且該第一及第二部分各者包括氧化物及金屬之至少 其中一者。
在範例25中，範例23-24的標的能選擇性地包括其中該第一及第二層分別包含第一及第二材料，其各者包括IV及III-V族材料之至少其中一者，並且彼此晶格不匹配。
先前本發明實施例之說明已為了闡述及說明之目的而提出。其不打算窮舉或將本發明限制到所揭示精確的形式。下列說明及申請專利範圍包括術語，諸如左、右、頂部、底部、之上、之下、上面、下面、第一、第二等，其僅被使用於說明性的目的而非被理解為限制。舉例來說，指出相關垂置位置的術語參照至基板之裝置側(或主動表面)或積體電路為該基板之「頂部」表面的情況；此基板可實際在任何方向使得在標準地球之參考框架中基板之「頂部」側低於「底部」側而仍落入術語「頂部」之意義內。如於此使用術語「在…上(on)」(包括在申請專利範圍中)並非指示在第二層上的第一層是直接在第二層上且直接與第二層接觸，除非具體的陳述；可以有在第一層上第一層與第二層之間的第三層或其它結構。在相關領域具有通常知識者能理解的是，按照上面教導許多修改及變化是可能的。所屬領域具有通常知識者能理解按照上述教導許多修改及變化是可能的，本領域具有通常知識者將認知各種等效的結合以及對在圖中繪示的各種組件的替代。因此，其意味的是本發明之範圍並非由該詳細的說明所限制，而相反的由於此所附的申請專利範圍所限制。
301‧‧‧接收晶圓
302‧‧‧裝置層
305‧‧‧基板
310‧‧‧接合材料層
315‧‧‧PMOS切換裝置
316‧‧‧NMOS切換裝置
320‧‧‧裝置層
321‧‧‧汲極接觸
322‧‧‧閘極接觸
323‧‧‧源極接觸
325‧‧‧源極接觸
326‧‧‧閘極接觸
327‧‧‧汲極接觸
332‧‧‧接合結構
351‧‧‧施體晶圓
360‧‧‧氧化物
365‧‧‧裝置層
370‧‧‧裂解層
375‧‧‧部分
380‧‧‧緩衝層
385‧‧‧處理層

Claims (25)

  1. 一種設備，包含：第一層，包括第一半導體切換元件，其耦合到第一接合材料的第一部分；以及第二層，包括第二半導體切換元件，其耦合到第二接合材料的第二部分；其中(a)該第一層在該第二層之上，(b)該第一部分直接連接到該第二部分，以及(c)該第一部分的第一側壁為不均勻的鋸齒狀。
  2. 如申請專利範圍第1項的設備，其中該第二部分的第二側壁比該第一側壁較平滑。
  3. 如申請專利範圍第1項的設備，其中該第二部分的第二側壁並非不均勻的鋸齒狀。
  4. 如申請專利範圍第1項的設備，其中該第二部分的第二側壁與該第一側壁垂直地對準。
  5. 如申請專利範圍第1項的設備，其中該第一層之額外的側壁與該第一側壁垂直地對準並且為不均勻的鋸齒狀。
  6. 如申請專利範圍第1項的設備，其中該第一層在該第一部分之上且直接接觸該第一部分，該第一層包括單晶層，並且該第一及第二部分各者包括氧化物。
  7. 申請專利範圍第6項的設備，其中該第二半導體切換元件為CMOS切換元件。
  8. 如申請專利範圍第7項的設備，其中該第一半導 體切換元件為非CMOS切換元件。
  9. 如申請專利範圍第6項的設備，包括在該第一與第二部分之間的接合層。
  10. 如申請專利範圍第1項的設備，其中該第一及第二部分其各者包括金屬、氧化物及聚合物黏著劑之至少其中一者。
  11. 如申請專利範圍第10項的設備，其中該第一側壁一般非正交於該第二層。
  12. 如申請專利範圍第1項的設備，包括從該第一層延伸到該第二層的互連。
  13. 如申請專利範圍第1項的設備，其中該第一側壁並非藉由蝕刻形成。
  14. 如申請專利範圍第1項的設備，其中該第一層被轉移、已形成到該第二層上。
  15. 如申請專利範圍第1項的設備，其中該第一及第二層分別包含第一及第二材料，其各者包括IV及III-V族材料之至少其中一者，並且該第一材料與該第二材料不相同。
  16. 如申請專利範圍第15項的設備，其中該第一及第二材料彼此晶格不配匹。
  17. 如申請專利範圍第1項的設備，其中該第二部分與該第二層共面且亦在該第二層上方延伸了不多於50nm。
  18. 一種方法，包含： 提供耦合到第一接合材料之第一部分的第一層；以及耦合到第二接合材料之第二部分的第二層；以及基於將該第一部分直接連接到該第二部分來在該第二層之上將該第一層局部轉移到該第二層上，之後將該第一層之第一區段與該第一層之第二區段分開，留下耦合到該第二層的該第一區段，但將該第二區段與該第二層解耦合；其中基於將該第一區段與該第二區段分開，該第一部分之第一側壁為不均勻的鋸齒狀。
  19. 如申請專利範圍第18項的設備，其中該第一及第二部分之至少一者為共面且包括水平表面及垂直表面，其中當將該第一部分直接連接到該第二部分時，該水平及垂直表面皆裸露及曝露。
  20. 如申請專利範圍第19項的設備，其中該第一層被包括在具有第一最大直徑的施體晶圓中，並且該第二層被包括在具有大於該第一最大直徑的第二最大直徑的接收晶圓中。
  21. 如申請專利範圍第19項的設備，其中將該第一區段與該第二區段分開包括斷裂包括氫及氦之至少其中一者的層。
  22. 如申請專利範圍第19項的設備，包含：將該第一層之一部分步階化於未連接到該第一部分之第二層的一部分之上，該第一層已與該第一區段分開；以及 局部地將該部分之子部轉移到該第二層上。
  23. 一種設備，包含：第一層，耦合到第一接合材料的第一部分；以及第二層，耦合到第二接合材料的第二部分；其中(a)該第一層在該第二層之上，(b)該第一部分直接連接到該第二部分，(c)該第一部分之第一側壁為不均勻的鋸齒狀且該第二部分的第二側壁比該第一側壁更平滑，以及(d)該第一及第二側壁彼此垂直地對準。
  24. 如申請專利範圍第23項的設備，其中該第一層直接接觸該第一部分，該第一層包括單晶層，並且該第一及第二部分各者包括氧化物及金屬之至少其中一者。
  25. 如申請專利範圍第23項的設備，其中該第一及第二層分別包含第一及第二材料，其各者包括IV及III-V族材料之至少其中一者，並且彼此晶格不匹配。
TW103139776A 2013-12-18 2014-11-17 局部層轉換的設備及方法 TWI544638B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/075947 WO2015094208A1 (en) 2013-12-18 2013-12-18 Partial layer transfer system and method

Publications (2)

Publication Number Publication Date
TW201535745A true TW201535745A (zh) 2015-09-16
TWI544638B TWI544638B (zh) 2016-08-01

Family

ID=53403323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103139776A TWI544638B (zh) 2013-12-18 2014-11-17 局部層轉換的設備及方法

Country Status (6)

Country Link
US (1) US10236282B2 (zh)
EP (1) EP3084813A4 (zh)
KR (1) KR102189046B1 (zh)
CN (1) CN105874571B (zh)
TW (1) TWI544638B (zh)
WO (1) WO2015094208A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790463B (zh) * 2020-03-02 2023-01-21 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10243063B2 (en) 2016-07-29 2019-03-26 Applied Materials, Inc. Method of uniform channel formation
WO2018063360A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Strained silicon layer with relaxed underlayer
CN110402189B (zh) 2016-12-23 2023-04-21 德克萨斯大学系统董事会 一种用于将异构组件组装至产品衬底上的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6426265B1 (en) 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US6946384B2 (en) * 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
JP5175482B2 (ja) 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
JP5507063B2 (ja) 2007-07-09 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8637953B2 (en) * 2008-07-14 2014-01-28 International Business Machines Corporation Wafer scale membrane for three-dimensional integrated circuit device fabrication
TWI580068B (zh) * 2010-02-09 2017-04-21 晶元光電股份有限公司 光電元件
US8026521B1 (en) * 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
FR2962594B1 (fr) 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
US8461017B2 (en) * 2010-07-19 2013-06-11 Soitec Methods of forming bonded semiconductor structures using a temporary carrier having a weakened ion implant region for subsequent separation along the weakened region
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
US8735191B2 (en) * 2012-01-04 2014-05-27 Skorpios Technologies, Inc. Method and system for template assisted wafer bonding using pedestals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI790463B (zh) * 2020-03-02 2023-01-21 台灣積體電路製造股份有限公司 半導體元件及其形成方法

Also Published As

Publication number Publication date
KR20160100919A (ko) 2016-08-24
EP3084813A4 (en) 2017-07-26
TWI544638B (zh) 2016-08-01
US10236282B2 (en) 2019-03-19
EP3084813A1 (en) 2016-10-26
CN105874571B (zh) 2019-12-17
US20160233206A1 (en) 2016-08-11
KR102189046B1 (ko) 2020-12-09
CN105874571A (zh) 2016-08-17
WO2015094208A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US9922956B2 (en) Microelectromechanical system (MEMS) bond release structure and method of wafer transfer for three-dimensional integrated circuit (3D IC) integration
KR101478977B1 (ko) 글라스 접합층을 이용한 반도체 구조들 및 디바이스들의 제조 방법들 및 이와 같은 방법들에 의해 형성되는 반도체 구조들 및 디바이스들
TWI544638B (zh) 局部層轉換的設備及方法
WO2001006546A2 (en) Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
TWI588955B (zh) 使用多重底材形成iii-v族半導體結構之方法及應用此等方法所製作之半導體元件
JP7118069B2 (ja) 縦型パワーデバイスのための方法およびシステム
US20130075868A1 (en) Methods of transferring layers of material in 3d integration processes and related structures and devices
US8524522B2 (en) Microelectronic device, in particular back side illuminated image sensor, and production process
JP6060252B2 (ja) Ｃｍｏｓと非シリコン素子とのモノリシック一体化に関する方法
US9111996B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
US9184094B1 (en) Method and system for forming a membrane over a cavity
US20140319612A1 (en) Semiconductor-on-insulator structure and process for producing same
CN114258591A (zh) 用于生产各自用于形成电子或光电器件的氮化物台面的方法
TWI593125B (zh) 平面式異質裝置及其製造方法
EP2924722A1 (en) Method for manufacturing a semiconductor-on-insulator device
KR102031725B1 (ko) 결정질 반도체 재료의 박층 제공방법 및 관련 구조 및 장치
US8841742B2 (en) Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
TWI851601B (zh) 光子光電系統及其製造方法
US20230124062A1 (en) Heteroepitaxial semiconductor device and method for fabricating a heteroepitaxial semiconductor device
CN108701648B (zh) 用于在薄绝缘体上碳化硅(SiCOI)晶片上形成微带传输线的方法和结构
TW202037953A (zh) 光子光電系統