TW201535548A - 內埋式元件結構及其製造方法 - Google Patents

內埋式元件結構及其製造方法 Download PDF

Info

Publication number
TW201535548A
TW201535548A TW103108681A TW103108681A TW201535548A TW 201535548 A TW201535548 A TW 201535548A TW 103108681 A TW103108681 A TW 103108681A TW 103108681 A TW103108681 A TW 103108681A TW 201535548 A TW201535548 A TW 201535548A
Authority
TW
Taiwan
Prior art keywords
component
circuit board
thickness
opening
interconnect layer
Prior art date
Application number
TW103108681A
Other languages
English (en)
Other versions
TWI539542B (zh
Inventor
Tzyy-Jang Tseng
Wei-Ming Cheng
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW103108681A priority Critical patent/TWI539542B/zh
Publication of TW201535548A publication Critical patent/TW201535548A/zh
Application granted granted Critical
Publication of TWI539542B publication Critical patent/TWI539542B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種內埋式元件結構包括一線路板、一元件及一填充膠體。線路板包括一正面、相對於正面的一反面、一開口及一互連層。開口貫穿線路板並連接線路板的正面及反面。互連層位於線路板的正面且延伸至開口。元件包括一主動面、相對主動面的一背面及位於主動面的一工作區。主動面接合至線路板的互連層,使元件位於開口內且主動面與線路板的正面面朝相同方向。填充膠體填充於開口內並包覆元件,且暴露元件的工作區。此外,一種內埋式元件結構的製造方法亦在此提出。

Description

內埋式元件結構及其製造方法
本發明是有關於一種內埋式元件結構及其製造方法。
近年來隨著電子技術的日新月異,使得更人性化的科技產品相繼問世,同時這些科技產品朝向輕、薄、短、小的趨勢設計。為了減少電子元件配置於線路板上的面積或符合其他需要,這些電子產品內可配置一具有內埋式元件的線路板。目前具有內埋式元件的線路板通常在線路板的製作過程中埋入元件。然而,將元件內埋於線路板時,常因線路板製作過程而造成良率下降。
本發明是指一種內埋式元件結構,用以在製作過程中提高製造良率。
本發明是指一種內埋式元件結構製造方法,用以提高製造良率。
本發明提供一種內埋式元件結構,包括一線路板、一元 件及一填充膠體。線路板包括一正面、相對於正面的一反面、一開口及一互連層。開口貫穿線路板並連接線路板的正面及反面。互連層位於線路板的正面且延伸至開口。元件包括一主動面、相對主動面的一背面及位於主動面的一工作區。主動面接合至線路板的互連層,使元件位於開口內且主動面與線路板的正面面朝相同方向。填充膠體填充於開口內並包覆元件,且暴露元件的工作區。
本發明提供一種內埋式元件結構製造方法,其包括以下步驟。提供一線路板,其中線路板具有一正面、相對於正面的一反面、一開口及一互連層,開口貫穿線路板並連接正面及反面,互連層位於正面且延伸至開口。將一元件接合至線路板,其中元件具有一主動面、相對主動面的一背面及位在主動面的一工作區,主動面接合至互連層,且元件位於開口內且主動面與線路板的正面面朝相同方向。將一填充膠體填充於開口內,以包覆元件且暴露工作區。
綜上所述,在本發明中,將電性功能正常的元件接合至電性功能正常的線路板並位於線路板的開口內且將填充膠體填入開口內,以完成內埋式元件結構,故可增加內埋式元件結構的製造良率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、100a、100b‧‧‧內埋式元件結構
110‧‧‧線路板
110a‧‧‧正面
110b‧‧‧反面
110c‧‧‧開口
112‧‧‧圖案化導電層
113‧‧‧互連層
113a‧‧‧引腳
114‧‧‧介電層
114a‧‧‧第一介電層
114b‧‧‧第二介電層
115‧‧‧導電孔
116‧‧‧導電孔
120‧‧‧元件
120a‧‧‧主動面
120b‧‧‧背面
120c‧‧‧工作區
122‧‧‧噴墨單元
124‧‧‧接墊
130‧‧‧導電凸塊
140‧‧‧填充膠體
200‧‧‧支撐板
301‧‧‧阻擋層
H1‧‧‧第一厚度
H2‧‧‧第二厚度
H3‧‧‧第三厚度
H4‧‧‧第四厚度
圖1A至圖1D繪示本發明的一實施例的一種內埋式元件結構的製造方法。
圖2是本發明另一實施例的一種內埋式元件結構的示意圖。
圖3是本發明又一實施例的一種內埋式元件結構的示意圖。
圖1A至圖1D繪示本發明的一實施例的一種內埋式元件 結構的製造方法。首先,如圖1A所示,提供一線路板110(Wiring Board)。在本實施例中,可先將線路板110安裝至一支撐板200上,以在後續的步驟中提供足夠的支撐強度,但本發明不限於此。 在本實施例中,線路板110具有一正面110a、相對於正面110a的一反面110b、一開口110c及一互連層113,其中開口110c貫穿線路板110並連接正面110a及反面110b,且互連層113位於線路板110的正面110a並延伸至開口110c。線路板110可包括多個圖案化導電層112、多個介電層114及多個導電孔116。多個圖案化導電層112與多個介電層114交替疊合。每一導電孔116穿過至少一個介電層114,以使每一導電孔116連接至少兩個圖案化導電層112。位於線路板110的正面110a的圖案化導電層112被視為線路板110的互連層113。互連層113的厚度可大於其它圖案化導電層112的厚度,以提供足夠的支撐強度。
在本實施例中,線路板110可由下述兩種方式形成,但本發明不以此為限。例如,在形成多個圖案化導電層112(除互連層113外)、多個介電層114及多個導電孔116以後,再將互連層113附加至最下方的介電層114並連接對應的導電孔116。或例如,在形成互連層113、多個圖案化導電層112、多個介電層114及多個導電孔116以後,利用機械鑽孔(Mechanical Drilling)、雷射鑽孔(Laser Drilling)等方式,移除部分的介電層114及互連層113,進而形成線路板110的開口110c。
接著,如圖1B所示,將一元件120接合至線路板110。 元件120具有一主動面120a、相對於主動面120a的一背面120b及位於主動面120a的一工作區120c。在本實施例中,線路板110的互連層113具有延伸至開口110c的多個引腳113a,而元件120具有位於主動面120a的多個接墊124。這些接墊124分別藉由多個導電凸塊130(例如金凸塊)接合至這些引腳113a。因此,元件120的主動面120a接合至線路板110的互連層113,元件120位於開口110c內,且元件120的主動面與線路板110的正面110a面朝相同方向。在本實施例中,元件120可為一主動元件,例如是、光學感測晶片、聲學感測晶片等,但本發明不以此為限。此外,元件120的工作區120c可以是一光學感測區及一聲學感測區。詳細來說,當元件120的工作區120c為光學感測區時,工作區120c內設置一個或多個光學感測單元,以感測光線。當元件120的工作區120c為聲學感測區時,工作區120c內設置一個或多個 聲學感測單元,以感測聲音。
接著,請參照圖1C。將一填充膠體140填充於開口110c 內並包覆元件120,且暴露元件120的工作區120c。在本實施例中,為了避免填充膠體140流動至元件120的主動面120a的工作區120c,可在主動面120a的工作區120c的外圍(如圖1C所示)配置一阻擋層300。阻擋層300能防止填充膠體140流入工作區120c,以維持工作區120c的正常運作。在另一未繪示的實施例中,亦可在主動面120a的工作區120c上覆蓋一阻擋層300,以避免填充膠體140流動至元件120的主動面120a的工作區120c。
接著,如圖1D所示,移除圖1C的支撐板200及阻擋層300,即可完成本實施例之內埋式元件結構100的製造。在另一未繪示的實施例中,亦可保留阻擋層300。
如圖1D所示,在本實施例中,填充膠體140位於元件120的背面120b之部分可實質上與線路板110的反面110b齊平。 線路板110具有第一厚度H1,元件120的第二厚度H2,填充膠體140位於元件120的背面120b的部分具有一第三厚度H3,且互連層113具有一第四厚度H4。第二厚度H2、第三厚度H3及第四厚度H4的總和實質上等於第一厚度H1。
圖2是本發明另一實施例的一種內埋式元件結構的示意圖。請參考圖2,在本實施例中,內埋式元件結構100a與上述實施例中的內埋式元件結構100實質上相同,因此,以下僅針對結構上的差異處加以說明。在本實施例中,元件120可為噴墨晶片, 故元件120的主動面120a可設置多個噴墨單元122,使元件120的工作區120c形成噴墨區。詳細來說,位於元件120主動面120a的多個噴墨單元122可噴出墨水以執行列印功能。
圖3是本發明又一實施例的一種內埋式元件結構的示意圖。請參考圖3,在本實施例中,內埋式元件結構100b與上述實施例中的內埋式元件結構100實質上相同,因此,以下僅針對結構上的差異處加以說明。在本實施例中,於互連層113的相對兩側分別配置第一介電層114a及第二介電層114b,使互連層113介於第一介電層114a及第二介電層114b之間。詳細來說,第二介電層114b朝開口110c的方向延伸至導電凸塊130下方,且線路板110更可包括多個導電孔115,其穿過第二介電層114b,使這些導電凸塊130可藉由這些導電孔115而分別連接於互連層113的這些引腳113a。
綜上所述,在本發明中,將電性功能正常的元件接合至電性功能正常的線路板並位於線路板的開口內且將填充膠體填入開口內,以完成內埋式元件結構,故可增加內埋式元件結構的製造良率。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧內埋式元件結構
110‧‧‧線路板
110a‧‧‧正面
110b‧‧‧反面
110c‧‧‧開口
112‧‧‧圖案化導電層
113‧‧‧互連層
113a‧‧‧引腳
114‧‧‧介電層
116‧‧‧導電孔
120‧‧‧元件
120a‧‧‧主動面
120b‧‧‧背面
120c‧‧‧工作區
124‧‧‧接墊
130‧‧‧導電凸塊
140‧‧‧填充膠體
H1‧‧‧第一厚度
H2‧‧‧第二厚度
H3‧‧‧第三厚度
H4‧‧‧第四厚度

Claims (16)

  1. 一種內埋式元件結構,包括:一線路板,具有一正面、相對於該正面的一反面、一開口及一互連層,其中該開口貫穿該線路板並連接該正面及該反面,且該互連層位於該正面且延伸至該開口;一元件,具有一主動面、相對該主動面的一背面及位在該主動面的一工作區,其中該主動面接合至該互連層,且該元件位於該開口內且該主動面與該線路板的該正面面朝相同方向;以及一填充膠體,填充於該開口內並包覆該元件,且暴露該工作區。
  2. 如申請專利範圍第1項所述的內埋式元件結構,其中該元件為一主動元件,且該工作區為一噴墨區、一光學感測區或一聲學感測區。
  3. 如申請專利範圍第1項所述的內埋式元件結構,其中該互連層具有延伸至該開口的多個引腳,該元件具有位於該主動面的多個接墊,且該些接墊分別接合至該些引腳。
  4. 如申請專利範圍第3項所述的內埋式元件結構,更包括:多個導電凸塊,分別將該些接墊接合至該些引腳。
  5. 如申請專利範圍第4項所述的內埋式元件結構,其中該線路板包括多個圖案化導電層、多個介電層及多個導電孔,該些圖案化導電層與該些介電層交替疊合,各該導電孔穿過該些介電層的至少一個,以連接該些圖案化導電層的至少二個,且位於該線 路板的該正面的該圖案化導電層作為該互連層。
  6. 如申請專利範圍第5項所述的內埋式元件結構,其中該些介電層更包括一第一介電層及一第二介電層,該第一介電層及該第二介電層分別配置於該互連層的相對兩側,且該些導電孔穿過該第二介電層,使該些導電凸塊經由該些導電孔分別連接於該互連層的該些引腳。
  7. 如申請專利範圍第1項所述的內埋式元件結構,其中該線路板具有一第一厚度,該元件具有一第二厚度,該填充膠體位於該元件的該背面的部分具有一第三厚度,該互連層具有一第四厚度,且該第二厚度、第三厚度及該第四厚度的總和實質上等於該第一厚度。
  8. 如申請專利範圍第1項所述的內埋式元件結構,其中該線路板具有一第一厚度,該元件具有一第二厚度,且該第一厚度大於該第二厚度。
  9. 如申請專利範圍第1項所述的內埋式元件結構,其中該線路板包括多個圖案化導電層,位於該線路板的該正面的該圖案化導電層作為該互連層,且該互連層的厚度大於其他該些圖案化導電層的厚度。
  10. 如申請專利範圍第1項所述的內埋式元件結構,其中該元件的該背面低於該線路板的該反面。
  11. 如申請專利範圍第1項所述的內埋式元件結構,其中該填充膠體位於該元件的該背面的部分實質上與該線路板的該反面 齊平。
  12. 一種內埋式元件結構製造方法,包括:提供一線路板,其中該線路板的電性功能正常,該線路板具有一正面、相對於該正面的一反面、一開口及一互連層,該開口貫穿該線路板並連接該正面及該反面,該互連層位於該正面且延伸至該開口;將一元件接合至該線路板,其中該元件的電性功能正常,該元件具有一主動面、相對該主動面的一背面及位在該主動面的一工作區,該主動面接合至該互連層,且該元件位於該開口內且該主動面與該線路板的該正面面朝相同方向;以及將一填充膠體填充於該開口內,以包覆該元件且暴露該工作區。
  13. 如申請專利範圍第12項所述的內埋式元件製造方法,其中該互連層具有延伸至該開口的多個引腳,該元件具有位於該主動面的多個接墊,且在將該主動面接合至該互連層的步驟中,經由多個導電凸塊將該些接墊分別接合至該些引腳。
  14. 如申請專利範圍第12項所述的內埋式元件製造方法,更包括:在將該元件接合至該線路板的步驟之前,將該線路板安裝在一支撐板上;以及在填充該填充膠體的步驟之後,移除該支撐板。
  15. 如申請專利範圍第12項所述的內埋式元件製造方法,更 包括:在填充該填充膠體的步驟之前,配置一阻擋層在該主動面的該工作區的外圍或在該主動面的該工作區上,以防止在填充該填充膠體的步驟中,該填充膠體流入至該工作區。
  16. 如申請專利範圍第15項所述的內埋式元件製造方法,更包括:在填充該填充膠體的步驟之後,移除該阻擋層。
TW103108681A 2014-03-12 2014-03-12 內埋式元件結構及其製造方法 TWI539542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103108681A TWI539542B (zh) 2014-03-12 2014-03-12 內埋式元件結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103108681A TWI539542B (zh) 2014-03-12 2014-03-12 內埋式元件結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201535548A true TW201535548A (zh) 2015-09-16
TWI539542B TWI539542B (zh) 2016-06-21

Family

ID=54695298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103108681A TWI539542B (zh) 2014-03-12 2014-03-12 內埋式元件結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI539542B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888150A (zh) * 2021-01-12 2021-06-01 京东方科技集团股份有限公司 一种电路板、显示装置及可穿戴装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112888150A (zh) * 2021-01-12 2021-06-01 京东方科技集团股份有限公司 一种电路板、显示装置及可穿戴装置
CN112888150B (zh) * 2021-01-12 2022-07-01 京东方科技集团股份有限公司 一种电路板、显示装置及可穿戴装置

Also Published As

Publication number Publication date
TWI539542B (zh) 2016-06-21

Similar Documents

Publication Publication Date Title
JP5010737B2 (ja) プリント配線板
TWI553792B (zh) 封裝結構及其製作方法
JP2013538467A5 (zh)
US20090025210A1 (en) Circuit board structure with concave conductive cylinders and method for fabricating the same
CN105321888A (zh) 封装结构及其制法
TWI463931B (zh) 電路板及其製作方法
TW201511626A (zh) 晶片封裝基板及其製作方法
JP2010192781A5 (zh)
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
JP2014507809A (ja) Pcb基板に埋め込まれたチップモジュール
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
TWI539542B (zh) 內埋式元件結構及其製造方法
JP2019140226A (ja) 回路基板、回路基板の製造方法及び電子装置
JP2015211147A (ja) 配線基板
JP7283027B2 (ja) プリント回路基板
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
JP6210533B2 (ja) プリント基板およびその製造方法
US9370107B2 (en) Embedded component structure and process thereof
CN110349934B (zh) 线路板、封装结构及其制造方法
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
TW201616928A (zh) 內埋式元件封裝結構的製作方法
TWI500369B (zh) 嵌埋有電子元件之封裝基板之製作方法
CN104981101A (zh) 内埋式元件结构及其制造方法
TWM615847U (zh) 線路板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees