TW201528235A - 用於平板裝置中之週邊電路之直接測試 - Google Patents

用於平板裝置中之週邊電路之直接測試 Download PDF

Info

Publication number
TW201528235A
TW201528235A TW103135265A TW103135265A TW201528235A TW 201528235 A TW201528235 A TW 201528235A TW 103135265 A TW103135265 A TW 103135265A TW 103135265 A TW103135265 A TW 103135265A TW 201528235 A TW201528235 A TW 201528235A
Authority
TW
Taiwan
Prior art keywords
voltage
igd
circuit
peripheral circuit
images
Prior art date
Application number
TW103135265A
Other languages
English (en)
Inventor
Chang-Hee Lee
James Lee
Sung-Jin Kim
Jong-Ho Lee
Michael Sean Cassady
Nickolay Mokichev
Kent Nguyen
Daniel Toet
Original Assignee
Photon Dynamics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photon Dynamics Inc filed Critical Photon Dynamics Inc
Publication of TW201528235A publication Critical patent/TW201528235A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本發明揭示一種測試一平板顯示器之方法，該平板顯示器包含一像素陣列及經組態以將信號提供至該等像素之一週邊電路。該方法包含：將至少一個測試信號施加至該週邊電路；獲取該週邊電路之一或多個電壓影像；及基於該等所獲取電壓影像而偵測該週邊電路中之一缺陷。

Description

用於平板裝置中之週邊電路之直接測試 相關申請案交叉參考
本申請案主張2013年10月9日申請之美國臨時申請案第61/888,731號之權益，且與2006年11月14日申請之共同讓與之美國專利第7,714,589號相關，美國專利第7,714,589號主張對2005年11月15日申請之共同讓與之美國臨時申請案第60/737,090號之優先權，所有各案之內容皆以其全文引用之方式併入本文中。
本發明大體而言係關於在液晶、有機發光二極體及相關顯示器中使用之薄膜電晶體(TFT)陣列之檢驗，且更具體而言係關於包含整合式驅動電路之TFT陣列之檢驗。
當在上部彩色濾光器與下部TFT底板之間注射液晶(LC)材料時，會出現與液晶顯示器(LCD)面板相關聯之製造成本之一顯著部分。因此，在此製造步驟之前識別並校正TFT底板(下文中亦稱為一「面板」)中之任何缺陷係有用的。同樣地，當在TFT底板上沈積有機發光二極體(OLED)材料時，會出現與OLED顯示器相關聯之製造成本之一顯著部分。在沈積LC或OLED材料之前檢驗LCD或OLED面板之問題係在無LC或OLED材料之情況下，顯示器不起作用且不產生用於檢驗之一影像。在沈積LC或OLED材料之前，當藉由一外部電源驅動時，在一給定像素處存在之僅有信號係由該像素之電極上之電壓產生之電 場。測試面板上之陣列之技術通常利用像素電極之一電性質，諸如隨電晶體閘極或資料線上之改變的驅動電壓而變化之電場或像素電壓。
舉例而言，由Photon Dynamics公司(PDI)設計之陣列面板測試器/Orbotech之Voltage Imaging®光學系統(VIOS)(如由美國專利第4,983,911號所闡述)採用電光換能器來將受測試裝置上之電場轉化成由VIOS測試頭中之一光學感測器記錄之光學資訊。在將LC材料注射至面板中或將OLED材料沈積至TFT底板上之前，面板測試機器(亦稱為型樣產生器)使用至面板之週邊上之墊之機械觸點來電驅動面板以便結合VIOS偵測器驅動用於檢驗像素陣列之信號，該VIOS偵測器偵測與像素陣列中之信號相關聯之電場。
與具有接近面板製造程序之結束而附接至面板之單獨閘極驅動器IC之顯示器相比，大部分現代液晶顯示器(LCD)及有機發光二極體(OLED)顯示面板併入有作為TFT面板製作程序之一部分製作之整合式閘極驅動(IGD)電路。IGD電路通常形成於面板上之主動像素陣列區之週邊中。相對於具有外部突片接合之閘極驅動IC之顯示器，IGD技術降低成本，減小嵌框大小及重量且改良顯示器之穩健性。然而，面板測試一直主要針對於使陣列區域而非IGD電路區成像。
因此，需要一種較佳方法來除主動陣列區以外亦偵測IGD電路中之缺陷以便確保面板在LC材料注射或OLED材料沈積之前之恰當功能性以最大化生產良率且降低成本。
可參考以下詳細說明及附圖來獲得對本發明之實施例之性質及優點之一較佳理解。
一項發明性態樣係一種測試一平板顯示器之方法，該平板顯示器包含一像素陣列及經組態以將信號提供至該等像素之一週邊電路。該方法包含：將至少一個測試信號施加至該週邊電路；獲取該週邊電 路之一或多個電壓影像；及基於該等所獲取電壓影像而偵測該週邊電路中之一缺陷。
另一發明性態樣係一種經組態以測試一平板顯示器之系統，該平板顯示器包含一像素陣列及經組態以將信號提供至該等像素之一週邊電路。該系統包含：一探針總成，其經組態以將至少一個測試信號施加至該週邊電路；一電壓成像系統，其經組態以獲取該週邊電路之一或多個電壓影像；及一處理器，其經組態以基於該等所獲取電壓影像而偵測該週邊電路中之一缺陷。
102‧‧‧陣列區域/區域
103‧‧‧電壓成像光學系統測試頭
104‧‧‧整合式閘極驅動電路/週期電路
106‧‧‧資料線
110‧‧‧接觸墊資料奇數
112‧‧‧接觸墊資料偶數
114-1‧‧‧閘極線
114-2‧‧‧閘極線
114-N‧‧‧閘極線
150‧‧‧信號線/第一信號線
152‧‧‧信號線/第二信號線
154‧‧‧信號線/第三信號線
156‧‧‧信號線/第四信號線
204-1‧‧‧移位暫存器
204-2‧‧‧移位暫存器
204-N‧‧‧移位暫存器
314-1‧‧‧輸出脈衝
314-2‧‧‧輸出脈衝
350‧‧‧時脈信號
352‧‧‧時脈信號
354‧‧‧供應電壓
356‧‧‧信號
404‧‧‧經簡化模擬之電壓影像
406‧‧‧經簡化模擬之電壓影像
410‧‧‧線缺陷/「線型」缺陷
420‧‧‧「區塊型」缺陷/區塊缺陷
434‧‧‧移位暫存器
444‧‧‧有缺陷移位暫存器/移位暫存器
503‧‧‧電壓成像光學系統測試頭
515‧‧‧不同側
517‧‧‧縱向軸
520‧‧‧空氣注射器區塊
530‧‧‧接觸墊
540‧‧‧縱向軸
604‧‧‧經簡化影像
1000‧‧‧系統
1010‧‧‧處理器
1020‧‧‧電子記憶體/記憶體
1030‧‧‧電壓成像系統
1040‧‧‧探針總成
1050‧‧‧輸入裝置
1060‧‧‧輸出裝置
1081‧‧‧短路棒
1082‧‧‧短路棒
CK1‧‧‧時脈信號/輸入時脈信號
CK2‧‧‧時脈信號/輸入時脈信號
EN-1‧‧‧輸入端子
EN-2‧‧‧啟用信號
Vdd‧‧‧供應電壓
Vst‧‧‧啟用信號/信號
圖1繪示正使用眾多信號線、眾多短路棒及一VIOS測試頭測試之一面板中之一陣列區域之一經簡化高階方塊圖。
圖2繪示面板中包含眾多移位暫存器之IGD電路。
圖3A繪示施加至圖2之IGD電路之若干個輸入信號之一時序圖。
圖3B繪示由圖2之IGD電路產生之若干個輸出信號之一時序圖。
圖4A繪示面板中包含與一IGD電路缺陷相關聯之一線缺陷之一陣列區域之一經簡化模擬之電壓影像。
圖4B繪示面板中包含與一IGD電路缺陷相關聯之一區塊缺陷之一陣列區域之一經簡化模擬之電壓影像。
圖5繪示根據本發明之一項實施例在正使用一VIOS測試頭測試之一面板(同時使用眾多信號線驅動該面板)中之一IGD電路之一經簡化高階方塊圖。
圖6繪示面板中之一IGD電路中之一例示性移位暫存器之一經簡化影像。
圖7繪示根據本發明之一項實施例用於測試包含一主動陣列及一週邊電路之一平板顯示器之一方法之一經簡化高階流程圖，該週邊電路包含形成於面板中之眾多週期性安置之單位單元。
圖8繪示根據本發明之另一實施例之圖7中所繪示之方法步驟之一經簡化高階流程圖。
圖9繪示根據本發明之一實施例之一方法900之一經簡化高階流程圖。
圖10繪示根據本發明之某些實施例之一系統1000之一經簡化高階示意圖。
根據本發明之一項實施例，一種方法包含用於包含整合式驅動電路之TFT顯示面板之一檢驗技術。圖1繪示根據本發明之一項實施例在正使用眾多信號線150、152、154、156、眾多短路棒1082、1081及一VIOS測試頭103測試之一面板中之一陣列區域102(下文中亦稱為「像素陣列」)之一經簡化高階方塊圖，VIOS測試頭103安置於陣列區域102上方。面板進一步包含在閘極線之一端或兩端處安置於陣列區域102之週邊中之IGD電路104(圖1圖解說明在主動區之一側上之一IGD區域)。IGD電路104可耦合至可用於分別將一時脈信號CK1、一時脈信號CK2、一供應電壓Vdd及一啟用信號Vst供應至IGD電路104之一第一信號線150、一第二信號線152、一第三信號線154及一第四信號線156。當IGD電路104繼而將其輸出信號供應至N個閘極線114-1、114-2至114-N時，回應於時脈信號CK1、CK2及啟用信號Vst「在面板操作期間按既定方案」(亦即，一次一個閘極線)驅動IGD電路及N個閘極線。
面板可進一步包含短路棒1081及1082以並行驅動眾多資料線106。資料線分離成一組「奇數」線及「偶數」線，其分別經由短路棒1081及1082連接至接觸墊DO(「資料奇數」)110及DE(「資料偶數」)112。陣列區域102中與相同短路棒連接在一起之像素同時接通，其中相交之資料線及閘極線兩者被啟動，例如資料「高」。類似 地，面板亦可包含連接至一或多個閘極墊(未展示)之一或多個閘極短路棒(未展示)，該一或多個閘極墊允許在一或多個閘極短路棒直接並行驅動眾多閘極線時繞過IGD電路。在面板製作程序之稍後階段期間，可將短路棒與面板切斷連接。
為對一TFT陣列進行電測試，施加電驅動信號之一型樣，且諸如Photon Dynamics之電壓成像系統(VIOS)之一偵測構件在面板之陣列區域102上方掃描，從而觀察到不對信號之型樣做出回應之任何像素。電驅動信號之型樣透過IGD電路104或透過一或多個閘極短路棒施加至陣列區域102且亦透過資料短路棒或個別資料線施加至資料線。比較所產生顯示圖案與一預期之顯示圖案以偵測缺陷，如在頒予M.君(M.Jun)等人之題為「Array Test Using the Shorting Bar and High Frequency Clock Signal for the Inspection of TFT-LCD With Integrated Driver IC」之美國專利第7,714,589號中更詳細地闡述。
圖2繪示IGD，即面板中包含眾多(N個)移位暫存器204-1至204-N(在本文中共同地且替代地稱為移位暫存器204)之週期電路104之一例示性實施例。在下文中，「IGD電路」、「IGD電路元件」及「移位暫存器」應理解為包含至陣列區域102中之對應閘極線114之各別連接。圖3A繪示施加至圖2之IGD電路104之若干個輸入信號之一時序圖。圖3B繪示由圖2之IGD電路104產生之若干個輸出信號之一時序圖。參考圖2、圖3A及圖3B，每一移位暫存器204接收相對於彼此相移180度之一對時脈信號CK1 350、CK2 352，及一供應電壓Vdd 354。當信號Vst 356施加至移位暫存器204-1之一輸入端子EN-1且做出一低至高轉變時，移位暫存器204-1產生展示為供應至閘極線114-1(未展示)之一輸出脈衝314-1。輸出脈衝314-1相對於時脈信號CK1及CK2係同步的。換言之，信號Vst啟用驅動型樣之開始。移位暫存器204-1之輸出脈衝作為一啟用信號EN-2接收至移位暫存器204-2，移位 暫存器204-2繼而將其輸出脈衝314-2供應至閘極線114-2(未展示)，如此直至移位暫存器204-N。因此，對應於輸入時脈信號CK1及CK2之串流，輸出脈衝314以一時間上逐步之方式產生。此係一「按既定方案」操作之一項實例。
圖4A繪示由(舉例而言)一VIOS測試頭觀察之陣列區域102之一經簡化模擬之電壓影像404，陣列區域102包含與面板中之一IGD電路104缺陷相關聯之一線缺陷410。「線型」缺陷410係IGD電路104中之相關聯移位暫存器434中之一缺陷之結果且偵測為N個閘極線114中具有一實質上不同於其他(亦即，無缺陷)閘極線114之電壓條件之一個閘極線之一結果。圖4B繪示包含與面板中之另一類型之IGD電路104缺陷相關聯之一「區塊型」缺陷420之一陣列區域102之一經簡化模擬之電壓影像406。區塊缺陷420係與N個閘極線114中之一者相關聯之一有缺陷移位暫存器444之結果，且應該在具有有缺陷移位暫存器444之閘極線之後驅動之閘極線皆具有一實質上不同於在有缺陷閘極線之前驅動之正常閘極線電壓之電壓條件。舉例而言，移位暫存器434及444可對應於圖2中所繪示之移位暫存器204中之一者。藉由使在圖1中參考之VIOS測試頭103在區域102上方移動來定位線缺陷410及區塊缺陷420。
可藉由使用一習用短路棒驅動閘極線來偵測陣列區域102中可由IGD電路104中之缺陷隱藏之缺陷，此允許繞過IGD電路且提供用以驅動閘極線114之正常電壓位準。
上文所闡述之技術已達成IGD缺陷偵測之顯著改良，但仍具有諸如與定位IGD之一特定有缺陷元件(例如在含有缺陷之一移位暫存器內)相關之顯著限制，此乃因IGD缺陷可取決於其確切性質而具有廣泛變化之標誌。某些IGD缺陷可導致面板之整個區中在缺陷之下游之電壓之一改變(增加或減小)，而其他IGD缺陷可導致在限制於一帶之一 區上之電壓之一改變(例如，在一特定閘極索引N以下電壓再次增加至正常)。其他IGD缺陷可由具有低於(或高於)正常電壓之一或多個經隔離線來表徵。此外，在某些情形中，IGD缺陷對陣列區域102之影響可係弱的且因此難以偵測到。
根據本發明之一項實施例，一種新IGD缺陷偵測方法提供對IGD區中之結構之直接電壓成像。換言之，在某些實施例中，相比於自陣列區域102之一直接電壓影像推斷IGD缺陷(亦即，間接IGD缺陷偵測)，新IGD缺陷偵測方法直接自週邊電路區域獲取一電壓影像。新IGD缺陷偵測方法不僅提供有缺陷IGD電路元件之較準確偵測及定位(例如，其允許判定哪一移位暫存器係有缺陷的)，且亦可提供判定缺陷位於有缺陷移位暫存器中之何處之能力。此外，新IGD缺陷偵測方法可識別移位暫存器之諸多元件(例如，多於約10個電晶體)中之哪一者係有缺陷的。在一項實施例中，週邊電路區域可包含安置於眾多移位暫存器204與陣列區域102之間的眾多介面連接。在一項實施例中，眾多介面連接可包含閘極信號線114及移位暫存器之間的信號線之一部分，該眾多介面連接可安置於移位暫存器204與陣列區域102之間。
圖5繪示根據本發明之一項實施例在正使用一VIOS測試頭503測試之一面板(同時使用眾多信號線150、152、154驅動該面板)中之IGD電路104之一經簡化高階方塊圖。圖5中所繪示之特徵類似於圖1中所繪示之特徵。下文論述某些差異。
當將信號施加至IGD電路104時，IGD電路104中所包含之導電元件經受電壓，該等電壓致使自顯示器之在IGD電路之區中之表面發出電場。可使用(至少部分地)直接定位於面板之含有IGD之週邊區上方之一VIOS測試頭503來使此等電場成像，此類似於如何在將LC材料注射至面板中之前測試主動區中之像素。然而，VIOS測試頭503以使得將眾多信號耦合至面板之探針觸點及相關聯硬體不受干擾之一方式定 位。
IGD電路之直接電壓成像之實施方案之一項態樣係避免跨越面板之表面移動之VIOS測試頭與探針總成之間的機械干擾之能力。此可以下文所論述之數種方式來解決。
在一項實施例中，VIOS測試頭503包含至少一個空氣注射器區塊520，其適於使VIOS測試頭503浮動於在面板上方一預定距離處之一空氣墊上而不干擾適於將眾多信號耦合至面板之一機械探針總成及相關聯硬體(未展示)。此外，空氣注射器區塊520係實體區而非VIOS測試頭503之成像區之一部分，從而暗指VIOS測試頭503之區可超過待成像之區(例如，在此情形中，IGD電路104)。此繼而可導致探針總成之探測硬體具有與IGD電路(或等效地，面板主動區)之一極小分離，此可導致對基板區之低效利用。在一項實施例中，空氣注射器區塊520可沿著VIOS測試頭503之至少一側安置，此適於給VIOS測試頭503提供鄰接或直接鄰接VIOS測試頭503之一不同側515之一偵測表面。在一項實施例中，空氣注射器區塊520可沿著實質上平行於面板之閘極線114定向之一縱向軸517而定向。VIOS測試頭503或面板亦可經旋轉以確保由VIOS測試頭503中之偵測調變器成像之有效區最遠朝向面板之邊緣延伸出，而由空氣注射器區塊520造成之遮蔽區不會干擾面板之邊緣處之電壓影像之獲取。
在一項實施例中，面板可包含眾多接觸墊530，其適於機械地被探測且進一步適於在機械探針總成(包含探針接腳本身)與眾多接觸墊530接觸時不干擾且允許連接至其之一探針總成不干擾VIOS測試頭503之運動。舉例而言，眾多接觸墊530可安置於面板之遠離IGD電路104及陣列區域102之一側上之至少一列中。在一項實施例中，眾多接觸墊530可在與資料線106之方向實質上正交之一側上安置於陣列區域102外側之週邊中，例如，至少一列接觸墊530之縱向軸540實質上正 交於資料線106之縱向方向。在一項實施例中，探針總成可適於最小化對VIOS測試頭503之機械干擾。舉例而言，探針總成可使用小探針接腳及小探針接腳固持器。
在一項實施例中，在VIOS測試期間，可使用用於在圖3A及圖3B中參考之正常或「按既定方案」操作之型樣來驅動IGD電路104。在另一實施例中，在VIOS測試期間，可使用用於突出某些類型之缺陷之特殊型樣來驅動IGD電路104。舉例而言，當使用驅動IGD電路104之信號線150、152、154及/或156中之至少一者將一給定移位暫存器中之一TFT之閘極驅動為低同時使TFT之源極保持為高時，可偵測該TFT之一通道中之一短路。可設計用以偵測不同類型之缺陷之其他型樣。
圖6繪示面板中之一IGD電路中之一例示性移位暫存器之一經簡化影像604，其圖解說明IGD電路104之結構通常比陣列區域102之結構複雜。然而，如圖2中所繪示，IGD電路104在垂直於閘極線114之方向上係週期性的，具有係閘極線週期之一整數倍之一週期性(此整數通常等於1或2)。舉例而言，當與一奇數索引之移位暫存器(例如，移位暫存器204-1)相比，一偶數索引之移位暫存器(例如，移位暫存器204-2)之佈局設計圖案沿著平行於閘極線114之一軸翻轉180度時，該整數倍可係2。此週邊電路結構之對應於移位暫存器204之週期性安置之單位單元係複雜的。因此，需要不同於用於陣列區域102中之缺陷偵測之彼等演算法之演算法。
圖7繪示根據本發明之一項實施例用於測試包含一主動陣列及一週邊電路區域之一平板顯示器之一方法之一經簡化高階流程圖700，該週邊電路區域包含形成於面板中之眾多週期性安置之單位單元。參考圖2及圖5，在藉助於對準基準標記將VIOS測試頭503與面板對齊710之後(該對準基準標記係出於此目的而實施於面板週邊中)，將 VIOS測試頭503定位720於IGD區上方；可將眾多信號施加至面板，且VIOS測試頭503獲取由所施加信號產生之IGD區之電壓影像。該等電壓影像用於判定IGD區之功能性。
在某些實施例中，根據與面板上之週期電路之位置(例如，面板上之移位暫存器204之位置)相關聯之所得對齊資料及佈局資訊，可判定730電壓影像中與面板之週邊(例如，IGD電路104)中之眾多週期性安置之單位單元(例如，N個移位暫存器204)中之每一者相關聯之所關注區域(ROI)。在某些實施例中，根據如自佈局資訊或電壓影像判定之面板上之週期電路之空間週期，判定730電壓影像中之所關注區域(ROI)。可形成所得顯示圖案。根據所得顯示圖案與一預期或參考顯示圖案之間的一差異且進一步根據下文將更詳細闡述之一臨限位準來偵測740缺陷。
可使用一IGD電路元件ROI內之一缺陷團塊(defect blob)之位置來基於與面板之佈局資訊之比較而將缺陷分類750。此可藉由以下操作來完成：將佈局資訊細分為對應於移位暫存器204之特徵(例如，電晶體或電晶體之群組)之各種區帶且藉由將有缺陷單元(移位暫存器)映射至佈局資訊上而判定缺陷對應於哪一區帶。分類準確度依據VIOS之有效解析度而增加。
圖8繪示根據本發明之另一實施例之圖7中所繪示之方法步驟730及740之一經簡化高階流程圖800。在對齊及電壓影像之獲取之後，可判定810對應於一第一IGD電路元件或單位單元(例如，最靠近於對齊點之單位單元)之ROI。可根據相對於對齊點之一預定移位或藉由使影像之含有參考點及第一元件之部分與一參考或「黃金」影像(例如，一已知無缺陷單位單元或移位暫存器及對齊標記之一所儲存電壓影像)相關來完成第一單位單元判定。
隨後，可判定820週期性安置之單位單元(例如，移位暫存器204) 之週期性。可(舉例而言)藉由以下操作來完成週期性判定：沿著對應於第一IGD電路元件或單位單元之ROI之週期性重複之單位單元之重複方向(例如，沿正交於閘極線114之縱向軸之方向)執行一投影，後續接著(舉例而言)一快速傅立葉變換。亦可使用單位單元或IGD電路元件之間的一預定間距(例如，使用佈局資訊判定)。
在下一步驟中，可判定830對應於在第一單位單元之後之IGD電路元件或單位單元(例如，第二單位單元、第三單位單元及/或等等)之ROI。可藉由根據第一單位單元之ROI或黃金影像及在先前步驟820中偵測之週期性將IGD電路之ROI切分成N個子ROI來完成在第一ROI之後之ROI之判定。
接下來可建構840 IGD電路元件之一參考ROI。可根據黃金影像形成或可藉由對IGD電路元件ROI中之全部或某些求平均來建構此參考ROI。舉例而言，此參考可呈一中值投影峰值(或穀值)強度之形式。舉例而言，可僅僅自任何給定單位單元或IGD電路元件之緊密接近之單位單元元件(例如，最近之相鄰者)建構參考ROI。自緊密接近之單位單元元件建構參考ROI可稱為局部平均，其可用於最小化長程變化之影響。另一選擇係，在一項實施例中，可使用在眾多單位單元內之全域平均。在一項實施例中，可在形成參考時拒絕離群單位單元(例如，具有受損電壓影像之有缺陷單位單元)。
可比較850(例如，自該每一者減去)如此形成之參考ROI與眾多單位單元或IGD電路元件ROI中之每一者以偵測缺陷。作為一實例，可比較每一投影峰值或穀值之強度與一參考(例如，中值)投影峰值強度。可根據一逐感測器像素減法來完成比較。可使用低通濾波來最小化影像資料中之雜訊之影響。將有缺陷單元識別為其中針對ROI中之任何給定像素在單元中之任何位置處與參考或相鄰者之差異超過一預定臨限值或一系列預定臨限值之單元。可相對於參考ROI之強度之一 絕對數或根據構成參考ROI之個別IGD ROI之間的變化來設定預定臨限值-後一方法稱為「自適應臨限值設定」。亦可構想出其他「臨限值設定」方法。將有缺陷像素分組成稱為團塊之經連接元件。缺陷團塊可基於其大小(例如，可忽略由少於特定數目個經連接感測器像素形成之團塊)或其他準則而被忽視。
圖9繪示根據本發明之一實施例之一方法900之一經簡化高階流程圖。使用方法900，可偵測一週期電路(諸如一FPD之一IGD電路)中之缺陷。根據該方法，使用一電壓成像系統(舉例而言，一VIOS測試頭，諸如本文中別處所論述之VIOS測試頭)來擷取已用電子輸入信號驅動之週期電路之電壓影像，該等電子輸入信號經組態以致使週期電路之一或多個節點呈現一已知電壓狀態(若恰當起作用)。可在方法900中使用本文中所論述之其他方法之一或多個態樣。
可將電壓成像系統與週期電路對準(或對齊)910。舉例而言，可使用一光學特徵辨識控制系統來對準電壓成像系統。舉例而言，一光學特徵辨識控制系統可經組態以使週期電路之一實體特徵與儲存於一記憶體中之一特徵圖案匹配。舉例而言，可產生一或多個對準基準標記或另一圖案作為實體週期電路之一部分。標記或圖案之一表示儲存於記憶體中，且電壓成像系統經對準以使得該電壓成像系統產生與記憶體中之標記或圖案之表示匹配且在位置上對準之實體標記或圖案之一影像。
另一選擇係，週期電路可實體上經定位以使得對準基準標記或其他圖案在光學特徵辨識系統之視域內。然後使用光學特徵辨識系統以高準確度來對齊標記或圖案之位置。使用電壓成像系統與光學特徵辨識系統之間的已知偏移，判定對準標記或圖案與待由電壓成像系統檢驗之週期電路之第一部分之間的偏移。基於該偏移，將電壓成像系統定位於週期電路之第一部分上。
可另外或替代地使用其他對準機制及方案。舉例而言，一使用者可輸入表示用於定位電壓成像系統之對準資訊之資訊，或可將表示用於對準之定位之資訊儲存於一記憶體中。
另外，判定920週期電路之空間週期。舉例而言，可基於使用電壓成像系統獲取之週期電路之一或多個電壓影像而判定空間週期。可藉由一處理器分析該一或多個影像以判定週期電路之週期。舉例而言，可對電壓影像之資料執行一快速傅立葉變換(FFT)以判定週期電路之沿一方向之空間週期，針對該方向，所判定空間週期表示週期電路之一經重複單位單元之一長度。在某些實施例中，電壓影像之資料包含沿著週期電路之經重複單元之方向之一投影。
可另外或替代地使用判定週期電路之週期之其他方法。舉例而言，一使用者可輸入表示空間週期之資訊，或可將表示空間週期之資訊儲存於一記憶體中。
可使用週期電路之週期來判定多個所關注區域(ROI)中之每一者之一尺寸。舉例而言，每一ROI之一長度或ROI之一間距可對應於或等於週期電路之一個空間週期。在某些實施例中，每一ROI之長度或ROI之間距可對應於或等於週期電路之整數個空間週期。
基於長度或間距資訊及對準資訊，可判定每一ROI之位置。一旦判定了ROI之位置，旋即針對每一ROI存取至少一個電壓影像930。在某些實施例中，存取用於判定週期電路之空間週期之週期電路之一或多個電壓影像。在某些實施例中，使用電壓成像系統藉由致使電壓成像系統獲取一或多個新電壓影像而獲取ROI之一或多個電壓影像。
該方法亦包含存取一參考影像940。舉例而言，在某些實施例中，該參考影像儲存於與處理器通信之一記憶體中。舉例而言，使用電壓成像系統，可擷取週期電路之一已知良好部分之一電壓影像，且可基於所擷取電壓影像而產生參考影像並將其儲存於記憶體中。
在某些實施例中，可基於正測試之裝置之電壓影像而產生參考影像。舉例而言，可對ROI中之全部或某些之電壓影像求平均以產生參考影像。另一選擇係，可使用投影之平均高度來產生參考影像。
一旦存取參考影像，旋即比較950每一ROI之電壓影像與參考影像進行。
基於該等比較，可將每一ROI評估為操作的或有缺陷的960。舉例而言，可將其電壓影像與參考影像相差大於一臨限值之ROI評估為包含一或多個缺陷。另外，可將其電壓影像與參考影像相差小於臨限值之ROI評估為操作的。
圖10繪示根據本發明之某些實施例之一系統1000之一經簡化高階示意圖。系統1000包含處理器1010、電子記憶體1020、電壓成像系統1030、探針總成1040、輸入裝置1050及輸出裝置1060。
處理器1010與記憶體1020、電壓成像系統1030、探針總成1040、輸入裝置1050及輸出裝置1060中之每一者電通信。處理器1010經組態以與記憶體1020、電壓成像系統1030、探針總成1040、輸入裝置1050及輸出裝置1060中之每一者互動以便致使系統1000執行本文中所論述之方法步驟及行動。處理器1010可經組態以執行儲存於記憶體1020中之指令，該等指令經組態以致使系統1000執行本文中所論述之方法步驟及行動。
輸入裝置1050經組態以由一使用者用於將資訊傳遞至處理器1010。舉例而言，輸入裝置1050可包含一鍵盤。
輸出裝置1060經組態以自處理器1010接收資訊並將所接收資訊傳遞至一使用者。舉例而言，輸出裝置1060可包含一顯示器。
電子記憶體1020可儲存在(舉例而言)由處理器1010執行時致使處理器1010或系統1000執行本文中所論述之方法及行動之電腦可讀指令。電子記憶體1020亦可儲存其他資訊以便用作本文中別處所論述之 各種記憶體。
電壓成像系統1030可經組態以執行由本文中所論述之各種電壓成像系統執行之方法及行動。舉例而言，電壓成像系統1030可包含一VIOS測試頭。
探針總成1040可經組態以執行由本文中所論述之各種探針總成執行之方法及行動。
在介紹IGD電路之直接電壓成像之情況下，根據本發明之實施例，可完全使用一短路棒繞過IGD電路104來完成陣列區域102之檢驗。因此，對於包含IGD電路之一部分及陣列區域102之一部分兩者之一經檢驗位點，可獲取兩組電壓影像。在一項實施例中，該兩組電壓影像可包含使用IGD電路104按既定方案以全閘極型樣獲得之一個電壓影像及以繞過型樣獲得之另一電壓影像。可將後續影像處理分攤給對應於其型樣係既定之區(例如，IGD之全閘極型樣、主動區之繞過型樣)之ROI。
本發明之實施例可應用於當在生產中實施TFT整合式資料驅動器電路時偵測此等資料驅動器中之缺陷。本發明之實施例可與除基於電光換能器之技術之電壓量測技術一起使用。此等替代技術之一個實例係藉由在將面板結構曝露於一電子束之後產生之次級電子進行之電壓量測。
應理解，本發明之實施例並不限於找出IGD電路中之缺陷，而是可適用於找出安置於面板之在陣列區域102外側之週邊區域中之任何週期性重複之複雜電路結構中之缺陷。
本發明之以上實施例係說明性而非限制性的。各種替代方案及等效形式係可能的。雖然已以一實例之方式參考一整合式閘極驅動電路闡述了本發明，但應理解本發明並不受平板之週邊中之週期電路類型之限制。雖然已以實例之方式參考LCD及OLED顯示面板闡述了本 發明，但應理解，本發明並不受顯示面板技術之類型之限制。雖然已以一實例之方式參考一Voltage Imaging®光學系統(VIOS)測試頭闡述了本發明，但應理解，本發明並不受所使用之電壓成像技術之類型之限制。此外，本發明可用於不限於薄膜電晶體陣列(諸如平板上之其他電路、微電子電路、電路板、太陽能面板、半導體電路等等)之測試之測試應用中。鑒於本發明理解其他添加、減去或修改，且其既定歸屬於本發明之範疇內。

Claims (20)

  1. 一種測試一平板顯示器之方法，該平板顯示器包括一像素陣列及經組態以將信號提供至該等像素之一週邊電路，該方法包括：將至少一個測試信號施加至該週邊電路；獲取該週邊電路之一或多個電壓影像；及基於該等所獲取電壓影像而偵測該週邊電路中之一缺陷。
  2. 如請求項1之方法，其中該週邊電路包含複數個週期性安置之單位單元，且其中每一電壓影像係該等單位單元中之一者之電壓影像。
  3. 如請求項2之方法，其進一步包括判定該等週期性安置之單位單元之週期。
  4. 如請求項3之方法，其中基於該一或多個電壓影像而判定該週期。
  5. 如請求項4之方法，其中基於該一或多個電壓影像之一快速傅立葉變換而判定該週期。
  6. 如請求項2之方法，其進一步包括比較每一電壓影像與一參考，其中偵測該缺陷包括偵測該等電壓影像中之一或多者與該參考之間的一差異。
  7. 如請求項6之方法，其進一步包括判定該參考。
  8. 如請求項7之方法，其中基於該等電壓影像而判定該參考。
  9. 如請求項8之方法，其中基於該等電壓影像之一平均值而判定該參考。
  10. 如請求項1之方法，其中該週邊電路包括：複數個移位暫存器；及 複數個介面連接，其安置於該複數個移位暫存器與該像素陣列之間。
  11. 一種經組態以測試一平板顯示器之系統，該平板顯示器包括一像素陣列及經組態以將信號提供至該等像素之一週邊電路，該系統包括：一探針總成，其經組態以將至少一個測試信號施加至該週邊電路；一電壓成像系統，其經組態以獲取該週邊電路之一或多個電壓影像；及一處理器，其經組態以基於該等所獲取電壓影像而偵測該週邊電路中之一缺陷。
  12. 如請求項11之系統，其中該週邊電路包含複數個週期性安置之單位單元，且其中每一電壓影像係該等單位單元中之一者之電壓影像。
  13. 如請求項12之系統，其中該處理器進一步經組態以判定該等週期性安置之單位單元之週期。
  14. 如請求項13之系統，其中基於該一或多個電壓影像而判定該週期。
  15. 如請求項14之系統，其中基於該一或多個電壓影像之一快速傅立葉變換而判定該週期。
  16. 如請求項12之系統，其中該處理器進一步經組態以比較每一電壓影像與一參考，且其中偵測該缺陷包括偵測該等電壓影像中之一或多者與該參考之間的一差異。
  17. 如請求項16之系統，其中該處理器進一步經組態以判定該參考。
  18. 如請求項17之系統，其中基於該等電壓影像而判定該參考。
  19. 如請求項18之系統，其中基於該等電壓影像之一平均值而判定該參考。
  20. 如請求項11之系統，其中該週邊電路包括：複數個移位暫存器；及複數個介面連接，其安置於該複數個移位暫存器與該像素陣列之間。
TW103135265A 2013-10-09 2014-10-09 用於平板裝置中之週邊電路之直接測試 TW201528235A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361888731P 2013-10-09 2013-10-09

Publications (1)

Publication Number Publication Date
TW201528235A true TW201528235A (zh) 2015-07-16

Family

ID=53035359

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103135265A TW201528235A (zh) 2013-10-09 2014-10-09 用於平板裝置中之週邊電路之直接測試

Country Status (4)

Country Link
JP (1) JP2015129912A (zh)
KR (1) KR102250763B1 (zh)
CN (1) CN104732901B (zh)
TW (1) TW201528235A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770345B (zh) * 2018-01-23 2022-07-11 日商迪思科股份有限公司 工件切割方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200051418A (ko) 2018-11-05 2020-05-13 안영진 화장품 병
CN110161729B (zh) * 2019-05-17 2021-08-03 深圳市华星光电半导体显示技术有限公司 显示面板测试方法及系统
CN113906491A (zh) * 2019-06-05 2022-01-07 应用材料公司 用于识别基板上的缺陷的方法和用于识别基板上的有缺陷驱动器电路的设备
CN114512077B (zh) * 2020-10-23 2023-12-05 西安诺瓦星云科技股份有限公司 接收卡输出的驱动时序检测方法、装置及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235272A (en) * 1991-06-17 1993-08-10 Photon Dynamics, Inc. Method and apparatus for automatically inspecting and repairing an active matrix LCD panel
US5391985A (en) * 1992-03-06 1995-02-21 Photon Dynamics, Inc. Method and apparatus for measuring high speed logic states using voltage imaging with burst clocking
US6678404B1 (en) * 2000-10-31 2004-01-13 Shih-Jong J. Lee Automatic referencing for computer vision applications
JP3468755B2 (ja) * 2001-03-05 2003-11-17 石川島播磨重工業株式会社 液晶駆動基板の検査装置
US7714589B2 (en) * 2005-11-15 2010-05-11 Photon Dynamics, Inc. Array test using the shorting bar and high frequency clock signal for the inspection of TFT-LCD with integrated driver IC
JP4646035B2 (ja) * 2006-04-07 2011-03-09 株式会社 日立ディスプレイズ ラビング角度測定装置、及び液晶表示装置並びに光学フィルムの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI770345B (zh) * 2018-01-23 2022-07-11 日商迪思科股份有限公司 工件切割方法

Also Published As

Publication number Publication date
CN104732901A (zh) 2015-06-24
CN104732901B (zh) 2019-05-10
KR102250763B1 (ko) 2021-05-12
JP2015129912A (ja) 2015-07-16
KR20150042134A (ko) 2015-04-20

Similar Documents

Publication Publication Date Title
US10962567B2 (en) Systems and methods for electrical inspection of flat panel displays using cell contact probing pads
KR102250763B1 (ko) 플랫 패널 장치의 주변 회로에 대한 직접적인 테스팅
KR101955052B1 (ko) 전체 원 화상을 사용하여 결함을 검출하는 시스템 및 방법
US9298055B2 (en) Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device
US20070109011A1 (en) Array Test Using The Shorting Bar And High Frequency Clock Signal For The Inspection Of TFT-LCD With Integrated Driver IC
KR100942841B1 (ko) 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치
US20160217755A1 (en) Active device array substrate and method for inspecting the same
KR101451352B1 (ko) 자동 동적 픽셀 맵 정정 및 구동 신호 교정
JP5034382B2 (ja) Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置
DE112005002988T5 (de) Leitungskurzschlussermittlung in LCD-Pixelanordnungen
US9230474B2 (en) Array testing method and device
JP4831525B2 (ja) Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置
US20150097592A1 (en) Direct testing for peripheral circuits in flat panel devices
CN110634431A (zh) 检测和制造显示面板的方法
JP4853705B2 (ja) Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置
US11092639B2 (en) Display device and inspection method of display device
JP5466393B2 (ja) Ｔｆｔアレイの検査方法及びｔｆｔアレイの検査装置
JP2002040075A (ja) アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法
JP2014025902A (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
Zentai Voltage injection and readout method for PCB (printed circuit board) testing
Freeman et al. 25.2: Invited Paper: Implications of Super High Resolution to Array Testing
JP2007206081A (ja) 半導体装置、検査基板、検査装置