CN104732901B - 测试扁平面板显示器的方法及经配置以测试扁平面板显示器的系统 - Google Patents

Abstract

本申请案涉及一种测试扁平面板显示器的方法及一种经配置以测试扁平面板显示器的系统。本发明揭示一种测试扁平面板显示器的方法，所述扁平面板显示器包含像素阵列及经配置以将信号提供到所述像素的外围电路。所述方法包含：将至少一个测试信号施加到所述外围电路；获取所述外围电路的一或多个电压图像；及基于所述所获取电压图像而检测所述外围电路中的缺陷。

Description

测试扁平面板显示器的方法及经配置以测试扁平面板显示器 的系统

相关申请案交叉参考

本申请案主张2013年10月9日提出申请的第61/888,731号美国临时申请案的权益，且与2006年11月14日提出申请的共同转让的第7,714,589号美国专利相关，第7,714,589号美国专利主张对2005年11月15日提出申请的共同转让的第60/737,090号美国临时申请案的优先权，所有各案的内容以全文引用的方式并入本文中。

技术领域

本发明大体来说涉及在液晶、有机发光二极管及相关显示器中使用的薄膜晶体管(TFT)阵列的检验，且更具体来说涉及包含集成驱动电路的TFT阵列的检验。

背景技术

当在上部彩色滤光器与下部TFT背板之间注射液晶(LC)材料时，会出现与液晶显示器(LCD)面板相关联的制造成本的显著部分。因此，在此制造步骤之前识别并校正TFT背板(下文中也称为“面板”)中的任何缺陷为有用的。同样地，当在TFT背板上沉积有机发光二极管(OLED)材料时，会出现与OLED显示器相关联的制造成本的显著部分。在沉积LC或OLED材料之前检验LCD或OLED面板的问题是在无LC或OLED材料的情况下，显示器为不起作用的且不产生用于检验的图像。在沉积LC或OLED材料之前，当通过外部电源驱动时，在给定像素处存在的仅有信号为由所述像素的电极上的电压产生的电场。测试面板上的阵列的技术通常利用像素电极的电性质，例如随晶体管栅极或数据线上的改变的驱动电压而变的电场或像素电压。

举例来说，由光子动力学公司(Photon Dynamics,Inc.，PDI)设计的阵列面板测试器/如由第4,983,911号美国专利描述的奥宝(Orbotech)的Voltage光学系统(VIOS)采用电光换能器来将受测试装置上的电场变换成由VIOS测试头中的光学传感器记录的光学信息。在将LC材料注射到面板中或将OLED材料沉积到TFT背板上之前，面板测试机器(也称为模式产生器)使用到面板外围上的垫的机械触点来电驱动面板以便结合VIOS检测器驱动用于检验像素阵列的信号，所述检测器检测与像素阵列中的信号相关联的电场。

与具有接近面板制造工艺的结束而附接到面板的单独栅极驱动器IC的显示器相比，大部分的现代液晶显示器(LCD)及有机发光二极管(OLED)显示面板并入有作为TFT面板制作工艺的部分制作的集成栅极驱动(IGD)电路。IGD电路通常形成于面板上的有源像素阵列区域的外围中。相对于具有外部突片接合栅极驱动IC的显示器相比，IGD技术降低成本，减小边框大小及重量且改进显示器的稳健性。然而，面板测试一直主要针对于使阵列区而非IGD电路区域成像。

因此，需要一种较好的方法来除有源阵列区域以外还检测IGD电路中的缺陷以便确保面板在LC材料注射或OLED材料沉积之前的恰当功能性以最大化生产成品率且降低成本。

可参考以下详细描述及附图来获得对本发明的实施例的性质及优点的更好理解。

发明内容

一个发明性方面为一种测试扁平面板显示器的方法，所述扁平面板显示器包含像素阵列及经配置以将信号提供到所述像素的外围电路。所述方法包含：将至少一个测试信号施加到所述外围电路；获取所述外围电路的一或多个电压图像；及基于所述所获取电压图像而检测所述外围电路中的缺陷。

另一发明性方面为一种经配置以测试扁平面板显示器的系统，所述扁平面板显示器包括像素阵列及经配置以将信号提供到所述像素的外围电路。所述系统包含：探头组合件，其经配置以将至少一个测试信号施加到所述外围电路；电压成像系统，其经配置以获取所述外围电路的一或多个电压图像；及处理器，其经配置以基于所述所获取电压图像而检测所述外围电路中的缺陷。

附图说明

图1描绘正使用众多信号线、众多短接条及VIOS测试头测试的面板中的阵列区的简化高级框图。

图2描绘面板中的包含众多移位寄存器的IGD电路。

图3A描绘施加到图2的IGD电路的若干个输入信号的时序图。

图3B描绘由图2的IGD路产生的若干个输出信号的时序图。

图4A描绘面板中的包含与IGD电路缺陷相关联的线缺陷的阵列区的简化模拟电压图像。

图4B描绘面板中的包含与IGD电路缺陷相关联的块缺陷的阵列区的简化模拟电压图像。

图5描绘根据本发明的一个实施例在正使用VIOS测试头测试的面板(同时使用众多信号线驱动所述面板)中的IGD电路的简化高级框图。

图6描绘面板中的IGD电路中的示范性移位寄存器的简化图像。

图7描绘根据本发明的一个实施例用于测试包含有源阵列及外围电路的扁平面板显示器的方法的简化高级流程图，所述外围电路包含形成于面板中的众多周期性安置的单位单元。

图8描绘根据本发明的另一实施例的图7中所描绘的方法步骤的简化高级流程图。

图9描绘根据本发明的实施例的方法900的简化高级流程图。

图10描绘根据本发明的一些实施例的系统1000的简化高级示意图。

具体实施方式

根据本发明的一个实施例，一种方法包含用于包含集成驱动电路的TFT显示面板的检验技术。图1描绘根据本发明的一个实施例在正使用众多信号线150、152、154、156，众多短接条1082、1081及VIOS测试头103测试的面板中的阵列区102(下文中也称为“像素阵列”)的简化高级框图，VIOS测试头103安置于阵列区102上方。所述面板进一步包含在栅极线的一端或两端处安置于阵列区102的外围中的IGD电路104(图1图解说明在有源区域的一侧上的IGD区)。IGD电路104可耦合到可用于分别将时钟信号CK1、时钟信号CK2、供应电压Vdd及启用信号Vst供应到IGD电路104的第一信号线150、第二信号线152、第三信号线154及第四信号线156。当IGD电路104继而将其输出信号供应到N个栅极线114-1、114-2到114-N时，响应于时钟信号CK1、CK2及启用信号Vst“在面板操作期间按既定方案”(即，一次一个栅极线)驱动IGD电路及N个栅极线。

所述面板可进一步包含短接条1081及1082以并行地驱动众多数据线106。所述数据线分离成一组“奇数”线及“偶数”线，其分别经由短接条1081及1082连接到接触垫DO(“数据奇数”)110及DE(“数据偶数”)112。阵列区102中与相同短接条连接在一起的像素同时接通，其中相交的数据线及栅极线两者被激活，例如数据“高”。类似地，所述面板还可包含连接到一或多个栅极垫(未展示)的一或多个栅极短接条(未展示)，所述一或多个栅极垫允许在一或多个栅极短接条直接平行地驱动众多栅极线时绕过IGD电路。在面板制作工艺的稍后阶段期间，可将短接条与面板切断连接。

为了对TFT阵列进行电测试，施加一种模式的电驱动信号，且例如光子动力学公司(Photon Dynamics)的电压成像系统(VIOS)等检测装置在面板的阵列区102上方扫描，从而观察到不对所述模式的信号做出响应的任何像素。所述模式的电驱动信号通过IGD电路104或通过一或多个栅极短接条而施加到阵列区102，且也通过数据短接条或个别数据线施加到数据线。将所产生的显示图案与预期显示图案进行比较以检测缺陷，如在颁予M.君(M.Jun)等人的标题为“用于检验具有集成驱动器IC的TFT-LCD的使用短接条及高频率时钟信号的阵列测试(Array Test Using the Shorting Bar and High Frequency ClockSignal for the Inspection of TFT-LCD With Integrated Driver IC)”的第7,714,589号美国专利中更详细地描述。

图2描绘IGD，即包含面板中的众多(N个)移位寄存器204-1到204-N(在本文中共同地且替代地称为移位寄存器204)的周期电路104的示范性实施例。在下文中，“IGD电路”、“IGD电路元件”及“移位寄存器”应理解为包含到阵列区102中的对应栅极线114的相应连接。图3A描绘施加到图2的IGD电路104的若干个输入信号的时序图。图3B描绘由图2的IGD电路104产生的若干个输出信号的时序图。参考图2、图3A及图3B，每一移位寄存器204接收相对于彼此被相移180度的一对时钟信号CK1350、CK2352，及供应电压Vdd 354。当信号Vst356被施加到移位寄存器204-1的输入端子EN-1且做出低到高转变时，移位寄存器204-1产生输出脉冲314-1，输出脉冲314-1被展示为供应到栅极线114-1(未展示)。输出脉冲314-1相对于时钟信号CK1及CK2为同步的。换句话说，信号Vst启用驱动模式的开始。移位寄存器204-1的输出脉冲作为启用信号EN-2接收到移位寄存器204-2，移位寄存器204-2继而将其输出脉冲314-2供应到栅极线114-2(未展示)，如此直到移位寄存器204-N。因此，对应于输入时钟信号CK1及CK2的流，输出脉冲314是以时间上逐步的方式产生的。此为“按既定方案”操作的一个实例。

图4A描绘由(举例来说)VIOS测试头观察的阵列区102的简化模拟电压图像404，其包含与面板中的IGD电路104缺陷相关联的线缺陷410。“线型”缺陷410为IGD电路104中的相关联移位寄存器434中的缺陷的结果，且由于N个栅极线114中的一个栅极线具有实质上不同于其它(即，无缺陷)栅极线114的电压条件而被检测到。图4B描绘包含与面板中的另一类型的IGD电路104缺陷相关联的“块型”缺陷420的阵列区102的简化模拟电压图像406。块缺陷420为与N个栅极线114中的一者相关联的有缺陷移位寄存器444的结果，且应该在具有有缺陷移位寄存器444的栅极线之后驱动的栅极线均具有实质上不同于在有缺陷栅极线之前驱动的正常栅极线电压的电压条件。举例来说，移位寄存器434及444可对应于图2中所描绘的移位寄存器204中的一者。通过使在图1中参考的VIOS测试头103在区102上方移动来定位线缺陷410及块缺陷420。

可通过使用常规短接条驱动栅极线来检测阵列区102中可由IGD电路104中的缺陷隐藏的缺陷，这允许绕过IGD电路且提供用以驱动栅极线114的正常电压电平。

上文所描述的技术已实现IGD缺陷检测的显著改进，但仍具有例如与定位IGD的特定有缺陷元件(例如在含有缺陷的移位寄存器内)相关的显著限制，因为IGD缺陷可取决于其确切性质而具有广泛变化的标志。一些IGD缺陷可导致面板的整个区域中在缺陷下游的电压的改变(增加或减小)，而其它IGD缺陷可导致在限制于一带的区域上的电压的改变(例如，在某一栅极索引N以下电压再次增加到正常)。其它IGD缺陷可由具有低于(或高于)正常的电压的一或多个经隔离线来表征。此外，在某些情况中，IGD缺陷对阵列区102的影响可为弱的且因此难以检测到。

根据本发明的一个实施例，一种新的IGD缺陷检测方法提供对IGD区域中的结构的直接电压成像。换句话说，在一些实施例中，相比于从阵列区102的直接电压图像推断IGD缺陷(即，间接IGD缺陷检测)，新的IGD缺陷检测方法直接从外围电路区获取电压图像。新的IGD缺陷检测方法不仅提供有缺陷IGD电路元件的较准确检测及定位(例如，其允许确定哪一移位寄存器为有缺陷的)，而且可提供确定缺陷位于有缺陷移位寄存器中的何处的能力。此外，新的IGD缺陷检测方法可识别移位寄存器的许多元件(例如，多于约10个晶体管)中的哪一者为有缺陷的。在一个实施例中，外围电路区可包含安置于众多移位寄存器204与阵列区102之间的众多接口连接。在一个实施例中，众多接口连接可包含栅极信号线114及移位寄存器之间的信号线的一部分，其可安置于移位寄存器204与阵列区102之间。

图5描绘根据本发明的一个实施例在正使用VIOS测试头503测试的面板(同时使用众多信号线150、152、154驱动所述面板)中的IGD电路104的简化高级框图。图5中所描绘的特征类似于图1中所描绘的特征。下文论述某些差异。

当将信号施加到IGD电路104时，IGD电路104中所包含的导电元件经受电压，所述电压致使从显示器的在IGD电路的区域中的表面发出电场。可使用(至少部分地)直接定位于面板的含有IGD的外围区域上方的VIOS测试头503来使这些电场成像，这类似于如何在将LC材料注射到面板中之前测试有源区中的像素。然而，VIOS测试头503是以使得不干扰将众多信号耦合到面板的探头触点及相关联硬件的方式定位的。

IGD电路的直接电压成像的实施方案的一个方面是避免跨越面板的表面移动的VIOS测试头与探头组合件之间的机械干扰的能力。这可以下文所论述的数种方式来解决。

在一个实施例中，VIOS测试头503包含至少一个空气注射器块520，其适于使VIOS测试头503浮动于在面板上方预定距离处的空气垫上而不干扰适于将众多信号耦合到面板的机械探头组合件及相关联硬件(未展示)。此外，空气注射器块520为物理区域而非VIOS测试头503的成像区域的部分，从而暗示VIOS测试头503的区域可超过待成像的区域(例如，在此情况中，为IGD电路104)。这继而可导致探头组合件的探测硬件具有与IGD电路(或等效地，面板有源区域)的微小分离，此可导致对衬底区域的低效利用。在一个实施例中，空气注射器块520可沿着VIOS测试头503的至少一个侧安置，此适于给VIOS测试头503提供邻接或直接邻接VIOS测试头503的不同侧515的检测表面。在一个实施例中，空气注射器块520可沿着实质上平行于面板的栅极线114定向的纵向轴517而定向。VIOS测试头503或面板还可经旋转以确保由VIOS测试头503中的检测调制器成像的有效区域最远朝向面板的边缘延伸出，而由空气注射器块520造成的遮蔽区域不会干扰面板的边缘处的电压图像的获取。

在一个实施例中，面板可包含众多接触垫530，其适于机械地被探测且进一步适于在机械探头组合件(包含探针自身)与众多接触垫530接触时不干扰且允许连接到其的探头组合件不干扰VIOS测试头503的运动。举例来说，众多接触垫530可安置于面板的远离IGD电路104及阵列区102的一侧上的至少一行中。在一个实施例中，众多接触垫530可在与数据线106的方向实质上正交的侧上安置于阵列区102外侧的外围中，例如，至少一行接触垫530的纵向轴540实质上正交于数据线106的纵向方向。在一个实施例中，探头组合件可适于最小化对VIOS测试头503的机械干扰。举例来说，探头组合件可使用小的探针及小的探针固持器。

在一个实施例中，在VIOS测试期间，可使用用于在图3A及图3B中参考的正常或“按既定方案”操作的模式来驱动IGD电路104。在另一实施例中，在VIOS测试期间，可使用用于突出某一类型的缺陷的特殊模式来驱动IGD电路104。举例来说，当使用驱动IGD电路104的信号线150、152、154及/或156中的至少一者将给定移位寄存器中的TFT的栅极驱动为低同时使TFT的源极保持为高时，可检测所述TFT的沟道中的短路。可设计用以检测不同类型的缺陷的其它模式。

图6描绘面板中的IGD电路中的示范性移位寄存器的简化图像604，其图解说明IGD电路104的结构通常比阵列区102的结构复杂。然而，如图2中所描绘，IGD电路104在垂直于栅极线114的方向上为周期性的，具有为栅极线周期的整数倍的周期性(此整数通常等于1或2)。举例来说，当与奇数标引的移位寄存器(例如，移位寄存器204-1)相比，偶数标引的移位寄存器(例如，移位寄存器204-2)的布局设计图案沿着平行于栅极线114的轴翻转180度时，所述整数倍可为2。此外围电路结构的对应于移位寄存器204的周期性安置的单位单元为复杂的。因此，需要不同于用于阵列区102中的缺陷检测的算法的算法。

图7描绘根据本发明的一个实施例用于测试包含有源阵列及外围电路区的扁平面板显示器的方法的简化高级流程图700，所述外围电路区包含形成于面板中的众多周期性安置的单位单元。参考图2及图5，在借助于对准基准标记将VIOS测试头503与面板对齐710之后(所述对准基准标记是出于此目的而实施于面板外围中)，将VIOS测试头503定位720于IGD区域上方；可将众多信号施加到面板，且VIOS测试头503获取由所施加信号产生的IGD区域的电压图像。所述电压图像用于确定IGD区域的功能性。

在一些实施例中，根据与面板上的周期电路的位置(例如，面板上的移位寄存器204的位置)相关联的所得对齐数据及布局信息，可确定730电压图像中与面板的外围(例如，IGD电路104)中的众多周期性安置的单位单元(例如，N个移位寄存器204)相关联的所关注区(ROI)。在一些实施例中，根据如从布局信息或电压图像确定的面板上的周期电路的空间周期，确定730电压图像中的所关注区(ROI)。可形成所得显示图案。根据所得显示图案与预期或参考显示图案之间的差异且进一步根据下文更详细描述的阈值电平来检测740缺陷。

可使用IGD电路元件ROI内的缺陷团块的位置来基于与面板的布局信息的比较而将缺陷分类750。这可通过以下操作来完成：将布局信息细分成对应于移位寄存器204的特征(例如，晶体管或晶体管群组)的各种区并通过将有缺陷单元(移位寄存器)映射到布局信息上而确定缺陷对应于哪一区。分类准确度依据VIOS的有效分辨率而增加。

图8描绘根据本发明的另一实施例的图7中所描绘的方法步骤730及740的简化高级流程图800。在对齐及电压图像的获取之后，可确定810对应于第一IGD电路元件或单位单元(例如，最接近对齐点的单位单元)的ROI。可根据相对于对齐点的预定移位或通过使图像的含有参考点及第一元件的部分与参考或“金色(golden)”图像(例如，已知无缺陷单位单元或移位寄存器及对齐标记的所存储电压图像)相关来完成第一单位单元确定。

随后，可确定820周期性安置的单位单元(例如，移位寄存器204)的周期性。可(例如)通过以下操作来完成周期性确定：沿着对应于第一IGD电路元件或单位单元的ROI的周期性重复的单位单元的重复方向(例如，沿正交于栅极线114的纵向轴的方向)执行投影，后续接着(举例来说)进行快速傅里叶变换。还可使用单位单元或IGD电路元件之间的预定间距(例如，使用布局信息确定)。

在接下来的步骤中，可确定830对应于在第一单位单元之后的IGD电路元件或单位单元(例如，第二单位单元、第三单位单元及/或等等)的ROI。可通过根据第一单位单元的ROI或金色图像及在先前步骤820中检测的周期性将IGD电路的ROI切分成N个子ROI来完成在第一ROI之后的ROI的确定。

接下来可构造840 IGD电路元件的参考ROI。可根据金色图像形成此参考ROI或可通过对IGD电路元件ROI中的全部或一些求平均来构造此参考ROI。举例来说，此参考可呈中值投影峰值(或谷值)强度的形式。举例来说，可仅仅根据任何给定单位单元或IGD电路元件的紧密接近的单位单元元件(例如，最近的相邻者)构造参考ROI。根据紧密接近的单位单元元件构造参考ROI可称为局部平均，其可用于最小化长范围变化的影响。或者，在一个实施例中，可使用在众多单位单元内的全局平均。在一个实施例中，可在形成参考时排除非正常单位单元(例如，具有受损电压图像的有缺陷单位单元)。

可将如此形成的参考ROI与众多单位单元或IGD电路元件ROI中的每一者进行比较850(例如，从所述每一者减去)以检测缺陷。作为一实例，可将每一投影峰值或谷值的强度与参考(例如，中值)投影峰值强度进行比较。可根据逐传感器像素减法来完成所述比较。可使用低通滤波来最小化图像数据中的噪声的影响。将有缺陷单元识别为其中针对ROI中的任何给定像素在单元中的任何位置处与参考或相邻者的差异超过一预定阈值或一系列预定阈值的单元。可相对于参考ROI的强度的绝对数或根据构成参考ROI的个别IGD ROI之间的变化来设定预定阈值-后一方法称为“自适应阈值设定”。还可构想出其它“阈值设定”方法。将有缺陷像素分组成称为团块的经连接元件。缺陷团块可基于其大小(例如，可忽略由少于某一数目个经连接传感器像素形成的团块)或其它准则而被忽视。

图9描绘根据本发明的实施例的方法900的简化高级流程图。使用方法900，可检测周期电路(例如FPD的IGD电路)中的缺陷。根据所述方法，使用电压成像系统(举例来说，VIOS测试头，例如本文中别处所论述的VIOS测试头)来捕获已用电子输入信号驱动的周期电路的电压图像，所述电子输入信号经配置以致使周期电路的一或多个节点呈现已知电压状态(如果恰当起作用)。可在方法900中使用本文中所论述的其它方法的一或多个方面。

可将电压成像系统与周期电路对准(或对齐)910。举例来说，可使用光学特征辨识控制系统来对准电压成像系统。举例来说，光学特征辨识控制系统可经配置以使周期电路的物理特征与存储于存储器中的特征图案匹配。举例来说，可产生一或多个对准基准标记或另一图案作为物理周期电路的部分。标记或图案的表示存储于存储器中，且电压成像系统经对准使得所述电压成像系统产生与存储器中的标记或图案的表示匹配且在位置上对准的物理标记或图案的图像。

或者，周期电路可在物理上经定位使得对准基准标记或其它图案在光学特征辨识系统的视场内。接着使用光学特征辨识系统以高准确度来对齐标记或图案的位置。使用电压成像系统与光学特征辨识系统之间的已知偏移，确定对准标记或图案与待由电压成像系统检验的周期电路的第一部分之间的偏移。基于所述偏移，将电压成像系统定位于周期电路的第一部分上。

可另外或替代地使用其它对准机制及方案。举例来说，用户可输入表示用于定位电压成像系统的对准信息的信息，或可将表示用于对准的定位的信息存储于存储器中。

另外，确定920周期电路的空间周期。举例来说，可基于使用电压成像系统获取的周期电路的一或多个电压图像而确定空间周期。可通过处理器分析所述一或多个图像以确定周期电路的周期。举例来说，可对电压图像的数据执行快速傅里叶变换(FFT)以确定周期电路的沿一方向的空间周期，针对所述方向，所确定空间周期表示周期电路的经重复单位单元的长度。在一些实施例中，电压图像的数据包含沿着周期电路的经重复单元的方向的投影。

可另外或替代地使用确定周期电路的周期的其它方法。举例来说，用户可输入表示空间周期的信息，或可将表示空间周期的信息存储于存储器中。

可使用周期电路的周期来确定多个所关注区(ROI)中的每一者的尺寸。举例来说，每一ROI的长度或ROI的间距可对应于或等于周期电路的一个空间周期。在一些实施例中，每一ROI的长度或ROI的间距可对应于或等于周期电路的整数个空间周期。

基于长度或间距信息及对准信息，可确定每一ROI的位置。一旦确定了ROI的位置，便针对每一ROI存取至少一个电压图像930。在一些实施例中，存取用于确定周期电路的空间周期的周期电路的一或多个电压图像。在一些实施例中，使用电压成像系统通过致使电压成像系统获取一或多个新电压图像而获取ROI的一或多个电压图像。

所述方法还包含存取参考图像940。举例来说，在一些实施例中，所述参考图像存储于与处理器通信的存储器中。举例来说，使用电压成像系统，可捕获周期电路的已知良好部分的电压图像，且可基于所捕获电压图像而产生参考图像并将其存储于存储器中。

在一些实施例中，可基于正测试的装置的电压图像而产生参考图像。举例来说，可对ROI中的全部或一些的电压图像求平均以产生参考图像。或者，可使用投影的平均高度来产生参考图像。

一旦存取参考图像，便将每一ROI的电压图像与参考图像进行比较950。

基于所述比较，可将每一ROI评估为操作的或有缺陷的960。举例来说，可将其电压图像与参考图像相差大于阈值的ROI评估为包含一或多个缺陷。另外，可将其电压图像与参考图像相差小于阈值的ROI评估为操作的。

图10描绘根据本发明的一些实施例的系统1000的简化高级示意图。系统1000包含处理器1010、电子存储器1020、电压成像系统1030、探头组合件1040、输入装置1050及输出装置1060。

处理器1010与存储器1020、电压成像系统1030、探头组合件1040、输入装置1050及输出装置1060中的每一者电连通。处理器1010经配置以与存储器1020、电压成像系统1030、探头组合件1040、输入装置1050及输出装置1060中的每一者交互以便致使系统1000执行本文中所论述的方法步骤及行动。处理器1010可经配置以执行存储于存储器1020中的指令，所述指令经配置以致使系统1000执行本文中所论述的方法步骤及行动。

输入装置1050经配置以由用户用于将信息传递到处理器1010。举例来说，输入装置1050可包含键盘。

输出装置1060经配置以从处理器1010接收信息并将所接收信息传递到用户。举例来说，输出装置1060可包含显示器。

电子存储器1020可存储在(举例来说)由处理器1010执行时致使处理器1010或系统1000执行本文中所论述的方法及行动的计算机可读指令。电子存储器1020还可存储其它信息以便用作本文中别处所论述的各种存储器。

电压成像系统1030可经配置以执行由本文中所论述的各种电压成像系统执行的方法及行动。举例来说，电压成像系统1030可包含VIOS测试头。

探头组合件1040可经配置以执行由本文中所论述的各种探头组合件执行的方法及行动。

在介绍IGD电路的直接电压成像的情况下，根据本发明的实施例，可完全使用短接条绕过IGD电路104来完成阵列区102的检验。因此，对于包含IGD电路的一部分及阵列区102的一部分两者的经检验位点，可获取两组电压图像。在一个实施例中，所述两组电压图像可包含使用IGD电路104按既定方案以全栅极模式获得的一个电压图像及以绕过模式获得的另一电压图像。可将后续图像处理分摊给对应于其模式为既定的区域(例如，IGD的全栅极模式或有源区域的绕过模式)的ROI。

本发明的实施例可应用于当在生产中实施TFT集成数据驱动器电路时检测此类数据驱动器中的缺陷。本发明的实施例可与除基于电光换能器的技术的电压测量技术一起使用。此类替代技术的一个实例为通过在将面板结构暴露于电子束之后产生的次级电子进行的电压测量。

应理解，本发明的实施例并不限于找出IGD电路中的缺陷，而是可适用于找出安置于面板的在阵列区102外侧的外围区中的任何周期性重复的复杂电路结构中的缺陷。

本发明的以上实施例为说明性而非限制性的。各种替代方案及等效形式为可能的。虽然已以实例的方式参考集成栅极驱动电路描述了本发明，但应理解本发明并不受扁平面板的外围中的周期电路类型的限制。虽然已以实例的方式参考LCD及OLED显示面板描述了本发明，但应理解，本发明并不受显示面板技术的类型的限制。虽然已以实例的方式参考Voltage光学系统(VIOS)测试头描述了本发明，但应理解，本发明并不受所使用的电压成像技术的类型的限制。此外，本发明可用于不限于薄膜晶体管阵列(例如扁平面板上的其它电路、微电子电路、电路板、太阳能面板、半导体电路等等)的测试的测试应用中。鉴于本发明理解其它添加、减去或修改，且其既定归属于本发明的范围内。

Claims (18)

1.一种测试扁平面板显示器的方法，所述扁平面板显示器包括像素阵列及经配置以将信号提供到所述像素的外围电路，其中所述外围电路包含多个周期性安置的单位单元，所述方法包括：

将至少一个测试信号施加到所述外围电路；

获取所述外围电路的一或多个电压图像；以及

基于所获取的电压图像而检测所述外围电路中的缺陷，

其中每一电压图像为所述单位单元中的一者的电压图像。

2.根据权利要求1所述的方法，其进一步包括确定所述周期性安置的单位单元的周期。

3.根据权利要求2所述的方法，其中基于所述一或多个电压图像而确定所述周期。

4.根据权利要求3所述的方法，其中基于所述一或多个电压图像的快速傅里叶变换而确定所述周期。

5.根据权利要求1所述的方法，其进一步包括将每一电压图像与参考进行比较，其中检测所述缺陷包括检测所述电压图像中的一或多者与所述参考之间的差异。

6.根据权利要求5所述的方法，其进一步包括确定所述参考。

7.根据权利要求6所述的方法，其中基于所述电压图像而确定所述参考。

8.根据权利要求7所述的方法，其中基于所述电压图像的平均值而确定所述参考。

9.根据权利要求1所述的方法，其中所述外围电路包括：

多个移位寄存器；以及

多个接口连接，其安置于所述多个移位寄存器与所述像素阵列之间。

10.一种经配置以测试扁平面板显示器的系统，所述扁平面板显示器包括像素阵列及经配置以将信号提供到所述像素的外围电路，其中所述外围电路包含多个周期性安置的单位单元，所述系统包括：

探头组合件，其经配置以将至少一个测试信号施加到所述外围电路；

电压成像系统，其经配置以获取所述外围电路的一或多个电压图像；以及

处理器，其经配置以基于所获取的电压图像而检测所述外围电路中的缺陷，

其中每一电压图像为所述单位单元中的一者的电压图像。

11.根据权利要求10所述的系统，其中所述处理器进一步经配置以确定所述周期性安置的单位单元的周期。

12.根据权利要求11所述的系统，其中基于所述一或多个电压图像而确定所述周期。

13.根据权利要求12所述的系统，其中基于所述一或多个电压图像的快速傅里叶变换而确定所述周期。

14.根据权利要求10所述的系统，其中所述处理器进一步经配置以将每一电压图像与参考进行比较，且其中检测所述缺陷包括检测所述电压图像中的一或多者与所述参考之间的差异。

15.根据权利要求14所述的系统，其中所述处理器进一步经配置以确定所述参考。

16.根据权利要求15所述的系统，其中基于所述电压图像而确定所述参考。

17.根据权利要求16所述的系统，其中基于所述电压图像的平均值而确定所述参考。

18.根据权利要求10所述的系统，其中所述外围电路包括：

多个移位寄存器；以及

多个接口连接，其安置于所述多个移位寄存器与所述像素阵列之间。