TW201521129A - 用於3d結構的微機械錨 - Google Patents

用於3d結構的微機械錨 Download PDF

Info

Publication number
TW201521129A
TW201521129A TW103127156A TW103127156A TW201521129A TW 201521129 A TW201521129 A TW 201521129A TW 103127156 A TW103127156 A TW 103127156A TW 103127156 A TW103127156 A TW 103127156A TW 201521129 A TW201521129 A TW 201521129A
Authority
TW
Taiwan
Prior art keywords
metal
anchoring
component
post
forming
Prior art date
Application number
TW103127156A
Other languages
English (en)
Other versions
TWI595575B (zh
Inventor
Liang Wang
Ilyas Mohammed
Belgacem Haba
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201521129A publication Critical patent/TW201521129A/zh
Application granted granted Critical
Publication of TWI595575B publication Critical patent/TWI595575B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本案為元件與製造元件的方法。在一實施例中，一種形成一元件的方法，包含：形成金屬錨入元件(Metal Anchoring Element)於一支撐元件的一第一表面處，該支撐元件具有相對面向的第一與第二表面，該支撐元件具有一厚度延伸於該第一與第二表面之間的一第一方向中，其中每一錨入元件具有一面朝下的突出表面；以及之後形成多個柱，該柱具有緊鄰該第一表面的第一端部以及設置於該個別第一端部之上與該第一表面之上的第二端部，其中每個柱的一橫向延伸部接觸於該個別的錨入元件的該突出表面的至少一第一區域並且從該處向下延伸，且該錨入元件的該突出表面抵抗施加至在該錨入元件之上的位置處的該柱的軸向力與剪力。

Description

用於3D結構的微機械錨
本案為一種用於3D結構的微機械錨，可併入微電子組件中的結構，以及用於製造此種結構的方法，微電子組件可包含未封裝的半導體晶粒或已封裝的半導體晶粒。
微電子裝置，如半導體晶片，通常需要許多輸入與輸出，用來與其他電子元件連接。半導體晶片或其他類似裝置的輸入與輸出接點通常設置成類似格柵的型態，其實質上覆蓋裝置的表面(通常稱為「區域陣列」)，或者設置成伸長的列，其可延伸平行於裝置的前表面的每一邊緣且相鄰於每一邊緣，或在前表面的中心中。通常，例如晶片的裝置必須實體安裝於基板上(例如印刷電路板)，且裝置的接點必須電連接於電路板的導電特徵。
半導體晶片通常加以封裝，晶片封裝可在製造期間以及在安裝晶片於外部基板上(例如電路板或其他電路板)時處理。例如，許多半導體晶片適於表面封裝。此種一般類型的數種封裝有多種應用。最常見的是，封裝包含介電質元件(通常稱為「晶片載體」)，在該介電質上形成為 板狀或蝕刻金屬結構的端子。這些端子通常藉由例如沿著晶片載體本身延伸的細線路，以及藉由延伸於晶片接點與端子或線路之間的細引線或導線，而連接於晶片本身的接點。在表面焊接中，封裝係置於電路板上，使得封裝上的每一端子對準於電路板上的對應接墊。焊錫或其他接合材料設置於端子與接墊之間。藉由加熱來熔化或「迴焊」焊錫或者活化該接合材料，該封裝可永久定位接合。
許多封裝之焊點係為焊錫球的形式，通常直徑為大約0.005mm與大約0.8mm之間，以作為封裝的端子。具有焊錫球陣列從其底表面突伸的封裝通常稱為球柵陣列或「BGA(ball grid array)」封裝。其他封裝(稱為平面柵格陣列或「LGA(land grid array)」封裝)具有薄層或平面，薄層或平面可安裝插槽或藉由焊錫而固定至基板。此種封裝可以很精小。有些封裝(通常稱為「晶片級封裝」)占電路板的面積係等於(或僅稍微大於)該封裝中所併入的裝置的面積。這是有利的，因為它減小組件的整體尺寸，並且允許使用基板上的各種裝置之間的短互連，這接著限制了裝置之間的信號傳輸時間，且因此促成組件高速運作。
中介層可作為互連元件，具有其接點，以及頂表面與底表面，在頂表面或底表面之一個可電連接於一或更多個已封裝或未封裝半導體晶粒，且其頂/底表面之另一個可電連接於另一元件。在有些實例中，另一元件可為封裝基板，封裝基板接著可電連接於另一個元件，其可為或可包含電路板。
雖然本領域中有上述所有進展，但是微電子組件、微電子組件的個別元件(例如，中介層與微電子元件)與製造微電子組件的方法方 面仍需要再進一步的改良。
本案為元件與製造元件的方法。在一實施例中，一種形成一元件的方法包含：形成金屬錨入元件於一支撐元件的一第一表面處，該支撐元件具有相對面向的第一與第二表面。該支撐元件可具有一厚度延伸於該第一與第二表面之間的一第一方向中。每一錨入元件可具有一面朝下的突出表面。該方法包含：之後形成多個柱，該柱具有緊鄰該第一表面的第一端部以及設置於該個別第一端部之上與該第一表面之上的第二端部。每個柱的一橫向延伸部接觸於該個別的錨入元件的該突出表面的至少一第一區域並且從該處向下延伸。該錨入元件的該突出表面抵抗施加至在該錨入元件之上的位置處的該柱的軸向力與剪力。
在一實施例中，該錨入元件另包含金屬元件，其由延伸朝向該第二表面的結構所支撐，每一金屬元件具有面離該第一表面的一上表面以及遠離該上表面的一下表面，其中延伸超出該結構之該下表面的一部分界定了該突出表面。
在一實施例中，該結構係相關於該支撐元件的至少一部分。
在一實施例中，該柱延伸超過該金屬元件之上50微米。
在一實施例中，該柱延伸至該金屬元件之上50與500微米之間。
在一實施例中，該柱具有高度與寬度，該高度係該個別寬度的1.5倍。
在一實施例中，該柱包含聚合物元件，該聚合物元件具有導電塗覆在其外部表面處。
在一實施例中，形成該柱另包含：將聚合物材料注入在該錨入元件上的一鑄模，以形成該柱。
在一實施例中，該金屬元件界定一開孔，且該結構至少部分界定對準於該開孔的一腔部，且該突出表面延伸超出該腔部的一壁部。
在一實施例中，該突出表面延伸超出該結構的一周邊。
在一實施例中，形成該錨入元件另包含：形成覆蓋該結構的該金屬元件；以及底切該結構的材料，以形成該金屬元件的該突出表面。
在一實施例中，形成該錨入元件另包含：圖案化在該金屬元件中的開孔，其中該結構的該材料的該底切係藉由施加通過該開孔的處理而形成。
在一實施例中，圖案化在該金屬元件中的開孔另包含：形成光阻層，該光阻層覆蓋該結構的上表面的部分；形成該金屬元件，該金屬元件覆蓋該結構的該上表面的剩餘部分；以及移除該光阻層，以曝露出在該金屬元件中的該開孔。
在一實施例中，一種形成一元件的方法包含：形成金屬錨入元件於一支撐元件的一第一表面處，該支撐元件具有相對面向的第一與第二表面。該支撐元件可具有一厚度延伸於該第一與第二表面之間的一第一方向中。每一錨入元件可具有一或更多個凹槽係延伸朝向該支撐元件的該第二表面。該方法包含：之後形成多個柱，該柱具有緊鄰該第一表面的第一端部以及設置於該個別第一端部之上與該第一表面之上的第二端部。每 個柱的一軸向延伸部接觸於該個別的錨入元件的該一或更多個腔部的至少一部分並且從該處向下延伸。該錨入元件的該一或更多個腔部抵抗施加至在該錨入元件之上的位置處的該柱的軸向力與剪力。
在一實施例中，一種元件包含：一支撐元件，其具有相對面向的第一與第二表面並且具有一厚度延伸於該第一與第二表面之間的一第一方向中；金屬錨入元件，其在該第一表面處，每一錨入元件具有一突出表面係延伸於沿著該第一表面的一方向中，該突出表面係面向該第二表面；以及多個柱，其具有緊鄰該第一表面的第一端部以及設置於該個別第一端部之上與該第一表面之上的第二端部，其中每個柱的一橫向延伸部接觸於該個別的錨入元件的該突出表面的至少一第一區域並且從該處向下延伸，且該錨入元件的該突出表面抵抗施加至該錨入元件之上的該柱的軸向力與剪力。
在一實施例中，至少有些錨入元件另包含金屬元件，其由延伸朝向該第二表面的結構所支撐，每一金屬元件具有面離該第一表面的一上表面以及遠離該上表面的一下表面，其中延伸超出該結構之該下表面的一部分界定了該突出表面。
在一實施例中，該金屬元件界定一開孔，且該結構至少部分界定對準於該開孔的一腔部，且該突出表面延伸超出該腔部的一壁部。
在一實施例中，該結構另包含第二金屬元件，其覆蓋該支撐結構的該第一表面，其中該第二金屬元件至少部分界定該腔部。
在一實施例中，該突出表面延伸超出該結構的一周邊。
在一實施例中，該元件另包含導電互連，其由該支撐元件所 支撐並且延伸於該第一方向中，以電耦接於在該個別第一與第二表面處的導電元件，其中該導電柱接觸於至少有些該導電互連。
在一實施例中，該柱延伸超過該金屬元件之上50微米。
在一實施例中，該柱延伸至該金屬元件之上50與500微米之間。
在一實施例中，該柱具有高度與寬度，該高度係該個別寬度的至少大約1.5倍。
在一實施例中，該柱包含聚合物元件，該聚合物元件具有導電塗覆在其外部表面處。
100‧‧‧元件
102‧‧‧支撐元件
104‧‧‧第一表面
106‧‧‧第二表面
108‧‧‧厚度
110‧‧‧第一方向
112‧‧‧錨入元件
114‧‧‧突出表面
116‧‧‧金屬元件
118‧‧‧結構
119‧‧‧下表面
120‧‧‧第二金屬元件
121‧‧‧上表面
122‧‧‧腔部
123‧‧‧周邊邊緣
124‧‧‧上表面
126‧‧‧下表面
128‧‧‧開孔
130‧‧‧底表面
132‧‧‧柱
134‧‧‧第一端部
136‧‧‧第二端部
138‧‧‧橫向延伸部
140‧‧‧互連
142‧‧‧端子
143‧‧‧再分布結構
144‧‧‧線路
150‧‧‧錨入元件
152‧‧‧區域
154‧‧‧錨入元件
156‧‧‧錨入元件
158‧‧‧腔部
159‧‧‧軸向延伸部
160‧‧‧微電子組件
162‧‧‧第一元件
164‧‧‧電路板
200‧‧‧方法
302‧‧‧光阻層
304‧‧‧鑄模
306‧‧‧開孔
402‧‧‧光阻層
404‧‧‧開孔
602‧‧‧光阻層
604‧‧‧開孔
702‧‧‧光阻層
704‧‧‧開孔
第1-1圖本案較佳實施例之元件的側部示意圖；第1-2圖本案較佳實施例之錨入元件的側部示意圖；第1-3圖本案較佳實施例之錨入元件的側部示意圖；第1-4圖本案較佳實施例之錨入元件的側部示意圖；第1-5圖本案較佳實施例之第1-4圖的錨入元件的俯視示意圖；第1-6圖本案較佳實施例之元件的俯視示意圖；第1-7圖本案較佳實施例之微電子組件的側部示意圖；第2圖本案較佳實施例之用於形成元件的方法的流程圖；第3-1至3-6圖本案較佳實施例之製造元件的方法中的各階段示意圖；第4-1至4-5圖本案較佳實施例之製造元件的方法中的各階段示意圖； 第5-1至5-2圖本案較佳實施例之製造元件的方法中的各階段示意圖；第6-1至6-5圖本案較佳實施例之製造元件的方法中的各階段示意圖；第7-1至7-3圖本案較佳實施例之製造元件的方法中的各階段示意圖。
根據本發明的實施例將更詳細敘述於下。
本案所述的所有範圍包含端點，包含那些敘述範圍「之間」的兩個值。例如「大約」、「大體上」、「實質上」與類似者的用語係解釋為修改一用語或值，使得它不是絕對的值，但是不會讀到先前技術。此種用語將由修改為本領域中熟習技藝者所瞭解的那些用語之用語與狀況來界定。這至少包含：針對用於測量一值的給定技術，預期的實驗誤差、技術誤差、與儀器誤差的程度。
應另外瞭解到，範圍格式的敘述僅為了方便與簡化，且不該解釋為本發明的範圍之非彈性限制。因此，範圍的敘述應視為已經具體揭示所有可能的次範圍，以及該範圍內的個別數值。例如，範圍的敘述(例如，從1到6)應視為已經具體揭示次範圍，例如從1到3、從1到4、從1到5、從2到4、從2到6、從3到6等，以及該範圍內的個別數值，例如1、2、2.3、3、4、5、5.7與6。不管範圍的廣度這都適用。
當在此揭示案中參照元件使用時，元件(例如，導電元件、接點、金屬柱、端子、結構、或其他元件)在元件(例如，微電子元件、中介層、電路板、或其他基板)的表面「處」的陳述係表示：當元件未組裝於任何其他元件時，該元件可以接觸於一理論點，該理論點移動於垂直 於元件表面的方向中、從元件外部朝向元件表面。因此，在元件表面處的元件可從此種表面突伸；可齊平於此種表面；或可相對於此種表面凹陷於元件中的孔或凹部中。
第1-1至1-5圖本案較佳實施例之元件。本案所揭示的元件的各種實施例可單獨或組合使用。根據本發明所述的元件可有利地促成藉由錨入元件支撐之更堅固耐用的結構。在有些態樣中，錨入元件可另外促成該元件的改良製造。
第1-1圖本案較佳實施例之元件100的側部示意圖。元件100包含支撐元件102，支撐元件102具有第一表面104與相對面向的第二表面106。支撐元件102具有厚度108延伸於第一與第二表面104、106之間的第一方向110中。支撐元件102可實質上包含一或更多個介電質材料、半導體材料、或導電材料。在一實施例中，支撐元件102實質上包含介電質材料。
元件100包含金屬錨入元件112在支撐元件102的第一表面104處。在本發明的有些態樣中，錨入元件112之突出表面114係延伸於支撐元件102的第一表面104的一方向中。突出表面114係面向支撐元件的第二表面106。
根據本發明，第1-1圖有一錨入元件112。錨入元件之金屬元件116由延伸朝向支撐元件102的第二表面106之結構118所支撐。在一範例中，結構118包含第二金屬元件120，第二金屬元件120覆蓋支撐結構102的第一表面104。第二金屬元件120之厚度延伸於第一方向110中，從下表面119(其相鄰於支撐元件102的第一表面104)至上表面121。第二金屬元件120至少部分界定錨入元件112的腔部122。
金屬元件116之上表面124以及相對面向的下表面126與支撐元件102的第一表面104隔離。金屬元件的下表面126界定了突出表面114。突出表面114係由延伸超出該結構之金屬元件116的下表面126的區域所界定。在一範例中，金屬元件116覆蓋第二金屬元件120，如第1-1圖所示。金屬元件116界定開孔128。開孔128可對準於腔部122，其中突出表面114係界定為延伸超出腔部122的壁部之金屬元件116的下表面126的區域。突出表面114覆蓋且相對於腔部122的底表面130。在第1-1圖的範例實施例中，腔部122具有矩形橫剖面，及具有垂直與水平表面。腔部122可具有任何合適的橫剖面，例如具有彎曲表面或類似者。另一方面，腔部122的橫剖面可為等方性或非等方性蝕刻的橫剖面結果。
元件100包含柱132，柱132具有緊鄰支撐元件102的第一表面104之第一端部134以及設置於個別第一端部134之上與第一表面104之上的第二端部136。柱132包含橫向延伸部138，橫向延伸部138接觸於個別的錨入元件112的突出表面114的第一區域並且從該處向下延伸。在一範例中，橫向延伸部138向下延伸進腔部122中，如第1-1圖所示，且接觸於腔部122的底表面130。雖然例示為接觸突出表面114的全部以及腔部122的底表面130與壁部，在有些實施例中，橫向延伸部138可僅部分接觸這些表面或不接觸這些表面。柱132的第一端部134與橫向延伸部138可具有任何合適的形狀，包含與腔部122的形狀一致的那些形狀。
突出表面114與錨入元件112可抵抗施加至錨入元件112之上的柱132的軸向力與剪力(Shear Force)。在一範例中，當個別的柱132的橫向延伸部138接觸腔部122的底表面130時，底表面130可抵抗施加至錨入元件 112之上的柱132的軸向力與剪力。
柱132可包含導電材料。例如，柱可為電鍍金屬結構、具有導電塗覆的聚合物元件、銲錫柱、或者包含任何合適的金屬且藉由任何合適的方式形成的金屬柱。柱132可延伸超過錨入元件112的金屬元件116之上大約50微米。在一實施例中，柱132可延伸至金屬元件116之上大約50微米至大約500微米之間。柱132可具有縱橫比，其中個別柱的高度係其寬度的大約兩倍。在一實施例中，個別柱的高度可為其寬度的大約2.5至大約3倍。柱132的間距可小於柱132的高度。在一範例中，平行於第一表面104之在一或更多個方向中的間距可小於大約400微米。
元件100可選擇包含導電互連140。導電互連140可由支撐元件102所支撐並且延伸於第一方向110中，以電耦接在支撐元件102的第一與第二表面104、106處(或相鄰於支撐元件102的第一與第二表面104、106)的導電元件。在一範例中，柱132可電耦接於在第一表面104處的互連140。例如，如第1-1圖所示，柱132可透過錨入元件112而電耦接於互連140。錨入元件112不需要直接耦接於及/或對準於互連140，如第1-1圖所示。例如，錨入元件112可藉由沿著表面104延伸的線路而耦接於互連140，及/或該一或更多個互連可完全省略。如本案揭示的，任何錨入元件的實施例可選擇以任何合適的配置而耦接於互連140。
元件100之端子在支撐元件102的第一與第二表面104、106處。端子可用於連接元件100至微電子組件的其他元件。端子可為再分布結構、接腳陣列、或互連140的表面之部分。在一範例中，在第一表面104處的至少有些端子可為柱132。在一範例中，耦接於支撐元件102的第二表面 106處的互連140之端子142為再分布結構143的部分。端子142可接觸於互連140，或者透過線路144而電耦接於互連140，如第1-6圖的元件100的俯視圖所示。
元件100可為微電子組件的元件。元件100可包含中介層、封裝基板、微電子元件、印刷電路板(PCB)、其他元件、或任何電子基板。第1-7圖為一範例微電子組件160的分解圖，其中元件100為垂直堆疊結構的部分。分別藉由元件100第一側部處的柱132以及藉由元件100相對第二側部處的端子142，元件100可電耦接於垂直配置中的其他元件。例如，一或更多個第一元件162(例如，微電子元件)可堆疊相鄰元件100的第二側部並且覆蓋元件100，且元件100接著可堆疊於第一側部，以覆蓋電路板164、或另一元件，例如中介層。在一範例中，柱132可插入電路板164的表面的對應插槽。許多垂直堆疊的配置與元件都可能，且不限於第1-7圖的實施例。
第1-2圖本案較佳實施例之錨入元件150的側部示意圖。錨入元件150可包含錨入元件112所述的任何實施例及/或變換例，除了其他有提及的部分之外。在本發明的一實施例中，錨入元件150突出表面114延伸超出第二金屬元件120的周邊。另外，腔部122不存在於錨入元件150。突出表面114覆蓋且達第一表面104的區域152，其中區域152延伸超出第二金屬元件120的周邊。個別柱132的橫向延伸部138向內橫向延伸朝向第二金屬元件120的周邊，如第1-2圖所示。橫向延伸部138接觸於突出表面114的至少第一區域，並且從該處向下朝第一表面104延伸。在一範例中，橫向延伸部138接觸於第一表面104的區域152。區域152可抵抗施加至位於錨入元件150上方之柱132的軸向力與剪力。雖然圖示為接觸突出表面114的全部，第二金 屬元件120的周邊以及區域152，在有些實施例中，橫向延伸部138可僅部分接觸這些表面或不接觸這些表面。
第1-3圖本案較佳實施例之錨入元件154的側部示意圖。錨入元件154可包含上述錨入元件112的任何實施例及/或變換例，除了其他有提及的部分之外。在本發明的一實施例中，錨入元件154包含金屬元件116，但是不包含第二金屬元件120。如第1-3圖所示，錨入元件154的腔部122形成於支撐元件102的第一表面104中，並且向第二表面106延伸。金屬元件116覆蓋支撐元件102的第一表面104，且突出表面114向內延伸超出腔部122的壁部。金屬元件116界定了開孔128，且腔部122對準開孔128。
第1-4至1-5圖根據本發明的一些實施例，分別為錨入元件156的側部與俯視示意圖。錨入元件156可包含上述錨入元件112所述的任何實施例及/或變換例，除了其他有提及的部分之外。在一實施例中，錨入元件156包含第二金屬元件120，但是不包含金屬元件116。第二金屬元件120包含一或更多個腔部158形成於其中。一或更多腔部158可用任何方式來配置，該配置使錨入元件156可有效抵抗施加至個別柱132的軸向力與剪力。一或更多腔部158範例配置係在第1-5圖的俯視視圖中。一或更多腔部158可包含上述腔部122的任何實施例及/或變換例，除了其他有提及的部分之外。在一實施例中，柱132包含一或更多個軸向延伸部159，其中一或更多個軸向延伸部159接觸於一或更多個腔部158的至少一部分，並且從該處向下延伸。一或更多個腔部158可有效抵抗施加至在錨入元件158之上的位置處的柱132的軸向力與剪力。
第2圖為本案較佳實施例之製造元件100的方法200的流程 圖。第1-1圖之錨入元件112之形成如第3-1至3-6圖與第4-1至4-5圖所示，第1-2圖錨入元件150之形成如第5-1至5-2圖所示，第1-3圖錨入元件154之形成如第6-1至6-6圖所示，方法200根據製造元件100的多個階段而敘述於下，但是方法200可應用至本發明的其他實施例，或本發明的範圍內的其他元件。
第3-1圖本案較佳實施例之製造錨入元件112的方法200中的階段。步驟202，錨入元件112形成於支撐元件102的第一表面104處。如第3-1圖所示，元件100之第二金屬元件120係覆蓋支撐元件102的第一表面104。一態樣中，形成錨入元件112之前，導電互連140可形成於支撐元件102中。第二金屬元件120可藉由任何合適的處理而沉積於第一表面104處。第二金屬元件120可藉由任何合適的方法而形成。另一方面，藉由電鍍金屬層於表面104上，並且之後蝕刻已電鍍的金屬層來形成第二金屬元件120，可形成第二金屬元件120。另外，圖案層可形成於第一表面104上，且之後藉由電鍍或另外的沉積處理可形成第二金屬元件120於圖案層中。
第3-2圖有光阻層302。光阻層302形成於第二金屬元件120的上表面121的部分上。上表面121至少有些邊緣不接觸光阻層302。在有些態樣中，光阻層302可覆蓋第二金屬元件120的周邊壁部。金屬層116形成於第二金屬元件120的上表面121的剩餘部分上，如第3-3圖所示。移除光阻層302，即可曝露出金屬元件116中的開孔128，如第3-4圖所示。切入開孔128底部的第二金屬元件120的材料，以形成突出表面114與腔部122。另一方面，金屬元件116、120的材料為不同。在一範例中，金屬元件116包含鎳(Ni)，且第二金屬元件120包含銅(Cu)。選擇性銅相對鎳之蝕刻，可形成腔部122與突出表面114。可用於金屬元件116、120的其他範例材料分別包 含金與銅、錫與銅、鉻與銅、鎳與金、銲錫遮罩與銅、或介電質材料與銅。
另一方面，當光阻層302未覆蓋第二金屬元件120壁部時，可蝕刻第二金屬元件120的壁部，以形成另一突出表面，類似於錨入元件150中的突出表面。額外的突出表面也可接觸於柱132的橫向延伸部，且可抵抗施加至錨入元件112之上的柱132的軸向力與剪力。
步驟202，柱132可用藉由錨入元件112之固定而形成。柱132可形成於錨入元件112上的鑄模304的對應開孔306中，如第3-6圖所示。另一方面，可藉由電鍍一或更多個金屬至鑄模304的開孔306中，來形成柱132。另外，可藉由將聚合物材料注入鑄模304中的開孔306，來形成柱132。錨入元件112有利固定柱132(一旦形成時)，以抵抗移除鑄模時所導致的軸向力與剪力。在移除鑄模之後，一或更多個電鍍金屬或含金屬的塗覆可施加至柱132的表面，例如但不限於，當聚合物元件形成於鑄模304中時。
第4-1至4-5圖為本案較佳實施例之製造錨入元件110的方法中的各階段示意圖。如第4-1圖所示，第二金屬元件120沉積覆蓋於支撐元件102的第一表面104。然後，金屬元件116沉積覆蓋於第二金屬元件120的上表面121。第4-2圖為圖案化的光阻層402，光阻層402沉積覆蓋於金屬元件116的上表面124。另一方面，光阻層402可覆蓋金屬元件116、120的周邊壁部，如第4-2圖所示。光阻層402之開孔404在金屬元件116的上表面124的部分上。第4-3圖從開孔404下的金屬元件116移除材料，以形成開孔128在金屬元件116中。一旦開孔128形成在金屬元件116中，從施加通過開孔128的處理移除材料，以形成腔部122與突出表面114，如第4-5圖所示。腔部122與突出表面114可藉由上面相關於第3-1至3-6圖所討論的處理而形成。移除光阻層 402，可形成柱132，如第4-5圖所示。藉由上面相關於第3-1至3-6圖所討論的方法，可完成光阻層402的移除與柱132的形成。
第5-1至5-2圖為本案較佳實施例之製造錨入元件150(第1-2圖)的方法中的階段。如第5-1圖所示，提供一結構，該結構包含在第二金屬元件120上的金屬元件116，該結構在第一表面104處。例如，金屬元件116可沉積於第二金屬元件120的上表面121上。如第5-2圖所示，從第二金屬元件120的周邊壁部選擇性移除材料，以形成金屬元件116的突出表面114，其中金屬元件116延伸超出第二金屬元件120的周邊。另一方面，金屬元件116、120的材料不同。在一範例中，金屬元件116包含鎳(Ni)，且第二金屬元件120包含銅(Cu)。銅可選擇性相對於鎳來蝕刻，以形成突出表面114，如第5-2圖所示。柱132可形成於錨入元件上，如第1-2圖所示。藉由上面相關於第3-1至3-6圖所討論的方法，可完成柱132的形成。
第6-1至6-2圖為本案較佳實施例之製造第1-3圖之錨入元件154的方法中的各個階段示意圖。第6-1圖在支撐元件102的第一表面104上有金屬元件116。選擇性地，在導電互連140存在的實施例中，金屬元件116可在導電互連140上。
第6-2圖為圖案化的光阻層602。光阻層602在金屬元件116的上表面124上。圖案化的光阻層602包含開孔604，開孔604在金屬元件116的部分上表面124上。另一方面，金屬元件116的該部分係上表面124的非周邊部分。第6-3圖從開孔604下的金屬元件116移除材料，以形成開孔128在金屬元件116中。一旦開孔128形成在金屬元件116中，從施加通過開孔128的處理來移除材料，以形成支撐元件102中的腔部122與突出表面114，如第6-4 圖所示。腔部122與突出表面114可藉由蝕刻處理而形成，可從支撐元件102移除材料。另一方面，當導電互連140存在時，蝕刻金屬或半導體材料的蝕刻溶液或氣體可用於蝕刻至少部分在導電互連140中的腔部122。另外，當導電互連140不存在時，蝕刻介電質材料的蝕刻溶液或氣體可用於蝕刻腔部122。柱132形成之後，光阻層602可移除，如第6-5圖所示。藉由上面相關於第3-1至3-6圖所討論的方法，可完成光阻層602的移除與柱132的形成。
第7-1至7-2圖為本案較佳實施例之製造第1-4圖之錨入元件156的方法中的各階段示意圖。第7-1圖在支撐元件102的第一表面104上沉積第二金屬元件120。第7-2圖在第二金屬元件120的上表面121上沉積圖案化的光阻層702。圖案化的光阻層702包含一或更多個開孔704，開孔704在第二金屬元件120的上表面121的一或更多個部分上。藉由施加通過開孔704的處理來移除材料，可形成第二金屬元件120中的一或更多個腔部158。光阻層702移除後，柱132可形成，如第7-3圖所示。藉由上面相關於第3-1至3-6圖所討論的方法，可完成光阻層702的移除與柱132的形成。
雖然本發明在此已經參照特定實施例來敘述，可瞭解到，這些實施例僅是本發明的應用與原理的例示。因此，可瞭解到，可對例示的實施例做出各種修改，且可設想出其他配置，而未偏離所附申請專利範圍所界定之本發明的範圍與精神。
例如，形成第一或第二金屬元件116、120之所示的圖案化一或更多個金屬層的特定步驟的順序可從前面的敘述改變。因此，第3-1至3-6圖所述的處理可用於相關連續的金屬層(取代第二金屬元件120)，且可用於相關於在此種層上的金屬層(取代如第3-3圖所示的金屬元件116)。可延 遲界定範圍(亦即，這些元件的周邊邊緣123)的最後圖案化，直到該處理的稍後階段，例如形成柱132之前或之後。圖案化金屬層的順序的類似改變也可用於第4-1至4-5圖、第6-1至6-5圖、與第7-1至7-2圖所述方法之實行。
100‧‧‧元件
102‧‧‧支撐元件
104‧‧‧第一表面
106‧‧‧第二表面
108‧‧‧厚度
110‧‧‧第一方向
112‧‧‧錨入元件
114‧‧‧突出表面
116‧‧‧金屬元件
118‧‧‧結構
119‧‧‧下表面
120‧‧‧第二金屬元件
121‧‧‧上表面
122‧‧‧腔部
124‧‧‧上表面
126‧‧‧下表面
128‧‧‧開孔
130‧‧‧底表面
132‧‧‧柱
134‧‧‧第一端部
136‧‧‧第二端部
138‧‧‧橫向延伸部
140‧‧‧互連
142‧‧‧端子
143‧‧‧再分布結構

Claims (20)

  1. 一種形成一元件的方法，包含：形成金屬錨入元件於一支撐元件的一第一表面處，該支撐元件具有相對面向的第一與第二表面，該支撐元件具有一厚度延伸於該第一與第二表面之間的一第一方向中，其中每一錨入元件具有一面朝下的突出表面；及之後形成多個柱，該柱具有緊鄰該第一表面的第一端部，以及設置於該個別第一端部之上與該第一表面之上的第二端部，其中每個柱的一橫向延伸部接觸於該個別錨入元件的該突出表面的至少一第一區域，並且從而往下延伸，且該錨入元件的該突出表面抵抗施加至在該錨入元件上該柱的軸向力與剪力。
  2. 如申請專利範圍第1項之方法，其中該錨入元件另包含：金屬元件，其由延伸朝向該第二表面的結構所支撐，每一金屬元件之上表面離開該第一表面，每一金屬元件之下表面離開該上表面，其中延伸超出該結構之該下表面的一部分界定了該突出表面。
  3. 如申請專利範圍第2項之方法，其中該結構係相關於該支撐元件的至少一部分。
  4. 如申請專利範圍第2項之方法，其中該柱具有高度與寬度，該高度係該寬 度的1.5倍。
  5. 如申請專利範圍第2項之方法，其中該柱包含聚合物元件，該聚合物元件具有導電塗覆在其外部表面處。
  6. 如申請專利範圍第5項之方法，其中形成該柱另包含：將聚合物材料注入在該錨入元件上的一鑄模，以形成該柱。
  7. 如申請專利範圍第2項之方法，其中該金屬元件界定一開孔，且該結構至少部分界定對準於該開孔的一腔部，且該突出表面延伸超出該腔部的一壁部。
  8. 如申請專利範圍第2項之方法，其中該突出表面延伸超出該結構的一周邊。
  9. 如申請專利範圍第2項之方法，其中形成該錨入元件另包含：形成覆蓋該結構的該金屬元件；及底切(Undercutting)該結構的材料，以形成該金屬元件的該突出表面。
  10. 如申請專利範圍第9項之方法，其中形成該錨入元件另包含：圖案化在該金屬元件中的開孔，其中該結構的該材料的該底切係藉由施加通過該開孔的處理而形成。
  11. 如申請專利範圍第10項之方法，其中圖案化在該金屬元件中的開孔另包含：形成光阻層，該光阻層覆蓋該結構的上表面的部分；形成該金屬元件，該金屬元件覆蓋該結構的該上表面的剩餘部分；及移除該光阻層，以曝露出在該金屬元件中的該開孔。
  12. 一種形成一元件的方法，包含：形成金屬錨入元件於一支撐元件的一第一表面處，該支撐元件具有相對面向的第一與第二表面，該支撐元件具有一厚度延伸於該第一與第二表面之間的一第一方向中，其中每一錨入元件之一或更多個凹槽係延伸朝向該支撐元件的該第二表面；及之後形成多個柱，該柱具有緊鄰該第一表面的第一端部，以及設置於該個別第一端部之上與該第一表面之上的第二端部，其中每個柱的一軸向延伸部接觸於該個別的錨入元件的一或更多個腔部的至少一部分，並且從而向下延伸，且該錨入元件的一或更多個腔部抵抗施加至在該錨入元件之上的該柱的軸向力與剪力。
  13. 一種元件，包含：一支撐元件，其具有相對面向的第一與第二表面，並且具有一厚度延伸於該第一與第二表面之間的一第一方向中；金屬錨入元件，其在該第一表面處，每一錨入元件具有一突出表面延伸 於該第一表面的一方向中，該突出表面係面向該第二表面；及多個柱，其具有緊鄰該第一表面的第一端部，以及設置於該個別第一端部之上與該第一表面之上的第二端部，其中每個柱的一橫向延伸部接觸於該個別的錨入元件的該突出表面的至少一第一區域，並且從而向下延伸，且該錨入元件的該突出表面抵抗施加至該錨入元件之上的該柱的軸向力與剪力。
  14. 如申請專利範圍第13項之元件，其中至少有些錨入元件另包含：金屬元件，其由延伸朝向該第二表面的結構所支撐，每一金屬元件之一上表面離開該第一表面，每一金屬元件之一下表面離開該上表面，其中延伸超出該結構之該下表面的一部分界定了該突出表面。
  15. 如申請專利範圍第14項之元件，其中該金屬元件界定一開孔，且該結構至少部分界定對準於該開孔的一腔部，且該突出表面延伸超出該腔部的一壁部。
  16. 如申請專利範圍第15項之元件，其中該結構另包含：一第二金屬元件，其覆蓋該支撐結構的該第一表面，其中該第二金屬元件至少部分界定該腔部。
  17. 如申請專利範圍第14項之元件，其中該突出表面延伸超出該結構的一周邊。
  18. 如申請專利範圍第13項之元件，其中該元件另包含導電互連，其由該支撐元件所支撐，並且延伸於該第一方向中，以電耦接於在該個別第一與第二表面處的導電元件，其中該柱接觸於至少一些該導電互連。
  19. 如申請專利範圍第13項之元件，其中該柱具有高度與寬度，該高度係該寬度的至少大約1.5倍。
  20. 如申請專利範圍第13項之元件，其中該柱包含聚合物元件，該聚合物元件具有導電塗覆在其外部表面處。
TW103127156A 2013-08-07 2014-08-07 用於3d結構的微機械錨及其形成方法 TWI595575B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/961,217 US9832887B2 (en) 2013-08-07 2013-08-07 Micro mechanical anchor for 3D architecture

Publications (2)

Publication Number Publication Date
TW201521129A true TW201521129A (zh) 2015-06-01
TWI595575B TWI595575B (zh) 2017-08-11

Family

ID=51390233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127156A TWI595575B (zh) 2013-08-07 2014-08-07 用於3d結構的微機械錨及其形成方法

Country Status (3)

Country Link
US (1) US9832887B2 (zh)
TW (1) TWI595575B (zh)
WO (1) WO2015021264A1 (zh)

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442938A (en) * 1983-03-22 1984-04-17 Advanced Interconnections Socket terminal positioning method and construction
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
US5279028A (en) * 1993-04-30 1994-01-18 The Whitaker Corporation Method of making a pin grid array and terminal for use therein
US6442831B1 (en) * 1993-11-16 2002-09-03 Formfactor, Inc. Method for shaping spring elements
CA2135241C (en) * 1993-12-17 1998-08-04 Mohi Sobhani Cavity and bump interconnection structure for electronic packages
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5850693A (en) * 1995-01-31 1998-12-22 Berg Technology, Inc. Method of manufacturing an array of surface mount contacts
US5660321A (en) * 1996-03-29 1997-08-26 Intel Corporation Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts
US6051890A (en) 1997-12-24 2000-04-18 Intel Corporation Interleaving a bondwire between two bondwires coupled to a same terminal
US6169010B1 (en) * 1999-01-26 2001-01-02 Lucent Technologies Inc. Method for making integrated circuit capacitor including anchored plug
US7189077B1 (en) * 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
US6321654B1 (en) * 2000-02-22 2001-11-27 The United States Of America As Represented By The Secretary Of The Army Microelectromechanical systems (MEMS) -type devices having latch release and output mechanisms
US6613664B2 (en) 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
JP3949505B2 (ja) * 2002-04-26 2007-07-25 シャープ株式会社 接続端子及びその製造方法並びに半導体装置及びその製造方法
US7273812B2 (en) * 2002-05-07 2007-09-25 Microfabrica Inc. Microprobe tips and methods for making
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
TWI265620B (en) * 2003-05-30 2006-11-01 Advanced Semiconductor Eng A manufacturing process for contacts on a substrate
US20050081376A1 (en) 2003-10-21 2005-04-21 Sir Jiun H. Robust interlocking via
US7213329B2 (en) * 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
US7190078B2 (en) * 2004-12-27 2007-03-13 Khandekar Viren V Interlocking via for package via integrity
US7285000B2 (en) * 2005-08-12 2007-10-23 Harris Corporation Electro-fluidic interconnect attachment
TWI274161B (en) * 2005-08-29 2007-02-21 Mjc Probe Inc Electrical contact device of probe card
US7331796B2 (en) * 2005-09-08 2008-02-19 International Business Machines Corporation Land grid array (LGA) interposer utilizing metal-on-elastomer hemi-torus and other multiple points of contact geometries
US7630207B2 (en) * 2005-09-15 2009-12-08 Fujifilm Corporation Wiring board, method of manufacturing wiring board, and liquid ejection head
US7517736B2 (en) * 2006-02-15 2009-04-14 International Business Machines Corporation Structure and method of chemically formed anchored metallic vias
US7550680B2 (en) * 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
DE102006035645B4 (de) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
US8130007B2 (en) * 2006-10-16 2012-03-06 Formfactor, Inc. Probe card assembly with carbon nanotube probes having a spring mechanism therein
DE102007020263B4 (de) * 2007-04-30 2013-12-12 Infineon Technologies Ag Verkrallungsstruktur
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
JP4840373B2 (ja) 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
US7790501B2 (en) 2008-07-02 2010-09-07 Ati Technologies Ulc Semiconductor chip passivation structures and methods of making the same
WO2011139619A1 (en) * 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8984748B2 (en) * 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8314026B2 (en) * 2011-02-17 2012-11-20 Freescale Semiconductor, Inc. Anchored conductive via and method for forming
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias

Also Published As

Publication number Publication date
TWI595575B (zh) 2017-08-11
US20150041208A1 (en) 2015-02-12
US9832887B2 (en) 2017-11-28
WO2015021264A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
TWI559478B (zh) 預置通孔之嵌入式封裝
US9570382B2 (en) Stackable molded microelectronic packages
TWI596680B (zh) 具有打線接合互連的低熱膨脹係數部件
CN104685622A (zh) Bva中介结构
JP2010521587A (ja) 微細ピッチのマイクロ接点及びその成形方法
KR20130086347A (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
CN108538801B (zh) 半导体衬底及半导体封装装置，以及用于形成半导体衬底的方法
US10159148B2 (en) Porous alumina templates for electronic packages
US20130075907A1 (en) Interconnection Between Integrated Circuit and Package
US8384205B2 (en) Electronic device package and method of manufacture
TW202220145A (zh) 半導體封裝
TWI595575B (zh) 用於3d結構的微機械錨及其形成方法
CN111403304B (zh) 形成迹线上凸块(bot)组件的方法和半导体结构
CN108630555A (zh) 半导体封装结构及其制造方法
TW202205555A (zh) 電子封裝及其製造方法
CN118538703A (zh) 高密度重新分布互连封装结构及其制备方法
JP2017135294A6 (ja) 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法
JP2017135294A (ja) 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees