TW201521033A

TW201521033A - 儲存裝置及其操作方法

Info

Publication number: TW201521033A
Application number: TW103116199A
Authority: TW
Inventors: Ren-Shuo Liu; Meng-Yen Chuang; Chia-Lin Yang; Cheng-Hsuan Li; Kin-Chu Ho; Hsiang-Pang Li
Original assignee: Macronix Int Co Ltd
Priority date: 2013-11-28
Filing date: 2014-05-07
Publication date: 2015-06-01
Also published as: TWI550627B; CN104681095A; CN104681095B; US20150149867A1; US9396063B2

Abstract

一種儲存裝置之操作方法，包括以下步驟。首先，自第一儲存單元之目標位址讀取第一資料。接著，藉由輔助單元，檢查目標位址是否對應於儲存在第二儲存單元中的第二資料。若目標位址對應於第二資料，輔助單元依據第二資料更正第一資料，以產生更新後資料。之後，藉由錯誤更正(Error Correction Code, ECC)解碼器，對更新後資料進行ECC解碼，以產生解碼後資料。

Description

儲存裝置及其操作方法

【0001】

本發明是有關於一種儲存裝置及其操作方法，且特別是有關於一種可加速錯誤檢查及更正(Error Checking and Correction, ECC)解碼之儲存裝置及其操作方法。

【0002】

近年來，非揮發性(Non-volatile)記憶體，例如是快閃記憶體(flash)係已廣泛地應用在各種電子產品中。其中， NAND 快閃記憶體式固態硬碟(Solid-State Disk, SSD)即具有相當之潛力。相較於傳統之硬盤硬碟(Hard Disk Drive, HDD)，固態硬碟具有小型化、低耗能以及較佳的隨機讀取特性。

【0003】

設計快閃記憶體時所要面臨到的主要是位元錯誤率(Bit Error Rate, BER)的問題。快閃記憶體容易產生錯誤位元，且BER會隨著程式化週期及抹除週期的增加而提高。在此情況下，記憶體控制器中的資料解碼器將需花費更多的時間以進行輸入資料的錯誤檢查以及更正，使得解碼速度降低。

【0004】

因此，如何提供一種可加速ECC解碼之儲存裝置及其操作方法，乃目前業界所致力的課題之一。

【0005】

本發明係有關於一種儲存裝置及其操作方法，可加快ECC解碼的速度。

【0006】

根據本發明一方面，提出一種儲存裝置之操作方法，包括以下步驟。首先，自第一儲存單元之目標位址讀取第一資料。接著，藉由輔助單元，檢查目標位址是否對應於儲存在第二儲存單元中的第二資料。若目標位址對應於第二資料，輔助單元依據第二資料更正第一資料，以產生更新後資料，更新後資料相較於第一資料具有較少的錯誤。之後，藉由錯誤更正(Error Correction Code, ECC)解碼器，對更新後資料進行ECC解碼，以產生解碼後資料。

【0007】

根據本發明之另一方面，提出一種儲存裝置，包括第一儲存單元、第二儲存單元、輔助單元以及ECC解碼器。第一儲存單元用以儲存第一資料於目標位址。第二儲存單元用以儲存第二資料。輔助單元用以自第一儲存單元之目標位址讀取第一資料，並檢查目標位址是否對應於儲存在第二儲存單元中的第二資料。若目標位址對應於第二資料，輔助單元依據第二資料更新第一資料，以產生更新後資料，更新後資料相較於第一資料具有較少的錯誤。ECC解碼器用以對更新後資料進行ECC解碼，以產生解碼後資料。

【0008】

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

100、700‧‧‧儲存裝置

102、702‧‧‧資料儲存單元

104、704‧‧‧ECP儲存單元

106、706‧‧‧ECP輔助單元

108、708‧‧‧ECC解碼器

200‧‧‧操作方法

202、204、206、208、210‧‧‧步驟

400‧‧‧ECP資料

402‧‧‧ECP條目

404‧‧‧更正指標欄位

406‧‧‧替代位元欄位

408‧‧‧替代位元欄位

502‧‧‧快取線

504‧‧‧有效值欄位

506‧‧‧標籤欄位

602‧‧‧更正單元

604‧‧‧原始資料緩衝器

606‧‧‧比較單元

608‧‧‧輸入緩衝器

610‧‧‧解碼引擎

612‧‧‧輸出緩衝器

710‧‧‧ECC解碼器

802、804、806、808、902、904、906、908‧‧‧曲線

D’‧‧‧使用者資料

RD’‧‧‧編碼後資料

RD‧‧‧原始資料

CD‧‧‧更新後資料

D‧‧‧解碼後資料

E1、E2‧‧‧ECP資料

第1圖繪示依據本發明之一實施例之儲存裝置之方塊圖。

第2圖繪示儲存裝置之操作方法之流程圖。

第3圖繪示針對19奈米之三階儲存單元之NAND快閃記憶體之錯誤局域性。

第4圖繪示ECP資料之一例。

第5圖繪示ECP儲存單元之一例。

第6A圖繪示ECP輔助單元及ECC解碼器之一例之方塊圖。

第6B圖繪示ECP輔助單元及ECC解碼器之一例之方塊圖。

第6C圖繪示ECP輔助單元及ECC解碼器之一例之方塊圖。

第7圖繪示依據本發明之另一實施例之儲存裝置之方塊圖。

第8圖繪示在不同之ECP錯誤降低比率下，ECC解碼器解碼時所需之記憶體平均感測次數。

第9圖繪示在不同之ECP錯誤降低比率下，ECC解碼器解碼時所需之平均疊代次數。

【0009】

以下係提出實施例進行詳細說明，實施例僅用以作為範例說明，並不會限縮本揭露欲保護之範圍。此外，實施例中之圖式係省略不必要之元件，以清楚顯示本揭露之技術特點。

【0010】

請參考第1圖以及第2圖。第1圖繪示依據本發明之一實施例之儲存裝置100之方塊圖。第2圖繪示儲存裝置100之操作方法200之流程圖。儲存裝置100包括資料儲存單元102、錯誤更正指標(Error-Correcting Pointer, ECP)儲存單元104、ECP輔助單元106以及錯誤檢查及更正(Error Checking and Correction, ECC)解碼器108。在本實施例中，資料儲存單元102可例如以NAND快閃記憶體、相變記憶體(Phase-Change Memory, PCM)、磁阻隨機存取記憶體(Magnetoresistive Random Access Memory, MRAM)、電阻型隨機存取器(Resistive Random Access Memory, ReRAM)或其它形式的記憶體架構來實現。ECP儲存單元104可例如以快取記憶體(cache)、SRAM、或任意之儲存元件來實現，或是實現於資料儲存單元102當中。ECP輔助單元106可例如以微處理器、查閱表(look-up table)或其它具備運算能力之電路來實現。ECC解碼器可例如以低密度奇偶檢查 (Low-Density Parity-Check，LDPC)解碼器、BCH (Bose-Chaudhuri-Hocquenhem, BCH)解碼器或其它形式的軟式決策(soft-decision)解碼器或其它ECC來實現。

【0011】

在步驟202，原始資料係讀取自資料儲存單元102之一目標頁位址(page address)。在步驟204，ECP輔助單元106檢查此目標頁位址是否對應於儲存在ECP儲存單元104中的ECP資料。若是，則進入步驟206，ECP輔助單元106依據ECP資料更新此原始資料，以產生更新後資料。若否，則進入步驟208，原始資料直接送至ECC解碼器108進行解碼。

【0012】

在步驟210，ECC解碼器108對更新後資料進行ECC解碼以產生解碼後資料。由於更新後資料中的位元錯誤數目相較於原始資料之位元錯誤數目是減少的，故對於更新後資料，ECC解碼器108可花費較少的時間進行資料的錯誤檢測及更正，進而達到加速資料解碼之效果。

【0013】

本實施例中，原始資料中的位元錯誤數目之所以可藉由ECP資料之更正而減少，乃基於申請人發現記憶體之錯誤局域性(error locality)現象。表一係顯示對快閃記憶體之一頁之位元錯誤位置進行分析之一實驗。此實驗係執行如下之操作：首先，已知的隨機資料係被寫入記憶體中的一個區塊(寫入1)，且此區塊中的某一頁(例如第i頁)係被讀取兩次(讀取1及讀取2)。此兩次讀取操作之時間例如間隔1小時。接著，此區塊上的資料被抹除(抹除1)，且另一隨機資料係被寫入同一區塊當中(寫入2)。之後，此區塊的同一頁(第i頁)再被讀取兩次(讀取3及讀取4)。

表一

【0014】

由表一可知，在第一讀取操作(讀取1)中，錯誤位元之數目為716個；在第二讀取操作(讀取2)中，錯誤位元之數目為725個，而此725個錯誤位元裡，有559個錯誤位元之位置與第一次讀取操作中的錯誤位元位置相同。在此情況下，記憶體存取之錯誤局域性為77%(=559/725)。類似地，第三讀取操作(讀取3)與第四讀取操作(讀取4)之錯誤局域性為79%(=553/701)。此外，由於記憶體之第i頁係被抹除且再寫入(抹除1及寫入2)，第二次讀取操作與第三次讀取操作之錯誤局域性僅為4.8%。換言之，倘若記憶體未經抹除或重新寫入，兩次讀取間的錯誤局域性可高達70%至80%之間。因此，透過ECP資料紀錄先前讀取之錯誤位元位置資訊，並藉以預先更正原始資料，可大幅降低原始資料中的錯誤。

【0015】

第3圖繪示針對19奈米之三階儲存單元(Triple-Level Cell, TLC)之NAND快閃記憶體之錯誤局域性。可看出，其錯誤局域性平均介於70%至80%之間。另外，當位元錯誤率低於0.005，錯誤局域性具有較高的變異。這是因為在較低位元錯誤率的情況下，電子雜訊係造成較多的位元錯誤。

【0016】

請參考第4圖，其繪示ECP資料400之一例。如第4圖所示，ECP資料400包括一或多個ECP條目402，每一ECP條目402係包括更正指標欄位404以及替代位元欄位406。更正指標欄位404用以指示一錯誤位元之一位置。替代位元欄位406用以指示取代此錯誤位元之一替代位元。舉例來說，假設原始資料之第5個位元發生錯誤，針對此錯誤位元，相應之ECP條目402係被配置於ECP儲存單元104當中。此ECP條目402之更正指標欄位404係設定為「5」，以通知ECP輔助單元106在讀取此第5個位元時，應以配置的ECP輔助單元106中的替代位元作為代替。簡言之，ECP輔助單元106係以替代位元取代原始資料中對應於更正指標欄位404所指示之位置之一位元。

【0017】

請參考第5圖，其繪示ECP儲存單元104之一例。如第5圖所示，ECP儲存單元104包括一或多條快取線(cache line)502，用以儲存ECP條目402。每一快取線502具有一有效值欄位504以及一標籤欄位506。有效值欄位504用以指示快取線502中的ECP條目402是否為有效。若ECP條目402為無效，則此ECP條目402將不會被ECP輔助單元106用來更正原始資料。

【0018】

標籤欄位506用以指示一標籤值，該標籤值係對應於資料儲存單元102中的一頁位址。當發生對資料儲存單元102之讀取，ECP輔助單元106將搜尋此些快取線502。若有對應之快取線被找到(即頁位址與標籤欄位506相對應)，此快取線502中的ECP條目402 係被ECP輔助單元106取得，且被併入(merge)原始資料中以更正錯誤位元。反之，若無對應之快取線502被找到，原始資料則直接被ECC解碼器108解碼。

【0019】

在ECC解碼器108執行完解碼程序後，ECP輔助單元106可基於在頁位址中所找到的錯誤來產生新的ECP資料，直到ECP條目402之總大小超過一快取線502，或是每一個被找到的錯誤皆被處理為止。

【0020】

請參考第6A圖，其繪示ECP輔助單元106及ECC解碼器108之一例之方塊圖。ECP輔助單元106包括更正單元602、原始資料緩衝器604以及比較單元606。更正單元602用以將ECP資料E1併入原始資料RD，以產生更新後資料CD。原始資料緩衝器504用以暫存原始資料RD。比較單元606用以尋找解碼後資料D與暫存於原始資料緩衝器604之原始資料RD兩者間的差異，以產生新的ECP資料E2。此新的ECP資料E2係被存入ECP儲存單元104，以使ECP儲存單元104始終可存留新的ECP資料。又，此新的ECP資料可與舊的ECP資料(即先前儲存於ECP儲存單元104之ECP資料)合併(merge)，以產生合併後ECP資料。此合併後ECP資料係被存入ECP儲存單元104當中。

【0021】

ECC解碼器108包括輸入緩衝器608、解碼引擎610以及輸出緩衝器612。輸入緩衝器608用以暫存來自ECP輔助單元106之更新後資料CD。解碼引擎610用以對更新後資料CD進行解碼以產生解碼後資料D。輸出緩衝器512用以暫存解碼後資料D，並提供此解碼後資料D至比較單元506。於一例子中，解碼引擎510可藉由疊代演算法對更新後資料CD作解碼，以產生相應的解碼後資料D。

【0022】

請參考第6B圖，其繪示ECP輔助單元106及ECC解碼器108之另一例之方塊圖。在此例中，輸出自更正單元602之更新後資料CD係存入原始資料緩衝器604當中，以供比較單元606尋找解碼後資料D與暫存於原始資料緩衝器604之更新後資料CD兩者間的差異，以產生新的ECP資料E2。

【0023】

請參考第6C圖，其繪示ECP輔助單元106及ECC解碼器108之另一例之方塊圖。在此例中，暫存於輸入緩衝器608之更新後資料CD係輸出至比較單元606，以供其尋找解碼後資料D與暫存於輸入緩衝器608之更新後資料CD兩者間的差異，以產生新的ECP資料E2。

【0024】

請參考第7圖，其繪示依據本發明之另一實施例之儲存裝置700之方塊圖。儲存裝置700包括資料儲存單元702、ECP儲存單元704、ECP輔助單元706、ECC解碼器708以及ECC編碼器710。資料儲存單元702、ECP儲存單元704、ECP輔助單元706以及ECC解碼器708之功能及操作與前一實施例相同。ECC編碼器710用以對使用者資料D’進行編碼，以產生編碼後資料RD’。舉例來說，當對儲存裝置700寫入使用者資料D’時，ECC編碼器710係在使用者資料D’當中加入ECC碼，以供後續ECC解碼器708依據此些ECC碼進行資料的偵錯及更正。

【0025】

在此實施例中，當使用者資料D’欲被寫入資料儲存單元702中的某一頁位址時，若對應於此頁位址之快取線可被找到，對應於此頁位址之快取線之有效值欄位會被設定為無效。這是因為原本的ECP條目已不適用於新的寫入資料。

【0026】

請參考第8圖，其繪示在不同之ECP錯誤降低比率(即，以ECP資料降低原始資料中錯誤的比率)下，ECC解碼器(以LDPC解碼器為例)對一字碼(codeword)解碼時所需之記憶體平均感測次數。其中，曲線802、804、806、808分別對應於0%、20%、40%以及60%之ECP錯誤降低比率。由第8圖可看出，在ECP錯誤降低比率為60%的情況下，即便記憶體位元錯誤率高達0.015，ECC解碼器仍只需對記憶體感測1次。

【0027】

請參考第9圖，其繪示在不同之ECP錯誤降低比率下，ECC解碼器(以LDPC解碼器為例)解碼時所需之平均疊代次數。其中，曲線902、904、906、908分別對應於0%、20%、40%以及60%之ECP錯誤降低比率。由第9圖可看出，在ECP錯誤降低比率為60%的情況下，即便位元錯誤率高達0.015，ECC解碼器仍可成功完成解碼。

【0028】

綜上所述，本發明實施例之儲存裝置在原始資料被解碼前，若可找到對應的ECP資料，則可透過其對原始資料作更正以降低資料的位元錯誤數目。如此一來，ECC解碼器可花費較少的時間進行資料的錯誤檢測及更正，進而達到加速資料解碼之效果。

【0029】

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200‧‧‧操作方法

202、204、206、208、210‧‧‧步驟

Claims

【第1項】

一種儲存裝置之操作方法，包括：
自一第一儲存單元之一目標位址讀取一第一資料；
藉由一輔助單元，檢查該目標位址是否對應於儲存在一第二儲存單元中的一第二資料；
若該目標位址對應於該第二資料，該輔助單元依據該第二資料更新該第一資料，以產生一更新後資料，該更新後資料相較於該第一資料具有較少的錯誤；以及
藉由一錯誤更正(Error Correction Code, ECC)解碼器，對該更新後資料進行ECC解碼，以產生一解碼後資料。
【第2項】

如申請專利範圍第1項所述之操作方法，其中該第二資料包括一錯誤更正指標(Error-Correcting Pointer, ECP)條目，該ECP條目包括一更正指標欄位以及一替代位元欄位，該更正指標欄位用以指示一位元之一位置，該替代位元欄位用以指示取代該位元之一替代位元，該操作方法更包括：
以該替代位元取代該第一資料中對應於該更正指標欄位所指示之該位置之一位元。
【第3項】

如申請專利範圍第2項所述之操作方法，其中該第二儲存單元包括一快取線(cache line)，用以儲存該第二資料，該快取線包括一有效值欄位以及一標籤欄位，該有效值欄位用以指示該第二資料是否為有效，該標籤欄位用以指示一標籤值，該標籤值係對應於該第一儲存單元之一位址，該操作方法更包括：
寫入一使用者資料，該使用者資料係欲被寫入該第一儲存單元之該位址；
藉由一ECC編碼器，對該使用者資料進行ECC編碼；
回應於該寫入該使用者資料之步驟，將對應於該第一儲存單元之該位址之該快取線之該有效值欄位設定為無效；以及
藉由該輔助單元判斷該第二資料是否為有效，當該第二資料為有效，該輔助單元使用該第二資料來更新該第一資料。
【第4項】

如申請專利範圍第1項所述之操作方法，更包括：
在對該更新後資料進行ECC解碼之後，基於在該目標位址中所找到的錯誤來產生一第三資料。
【第5項】

如申請專利範圍第1項所述之操作方法，其中該輔助單元包括一更正單元、一緩衝器以及一比較單元，該更正單元依據該第二資料更新該第一資料以產生該更新後資料；該操作方法更包括：
藉由該緩衝器，儲存該第一資料；
藉由該比較單元，尋找該解碼後資料與儲存於該緩衝器之該第一資料兩者間的複數個差異，以產生一第三資料，該第三資料包含該些差異至少其中之一；以及
將該第三資料存入該第二儲存單元以取代該第二資料。
【第6項】

如申請專利範圍第1項所述之操作方法，其中該輔助單元包括一更正單元、一緩衝器以及一比較單元，該更正單元依據該第二資料更新該第一資料以產生該更新後資料，該操作方法更包括：
藉由該緩衝器，儲存該更新後資料；
藉由該比較單元，尋找該解碼後資料與儲存於該緩衝器之該更新後資料兩者間的複數個差異，以產生一第三資料，該第三資料包含該些差異至少其中之一；
將該第三資料與該第二資料合併(merge)以產生一第四資料；以及
將該第四資料存入該第二儲存單元以取代該第二資料。
【第7項】

如申請專利範圍第5項或第6項所述之操作方法，其中該ECC解碼器包括一輸入緩衝器、一解碼引擎以及一輸出緩衝器，該操作方法更包括：
藉由該輸入緩衝器，儲存來自該輔助單元之該更新後資料；
藉由該解碼引擎，對該更新後資料進行ECC解碼，以產生該解碼後資料；以及
藉由該輸出緩衝器，儲存該解碼後資料，並提供該解碼後資料至該比較單元。
【第8項】

一種儲存裝置，包括：
一第一儲存單元，用以儲存一第一資料於一目標位址；
一第二儲存單元，用以儲存一第二資料；
一輔助單元，用以自該第一儲存單元之該目標位址讀取該第一資料，並檢查該目標位址是否對應於儲存在該第二儲存單元中的該第二資料，若該目標位址對應於該第二資料，該輔助單元依據該第二資料更新該第一資料，以產生一更新後資料，該更新後資料相較於該第一資料具有較少的錯誤；以及
一錯誤檢查及更正(Error Checking and Correction, ECC)解碼器，用以對該更新後資料進行ECC解碼，以產生一解碼後資料。
【第9項】

如申請專利範圍第8項所述之儲存裝置，其中該第二資料包括一錯誤更正指標(Error-Correcting Pointer, ECP)條目，該ECP條目包括：
一更正指標欄位，用以指示一位元之一位置；以及
一替代位元欄位，用以指示取代該位元之一替代位元；其中該輔助單元以該替代位元取代該第一資料中對應於該更正指標欄位所指示之該位置之一位元；
該第二儲存單元包括一快取線(cache line)，用以儲存該第二資料，該快取線包括：
一有效值欄位，用以指示該第二資料是否為有效；以及
一標籤欄位，用以指示一標籤值，該標籤值係對應於該第一儲存單元之一位址；其中該輔助單元判斷該第二資料是否為有效，當該第二資料為有效，該輔助單元使用該第二資料來更新該第一資料。
【第10項】

如申請專利範圍第8項所述之儲存裝置，其中該輔助單元包括：
一更正單元，用以將該第二資料併入(merge)該第一資料，以產生該更新後資料；
一緩衝器，用以儲存該第一資料或該更新後資料；以及
一比較單元，用以尋找該解碼後資料與儲存於該緩衝器之該第一資料兩者間的複數個差異，以產生一第三資料，該第三資料包含該些差異至少其中之一，該第三資料或該第三資料與該第二資料合併所產生的一第四資料係被存入該第二儲存單元以取代該第二資料；
該ECC解碼器包括：
一輸入緩衝器，用以儲存來自該輔助單元之該更新後資料；
一解碼引擎，用以對該更新後資料進行ECC解碼，以產生該解碼後資料；以及
一輸出緩衝器，用以儲存該解碼後資料，並提供該解碼後資料至該比較單元。