CN111522684A - 一种同时纠正相变存储器软硬错误的方法及装置 - Google Patents

一种同时纠正相变存储器软硬错误的方法及装置 Download PDF

Info

Publication number
CN111522684A
CN111522684A CN201911413668.8A CN201911413668A CN111522684A CN 111522684 A CN111522684 A CN 111522684A CN 201911413668 A CN201911413668 A CN 201911413668A CN 111522684 A CN111522684 A CN 111522684A
Authority
CN
China
Prior art keywords
error
row
memory
bit
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911413668.8A
Other languages
English (en)
Inventor
王锐
王语涵
杨凯
张连怡
张晗
蔡继红
钱德沛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Beijing Simulation Center
Original Assignee
Beihang University
Beijing Simulation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University, Beijing Simulation Center filed Critical Beihang University
Priority to CN201911413668.8A priority Critical patent/CN111522684A/zh
Publication of CN111522684A publication Critical patent/CN111522684A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check

Abstract

本发明公开了一种在计算机相变存储器中，纠正软硬错误的方法与装置，包括：对于存储器中的每个行(64B)设置一个本地ECC(Error Correction Code，纠错码)纠错机制，用于纠正本地一位错误。对于整个存储器设置全局的ECP((Error Correction Pointer，纠错指针)纠错机制，用于纠正存储器中各个行总错误数量大于等于2个时发生的硬错误。当发生一位错误时，仅通过本地的ECC纠错机制便可完成纠错。但当出现2位错误时，需要第二次访存，依靠全局的ECP纠错机制完成。整个方法可以划分为两个模块：读取纠错模块以及存储纠错模块。

Description

一种同时纠正相变存储器软硬错误的方法及装置
技术领域
本发明涉及计算机存储结构中内存储器纠错机制的设计，特别是涉及相变存储器同时纠正软硬错误的方法及装置。
背景技术
内存是计算机中重要的部件之一，它是与CPU进行沟通的桥梁。计算机中所有程序的运行都是在内存中进行的，因此内存的性能对计算机的影响非常大。内存(Memory)也被称为内存储器，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。常见的内存储器有动态随机存储器(DRAM)，也可以使用其它类型的存储器，如相变存储器。
相变存储器(phase change memory),简称PCM，利用硫族化合物在晶态和非晶态巨大的导电性差异来存储数据的。是制作内存材料和方法的一种。相变存储器(PCM)是一种非易失存储设备，它利用材料的可逆转的相变来存储信息。相变存储器可以用作内存储器。
ECC(Error Correction Code)内存即纠错内存，简单的说，其具有发现错误，纠正错误的功能，一般多应用在高档台式电脑/服务器及图形工作站上，这将使整个电脑系统在工作时更趋于安全稳定。
内存是一种电子器件，在其工作过程中难免会出现错误，而对于稳定性要求高的用户来说，内存错误可能会引起致命性的问题。内存错误根据其原因还可分为硬错误和软错误。硬错误是由于硬件的损害或缺陷造成的，因此数据总是不正确，此类错误是无法纠正的；软错误是随机出现的，例如在内存附近突然出现电子干扰等因素都可能造成内存软错误的发生。
论文S.Schechter et al.Use ECP,not ECC,for hard failures in resistivememories.In ISCA-2010提出一种仅使用纠错指针(Error Correction Pointer,ECP)而不使用ECC的纠错机制。该论文提出的ECP机制的核心思想是使用指针的方式记录内存中发生错误的位置。并使用额外的1位记录发生硬错误的位应有的值。此种方法拥有较好的访存性能，但是只能纠正硬错误并且需要提供相当多的额外空间来记录ECP信息。
论文Moinuddin K.Qureshi.Pay-As-You-Go:Low Overhead Hard-ErrorCorrection for Phase Change Memories(pdf,slides).Appears in the InternationalSymposium on Microarchitecture(MICRO)2011提出了一共ECP的改进措施。对于ECP纠错区域进行两级的划分。第一级使用组相连方式映射到内存，当组内硬错误信息过多空间不足时，使用第二级的直接映射的方式记录信息。经过这种改进ECP占用的空间大大减少。但同样只能检测到硬错误。
论文Doe Hyun Yoon,Naveen Muralimanohar,Jichuan Chang,ParthasarathyRanganathan,Norman P.Jouppi,and Mattan Erez.FREE-p:Protecting Non-VolatileMemory against both Hard and Soft Errors.In Proc.the Int’l Symp.High-Performance Computer。提出了一种可以同时纠正软硬错误的方法。该方法是将内存划分为更细的行，对于发生硬错误的行，使用一个指针将本行的地址映射到新的地址上去。同时使用ECC纠错，可以检测并纠正软错误。这种方法的弊端是，当操作系统将内存中的页换出时，即写回硬盘时需要知道页内的哪些行被重新映射，并且需要去被映射到的地址读取数据。在增加访存代价的同时，还需要维护一张映射表来记录这些信息。
总之，现有技术的主要问题是大部分都只能解决硬错误，而忽略软错误。但实际上相变存储器的外围电路仍然有较大的概率发生软错误。尽管有同时纠正硬错误和软错误的方法，但这种方法会极大的影响数据访问性能。
发明内容
本发明技术解决问题：克服现有技术的不足，提供一种新的相变存储器纠正软硬错误的方法及装置，将ECC与ECP纠错机制相结合，在兼顾可以修复软硬错误的同时，减少了多余校验位的浪费；同时一定程度上提升了访存的性能，优化相变存储器。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种同时纠正相变存储器软硬错误的方法，包括：在对于内存中的每个行(64B)设置一个本地ECC纠错机制，用于纠正本地一位错误。对于整个内存设置全局的ECP纠错机制，用于纠正内存中各个行总错误数量大于等于2个时发生的硬错误。当发生一位错误时，仅通过本地的ECC纠错机制便可完成纠错。但当，出现2位错误时，需要第二次访存，依靠全局的ECP纠错机制完成。
整个纠错方法可以划分为两个模块：在内存读取时候工作的读取纠错模块以及在内存存储时候工作的存储纠错模块。读取纠错模块工作在计算机要读取内存中的一行时，主要用于纠正读取时的软错误以及存储器本身的硬错误。存储纠错模块工作在计算机要写入内存中的一行时，主要用于更新ECC校验位，ECP校验位以及硬错误标记位。
本发明的一种同时纠正相变存储器软硬错误的方法，包括局部的ECC纠错机制、全局的ECP纠错机制和存储行错误数目标记机制；对于存储器中的每一行，设置一个局部的ECC纠错机制，对于整个存储器设置一个全局的ECP纠错机制，基于相变存储器在写入数据时会校验，如果该相变存储器中的存储行中存在硬错误，则在写入时会被发现，从而触发纠错机制，局部ECC纠错机制校验和纠正存储器中的每个行(64B)的一位错误；当某个存储器行出现大于一位错误时，局部ECC机制无法纠正，此时采用全局ECP纠错机制来纠正，全局ECP纠错机制具体实现为：以行为单位，在存储器中分配一定的专门空间，不存储普通数据，而作为全局ECP纠错区，每一行称为ECP行；当存储器中任何一行只出现1位错，无论是硬错误还是软错误，则该行的局部ECC机制发现并纠正，当存储器中任何一行在写入时出现了2位或者以上的硬错误时，此时存储行错误数目标记机制记录错误信息，并触发全局ECP纠错机制，使用全局纠错区的存储空间替换出错区的数据行来存储数据；在一种特殊情况，即是某一行之前有一个数据位出现硬错误，已经用局部ECC纠错了，但是运行时又出现了一位软错误，则该行的局部ECC能够发现错误，但无法纠正，此时也需要采用全局ECP纠错机制进行纠错，使用全局纠错区的存储空间替换出错区的存储器行来存储数据；
对于存储器中的每一行的ECC纠错机制，在ECC的存储位之外，增加若干个(例如可以使用8个)数据存储位，作为该行的错误数标记位，用来记录硬错误的个数，如果以字母n代表数据存储位的个数，那么错误数标记位可以记录的错误数为2的n次方个；错误数标记位的作用是在存储器读取数据时，根据错误数标记位的信息，决定是否查询全局ECP纠错机制中的全局存储区，如果错误数标志位显示错误数大于等于2，那么查询ECP纠错机制中该存储器行的替代行，将替代行的数据读出。
局部的ECC纠错机制是：使用增加一个奇偶校验位的海明码算法实现，纠正1位错误，并检测到2位错误。
全局的ECP纠错机制中，每个ECP行，记录其中的硬错误的地址；ECP纠错机制的第一级使用组相连映射方式，记录存储器中所有硬错误；当组内空间不足时，使用ECP存储机制的第二级。
第二级ECP存储机制将所有第一级相连映射方式的组存储器存储不下的硬错误逐一顺序存储在第二级ECP的表内。
错误数标记位是：对于存储器每一行的ECC对应一个标记位，错误数标记位有三种状态：
第一种状态：存储器中该行没有硬错误；
第二种状态：存储器中该行有1处硬错误；
第三种状态：该行有超过1处的硬错误；
标记位依据相变存储器写入时检测到的硬错误个数不断更新标记位状态，当相变存储器写入数据时，根据错误数标记位的状态，决定读取数据的具体方式。
所述读取数据的具体方式是：当要读取存储器中的一行时，首先访问该行对应的错误数目标记位，根据标记位的状态，执行不同操作，
当标记位为第一种状态，即该行没有硬错误时，直接读取该行并进行ECC校验，此时产生1位软错误可以正确纠正，若产生2位或2位以上软错误则，由ECC报告错误；
当标记位为第二种状态，即该行有1处硬错误时，读取该行并通过ECC校验纠正该行硬错误，若此时没有产生软错误则ECC校验结束，若产生了1位软错误即ECC检测到了2位错误时，则使用ECP纠错机制将硬错误先行纠正，再使用ECC纠正该1位软错误；若产生2位或2位以上软错误，则由ECC报告错误；
当标记位为第三种状态，即该行有超过1处的硬错误，则直接先行通过ECP机制纠错，ECP纠错完成后，再通过该行对应的ECC纠错机制纠错，若此时产生1位软错误能正确纠正，若产生2位或2位以上软错误，则由ECC报告错误。
本发明的一种同时纠正相变存储器软硬错误的装置，其特征在于：包括在存储器读取时候工作的读取纠错模块、在存储器写入时候工作的存储纠错模块；读取纠错模块工作在计算机要读取存储器中的一行时，首先读取该行的错误数标记位，判断该行是否存在大于1位的硬错误，如果存在大于1位的硬错误，那么启动全局ECP纠错机制，读取全局ECP存储区中用于替换的行的数据，用于纠正读取时的软错误以及存储器本身的硬错误；存储纠错模块是工作在计算机要写入存储器中的一行时，先读取错误数标记位，如果该位显示硬错误数大于1，那么启动全局ECP纠错机制，将数据写入ECP全局存储区中事先分配好的存储器行；如果错误数标记位不大于1，那么写入数据，再将写入的数据读出，与之前待写入的数据对比，如果发现有1位不一致，那么根据写入的数据计算并更新ECC校验位；如果写入后校验时发现有若干位(此处用i代表具体的不一致的位数)的数据不一致，而且不一致的位数大于1，那么更新错误数标记位，并启动全局ECP纠错机制，为该存储器行在全局ECP纠错区中分配一行存储空间，用来写入将要写入该行的数据，并更新错误数标记位。
本发明与现有技术相比的有益效果在于：区别于现有技术的情况，本发明提供的同时纠正相变存储器软硬错误的方法在内存中同时分别设置局部的ECC纠错机制以及全局ECP纠错机制。在兼顾纠正软硬错误的同时，通过局部的ECC机制有效的减少了二次访存的次数，从而提高了系统的性能。一定程度上减少了纠错位所占用的内存空间。
附图说明
图1是本发明同时纠正相变存储器软硬错误的方法的读取模块程序流程图；
图2是本发明同时纠正相变存储器软硬错误的方法的存储模块程序流程图；
图3是本发明同时纠正相变存储器软硬错误的方法的逻辑结构示意图。
具体实施方式
下面结合附图和对本发明进行详细说明。
如图2所示，本发明一种同时纠正相变存储器软硬错误的方法中的存储纠错模块工作流程：
当计算机要写入内存中的一行时，在寻址完成后，首先根据要写入的数据(64B)计算其ECC校验位的值。根据增加一位奇偶校验位的海明码算法进行计算，完成计算后将数据位和ECC校验位的值同时写入内存。写入内存后立刻读取该行，并与写入之前数据每一位逐一进行对比，统计不相同的位数的总数，即硬错误总数。根据错误总数更新硬错误数标记为的状态。
当硬错误总数为0时，标记位状态更新为状态1。
当硬错误总数为1时，标记位状态更新为状态2。
当硬错误总数大于1时，标记位状态更新为状态3。
更新标记位的状态后，若硬错误总数为0，则此次访存写入数据完成。若硬错误总数大于等于1时，这时将发生硬错误的位的地址根据组相连映射方式写入全局的ECP纠错区域。若第一级组相连存储区域已满则跳转到第二级的ECP纠错区域进行存储。存储完成后此次访存写入数据完成。
如图1所示，本发明一种同时纠正相变存储器软硬错误的方法中的读取纠错模块工作流程：
当计算机要读取内存中的的一行时，在寻址完成后，将该行数据、ECC纠错以及该行对应的硬错误标记位一并读出。读出后首先查看硬错误数标记位。
当标记位为状态1，即该行没有硬错误时，直接读取该行并进行ECC校验。若在读取过程中产生了1位软错误可以正确纠正。若产生2位或2位以上软错误则由ECC报告错误。
当标记位为状态2。即该行有1处硬错误时，读取该行并通过ECC校验纠正该行硬错误。若在读取过程中没有产生软错误则ECC将该1处硬错误修复并结束。若在读取过程中产生了1位软错误即ECC检测到了2位错误时，则使用ECP纠错机制将该行发生的硬错误先行纠正，再使用ECC校验纠正该1位软错误。若产生了2位或2位以上软错误则由ECC报告错误。
当标记位为状态3。即该行有超过1处的硬错误。则直接先行通过ECP机制纠正该行发生的所有硬错误。ECP纠错完成后，再通过该行对应的ECC纠错机制纠错。若在读取过程中产生1位软错误可以正确纠正。若产生2位或2位以上软错误则由ECC报告错误。
如图3所示，本发明一种同时纠正相变存储器软硬错误的方法的逻辑结构图：
对于内存的每一行，均有其对应的本地ECC纠错区域，以及一个该行硬错误总数的标记位。对于整个内存拥有全局的ECP纠错机制，记录内存所有行产生的硬错误的地址。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分可以通过程序指令相关硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，Read Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁盘或光盘等等。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的保护范围内。

Claims (7)

1.一种同时纠正相变存储器软硬错误的方法，其特征在于：包括局部的ECC纠错机制、全局的ECP纠错机制和存储行错误数目标记机制；对于存储器中的每一行，设置一个局部的ECC纠错机制，对于整个存储器设置一个全局的ECP纠错机制，基于相变存储器在写入数据时会校验，如果该相变存储器中的存储行中存在硬错误，则在写入时会被发现，从而触发纠错机制，局部ECC纠错机制校验和纠正存储器中的每个行的一位错误；当某个存储器行出现大于一位错误时，局部ECC机制无法纠正，此时采用全局ECP纠错机制来纠正，全局ECP纠错机制具体实现为：以行为单位，在存储器中分配一定的专门空间，不存储普通数据，而作为全局ECP纠错区，每一行称为ECP行；当存储器中任何一行只出现1位错，无论是硬错误还是软错误，则该行的局部ECC机制发现并纠正，当存储器中任何一行在写入时出现了2位或者以上的硬错误时，此时存储行错误数目标记机制记录错误信息，并触发全局ECP纠错机制，使用全局纠错区的存储空间替换出错区的数据行来存储数据；在一种特殊情况，即是某一行之前有一个数据位出现硬错误，已经用局部ECC纠错了，但是运行时又出现了一位软错误，则该行的局部ECC能够发现错误，但无法纠正，此时也需要采用全局ECP纠错机制进行纠错，使用全局纠错区的存储空间替换出错区的存储器行来存储数据；
对于存储器中的每一行的ECC纠错机制，在ECC的存储位之外，增加若干个数据存储位，作为该行的错误数标记位，用来记录硬错误的个数，如果以字母n代表数据存储位的个数，那么错误数标记位可以记录的错误数为2的n次方个；错误数标记位的作用是在存储器读取数据时，根据错误数标记位的信息，决定是否查询全局ECP纠错机制中的全局存储区，如果错误数标志位显示错误数大于等于2，那么查询ECP纠错机制中该存储器行的替代行，将替代行的数据读出。
2.根据权利要求1所述的同时纠正相变存储器软硬错误的方法，其特征在于：局部的ECC纠错机制是：使用增加一个奇偶校验位的海明码算法实现，纠正1位错误，并检测到2位错误。
3.根据权利要求1所述的同时纠正相变存储器软硬错误的方法，其特征在于：全局的ECP纠错机制中，每个ECP行，记录其中的硬错误的地址；ECP纠错机制的第一级使用组相连映射方式，记录存储器中所有硬错误；当组内空间不足时，使用ECP存储机制的第二级。
4.根据权利要求3所述的同时纠正相变存储器软硬错误的方法，其特征在于：第二级ECP存储机制将所有第一级相连映射方式的组存储器存储不下的硬错误逐一顺序存储在第二级ECP的表内。
5.根据权利要求2所述的同时纠正相变存储器软硬错误的方法，其特征在于：错误数标记位是：对于存储器每一行的ECC对应一个标记位，错误数标记位有三种状态：
第一种状态：存储器中该行没有硬错误；
第二种状态：存储器中该行有1处硬错误；
第三种状态：该行有超过1处的硬错误；
标记位依据相变存储器写入时检测到的硬错误个数不断更新标记位状态，当相变存储器写入数据时，根据错误数标记位的状态，决定读取数据的具体方式。
6.根据权利要求5所述的同时纠正相变存储器软硬错误的方法，其特征在于：所述读取数据的具体方式是：当要读取存储器中的一行时，首先访问该行对应的错误数目标记位，根据标记位的状态，执行不同操作，
当标记位为第一种状态，即该行没有硬错误时，直接读取该行并进行ECC校验，此时产生1位软错误可以正确纠正，若产生2位或2位以上软错误则，由ECC报告错误；
当标记位为第二种状态，即该行有1处硬错误时，读取该行并通过ECC校验纠正该行硬错误，若此时没有产生软错误则ECC校验结束，若产生了1位软错误即ECC检测到了2位错误时，则使用ECP纠错机制将硬错误先行纠正，再使用ECC纠正该1位软错误；若产生2位或2位以上软错误，则由ECC报告错误；
当标记位为第三种状态，即该行有超过1处的硬错误，则直接先行通过ECP机制纠错，ECP纠错完成后，再通过该行对应的ECC纠错机制纠错，若此时产生1位软错误能正确纠正，若产生2位或2位以上软错误，则由ECC报告错误。
7.一种同时纠正相变存储器软硬错误的装置，其特征在于：包括在存储器读取时候工作的读取纠错模块、在存储器写入时候工作的存储纠错模块；读取纠错模块工作在计算机要读取存储器中的一行时，首先读取该行的错误数标记位，判断该行是否存在大于1位的硬错误，如果存在大于1位的硬错误，那么启动全局ECP纠错机制，读取全局ECP存储区中用于替换的行的数据，用于纠正读取时的软错误以及存储器本身的硬错误；存储纠错模块是工作在计算机要写入存储器中的一行时，先读取错误数标记位，如果该位显示硬错误数大于1，那么启动全局ECP纠错机制，将数据写入ECP全局存储区中事先分配好的存储器行；如果错误数标记位不大于1，那么写入数据，再将写入的数据读出，与之前待写入的数据对比，如果发现有1位不一致，那么根据写入的数据计算并更新ECC校验位；如果写入后校验时发现有若干位的数据不一致，而且不一致的位数大于1，那么更新错误数标记位，并启动全局ECP纠错机制，为该存储器行在全局ECP纠错区中分配一行存储空间，用来写入将要写入该行的数据，并更新错误数标记位。
CN201911413668.8A 2019-12-31 2019-12-31 一种同时纠正相变存储器软硬错误的方法及装置 Pending CN111522684A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911413668.8A CN111522684A (zh) 2019-12-31 2019-12-31 一种同时纠正相变存储器软硬错误的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911413668.8A CN111522684A (zh) 2019-12-31 2019-12-31 一种同时纠正相变存储器软硬错误的方法及装置

Publications (1)

Publication Number Publication Date
CN111522684A true CN111522684A (zh) 2020-08-11

Family

ID=71900452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911413668.8A Pending CN111522684A (zh) 2019-12-31 2019-12-31 一种同时纠正相变存储器软硬错误的方法及装置

Country Status (1)

Country Link
CN (1) CN111522684A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113157490A (zh) * 2021-04-01 2021-07-23 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法
CN114089909A (zh) * 2020-08-24 2022-02-25 点序科技股份有限公司 闪存的内存控制器及其控制方法
CN117076186A (zh) * 2023-10-17 2023-11-17 苏州元脑智能科技有限公司 一种内存故障检测方法、系统、装置、介质及服务器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681095A (zh) * 2013-11-28 2015-06-03 旺宏电子股份有限公司 储存装置及其操作方法
CN105453049A (zh) * 2013-09-24 2016-03-30 英特尔公司 使用纠错指针处置存储器中的错误
US20170147429A1 (en) * 2015-11-20 2017-05-25 Intel Corporation Adjustable error protection for stored data
CN107506139A (zh) * 2017-08-14 2017-12-22 上海交通大学 一种面向相变存储器的写请求优化装置
CN107818805A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 存储装置和存储系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105453049A (zh) * 2013-09-24 2016-03-30 英特尔公司 使用纠错指针处置存储器中的错误
CN104681095A (zh) * 2013-11-28 2015-06-03 旺宏电子股份有限公司 储存装置及其操作方法
US20170147429A1 (en) * 2015-11-20 2017-05-25 Intel Corporation Adjustable error protection for stored data
CN107818805A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 存储装置和存储系统
CN107506139A (zh) * 2017-08-14 2017-12-22 上海交通大学 一种面向相变存储器的写请求优化装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NING AN 等: "Balancing the Lifetime and Storage Overhead on Error Correction for Phase Change Memory", 《HTTPS://DOI.ORG/10.1371/JOURNAL.PONE.0131964》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114089909A (zh) * 2020-08-24 2022-02-25 点序科技股份有限公司 闪存的内存控制器及其控制方法
CN113157490A (zh) * 2021-04-01 2021-07-23 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法
CN113157490B (zh) * 2021-04-01 2023-12-26 深圳市纽创信安科技开发有限公司 一种芯片内嵌的Flash存储器和存储控制方法
CN117076186A (zh) * 2023-10-17 2023-11-17 苏州元脑智能科技有限公司 一种内存故障检测方法、系统、装置、介质及服务器
CN117076186B (zh) * 2023-10-17 2024-02-09 苏州元脑智能科技有限公司 一种内存故障检测方法、系统、装置、介质及服务器

Similar Documents

Publication Publication Date Title
US9916116B2 (en) Memory access and detecting memory failures using dynamically replicated memory based on a replication policy
US8255742B2 (en) Dynamically replicated memory
US8347180B2 (en) Data storage system and method
US8688954B2 (en) Remapping inoperable memory blocks using pointers
US8533385B2 (en) Method for preventing read-disturb happened in non-volatile memory and controller thereof
US8327230B2 (en) Data structure for flash memory and data reading/writing method thereof
US9164830B2 (en) Methods and devices to increase memory device data reliability
US8589762B2 (en) Adaptive multi-bit error correction in endurance limited memories
CN111522684A (zh) 一种同时纠正相变存储器软硬错误的方法及装置
CN103578565A (zh) 一种NAND Flash存储芯片的校验方法及装置
TW200921360A (en) Data preserving method and data accessing method for non-volatile memory
WO2007078830A2 (en) Repair bits for low voltage cache
CN102929740A (zh) 检测存储设备坏块的方法和装置
US20090164869A1 (en) Memory architecture and configuration method thereof
KR20190063448A (ko) 신규 메모리 디바이스
CN113838511A (zh) 具有备份块的缓存编程
CN113495677B (zh) 读写方法及存储器装置
EP3964940A1 (en) Read/write method and memory apparatus
CN113495674B (zh) 读写方法及存储器装置
JP3130796B2 (ja) 制御記憶装置
US20240096439A1 (en) Selective per die dram ppr for cxl type 3 device
CN113495671B (zh) 读写方法及存储器装置
CN110610737B (zh) 存储器的修复方法
CN116069237A (zh) 数据储存装置及其错误容忍度的筛选方法
CN114528145A (zh) 一种存储系统、操作方法及控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200811