CN104681095A - 储存装置及其操作方法 - Google Patents
储存装置及其操作方法 Download PDFInfo
- Publication number
- CN104681095A CN104681095A CN201410208650.5A CN201410208650A CN104681095A CN 104681095 A CN104681095 A CN 104681095A CN 201410208650 A CN201410208650 A CN 201410208650A CN 104681095 A CN104681095 A CN 104681095A
- Authority
- CN
- China
- Prior art keywords
- data
- decoding
- order
- renewal
- storage element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种储存装置及其操作方法,该储存装置的操作方法包括以下步骤:首先,自第一储存单元的目标地址读取第一数据;接着,通过辅助单元,检查目标地址是否对应于储存在第二储存单元中的第二数据;若目标地址对应于第二数据,辅助单元依据第二数据更正第一数据,以产生更新后数据;之后,通过错误更正(Error Correction Code,ECC)译码器,对更新后数据进行ECC译码,以产生译码后数据。
Description
技术领域
本发明是有关于一种储存装置及其操作方法,且特别是有关于一种可加速错误检查及更正(Error Checking and Correction,ECC)译码的储存装置及其操作方法。
背景技术
近年来,非易失性(Non-volatile)存储器,例如是闪存(flash)已广泛地应用在各种电子产品中。其中,NAND闪存式固态硬盘(Solid-State Disk,SSD)即具有相当的潜力。相较于传统的硬盘驱动器(Hard Disk Drive,HDD),固态硬盘具有小型化、低耗能以及较佳的随机读取特性。
设计闪存时所要面临到的主要是位错误率(Bit Error Rate,BER)的问题。闪存容易产生错误位,且BER会随着编程周期及擦除周期的增加而提高。在此情况下,存储器控制器中的数据译码器将需花费更多的时间以进行输入数据的错误检查以及更正,使得译码速度降低。
因此,如何提供一种可加速ECC译码的储存装置及其操作方法,乃目前业界所致力的课题之一。
发明内容
本发明是有关于一种储存装置及其操作方法,可加快ECC译码的速度。
根据本发明一方面,提出一种储存装置的操作方法,包括以下步骤:首先,自第一储存单元的目标地址读取第一数据;接着,通过辅助单元,检查目标地址是否对应于储存在第二储存单元中的第二数据;若目标地址对应于第二数据,辅助单元依据第二数据更正第一数据,以产生更新后数据,更新后数据相较于第一数据具有较少的错误;之后,通过错误更正(Error Correction Code,ECC)译码器,对更新后数据进行ECC译码,以产生译码后数据。
根据本发明的另一方面,提出一种储存装置,包括第一储存单元、第二储存单元、辅助单元以及ECC译码器;第一储存单元用以储存第一数据于目标地址;第二储存单元用以储存第二数据;辅助单元用以自第一储存单元的目标地址读取第一数据,并检查目标地址是否对应于储存在第二储存单元中的第二数据;若目标地址对应于第二数据,辅助单元依据第二数据更新第一数据,以产生更新后数据,更新后数据相较于第一数据具有较少的错误;ECC译码器用以对更新后数据进行ECC译码,以产生译码后数据。
为了对本发明的上述及其他方面有更佳的了解,下文特举较佳实施例,并配合所附图式,作详细说明如下:
附图说明
图1绘示依据本发明的一实施例的储存装置的方块图。
图2绘示储存装置的操作方法的流程图。
图3绘示针对19纳米的三阶储存单元的NAND闪存的错误局域性。
图4绘示ECP数据的一例。
图5绘示ECP储存单元的一例。
图6A绘示ECP辅助单元及ECC译码器的一例的方块图。
图6B绘示ECP辅助单元及ECC译码器的一例的方块图。
图6C绘示ECP辅助单元及ECC译码器的一例的方块图。
图7绘示依据本发明的另一实施例的储存装置的方块图。
图8绘示在不同的ECP错误降低比率下,ECC译码器译码时所需的存储器平均感测次数。
图9绘示在不同的ECP错误降低比率下,ECC译码器译码时所需的平均迭代次数。
【符号说明】
100、700:储存装置
102、702:数据储存单元
104、704:ECP储存单元
106、706:ECP辅助单元
108、708:ECC译码器
200:操作方法
202、204、206、208、210:步骤
400:ECP数据
402:ECP条目
404:更正指标字段
406:替代位字段
408:替代位字段
502:快取线
504:有效值字段
506:标签字段
602:更正单元
604:原始数据缓冲器
606:比较单元
608:输入缓冲器
610:译码引擎
612:输出缓冲器
710:ECC编码器
802、804、806、808、902、904、906、908、:曲线
D’:用户数据
RD’:编码后数据
RD:原始数据
CD:更新后数据
D:译码后数据
E1、E2:ECP数据
具体实施方式
以下是提出实施例进行详细说明,实施例仅用以作为范例说明,并不会限缩本发明欲保护的范围。此外,实施例中的图式是省略不必要的元件,以清楚显示本发明的技术特点。
请参考图1以及图2。图1绘示依据本发明的一实施例的储存装置100的方块图。图2绘示储存装置100的操作方法200的流程图。储存装置100包括数据储存单元102、错误更正指针(Error-Correcting Pointer,ECP)储存单元104、ECP辅助单元106以及错误检查及更正(Error Checking andCorrection,ECC)译码器108。在本实施例中,数据储存单元102可例如以NAND闪存、相变存储器(Phase-Change Memory,PCM)、磁阻随机存取存储器(Magnetoresistive Random Access Memory,MRAM)、电阻型随机存取器(Resistive Random Access Memory,ReRAM)或其它形式的存储器架构来实现。ECP储存单元104可例如以高速缓存(cache)、SRAM、或任意的储存元件来实现,或是实现于数据储存单元102当中。ECP辅助单元106可例如以微处理器、查阅表(10ok-up table)或其它具备运算能力的电路来实现。ECC译码器可例如以低密度奇偶检查(Low-Density Parity-Check,LDPC)译码器、BCH(Bose-Chaudhuri-Hocquenhem,BCH)译码器或其它形式的软式决策(soft-decision)译码器或其它ECC来实现。
在步骤202,原始数据是读取自数据储存单元102的一目标页地址(page address)。在步骤204,ECP辅助单元106检查此目标页地址是否对应于储存在ECP储存单元104中的ECP数据。若是,则进入步骤206,ECP辅助单元106依据ECP数据更新此原始数据,以产生更新后数据。若否,则进入步骤208,原始数据直接送至ECC译码器108进行译码。
在步骤210,ECC译码器108对更新后数据进行ECC译码以产生译码后数据。由于更新后数据中的位错误数目相较于原始数据的位错误数目是减少的,故对于更新后数据,ECC译码器108可花费较少的时间进行数据的错误检测及更正,进而达到加速数据译码的效果。
本实施例中,原始数据中的位错误数目之所以可通过ECP数据的更正而减少,乃基于申请人发现存储器的错误局域性(error locality)现象。表1是显示对闪存的一页的位错误位置进行分析的一实验。此实验是执行如下的操作:首先,已知的随机数据是被写入存储器中的一个区块(写入1),且此区块中的某一页(例如第i页)是被读取两次(读取1及读取2)。此两次读取操作的时间例如间隔1小时。接着,此区块上的数据被擦除(擦除1),且另一随机数据是被写入同一区块当中(写入2)。之后,此区块的同一页(第i页)再被读取两次(读取3及读取4)。
表1
由表1可知,在第一读取操作(读取1)中,错误位的数目为716个;在第二读取操作(读取2)中,错误位的数目为725个,而此725个错误位里,有559个错误位的位置与第一次读取操作中的错误位的位置相同。在此情况下,存储器存取的错误局域性为77%(=559/725)。类似地,第三读取操作(读取3)与第四读取操作(读取4)的错误局域性为79%(=553/701)。此外,由于存储器的第i页是被擦除且再写入(擦除1及写入2),第二次读取操作与第三次读取操作的错误局域性仅为4.8%。换言之,倘若存储器未经擦除或重新写入,两次读取间的错误局域性可高达70%至80%之间。因此,透过ECP数据记录先前读取的错误位位置信息,并藉以预先更正原始数据,可大幅降低原始数据中的错误。
图3绘示针对19纳米的三阶储存单元(Triple-Level Cell,TLC)的NAND闪存的错误局域性。可看出,其错误局域性平均介于70%至80%之间。另外,当位错误率低于0.005,错误局域性具有较高的变异。这是因为在较低位错误率的情况下,电子噪声是造成较多的位错误。
请参考图4,其绘示ECP数据400的一例。如图4所示,ECP数据400包括一或多个ECP条目402,每一ECP条目402包括更正指针字段404以及替代位字段406。更正指针字段404用以指示一错误位的一位置。替代位字段406用以指示取代此错误位的一替代位。举例来说,假设原始数据的第5个位发生错误,针对此错误位,相应的ECP条目402是被配置于ECP储存单元104当中。此ECP条目402的更正指标字段404被设定为「5」,以通知ECP辅助单元106在读取此第5个位时,应以配置的ECP辅助单元106中的替代位作为代替。简言之,ECP辅助单元106是以替代位取代原始数据中对应于更正指针字段404所指示的位置的一位。
请参考图5,其绘示ECP储存单元104的一例。如图5所示,ECP储存单元104包括一或多条快取线(cache line)502,用以储存ECP条目402。每一快取线502具有一有效值字段504以及一标签字段506。有效值字段504用以指示快取线502中的ECP条目402是否为有效。若ECP条目402为无效,则此ECP条目402将不会被ECP辅助单元106用来更正原始数据。
卷标字段506用以指示一卷标值,该卷标值是对应于数据储存单元102中的一页地址。当发生对数据储存单元102的读取,ECP辅助单元106将搜寻此些快取线502。若有对应的快取线被找到(即页地址与卷标字段506相对应),此快取线502中的ECP条目402是被ECP辅助单元106取得,且被并入(merge)原始数据中以更正错误位。反之,若无对应的快取线502被找到,原始数据则直接被ECC译码器108译码。
在ECC译码器108执行完译码程序后,ECP辅助单元106可基于在页地址中所找到的错误来产生新的ECP数据,直到ECP条目402的总大小超过一快取线502,或是每一个被找到的错误皆被处理为止。
请参考图6A,其绘示ECP辅助单元106及ECC译码器108的一例的方块图。ECP辅助单元106包括更正单元602、原始数据缓冲器604以及比较单元606。更正单元602用以将ECP数据E1并入原始数据RD,以产生更新后数据CD。原始数据缓冲器504用以暂存原始数据RD。比较单元606用以寻找译码后数据D与暂存于原始数据缓冲器604的原始数据RD两者间的差异,以产生新的ECP数据E2。此新的ECP数据E2是被存入ECP储存单元104,以使ECP储存单元104始终可存留新的ECP数据。又,此新的ECP数据可与旧的ECP数据(即先前储存于ECP储存单元104的ECP数据)合并(merge),以产生合并后ECP数据。此合并后ECP数据是被存入ECP储存单元104当中。
ECC译码器108包括输入缓冲器608、译码引擎610以及输出缓冲器612。输入缓冲器608用以暂存来自ECP辅助单元106的更新后数据CD。译码引擎610用以对更新后数据CD进行译码以产生译码后数据D。输出缓冲器512用以暂存译码后数据D,并提供此译码后数据D至比较单元506。于一例子中,译码引擎510可通过迭代算法对更新后数据CD作译码,以产生相应的译码后数据D。
请参考图6B,其绘示ECP辅助单元106及ECC译码器108的另一例的方块图。在此例中,输出自更正单元602的更新后数据CD被存入原始数据缓冲器604当中,以供比较单元606寻找译码后数据D与暂存于原始数据缓冲器604的更新后数据CD两者间的差异,以产生新的ECP数据E2。
请参考图6C,其绘示ECP辅助单元106及ECC译码器108的另一例的方块图。在此例中,暂存于输入缓冲器608的更新后数据CD被输出至比较单元606,以供其寻找译码后数据D与暂存于输入缓冲器608的更新后数据CD两者间的差异,以产生新的ECP数据E2。
请参考图7,其绘示依据本发明的另一实施例的储存装置700的方块图。储存装置700包括数据储存单元702、ECP储存单元704、ECP辅助单元706、ECC译码器708以及ECC编码器710。数据储存单元702、ECP储存单元704、ECP辅助单元706以及ECC译码器708的功能及操作与前一实施例相同。ECC编码器710用以对用户数据D’进行编码,以产生编码后数据RD’。举例来说,当对储存装置700写入用户数据D’时,ECC编码器710是在用户数据D’当中加入ECC码,以供后续ECC译码器708依据此些ECC码进行数据的侦错及更正。
在此实施例中,当用户数据D’欲被写入数据储存单元702中的某一页地址时,若对应于此页地址的快取线可被找到,对应于此页地址的快取线的有效值字段会被设定为无效。这是因为原本的ECP条目已不适用于新的写入数据。
请参考图8,其绘示在不同的ECP错误降低比率(即,以ECP数据降低原始数据中错误的比率)下,ECC译码器(以LDPC译码器为例)对一字码(codeword)译码时所需的存储器平均感测次数。其中,曲线802、804、806、808分别对应于0%、20%、40%以及60%的ECP错误降低比率。由图8可看出,在ECP错误降低比率为60%的情况下,即便存储器位错误率高达0.015,ECC译码器仍只需对存储器感测1次。
请参考图9,其绘示在不同的ECP错误降低比率下,ECC译码器(以LDPC译码器为例)译码时所需的平均迭代次数。其中,曲线902、904、906、908分别对应于0%、20%、40%以及60%的ECP错误降低比率。由图9可看出,在ECP错误降低比率为60%的情况下,即便位错误率高达0.015,ECC译码器仍可成功完成译码。
综上所述,本发明实施例的储存装置在原始数据被译码前,若可找到对应的ECP数据,则可透过其对原始数据作更正以降低数据的位错误数目。如此一来,ECC译码器可花费较少的时间进行数据的错误检测及更正,进而达到加速数据译码的效果。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种储存装置的操作方法,包括:
自一第一储存单元的一目标地址读取一第一数据;
通过一辅助单元,检查该目标地址是否对应于储存在一第二储存单元中的一第二数据;
若该目标地址对应于该第二数据,该辅助单元依据该第二数据更新该第一数据,以产生一更新后数据,该更新后数据相较于该第一数据具有较少的错误;以及
通过一错误更正(Error Correction Code,ECC)译码器,对该更新后数据进行ECC译码,以产生一译码后数据。
2.根据权利要求1所述的操作方法,其中该第二数据包括一错误更正指标(Error-Correcting Pointer,ECP)条目,该ECP条目包括一更正指针字段以及一替代位字段,该更正指针字段用以指示一位的一位置,该替代位字段用以指示取代该位的一替代位,该操作方法更包括:
以该替代位取代该第一数据中对应于该更正指标字段所指示的该位置的一位。
3.根据权利要求2所述的操作方法,其中该第二储存单元包括一快取线(cache line),用以储存该第二数据,该快取线包括一有效值字段以及一标签字段,该有效值字段用以指示该第二数据是否为有效,该卷标字段用以指示一卷标值,该卷标值是对应于该第一储存单元的一地址,该操作方法更包括:
写入一用户数据,该用户数据是欲被写入该第一储存单元的该地址;
通过一ECC编码器,对该用户数据进行ECC编码;
响应于该写入该用户数据的步骤,将对应于该第一储存单元的该地址的该快取线的该有效值字段设定为无效;以及
通过该辅助单元判断该第二数据是否为有效,当该第二数据为有效,该辅助单元使用该第二数据来更新该第一数据。
4.根据权利要求1所述的操作方法,更包括:
在对该更新后数据进行ECC译码之后,基于在该目标地址中所找到的错误来产生一第三数据。
5.根据权利要求1所述的操作方法,其中该辅助单元包括一更正单元、一缓冲器以及一比较单元,该更正单元依据该第二数据更新该第一数据以产生该更新后数据;该操作方法更包括:
通过该缓冲器,储存该第一数据;
通过该比较单元,寻找该译码后数据与储存于该缓冲器的该第一数据两者间的多个差异,以产生一第三数据,该第三数据报含这些差异至少其中之一;以及
将该第三数据存入该第二储存单元以取代该第二数据。
6.根据权利要求1所述的操作方法,其中该辅助单元包括一更正单元、一缓冲器以及一比较单元,该更正单元依据该第二数据更新该第一数据以产生该更新后数据,该操作方法更包括:
通过该缓冲器,储存该更新后数据;
通过该比较单元,寻找该译码后数据与储存于该缓冲器的该更新后数据两者间的多个差异,以产生一第三数据,该第三数据报含这些差异至少其中之一;
将该第三数据与该第二数据合并(merge)以产生一第四数据;以及
将该第四数据存入该第二储存单元以取代该第二数据。
7.根据权利要求5或6所述的操作方法,其中该ECC译码器包括一输入缓冲器、一译码引擎以及一输出缓冲器,该操作方法更包括:
通过该输入缓冲器,储存来自该辅助单元的该更新后数据;
通过该译码引擎,对该更新后数据进行ECC译码,以产生该译码后数据;以及
通过该输出缓冲器,储存该译码后数据,并提供该译码后数据至该比较单元。
8.一种储存装置,包括:
一第一储存单元,用以储存一第一数据于一目标地址;
一第二储存单元,用以储存一第二数据;
一辅助单元,用以自该第一储存单元的该目标地址读取该第一数据,并检查该目标地址是否对应于储存在该第二储存单元中的该第二数据,若该目标地址对应于该第二数据,该辅助单元依据该第二数据更新该第一数据,以产生一更新后数据,该更新后数据相较于该第一数据具有较少的错误;以及
一错误检查及更正(Error Checking and Correction,ECC)译码器,用以对该更新后数据进行ECC译码,以产生一译码后数据。
9.根据权利要求8所述的储存装置,其中该第二数据包括一错误更正指标(Error-Correcting Pointer,ECP)条目,该ECP条目包括:
一更正指针字段,用以指示一位的一位置;以及
一替代位字段,用以指示取代该位的一替代位;其中该辅助单元以该替代位取代该第一数据中对应于该更正指标字段所指示的该位置的一位;
该第二储存单元包括一快取线(cache line),用以储存该第二数据,该快取线包括:
一有效值字段,用以指示该第二数据是否为有效;以及
一卷标字段,用以指示一卷标值,该卷标值是对应于该第一储存单元的一地址;其中该辅助单元判断该第二数据是否为有效,当该第二数据为有效,该辅助单元使用该第二数据来更新该第一数据。
10.根据权利要求8所述的储存装置,其中该辅助单元包括:
一更正单元,用以将该第二数据并入(merge)该第一数据,以产生该更新后数据;
一缓冲器,用以储存该第一数据或该更新后数据;以及
一比较单元,用以寻找该译码后数据与储存于该缓冲器的该第一数据两者间的多个差异,以产生一第三数据,该第三数据报含这些差异至少其中之一,该第三数据或该第三数据与该第二数据合并所产生的一第四数据是被存入该第二储存单元以取代该第二数据;
该ECC译码器包括:
一输入缓冲器,用以储存来自该辅助单元的该更新后数据;
一译码引擎,用以对该更新后数据进行ECC译码,以产生该译码后数据;以及
一输出缓冲器,用以储存该译码后数据,并提供该译码后数据至该比较单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361910049P | 2013-11-28 | 2013-11-28 | |
US61/910,049 | 2013-11-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104681095A true CN104681095A (zh) | 2015-06-03 |
CN104681095B CN104681095B (zh) | 2017-11-17 |
Family
ID=53183758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410208650.5A Active CN104681095B (zh) | 2013-11-28 | 2014-05-16 | 储存装置及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9396063B2 (zh) |
CN (1) | CN104681095B (zh) |
TW (1) | TWI550627B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111522684A (zh) * | 2019-12-31 | 2020-08-11 | 北京航空航天大学 | 一种同时纠正相变存储器软硬错误的方法及装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6860965B2 (ja) * | 2015-06-12 | 2021-04-21 | 任天堂株式会社 | 情報処理装置、情報処理システム、情報処理プログラムおよび情報処理方法 |
TWI670717B (zh) * | 2016-09-13 | 2019-09-01 | 東芝記憶體股份有限公司 | 記憶裝置及記憶體系統 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020157056A1 (en) * | 2001-04-23 | 2002-10-24 | Shailender Chaudhry | Method and apparatus for updating an error-correcting code during a partial line store |
CN101042938A (zh) * | 2006-03-24 | 2007-09-26 | 富士通株式会社 | 以纠错码存储器构成的具有冗余功能的半导体存储器设备 |
CN101937722A (zh) * | 2009-06-30 | 2011-01-05 | 瑞昱半导体股份有限公司 | 存储器装置及其相关测试方法 |
US20120047418A1 (en) * | 2010-08-18 | 2012-02-23 | Canon Kabushiki Kaisha | Information processing apparatus, information processing method, and storage medium |
US20130311823A1 (en) * | 2012-05-21 | 2013-11-21 | Laurence S. Kaplan | Resiliency to memory failures in computer systems |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6662334B1 (en) * | 1999-02-25 | 2003-12-09 | Adaptec, Inc. | Method and device for performing error correction on ECC data sectors |
WO2003079557A1 (en) * | 2002-03-04 | 2003-09-25 | Seagate Technology Llc | Error correction coding utilizing numerical base conversion for modulation coding |
JP4110000B2 (ja) * | 2003-01-28 | 2008-07-02 | 株式会社ルネサステクノロジ | 記憶装置 |
WO2010038301A1 (ja) * | 2008-10-02 | 2010-04-08 | 富士通株式会社 | メモリアクセス方法及び情報処理装置 |
US8413010B1 (en) * | 2009-03-12 | 2013-04-02 | Western Digital Technologies, Inc. | Data storage device employing high quality metrics when decoding logical block address appended to a data sector |
US8510497B2 (en) * | 2009-07-29 | 2013-08-13 | Stec, Inc. | Flash storage device with flexible data format |
US8495465B1 (en) * | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
EP3712774B1 (en) * | 2011-09-30 | 2023-02-15 | Tahoe Research, Ltd. | Apparatus and method for implementing a multi-level memory hierarchy |
US8996952B2 (en) * | 2012-01-04 | 2015-03-31 | Marvell World Trade Ltd. | High-throughput iterative decoding's defect scan in retry mode of storage system channel |
-
2014
- 2014-05-07 TW TW103116199A patent/TWI550627B/zh active
- 2014-05-13 US US14/276,002 patent/US9396063B2/en active Active
- 2014-05-16 CN CN201410208650.5A patent/CN104681095B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020157056A1 (en) * | 2001-04-23 | 2002-10-24 | Shailender Chaudhry | Method and apparatus for updating an error-correcting code during a partial line store |
CN101042938A (zh) * | 2006-03-24 | 2007-09-26 | 富士通株式会社 | 以纠错码存储器构成的具有冗余功能的半导体存储器设备 |
CN101937722A (zh) * | 2009-06-30 | 2011-01-05 | 瑞昱半导体股份有限公司 | 存储器装置及其相关测试方法 |
US20120047418A1 (en) * | 2010-08-18 | 2012-02-23 | Canon Kabushiki Kaisha | Information processing apparatus, information processing method, and storage medium |
US20130311823A1 (en) * | 2012-05-21 | 2013-11-21 | Laurence S. Kaplan | Resiliency to memory failures in computer systems |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111522684A (zh) * | 2019-12-31 | 2020-08-11 | 北京航空航天大学 | 一种同时纠正相变存储器软硬错误的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150149867A1 (en) | 2015-05-28 |
TWI550627B (zh) | 2016-09-21 |
US9396063B2 (en) | 2016-07-19 |
CN104681095B (zh) | 2017-11-17 |
TW201521033A (zh) | 2015-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459794B2 (en) | Memory systems having extended product lifetime and methods of operating the same | |
US9673840B2 (en) | Turbo product codes for NAND flash | |
US8782329B2 (en) | Method for performing data shaping, and associated memory device and controller thereof | |
KR101730510B1 (ko) | 메타데이터 태그를 통한 불규칙적인 패리티 분포 검출 | |
US9543983B2 (en) | Decoding method, memory storage device and memory control circuit unit | |
US8464137B2 (en) | Probabilistic multi-tier error correction in not-and (NAND) flash memory | |
US9471421B2 (en) | Data accessing method, memory storage device and memory controlling circuit unit | |
US10067824B2 (en) | Error processing method, memory storage device and memory controlling circuit unit | |
US8732553B2 (en) | Memory system and control method thereof | |
US20190252035A1 (en) | Decoding method, memory storage device and memory control circuit unit | |
US9223648B2 (en) | Memory storage device, memory controller thereof, and method for processing data thereof | |
US9583217B2 (en) | Decoding method, memory storage device and memory control circuit unit | |
US9507658B2 (en) | Data reading method, memory storage device and memory controlling circuit unit | |
US8966344B2 (en) | Data protecting method, memory controller and memory storage device | |
TWI536749B (zh) | 解碼方法、記憶體儲存裝置與記憶體控制電路單元 | |
CN104681095A (zh) | 储存装置及其操作方法 | |
US20130104003A1 (en) | Memory system and method for recording/reproducing data thereof | |
CN112687323A (zh) | 具有用于解码的错误减少方案的存储器系统及其操作方法 | |
US10922025B2 (en) | Nonvolatile memory bad row management | |
US11574697B2 (en) | Compression framework for log-likelihood ratio generation | |
KR102085690B1 (ko) | 오류 정정 기능을 구비한 플래시 메모리 저장 장치 및 그 구동 방법 | |
KR102677592B1 (ko) | 연장된 제품 수명을 갖는 메모리장치 및 그 동작방법 | |
CN111258791A (zh) | 存储器控制方法、存储器存储装置及存储器控制电路单元 | |
JP2007179480A (ja) | メモリコントローラおよびフラッシュメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |