TW201516995A - 閘極脈衝調變電路及其削角調變方法 - Google Patents

閘極脈衝調變電路及其削角調變方法 Download PDF

Info

Publication number
TW201516995A
TW201516995A TW102137262A TW102137262A TW201516995A TW 201516995 A TW201516995 A TW 201516995A TW 102137262 A TW102137262 A TW 102137262A TW 102137262 A TW102137262 A TW 102137262A TW 201516995 A TW201516995 A TW 201516995A
Authority
TW
Taiwan
Prior art keywords
gate
bridge switch
signal
pulse modulation
logic
Prior art date
Application number
TW102137262A
Other languages
English (en)
Other versions
TWI559272B (zh
Inventor
Li-Shen Chang
Meng-Wei Chuang
Chen-Chi Yang
Original Assignee
Fitipower Integrated Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fitipower Integrated Tech Inc filed Critical Fitipower Integrated Tech Inc
Priority to TW102137262A priority Critical patent/TWI559272B/zh
Publication of TW201516995A publication Critical patent/TW201516995A/zh
Application granted granted Critical
Publication of TWI559272B publication Critical patent/TWI559272B/zh

Links

Abstract

本發明提供一種閘極脈衝調變電路用於輸出閘極脈衝調制訊號至畫素陣列。該閘極脈衝調變電路利用畫素陣列經放電電阻放電以拉低閘極脈衝調制訊號使該閘極脈衝調制訊號形成削角，從而可減少畫面閃爍現象。

Description

閘極脈衝調變電路及其削角調變方法
本發明涉及一種閘極脈衝調變電路及其削角調變方法。
薄膜電晶體液晶顯示器(TFT-LCD)的驅動方式是利用閘極脈衝訊號驅動每個畫素電晶體以控制每個畫素的開啟和關閉狀態；當輸入一閘極脈衝訊號使畫素電晶體為導通時，所要顯示的資料訊號就會經由該畫素電晶體傳送到畫素上，若畫素電晶體截止時，所要顯示的資料訊號則不會經由該畫素電晶體傳送到畫素上。
在顯示面板的畫素陣列中，每個畫素為等效電阻和等效電容所組成，在這樣的情況下，每一閘極脈衝訊號掃描皆會造成掃描線前端輸入波形與後端波形不同，即所謂的延遲波形。因此，有必要對閘極脈衝訊號進行削角調變，使掃描線的前端輸入波形與後端波形很接近，進而減少前後端饋穿(Feed Through)電壓不同所造成的畫面閃爍(flicker)現象。
有鑑於此，有必要提供一種可消除畫面閃爍的閘極脈衝調變電路及其削角調變方法。
一種閘極脈衝調變電路用於輸出閘極脈衝調制訊號至畫素陣列，包括：
邏輯控制選通器，包括一用於接收閘極電源電壓的閘極電源電壓輸入端，經放電電阻連接一低電壓準位的放電輸出端，控制訊號輸入端及電源訊號輸出端；
一上橋開關連接該邏輯控制選通器；
一下橋開關耦合至該上橋開關與低電壓準位之間，該上橋開關與該下橋開關之間節點連接閘極脈衝調制訊號輸出端以輸出閘極脈衝調制訊號；
該上橋開關與下橋開關交替導通；
該上橋開關導通、下橋開關關斷時，該邏輯選擇選通器對該控制訊號做邏輯運算，當邏輯運算結果為第一數值時，該邏輯控制選通器根據該控制訊號輸出閘極電源電壓，該節點輸出閘極脈衝調制訊號至畫素陣列；
當邏輯運算結果為第二數值時，該邏輯控制選通器根據控制訊號選通該放電輸出端，該畫素陣列經該上橋開關、放電電阻放電以拉低該閘極脈衝調制訊號形成削角訊號。
一種削角調變方法應用於輸出閘極脈衝調制訊號至畫素陣列的閘極脈衝調變電路，該閘極脈衝調變電路包括：邏輯控制選通器，包括閘極電源電壓輸入端接收一閘極電源電壓，放電輸出端經放電電阻連接一低電壓準位，控制訊號輸入端及；一上橋開關連接該邏輯控制選通器；一下橋開關耦合至該上橋開關與接地端之間，該上橋開關與該下橋開關之間節點輸出閘極脈衝調制訊號至畫素陣列；該削角調變方法包括：
第一時間段，控制該上橋開關導通，該下橋開關關斷，該邏輯選擇選通器對該控制訊號做邏輯運算，該邏輯運算結果為第一數值時，該邏輯控制選通器使該閘極電源輸入端與該電源訊號輸出端實現電導通，同時選擇性的關斷該閘極電源輸入端與該放電輸出端之間的電連接，該閘極訊號輸出端輸出閘極脈衝調制訊號至畫素陣列；
第二時間段，控制該上橋開關導通，該下橋開關關斷，該邏輯選擇選通器對該控制訊號做邏輯運算，該邏輯運算結果為第二數值時，該邏輯控制選通器關斷該閘極電源輸入端與該電源訊號輸出端電連接，同時使該閘極電源輸入端與該放電輸出端之間實現的電連接，該畫素陣列經該上橋開關、放電電阻放電以拉低該閘極脈衝調制訊號形成削角訊號；及
第三時間段，控制該上橋開關關斷，該下橋開關關斷，該畫素陣列經下橋開關完全放電。
相較於先前技術，本發明的閘極脈衝調變電路及其削角調變方法利用畫素陣列通過放電電阻放電使閘極電壓形成削角，從而可減少畫面閃爍現象，且本案之削角調變係藉由畫素陣列經放電電阻放電形成減少電壓不穩定引起的畫面透光不均勻現象。
圖1是本發明的閘極脈衝調變電路一實施方式電路結構示意圖。
圖2是圖1所示閘極脈衝調變電路工作時的訊號時序圖。
請參閱圖1，圖1是本發明的閘極脈衝調變電路10一實施方式電路結構示意圖。該閘極脈衝調變電路10用於輸出閘極電壓至畫素陣列20。該閘極脈衝調變電路10包括邏輯控制選通器110、上橋開關120、下橋開關130、反向器140及放電電阻150。該邏輯控制選通器110、該上橋開關120及下橋開關130依次串接於閘極電源電壓VGH與低電壓準位VGL之間。該反向器140用於接受導通控制訊號CT以控制該上、下橋開關120、130的導通與關斷。該上橋開關120與下橋開關130之間節點LX輸出閘極脈衝調制訊號至畫素陣列20。
該邏輯控制選通器110包括閘極電源輸入端L、放電輸出端H、第一控制訊號輸入端IN1、第二控制訊號輸入端IN2及電源訊號輸出端Vo。該閘極電源輸入端L連接一閘極電源電壓VGH，該放電輸出端H經放電電阻150連接該低電壓準位VGL，該第一控制訊號輸入端IN1用於接收時鐘訊號CLK，該第二控制訊號輸入端IN2用於接收使能訊號OE，該電源訊號輸出端Vo用於輸出閘極電壓。
在本實施方式中，該上橋開關120為一PMOS(P-Metal Oxide Semiconductor)電晶體，該下橋開關130為一NMOS(N-Metal Oxide Semiconductor)電晶體。該上橋開關120的源極與該電源訊號輸出端Vo連接，該上橋開關120的汲極與該下橋開關130的汲極電連接，該下橋開關130的源極接地，該上橋開關120、下橋開關130的閘極均與該反向器140電連接。該節點LX位於該上橋開關120的汲極與該下橋開關130的汲極之間。
請一併參閱圖2，圖2為圖1所示的閘極脈衝調變電路10工作時的訊號時序圖。在第一時間段T1，該反向器140接收該導通控制訊號CT控制該上橋開關120導通、下橋開關130關斷，在本實施方式中，該導通控制訊號CT為高準位訊號，經該反向器140反向後，該導通控制訊號CT控制該上橋開關120導通、下橋開關130關斷。同時，該邏輯控制選通器110對該時鐘訊號CLK及使能訊號OE做邏輯運算，在本實施方式中，在第一時間段內，該時鐘訊號CLK為高準位訊號，該使能訊號OE為低準位訊號。該邏輯控制選通器110對該時鐘訊號CLK及使能訊號OE做或非運算，當運算結果為第一數值時，在本實施方式中，該第一數值為邏輯值“1”時，該邏輯控制選通器110使該閘極電源輸入端L與該電源訊號輸出端Vo這兩個端口之間實現電導通，同時選擇性的關斷該閘極電源輸入端L與該放電輸出端H之間的電連接。此時該閘極電源電壓VGH經該電源訊號輸出端Vo、上橋開關120及節點LX輸出閘極脈衝調制訊號Gout至畫素陣列20。
在第二時間段T2，該反向器140接收該導通控制訊號CT控制該上橋開關導通、下橋開關130關斷。同時，該邏輯控制選通器110對該時鐘訊號CLK及使能訊號做或非運算，當運算結果為第二數值時，在本實施方式中，該第二數值為邏輯值“0”時，該邏輯控制選通器110關斷該閘極電源輸入端L與該電源訊號輸出端Vo之間的電連接，同時使該閘極電源輸入端L與該放電輸出端H之間實現的電導通。在本實施方式中，在第二時間段內，該時鐘訊號CLK為低準位訊號，該使能訊號OE為低準位訊號。此時畫素陣列20經該上橋開關120、該放電輸出端H、該放電電阻150進行放電，以將該閘極脈衝調制訊號Gout拉低使該閘極脈衝調制訊號Gout形成一削角。
在第三時間段T3，该導通控制訊號CT為低準位訊號，此時該反向器接收該導通控制訊號CT控制該上橋開關關斷、下橋開關130導通，該畫素陣列20經該下橋開關130完全放電。
前述的閘極脈衝調變電路10及其削角調變方法利用畫素陣列通過電阻放電使閘極電壓形成削角，從而可減少畫面閃爍現象，且本案之削角調變係藉由畫素陣列經電阻放電形成減少電壓不穩定引起的畫面透光不均勻現象。
雖然本發明以優選實施例揭示如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍內，當可做各種的變化，這些依據本發明精神所做的變化，都應包含在本發明所要求的保護範圍之內。
10‧‧‧閘極脈衝調變電路
20‧‧‧畫素陣列
110‧‧‧邏輯控制選通器
120‧‧‧上橋開關
130‧‧‧下橋開關
140‧‧‧反向器
150‧‧‧放電電阻
LX‧‧‧節點
VGH‧‧‧閘極電源電壓
L‧‧‧閘極電源輸入端
H‧‧‧放電輸出端
IN1‧‧‧第一控制訊號輸入端
IN2‧‧‧第二控制訊號輸入端
Vo‧‧‧電源訊號輸出端
VGL‧‧‧低電壓準位
CLK‧‧‧時鐘訊號
OE‧‧‧使能訊號
CT‧‧‧導通控制訊號
Gout‧‧‧閘極脈衝調制訊號
無 
10‧‧‧閘極脈衝調變電路
20‧‧‧畫素陣列
110‧‧‧邏輯控制選通器
120‧‧‧上橋開關
130‧‧‧下橋開關
140‧‧‧反向器
150‧‧‧放電電阻
LX‧‧‧節點
VGH‧‧‧閘極電源電壓
L‧‧‧閘極電源輸入端
H‧‧‧放電輸出端
IN1‧‧‧第一控制訊號輸入端
IN2‧‧‧第二控制訊號輸入端
Vo‧‧‧電源訊號輸出端
VGL‧‧‧低電壓準位

Claims (15)

  1. 一種閘極脈衝調變電路，用於輸出閘極脈衝調制訊號至畫素陣列，包括：
    邏輯控制選通器，包括一用於接收閘極電源電壓的閘極電源電壓輸入端，經放電電阻連接一低電壓準位的放電輸出端，控制訊號輸入端及電源訊號輸出端；
    一上橋開關連接該邏輯控制選通器；
    一下橋開關耦合至該上橋開關與低電壓準位之間，該上橋開關與該下橋開關之間節點連接閘極脈衝調制訊號輸出端以輸出閘極脈衝調制訊號；
    該上橋開關與下橋開關交替導通；
    該上橋開關導通、下橋開關關斷時，該邏輯選擇選通器對該控制訊號做邏輯運算，當邏輯運算結果為第一數值時，該邏輯控制選通器根據該控制訊號輸出閘極電源電壓，該節點輸出閘極脈衝調制訊號至畫素陣列；
    當邏輯運算結果為第二數值時，該邏輯控制選通器根據控制訊號選通該放電輸出端，該畫素陣列經該上橋開關、放電電阻放電以拉低該閘極脈衝調制訊號形成削角訊號。
  2. 如請求項1所述之閘極脈衝調變電路，其中，該閘極脈衝調變電路還包括一反向器接受導通控制訊號以控制該上、下橋開關的導通與關斷。
  3. 如請求項1所述之閘極脈衝調變電路，其中，該控制訊號輸入端包括用於接收時鐘訊號的第一控制訊號輸入端及接收使能訊號的第二控制訊號輸入端，該邏輯控制選通器對該時鐘訊號與該使能訊號做邏輯運算。
  4. 如請求項3所述之閘極脈衝調變電路，其中，當該反向器接收該導通控制訊號控制該上橋開關導通、下橋開關關斷，該邏輯控制選通器對該時鐘訊號與該使能訊號做或非運算，當運算結果為第一數值時，該邏輯控制選通器使該閘極電源輸入端與該電源訊號輸出端實現電導通，同時選擇性的關斷該閘極電源輸入端與該放電輸出端之間的電連接，此時該閘極電源電壓經該電源訊號輸出端、上橋開關及節點輸出閘極脈衝調制訊號。
  5. 如請求項4所述之閘極脈衝調變電路，其中，該第一數值為邏輯值“1”。
  6. 如請求項4所述之閘極脈衝調變電路，其中，當運算結果為第二數值時，該邏輯控制選通器關斷該閘極電源輸入端與該電源訊號輸出端電連接，同時使該閘極電源輸入端與該放電輸出端之間實現的電連接，畫素陣列經該上橋開關、該放電輸出端、該電阻進行放電使該閘極脈衝調制訊號形成一削角。
  7. 如請求項6所述之閘極脈衝調變電路，其中，該第二數值為邏輯值“0”。
  8. 如請求項6所述之閘極脈衝調變電路，其中，該反向器接收該導通控制訊號控制該上橋開關關斷、下橋開關導通，該畫素陣列經該下橋開關完全放電。
  9. 一種削角調變方法，應用於輸出閘極脈衝調制訊號至畫素陣列的閘極脈衝調變電路，該閘極脈衝調變電路包括：邏輯控制選通器，包括閘極電源電壓輸入端接收一閘極電源電壓，放電輸出端經放電電阻連接一低電壓準位，控制訊號輸入端及；一上橋開關連接該邏輯控制選通器；一下橋開關耦合至該上橋開關與接地端之間，該上橋開關與該下橋開關之間節點輸出閘極脈衝調制訊號至畫素陣列；該削角調變方法包括：
    第一時間段，控制該上橋開關導通，該下橋開關關斷，該邏輯選擇選通器對該控制訊號做邏輯運算，該邏輯運算結果為第一數值時，該邏輯控制選通器使該閘極電源輸入端與該電源訊號輸出端實現電導通，同時選擇性的關斷該閘極電源輸入端與該放電輸出端之間的電連接，該閘極訊號輸出端輸出閘極脈衝調制訊號至畫素陣列；
    第二時間段，控制該上橋開關導通，該下橋開關關斷，該邏輯選擇選通器對該控制訊號做邏輯運算，該邏輯運算結果為第二數值時，該邏輯控制選通器關斷該閘極電源輸入端與該電源訊號輸出端電連接，同時使該閘極電源輸入端與該放電輸出端之間實現的電連接，該畫素陣列經該上橋開關、放電電阻放電以拉低該閘極脈衝調制訊號形成削角訊號；及
    第三時間段，控制該上橋開關關斷，該下橋開關關斷，該畫素陣列經下橋開關完全放電。
  10. 如請求項9所述之削角調變方法，其中，該控制訊號輸入端包括用於接收時鐘訊號的第一控制訊號輸入端及接收使能訊號的第二控制訊號輸入端，該邏輯控制選通器對該時鐘訊號與該使能訊號做邏輯運算。
  11. 如請求項10所述之削角調變方法，其中，在第一時間段，該邏輯控制選通器對該時鐘訊號與該使能訊號做或非運算，該運算結果為第一數值時，該邏輯控制選通器選通該閘極電源輸入端、該電源訊號輸出端並使該放電輸出端截止，該閘極電源電壓經該電源訊號輸出端、上橋開關及閘極脈衝調制訊號輸出端輸出閘極脈衝調制訊號。
  12. 如請求項11所述之削角調變方法，其中，該第一數值為邏輯值“1”。
  13. 如請求項11所述之削角調變方法，其中，在第二時間段，當運算結果為第二數值時，該邏輯控制選通器選通該閘極電源輸入端、該電源訊號輸出端及該放電輸出端，畫素陣列經該上橋開關、該放電輸出端、該電阻進行放電使該閘極脈衝調制訊號形成一削角。
  14. 如請求項13所述之削角調變方法，其中，該第二數值為邏輯值“0”。
  15. 如請求項13所述之削角調變方法，其中，在第三時間段，該反向器接收該導通控制訊號控制該上橋開關關斷、下橋開關導通，該畫素陣列經該下橋開關完全放電。
TW102137262A 2013-10-16 2013-10-16 閘極脈衝調變電路及其削角調變方法 TWI559272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102137262A TWI559272B (zh) 2013-10-16 2013-10-16 閘極脈衝調變電路及其削角調變方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102137262A TWI559272B (zh) 2013-10-16 2013-10-16 閘極脈衝調變電路及其削角調變方法

Publications (2)

Publication Number Publication Date
TW201516995A true TW201516995A (zh) 2015-05-01
TWI559272B TWI559272B (zh) 2016-11-21

Family

ID=53720445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137262A TWI559272B (zh) 2013-10-16 2013-10-16 閘極脈衝調變電路及其削角調變方法

Country Status (1)

Country Link
TW (1) TWI559272B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559288B (zh) * 2015-09-25 2016-11-21 天鈺科技股份有限公司 閘極驅動電路、顯示裝置及閘極脈衝調變方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406508B2 (ja) * 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
TWI253051B (en) * 2004-10-28 2006-04-11 Quanta Display Inc Gate driving method and circuit for liquid crystal display
JP4346636B2 (ja) * 2006-11-16 2009-10-21 友達光電股▲ふん▼有限公司 液晶表示装置
JP2010107630A (ja) * 2008-10-29 2010-05-13 Sony Corp 画像表示装置及び画像表示装置の駆動方法
TWI410941B (zh) * 2009-03-24 2013-10-01 Au Optronics Corp 可改善畫面閃爍之液晶顯示器和相關驅動方法
TWI415098B (zh) * 2009-09-10 2013-11-11 Raydium Semiconductor Corp 閘極驅動器及其運作方法
TWI417859B (zh) * 2009-11-05 2013-12-01 Raydium Semiconductor Corp 閘極驅動器及其運作方法
TWI440002B (zh) * 2010-05-13 2014-06-01 Innolux Corp 液晶面板驅動電路及液晶顯示裝置
TWI440005B (zh) * 2011-03-18 2014-06-01 Chunghwa Picture Tubes Ltd 產生液晶顯示器的削角電壓的削角電路及其方法
TWI440011B (zh) * 2011-10-05 2014-06-01 Au Optronics Corp 具適應性脈波削角控制機制之液晶顯示裝置
TW201340069A (zh) * 2012-03-16 2013-10-01 Au Optronics Corp 顯示裝置及其掃描信號產生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559288B (zh) * 2015-09-25 2016-11-21 天鈺科技股份有限公司 閘極驅動電路、顯示裝置及閘極脈衝調變方法
US10037739B2 (en) 2015-09-25 2018-07-31 Fitipower Integrated Technology, Inc. Gate driving circuit, display device and gate pulse modulation method

Also Published As

Publication number Publication date
TWI559272B (zh) 2016-11-21

Similar Documents

Publication Publication Date Title
JP5079301B2 (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR102028992B1 (ko) 쉬프트 레지스터
JP4912023B2 (ja) シフトレジスタ回路
KR101963595B1 (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
US7873140B2 (en) Shift register
KR101341909B1 (ko) 쉬프트 레지스터
US8041000B2 (en) Shift register
US9306572B2 (en) Output buffer, gate electrode driving circuit and method for controlling the same
US20170193885A1 (en) Shift register unit, driving method, gate driving circuit and display device
KR101920885B1 (ko) 표시 장치 및 그 구동 방법
TWI453722B (zh) 液晶顯示器之掃描線驅動裝置
TWI417859B (zh) 閘極驅動器及其運作方法
KR20170096023A (ko) 액정 디스플레이 디바이스를 위한 goa 회로
KR20150086973A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
JP2007317288A (ja) シフトレジスタ回路およびそれを備える画像表示装置
JP2007250052A (ja) シフトレジスタ回路およびそれを備える画像表示装置
KR20150019098A (ko) 게이트 구동 회로 및 이를 구비한 표시 장치
TWI437824B (zh) 移位暫存器及其驅動方法
TWI434254B (zh) 閘極脈衝調變電路及其削角調變方法
JP2008251094A (ja) シフトレジスタ回路およびそれを備える画像表示装置
WO2018192326A1 (zh) 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
JP2009258733A (ja) 液晶ディスプレーの駆動方法及び駆動装置
JP2007207411A (ja) シフトレジスタ回路およびそれを備える画像表示装置
TWI559288B (zh) 閘極驅動電路、顯示裝置及閘極脈衝調變方法
US9741301B2 (en) Driving circuit of display panel, display device, and method for driving the driving circuit of the display panel