TW201516612A - 電壓補償電路及其控制方法 - Google Patents

Abstract

一種電壓補償電路，適用於動態補償第一軌線於傳輸電力至功能電路時所產生之電壓降，包括放大器、偵測模組與升壓模組。放大器的反向輸入端耦接於第一軌線與功能電路之間以接收提供至功能電路的負載電壓，其非反向輸入端接收參考電壓，其輸出端耦接偵測模組。升壓模組耦接於偵測模組與放大器的反向輸入端之間。放大器用以將負載電壓與參考電壓進行比較運算以產生比較訊號。偵測模組依據比較訊號產生補償電壓資訊。升壓模組依據補償電壓資訊產生補償電壓，並將補償電壓回授至放大器的反向輸入端。

Description

電壓補償電路及其控制方法

本揭露有關於一種電壓補償電路及其控制方法。

隨著積體電路(integrated circuit，IC，亦稱晶片)製程技術的演進，晶片中的功能電路的操作電壓的電壓位準已越來越低，換句話說，晶片對雜訊的容忍度亦逐漸地下降。同時，電子元件面積的縮小，使得晶片可以設置的功能電路數目逐漸地增加，大大的增加電流密度。

此外，三維積體電路(three dimensional integrated circuit，3DIC，亦稱三維晶片)設計的出現，使得各個功能電路可以堆疊在不同的層級，更加增加了功能電路數目。然而，由於各個功能電路堆疊在不同的層級，使得三維晶片的電源線(亦稱導電跡線、電源走線、電源軌線)的距離較傳統的二維晶片(2DIC)增加，進而使得電阻效應也相對地提高，造成電源線於傳輸電力給某一個功能電路時會產生電壓降效應。

為了解決電源線於傳輸電力給功能電路時所產生之電壓降問題，傳統的晶片對於電壓補償設計大多在元件佈局(layout)時考慮電源佈局或是增加功能電路中的去耦合電 容(decoupling capacity)。然而，晶片於元件佈局時考慮電源佈局卻容易忽略功能電路在不同工作程度時所出現的對應負載不一而導致的電壓衰減效應。而增加功能電路中的去耦合電容的方法，卻因為需要考慮有效的在合理的反應時間，使得所設計的電容值往往不合乎效益。

第一軌線根據本揭露一實施例中的一種電壓補償電路，此電壓補償電路適用於動態補償第一軌線於傳輸電力至功能電路時所產生之電壓降，且此功能電路耦接於第一軌線與第二軌線之間。電壓補償電路包括第一放大器、偵測模組以及升壓模組。第一放大器的反向輸入端耦接於第一軌線與功能電路之間以接收欲提供至功能電路的負載電壓，第一放大器的非反向輸入端接收參考電壓。偵測模組耦接於第一放大器的輸出端與升壓模組之間。升壓模組耦接於偵測模組與第一放大器的反向輸入端之間。第一放大器用以將負載電壓與參考電壓進行比較運算，以產生第一比較訊號。偵測模組用以依據第一比較訊號產生補償電壓資訊。升壓模組用以依據補償電壓資訊產生補償電壓，並將此補償電壓回授至第一放大器的反向輸入端，以使輸入功能電路的電壓位準為負載電壓與補償電壓之總合。

根據本揭露一實施例中的一種電壓補償電路的控制方法，此電壓補償電路的控制方法適用於動態補償第一 軌線於傳輸電力至功能電路時所產生之電壓降。其中，功能電路耦接於第一軌線與第二軌線之間，而電壓補償電路耦接於第一軌線與功能電路之間的接點。所述的電壓補償電路的控制方法的步驟流程如下所述。將負載電壓與參考電壓進行比較運算，以產生第一比較訊號，其中負載電壓係為第一軌線欲提供至功能電路的電壓位準。依據第一比較訊號產生補償電壓資訊。依據補償電壓資訊產生補償電壓。將補償電壓回授至接點，以使輸入功能電路的電壓位準為負載電壓與補償電壓之總合。

第一軌線第一軌線以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本揭露之精神與原理，並且提供本揭露之專利申請範圍更進一步之解釋。

1、1’、1”‧‧‧電壓補償電路

100、108‧‧‧放大器

102‧‧‧偵測模組

104‧‧‧升壓模組

106、112‧‧‧箝制開關

110‧‧‧加法器

2‧‧‧功能電路

3‧‧‧第一軌線

4‧‧‧第二軌線

5‧‧‧第一導電跡線

50‧‧‧電源環

52‧‧‧網狀電源佈局

6‧‧‧第二導電基線

A‧‧‧晶片

TG1~TG8‧‧‧傳輸閘

M1、M2‧‧‧電晶體

P1‧‧‧交叉點

n1、n2‧‧‧交點

V_load‧‧‧負載電壓

V_ref‧‧‧參考電壓

V_gnd‧‧‧接地電壓

CLK1、CLK2‧‧‧時脈訊號

S600~S606‧‧‧步驟流程

第1圖係為根據本揭露一實施例之電壓補償電路的功能方塊圖。

第2A圖係為根據第1圖之電壓補償電路所適用的晶片上的一電源佈局的示意圖。

第2B圖係為根據第1圖之電壓補償電路所適用的晶片上的另一電源佈局的示意圖。

第3圖係為根據第1圖之電壓補償電路的細部電路示意圖。

第4圖係為根據本揭露另一實施例之電壓補償電路的功能方塊圖。

第5圖係為根據本揭露再一實施例之電壓補償電路的功能方塊圖。

第6圖係為根據本揭露一實施例之電壓補償電路的控制方法的步驟流程圖。

以下在實施方式中詳細敘述本揭露之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本揭露之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本揭露相關之目的及優點。以下之實施例係進一步詳細說明本揭露之觀點，但非以任何觀點限制本揭露之範疇。

〔電壓補償電路之一實施例〕

請參照第1圖，第1圖係為根據本揭露一實施例之電壓補償電路的功能方塊圖。如第1圖所示，電壓補償電路1適用於動態補償第一軌線3於傳輸電力至功能電路2時所產生之電壓降(voltage drop，亦稱IR drop)，此功能電路2耦接於第一軌線3與第二軌線4之間。電壓補償電路1主要包括第一放大器100、偵測模組102以及升壓模組104。於實務上，第一軌線3與第二軌線4係分別為電源線與接地線。以下將分別就電壓補償電路1中的各功能模組作詳細的說明。

第一放大器100的反向輸入端耦接於第一軌線3與功能電路2之間以接收欲提供至功能電路2的負載電壓V_load，而第一放大器100的非反向輸入端接收參考電壓V_ref。第一放大器100用以將負載電壓V_load與參考電壓V_ref進行比較運算，以產生一組第一比較訊號。換句話說，第一放大器100用以將因發生電壓降而衰減的負載電壓V_load的電壓量放大成足夠讓偵測模組102可以偵測到的範圍。

於實務上，第一放大器100可以為一種錯誤放大器(error amplifier)，此錯誤放大器用以將負載電壓V_load與參考電壓V_ref之差值放大，並據以產生第一比較訊號。此外，第一放大器100更可以為一種可變增益放大器(variable gain amplifier，VGA)，本揭露在此不加以限制。值得注意的是，參考電壓V_ref的電壓位準為恆定值，以使第一放大器100可以藉由參考電壓V_ref來判斷提供至功能電路2的負載電壓V_load是否產生電壓降。

偵測模組102耦接於第一放大器100的輸出端以及升壓模組104之間。偵測模組102用以依據由第一放大器100所輸出的第一比較訊號，經偵測而產生一組補償電壓資訊，並將此補償電壓資訊提給升壓模組104。於實務上，偵測模組102可以為一種類比數位轉換器(analog to digital conversion，ADC)或是一種誤差脈衝產生產生器(error pulse generator)，但不以此為限。

升壓模組104耦接於偵測模組102與第一放大器100的反向輸入端之間。升壓模組104用以依據上述的補償電壓資訊來產生一組補償電壓，並將此補償電壓回授至第一放大器100的反向輸入端，以使輸入功能電路2的電壓位準為負載電壓V_load與補償電壓之總合。換句話說，補償電壓的電壓位準即為第一軌線3於傳輸電力至功能電路2時所衰減的電壓量，據以使得功能電路2的電壓差可以維持在一組預設的電壓位準上。於實務上，升壓模組104可以為一種升壓器(booster)，但不以此為限。

藉此，本揭露之電壓補償電路1可視為一種穩壓電路(voltage regulator circuit)，其用以動態地補償第一軌線3於傳輸電力至功能電路2時所衰減的電壓量，以使功能電路2的電壓差可以維持在一組預設的電壓位準上，進而提升功能電路2的效能。於實務上，本揭露之電壓補償電路1適用於任意一種對電壓衰減容忍度不高的晶片(chip)上。

請一併參照第1圖與第2A圖，第2A圖係為根據第1圖之電壓補償電路所適用的晶片上的一電源佈局的示意圖。需先一提的是，第2A圖為晶片A的簡化示意圖，僅以示意方式說明本揭露之晶片A的基本結構與第一軌線佈局。因此，在第2A圖中僅標示與本揭露有關之第一軌線佈局，且所顯示之第一軌線佈局並非以實際實施時之數目、形狀、尺 寸比例等加以繪製，其實際實施時之規格尺寸實為一種選擇性之設計，且其第一軌線佈局形態可能更為複雜，先予敘明。

如第2A圖所示，晶片A設置有複數條第一導電跡線5與功能電路2(未繪示於第2A圖)，所述多條第一導電跡線5的其中之四圍繞而形成電源環(power ring)50，其餘的所述多條第一導電跡線5實質上相互平行排列且並聯地耦接電源環50的相對兩第一導電跡線5，並據以而形成一種網狀電源佈局(power mesh)52。其中，第1圖中的第一軌線3即為網狀電源佈局52中的任意一條第一導電跡線5。此外，晶片A更具有接地環(ground ring)(未繪示於圖式)，而第1圖中的第二軌線4即為接地環中的任意一條接第二軌線。

此外，晶片A更包括複數條第二導電跡線6，所述多條第二導電跡線6的其中之二耦接電源環50且相互垂直，並於電源環50的中心點形成一個交叉點P1，其餘的所述多條第二導電跡線6以交叉點P1為中心而對稱地耦接電源環50內的其餘的所述多條第一導電跡線5(即網狀電源佈局52中的所述多條第一導電跡線5)，使得這些第二導電跡線6各處的電壓位準趨近於電源環50的電壓位準，並據以提供參考電壓V_ref。

更詳細來說，所述多條第二導電跡線6係以交叉點P1為中心而對稱地耦接電源環50內的其餘的所述多條第一導電跡線5，使得任意一條第二導電跡線6與相耦接的第一 導電跡線5所形成的節點至電源環50與形成交叉點P1的兩條第二導電跡線6相耦接所形成的節點的電流路徑長度皆為等長，而據以形成一種樹狀電源佈局(power tree)。藉此，樹狀電源佈局中各處的電壓位準可以維持在一個恆定值，而可以用來當作電壓補償電路1的參考電壓V_ref。在實際的操作中，樹狀電源佈局的任意一末端(即任意一條第二導電跡線6與相耦接的第一導電跡線5所形成的節點)會耦接第一放大器100的非反向輸入端。

值得注意的是，第2A圖中的有橫跨過網狀電源佈局52中的所述多條第二導電跡線6並未接觸到所述多條第一導電跡線5。此外，所述多條第一導電跡線5與所述多條第二導電跡線6於第2A圖中係分別以粗線與細線繪製，僅為方便辨識之用途，本揭露在此不加以限制所述多條第一導電跡線5與所述多條第二導電跡線6所使用的導電跡線的規格。

此外，考量現行的系統單晶片(system on a chip，SoC)可能存在有多個電源佈局的情況，第2A圖的電源佈局可能較難適用於現行的系統單晶片架構。請一併參照第1圖與第2B圖，第2B圖係為根據第1圖之電壓補償電路所適用的晶片上的另一電源佈局的示意圖。需先一提的是，第2B圖為晶片A’的簡化示意圖，僅以示意方式說明本揭露之晶片A’的基本結構與第一軌線佈局，所顯示之第一軌線佈局並非以實際實施時之數目、形狀、尺寸比例等加以繪製，其實際實 施時之規格尺寸實為一種選擇性之設計，且其第一軌線佈局形態可能更為複雜，先予敘明。

如第2B圖所示，晶片A’設置有複數條第一導電跡線5’、複數條第二導電跡線6a’與6b’以及電路區塊7，其中電路區塊7可以設置有電壓補償電路1與功能電路2或是其他電路，本揭露在此不加以限制。所述多條第一導電跡線5’的其中之六圍繞而形成一種多邊形電源環50’，其餘的所述多條第一導電跡線5’實質上相互平行排列且並聯地設置於電源環50’內，並據以而形成一種網狀電源佈局52’。所述多條第二導電跡線6a’的至少其中之一端與電源環50’相耦接，並據以形成電源佈局的主幹(backbone)，其餘的所述多條第二導電跡線6b’則以「H」狀之電源佈局之方式耦接於網狀電源佈局52’上，並且每一個「H」狀之電源佈局皆與主幹相耦接。藉此，第2B圖之電源佈局可適用於現行的系統單晶片架構。

值得注意的是，第2B圖中的有橫跨過網狀電源佈局52’中的所述多條第二導電跡線6a’所形成的主幹並未接觸到所述多條第一導電跡線5。此外，所述多條第一導電跡線5’與所述多條第二導電跡線6a’與6b’於第2B圖中係分別以粗線與細線繪製，僅為方便辨識之用途，本揭露在此不加以限制所述多條第一導電跡線5’與所述多條第二導電跡線6a’與6b’所使用的導電跡線的規格。

為了更清楚地說明第1圖之電壓補償電路1的實際運作方式，請參照第3圖，第3圖係為根據第1圖之電壓補償電路的細部電路示意圖。如第3圖所示，第一放大器100為一種錯誤放大器，偵測模組102為兩組誤差脈衝產生產生器所構成，升壓模組104為兩組升壓器所構成。以下將分別就各功能模組中各電子元件作詳細的說明。

升壓模組104具有第一電容C1、第二電容C2以及複數個傳輸閘(transmission gate)(包括第一傳輸閘TG1、第二傳輸閘TG2、第三傳輸閘TG3、第四傳輸閘TG4、第五傳輸閘TG5與第六傳輸閘TG6)。第一傳輸閘TG1的輸入端用以接收欲提供至功能電路2的負載電壓V_load，第一傳輸閘TG1的N型電晶體的控制端用以接收第一時脈訊號CLK1，而第一傳輸閘TG1的P型電晶體的控制端用以接收第二時脈訊號CLK2。其中，第一時脈訊號CLK1係為第二時脈訊號CLK2的反相訊號，換句話說，第一時脈訊號CLK1與第二時脈訊號CLK2的相位差為一百八十度。

第二傳輸閘TG2的輸入端耦接第一傳輸閘TG1的輸出端，第二傳輸閘TG2的N型電晶體的控制端用以接收第二時脈訊號CLK2，第二傳輸閘TG2的P型電晶體的控制端用以接收第一時脈訊號CLK1。第一電容C1的一端耦接偵測模組102中的第七傳輸閘TG7的輸出端，第一電容C1的另一端耦接於第一傳輸閘TG1的輸出端與第二傳輸閘TG2的輸入 端之間，並據以形成交點n1。

第三傳輸閘TG3的輸入端用以接收欲提供至功能電路2的負載電壓V_load，第三傳輸閘TG3的N型電晶體的控制端用以接收第二時脈訊號CLK2，第三傳輸閘TG3的P型電晶體的控制端用以接收第一時脈訊號CLK1。第四傳輸閘TG4的輸入端耦接第三傳輸閘TG3的輸出端，第四傳輸閘TG4的N型電晶體的控制端用以接收第一時脈訊號CLK1，第四傳輸閘TG4的P型電晶體的控制端用以接收第二時脈訊號CLK2。第二電容C2的一端耦接偵測模組02中的第八傳輸閘TG8的輸出端，第二電容C2的另一端耦接於第三傳輸閘TG3的輸出端與第四傳輸閘TG4的輸入端之間，並據以形成交點n2。

第五傳輸閘TG5的輸入端耦接第一傳輸閘TG1的輸出端、第二傳輸閘TG2的輸入端與第一電容C1之間的交點n1，第五傳輸閘TG5的輸出端耦接第一放大器100的反向輸入端，第五傳輸閘TG5的N型電晶體的控制端用以接收第二時脈訊號CLK2，第五傳輸閘TG5的P型電晶體的控制端用以接收第一時脈訊號CLK1。第六傳輸閘TG6的輸入端耦接第三傳輸閘TG3的輸出端、第四傳輸閘TG4的輸入端與第二電容C2之間的交點n2，第六傳輸閘TG6的輸出端耦接第一放大器100的反向輸入端，第六傳輸閘TG6的N型電晶體的控制端用以接收第一時脈訊號CLK1，第六傳輸閘TG6的P型電 晶體的控制端用以接收第二時脈訊號CLK2。

偵測模組102具有第七傳輸閘TG7、第八傳輸閘TG8、第一電晶體M1以及第二電晶體M2。第七傳輸閘TG7的輸入端耦接第一放大器100的輸出端，第七傳輸閘TG7的輸出端耦接至第一電容C1，第七傳輸閘TG7的N型電晶體的控制端用以接收第二時脈訊號CLK2，第七傳輸閘TG7的P型電晶體的控制端用以接收第一時脈訊號CLK1。第一電晶體M1的汲極(drain，簡稱D)耦接於第七傳輸閘TG1的輸出端與第一電容C1之間，第一電晶體M1的閘極(gate，簡稱G)耦接第七傳輸閘TG7的N型電晶體的控制端以接收第二時脈訊號CLK2，第一電晶體M1的源極(source，簡稱S)耦接至接地(即第二軌線4)。

第八傳輸閘TG8的輸入端耦接第一放大器100的輸出端，第八傳輸閘TG8的輸出端耦接至第二電容C2，第八傳輸閘TG8的N型電晶體的控制端用以接收第一時脈訊號CLK1，第八傳輸閘TG8的P型電晶體的控制端用以接收第二時脈訊號CLK2。第二電晶體M2的汲極耦接於第八傳輸閘TG8的輸出端與第二電容C2之間，第一電晶體M1的閘極耦接第八傳輸閘TG8的N型電晶體的控制端以接收第一時脈訊號CLK1，第一電晶體M2的源極耦接至接地(即第二軌線4)。

在實際的操作中，由於第一時脈訊號CLK1係為第二時脈訊號CLK2的反相訊號，因此，當第一時脈訊號CLK1 的電壓位準為低電位，而第二時脈訊號CLK2的電壓位準為高電位時，第一傳輸閘TG1、第四傳輸閘TG4、第五傳輸閘TG5、第八傳輸閘TG8以及第一電晶體M1為導通，同時，第二傳輸閘TG2、第三傳輸閘TG3、第六傳輸閘TG6、第七傳輸閘TG7以及第二電晶體M2為截止。由於第七傳輸閘TG7的截止以及第一電晶體M1的導通，使得第一電容C1可視為接地，據以使得第一電容C1可以透過導通的第一傳輸閘TG1儲存負載電壓V_load之電能，又由於第一傳輸閘TG1與第五傳輸閘TG5的導通，使得負載電壓V_load得以提供至第一放大器100的反向輸入端，據以使得第一放大器100可以將負載電壓V_load與參考電壓V_ref的差值放大，並據以產生第一比較訊號。接著，偵測模組102透過導通的第八傳輸閘TG8將第一放大器100所輸出的第一比較訊號所指示之電能儲存至第二電容C2中。

當第一時脈訊號CLK1的電壓位準為高電位，而第二時脈訊號CLK2的電壓位準為低電位時，第一傳輸閘TG1、第四傳輸閘TG4、第五傳輸閘TG5、第八傳輸閘TG8以及第一電晶體M1為截止，同時，第二傳輸閘TG2、第三傳輸閘TG3、第六傳輸閘TG6、第七傳輸閘TG7以及第二電晶體M2為導通。由於第八傳輸閘TG8的截止以及第二電晶體M2的導通，使得第二電容C2可視為接地，據以使得第二電容C1可以透過導通的第三傳輸閘TG3將已儲存的第一比較訊號 所指示之電能上拉至負載電壓V_load之電能，又由於第三傳輸閘TG3與第六傳輸閘TG6的導通，使得負載電壓V_load得以持續地提供至第一放大器100的反向輸入端，據以使得第一放大器100持續地產生第一比較訊號。

接著，偵測模組102透過導通的第七傳輸閘TG7將第一比較訊號所指示之電能儲存至已儲存有負載電壓V_load之電能的第一電容C2中，據以使得交點n2的電壓位準可以上拉至負載電壓V_load與第一比較訊號所指示之電能(即補償電壓)之總合，並透過導通的第二傳輸閘TG2將經補償後的負載電壓V_out輸入至功能電路2中，其中經補償後的負載電壓V_out的電壓位準即為負載電壓V_load與補償電壓之總合。

藉此，第3圖之電壓補償電路1係透過第一時脈訊號CLK1與第二時脈訊號CLK2而選擇性地同時導通第一傳輸閘TG1與第四傳輸閘TG4並截止第二傳輸閘TG2與第三傳輸閘TG3，或同時截止第一傳輸閘TG1與第四傳輸閘TG4並導通第二傳輸閘TG2與第三傳輸閘TG3，據以使得第一電容C1與第二電容C2可交替地提供補償電壓，並藉由第二傳輸閘TG2的輸出端或第四傳輸閘TG4的輸出端輸出此補償電壓。換句話說，第3圖之電壓補償電路1係透過第一電容C1與第二電容C2所儲存的電能來做暫時性的補償，並且可以交替地使用，亦即當第一電容C1提供後級的功能電路2補償 時，第二電容C2會同時補充電能，反之亦然。

〔電壓補償電路之另一實施例〕

請參照第4圖，第4圖係為根據本揭露另一實施例之電壓補償電路的功能方塊圖。如第4圖所示，電壓補償電路1’主要包括有第一放大器100、偵測模組102、升壓模組104以及箝制開關106。由於本實施例之電壓補償電路1’中的大部份的功能模組與前一實施例之電壓補償電路1相同，故本實施例在此不再加以贅述其功能模組的連接關係與作動方式。

與前一實施例之電壓補償電路1不同的是，本實施例之電壓補償電路1’更包括有箝制開關106，此箝制開關106的輸入端與輸出端分別耦接於第一軌線3與功能電路2之間，此箝制開關106的控制端耦接第一放大器100的負電源端，此箝制開關106用以於功能電路2停止運作時關閉第一放大器100的運作，以避免電能的不必要消耗，達到省電之功效。於實務上，箝制開關106可以為一種金氧半場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)，此金氧半場效電晶體源極耦接第一軌線3，金氧半場效電晶體的汲極耦接第一放大器100的反向輸入端與功能電路2之交點，金氧半場效電晶體的閘極則是耦接至第一放大器100的負電源端並可接收由外部所輸入的控制訊號。

〔電壓補償電路之再一實施例〕

請參照第5圖，第5圖係為根據本揭露再一實施例之電壓補償電路的功能方塊圖。如第5圖所示，電壓補償電路1”主要包括有第一放大器100、偵測模組102、升壓模組104、箝制開關106(第一箝制開關)、第二放大器108、加法器110以及箝制開關112(第二箝制開關)。由於本實施例之電壓補償電路1”中的大部份的功能模組與前一實施例之電壓補償電路1’相同，故本實施例在此不再加以贅述其功能模組的連接關係與作動方式。

與前一實施例之電壓補償電路1’不同的是，本實施例之電壓補償電路1”更包括有第二放大器108、加法器110以及箝制開關112。第二放大器108的反向輸入端耦接於功能電路2與第二軌線4之間以接收接地電壓V_gnd，第二放大器108的非反向輸入端接收參考電壓V_ref，且第二放大器108的正電源端耦接第一放大器100的正電源端。第二放大器108用以將第二軌線4的電壓(即接地電壓V_gud)與參考電壓V_ref進行比較運算，以產生第二比較訊號。

加法器110耦接於第一放大器110的輸出端、第二放大器108的輸出端與偵測模組102之間。此加法器用以選擇性地將第一放大器110所輸出的第一比較訊號與第二放大器108所輸出的第二比較訊號進行相加或相減，以使偵測模組102可以依據經相加或相減的第一比較訊號與第二比較訊號來產生補償電壓資訊，進而同時解決第一軌線3於傳輸電 力至功能電路2時所產生之電壓降問題以及電晶體於切換狀態時所引起的接地反彈(ground bounce)的問題。

箝制開關112的輸入端與輸出端分別耦接提供參考電壓V_ref之迴路(即第2A圖所繪示之樹狀電源佈局)與第一放大器100的非反向輸入端之間，箝制開關112的控制端耦接於第一放大器100的正電源端與第二放大器108的正電源端之間。箝制開關112用以於第一放大器100進行關閉時截止箝制開關112的輸入端與輸出端之間的導通，以避免第一放大器100已關閉時但參考電壓V_ref卻又持續饋入第一放大器100的情況。於實務上，箝制開關112可以為一種金氧半場效電晶體，此金氧半場效電晶體源極耦接第一放大器100的非反向輸入端，金氧半場效電晶體的汲極耦接提供參考電壓V_ref之迴路(即第2A圖所繪示之樹狀電源佈局)，金氧半場效電晶體的閘極則是耦接於第一放大器100的正電源端與第二放大器108的正電源端之間。

〔電壓補償電路的控制方法之一實施例〕

請一併參照第1圖與第6圖，第6圖係為根據本揭露一實施例之電壓補償電路的控制方法的步驟流程圖。如第6圖所示，本實施例之電壓補償電路的控制方法適用於動態補償第一軌線3於傳輸電力至功能電路2時所產生之電壓降。其中，功能電路2耦接於第一軌線3與第二軌線4之間，而電壓補償電路1耦接於第一軌線3與功能電路2之間的接 點。以下將分別就電壓補償電路的控制方法中的各步驟流程作詳細的說明。

在步驟S600中，電壓補償電路1中的第一放大器100會將負載電壓V_load與參考電壓V_ref進行比較運算，以產生一組第一比較訊號。其中，負載電壓V_load係為第一軌線3欲提供至功能電路2的電壓位準。在步驟S602中，電壓補償電路1中的偵測模組102會依據上述的第一比較訊號而產生一組補償電壓資訊。在步驟S604中，電壓補償電路1中的升壓模組104會依據上述的補償電壓資訊而產生一組補償電壓。最後，在步驟S606中，電壓補償電路1中的升壓模組104將上述的補償電壓回授至第一軌線3與功能電路2之間的接點，以使輸入功能電路2的電壓位準為負載電壓V_load與補償電壓之總合。

於一實施例中，於將負載電壓V_load與參考電壓V_ref進行比較運算的步驟(即步驟S600)中，更包括將負載電壓V_load與參考電壓V_ref之差值放大。於一實施例中，當功能電路2停止運作時將關閉電壓補償電路1的運作。

於一實施例中，於依據第一比較訊號而產生補償電壓資訊的步驟(即步驟S602)中，電壓補償電路1更會將第二軌線4的電壓與參考電壓V_ref進行比較運算，以產生一組第二比較訊號。接著，電壓補償電路1會選擇性地將第一比較訊號與第二比較訊號進行相加或相減，以使經相加或相減 的第一比較訊號與第二比較訊號產生補償電壓資訊，並接續執行步驟S604。

綜合以上所述，本揭露實施例提供一種電壓補償電路及其控制方法，此電壓補償電路透過第一放大器與偵測模組而可以獲得第一軌線於傳輸電力至功能電路時所產生的電壓降的衰減電壓量與所需補償的補償電壓資訊，使得升壓模組可以依據補償電壓資訊而產生補償電壓，進而使得功能電路的電壓差可以回復至預設電壓位準，達到動態地補償第一軌線於傳輸電力至功能電路時所產生的電壓降。此外，第一放大器所需要的參考電壓更係透過本揭露之樹狀電源佈局所獲得，此樹狀電源佈局中各處的電壓位準可以維持在一個恆定值。藉此，本揭露之電壓補償電路及其控制方法可以有效地補償60%以上的電壓損失，且可有效地減少功能電路所需的設計餘裕度(design margin)。

雖然本揭露以上述之實施例揭露如上，然其並非用以限定本揭露。在不脫離本揭露之精神和範圍內，所為之更動與潤飾，均屬本揭露之專利保護範圍。關於本揭露所界定之保護範圍請參考所附之申請專利範圍。

1‧‧‧電壓補償電路

100‧‧‧放大器

102‧‧‧偵測模組

104‧‧‧升壓模組

2‧‧‧功能電路

3‧‧‧第一軌線

4‧‧‧第二軌線

V_load‧‧‧負載電壓

V_ref‧‧‧參考電壓

Claims (16)

1. 一種電壓補償電路，適用於動態補償一第一軌線於傳輸電力至一功能電路時所產生之電壓降，該功能電路耦接於該第一軌線與一第二軌線之間，該電壓補償電路包括：一第一放大器，該第一放大器的反向輸入端耦接於該第一軌線與該功能電路之間以接收欲提供至該功能電路的一負載電壓，該第一放大器的非反向輸入端接收一參考電壓，該第一放大器用以將該負載電壓與該參考電壓進行比較運算，以產生一第一比較訊號；一偵測模組，耦接該第一放大器的輸出端，用以依據該第一比較訊號產生一補償電壓資訊；以及一升壓模組，耦接於該偵測模組與該第一放大器的反向輸入端之間，用以依據該補償電壓資訊產生一補償電壓，並將該補償電壓回授至該第一放大器的反向輸入端，以使輸入該功能電路的電壓位準為該負載電壓與該補償電壓之總合。
2. 如請求項1所述之電壓補償電路，其中該第一放大器係為一錯誤放大器，該錯誤放大器用以將該負載電壓與該參考電壓之差值放大，並據以產生該第一比較訊號。
3. 如請求項1所述之電壓補償電路，其中該電壓補償電路更包括一箝制開關，該箝制開關的輸入端與輸出端分別耦接於該第一軌線與該功能電路之間，該箝制開關的控制端耦 接該第一放大器的負電源端，該箝制開關用以於該功能電路停止運作時關閉該第一放大器的運作。
4. 如請求項1所述之電壓補償電路，其中該電壓補償電路更包括：一第二放大器，該第二放大器的反向輸入端耦接於該功能電路與該第二軌線之間，該第二放大器的非反向輸入端接收該參考電壓，該第二放大器用以將該第二軌線的電壓與該參考電壓進行比較運算，以產生一第二比較訊號；以及一加法器，耦接於該第一放大器的輸出端、該第二放大器的輸出端與該偵測模組之間，該加法器用以選擇性地將該第一比較訊號與該第二比較訊號進行相加或相減，以使該偵測模組依據經相加或相減的該第一比較訊號與該第二比較訊號產生該補償電壓資訊。
5. 如請求項4所述之電壓補償電路，其中該第一放大器的正電源端耦接該第二放大器的正電源端，且該電壓補償電路更包括：一第一箝制開關，該第一箝制開關的輸入端與輸出端分別耦接於該第一軌線與該功能電路之間，該第一箝制開關的控制端耦接該第一放大器的負電源端，該第一箝制開關用以於該功能電路停止運作時關閉該第一放大器的運作；以及 一第二箝制開關，該第二箝制開關的輸入端與輸出端分別耦接提供該參考電壓之迴路與該第一放大器的非反向輸入端之間，該第二箝制開關的控制端耦接於該第一放大器的正電源端與該第二放大器的正電源端之間，該第二箝制開關用以於該第一放大器進行關閉時截止該第二箝制開關的輸入端與輸出端的導通。
6. 如請求項1所述之電壓補償電路，其中該電壓補償電路適用於一晶片，該晶片設置有複數條第一導電跡線與該功能電路，該些第一導電跡線其中之四圍繞而形成一電源環，其他該些第一導電跡線實質上相互平行排列且並聯地耦接該電源環的相對兩第一導電跡線，且該第一軌線係為其他該第一導電跡線其中之一。
7. 如請求項6所述之電壓補償電路，其中該晶片更包括複數條第二導電跡線，該些第二導電跡線其中之二耦接該電源環且相互垂直，並於該電源環的中心點形成一交叉點，其他該些第二導電跡線以該交叉點為中心而對稱地耦接該電源環內的其他該第一導電跡線，使得該些第二導電跡線各處的電壓位準趨近於該電源環的電壓位準，並據以提供該參考電壓。
8. 如請求項1所述之電壓補償電路，其中該升壓模組包括：一第一傳輸閘，該第一傳輸閘的輸入端用以接收欲提供至該功能電路的該負載電壓，該第一傳輸閘的N型電晶 體的控制端用以接收一第一時脈訊號，該第一傳輸閘的P型電晶體的控制端用以接收一第二時脈訊號；一第二傳輸閘，該第二傳輸閘的輸入端耦接該第一傳輸閘的輸出端，該第二傳輸閘的N型電晶體的控制端用以接收該第二時脈訊號，該第二傳輸閘的P型電晶體的控制端用以接收該第一時脈訊號；一第一電容，該第一電容的一端耦接該偵測模組，該第一電容的另一端耦接於該第一傳輸閘的輸出端與該第二傳輸閘的輸入端之間；一第三傳輸閘，該第三傳輸閘的輸入端用以接收欲提供至該功能電路的該負載電壓，該第三傳輸閘的N型電晶體的控制端用以接收該第二時脈訊號，該第三傳輸閘的P型電晶體的控制端用以接收該第一時脈訊號；一第四傳輸閘，該第四傳輸閘的輸入端耦接該第三傳輸閘的輸出端，該第四傳輸閘的N型電晶體的控制端用以接收該第一時脈訊號，該第四傳輸閘的P型電晶體的控制端用以接收該第二時脈訊號；以及一第二電容，該第二電容的一端耦接該偵測模組，該第二電容的另一端耦接於該第三傳輸閘的輸出端與該第四傳輸閘的輸入端之間；其中，該第一時脈訊號係為該第二時脈訊號的反相訊號，該升壓模組透過該第一時脈訊號與該第二時脈訊號而 選擇性地同時導通該第一傳輸閘與該第四傳輸閘並截止該第二傳輸閘與該第三傳輸閘，或同時截止該第一傳輸閘與該第四傳輸閘並導通該第二傳輸閘與該第三傳輸閘，據以使得該第一電容與該第二電容可交替地提供該補償電壓，並藉由該第二傳輸閘的輸出端或該第四傳輸閘的輸出端輸出該補償電壓。
9. 如請求項8所述之電壓補償電路，其中該升壓模組更包括：一第五傳輸閘，該第五傳輸閘的輸入端耦接該第一傳輸閘的輸出端、該第二傳輸閘的輸入端與該第一電容之間的交點，該第五傳輸閘的輸出端耦接該第一放大器的反向輸入端，該第五傳輸閘的N型電晶體的控制端用以接收該第二時脈訊號，該第五傳輸閘的P型電晶體的控制端用以接收該第一時脈訊號；以及一第六傳輸閘，該第六傳輸閘的輸入端耦接該第三傳輸閘的輸出端、該第四傳輸閘的輸入端與該第二電容之間的交點，該第六傳輸閘的輸出端耦接該第一放大器的反向輸入端，該第六傳輸閘的N型電晶體的控制端用以接收該第一時脈訊號，該第六傳輸閘的P型電晶體的控制端用以接收該第二時脈訊號。
10. 如請求項8所述之電壓補償電路，其中該偵測模組包括：一第七傳輸閘，該第七傳輸閘的輸入端耦接該第一放大器的輸出端，該第七傳輸閘的輸出端耦接該第一電容， 該第七傳輸閘的N型電晶體的控制端用以接收該第二時脈訊號，該第七傳輸閘的P型電晶體的控制端用以接收該第一時脈訊號；一第一電晶體，該第一電晶體的汲極耦接於該第七傳輸閘的輸出端與該第一電容之間，該第一電晶體的閘極耦接該第七傳輸閘的N型電晶體的控制端以接收該第二時脈訊號，該第一電晶體的源極耦接至該第二軌線；一第八傳輸閘，該第八傳輸閘的輸入端耦接該第一放大器的輸出端，該第八傳輸閘的輸出端耦接該第二電容，該第八傳輸閘的N型電晶體的控制端用以接收該第一時脈訊號，該第八傳輸閘的P型電晶體的控制端用以接收該第二時脈訊號；以及一第二電晶體，該第二電晶體的汲極耦接於該第八傳輸閘的輸出端與該第二電容之間，該第二電晶體的閘極耦接該第八傳輸閘的N型電晶體的控制端以接收該第一時脈訊號，該第二電晶體的源極耦接至該第二軌線。
11. 一種電壓補償電路的控制方法，適用於動態補償一第一軌線於傳輸電力至一功能電路時所產生之電壓降，該功能電路耦接於該第一軌線與一第二軌線之間，且該電壓補償電路耦接於該第一軌線與該功能電路之間的一接點，該電壓補償電路的控制方法包括：將一負載電壓與一參考電壓進行比較運算，以產生一 第一比較訊號，其中該負載電壓係為該第一軌線欲提供至該功能電路的電壓位準；依據該第一比較訊號產生一補償電壓資訊；依據該補償電壓資訊產生一補償電壓；以及將該補償電壓回授至該接點，以使輸入該功能電路的電壓位準為該負載電壓與該補償電壓之總合。
12. 如請求項11所述之電壓補償電路的控制方法，其中於將該負載電壓與該參考電壓進行比較運算的步驟中，更包括將該負載電壓與該參考電壓之差值放大。
13. 如請求項11所述之電壓補償電路的控制方法，其中於該功能電路停止運作時將關閉該電壓補償電路的運作。
14. 如請求項11所述之電壓補償電路的控制方法，其中於依據該第一比較訊號產生該補償電壓資訊的步驟中，更包括：將該第二軌線的電壓與該參考電壓進行比較運算，以產生一第二比較訊號；以及選擇性地將該第一比較訊號與該第二比較訊號進行相加或相減，以使經相加或相減的該第一比較訊號與該第二比較訊號產生該補償電壓資訊。
15. 如請求項11所述之電壓補償電路的控制方法，其中該電壓補償電路適用於一晶片，該晶片設置有複數條第一導電跡線與該功能電路，該些第一導電跡線其中之四圍繞而形成一電源環，其他該些第一導電跡線實質上相互平行排列且 並聯地耦接該電源環的相對兩第一導電跡線，且該第一軌線係為其他該第一導電跡線其中之一。
16. 如請求項15所述之電壓補償電路的控制方法，其中該晶片更包括複數條第二導電跡線，該些第二導電跡線其中之二耦接該電源環且相互垂直，並於該電源環的中心點形成一交叉點，其他該些第二導電跡線以該交叉點為中心而對稱地耦接該電源環內的其他該第一導電跡線，使得該些第二導電跡線各處的電壓位準趨近於該電源環的電壓位準，並據以提供該參考電壓。