TWI708463B - 電源轉換器的驅動器與其驅動方法 - Google Patents
電源轉換器的驅動器與其驅動方法 Download PDFInfo
- Publication number
- TWI708463B TWI708463B TW108147025A TW108147025A TWI708463B TW I708463 B TWI708463 B TW I708463B TW 108147025 A TW108147025 A TW 108147025A TW 108147025 A TW108147025 A TW 108147025A TW I708463 B TWI708463 B TW I708463B
- Authority
- TW
- Taiwan
- Prior art keywords
- type transistor
- gate
- driver
- power supply
- group
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一種電源轉換器之驅動器與其驅動方法被揭露。該驅動方法包含:該驅動器提供一第一驅動電流至該電源轉換器的一電源裝置;該驅動器判斷該電源裝置的一啟動電壓是否大於一預設門檻值;以及當判斷該啟動電壓大於該預設門檻值時,該驅動器提供小於該第一驅動電流的一第二驅動電流至該電源裝置。
Description
本發明的實施例是關於一種驅動器及其驅動方法。更具體而言,本發明的實施例是關於一種電源轉換器之驅動器及其驅動方法。
在驅動器以及電源轉換器的電源裝置之間,會因佈線而產生寄生電感,而這樣的寄生電感會造成驅動器開啟或關斷電源轉換器的電源裝置的瞬間,產生很大的電壓突波(Voltage spike),進而損壞電源裝置。有鑑於此,如何避免上述電壓突波的產生,將是本發明所屬技術領域中極需被解決的問題。
為了解決至少上述的問題,本發明的實施例提供了一種電源轉換器之驅動器。該驅動器可包含一多級放大電路以及一電流抑制電路。該多級放大電路包含彼此串接的一前級放大組與一後級放大組,且該前級放大組與該後級放大組共同提供一第一驅動電流至該電源轉換器的一電源裝置。該電流抑制電路,設置在該前級放大組與該後級放大組之間,且用以判斷該電源裝置的一啟動電壓是否大於一預設門檻值。當判斷該啟動電壓大於該預設門檻值時,該電流抑制電路將抑制該後級放大組提供電流至該電
源裝置,使得該前級放大組單獨提供小於該第一驅動電流的一第二驅動電流至該電源裝置。
為了解決至少上述的問題,本發明的實施例還提供了一種電源轉換器的驅動器的驅動方法。該驅動方法包含:該驅動器提供一第一驅動電流至該電源轉換器的一電源裝置;該驅動器判斷該電源裝置的一啟動電壓是否大於一預設門檻值;以及當判斷該啟動電壓大於該預設門檻值時,該驅動器提供小於該第一驅動電流的一第二驅動電流至該電源裝置。
在本發明的實施例中,每當電源轉換器的電源裝置的啟動電壓到達一預設門檻值時,額外設置的電流抑制電路將自動抑制驅動器提供給電源轉換器的驅動電流,這使得電源裝置被開啟或關斷之前,電源裝置的啟動電壓的上升速度可被減緩,進而避免電壓突波的產生。另一方面,在本發明的實施例中,除了額外在驅動器內設置電流抑制電路之外,並不需要在驅動器的外部增設其他元件,故也不用考慮外部元件的散熱以及損耗等問題,可減少電路設計上的困難。
以上內容並非為了限制本發明,而只是概括地敘述了本發明可解決的技術問題、可採用的技術手段以及可達到的技術功效,以讓本發明所屬技術領域中具有通常知識者初步地瞭解本發明。根據檢附的圖式及以下的實施方式所記載的內容,本發明所屬技術領域中具有通常知識者便可進一步瞭解本發明的各種實施例的細節。
如下所示:
1:驅動器
11:第一多級放大電路
111:前級放大組
112:電流抑制電路
113:後級放大組
13:第二多級放大電路
15:電壓位準移位器
17:固定停滯時間調變器
2:電源轉換器
ST:級
PE1:第一電源裝置
PE2:第二電源裝置
C11:驅動電流
C13:驅動電流
C1:第一驅動電流
C2:第二驅動電流
PM1:第一P型電晶體
PM2:第二P型電晶體
NM1:第一N型電晶體
NM4、NM5:N型電晶體
PM40:第三P型電晶體
NM40、NM41:第三N型電晶體
CP、CPa、CPb:比較器
NG:反閘
OG:或閘
V1:第一電壓源
V2:第二電壓源
V3、V4:電壓源
N1、N2、N3:節點
t1、t2、t3:時間點
v(V1)、v(V2):電位值
vt:預設門檻值
i1、i2:電流值
5:驅動方法
51、53、55:步驟
第1圖例示了根據某些實施例之電源轉換器及其驅動器。
第2圖例示了第1圖所示的驅動器中的第一多級放大電路與第二多級放大電路以及電源轉換器的內部結構。
第3圖例示了第2圖所示的第一多級放大電路的運作時序圖。
第4圖例示了第2圖所示的第一多級放大電路的比較器的兩種電路架構。
第5圖例示了根據某些實施例之電源轉換器的驅動器的驅動方法。
以下將透過多個實施例來說明本發明,惟這些實施例並非用以限制本發明只能根據所述操作、環境、應用、結構、流程或步驟來實施。與本發明非直接相關的元件並未繪示於圖式中,但可隱含於圖式中。於圖式中,各元件(element)的尺寸以及各元件之間的比例僅是範例,而非用以限制本發明。除了特別說明之外,在以下內容中,相同(或相近)的元件符號可對應至相同(或相近)的元件。在可被實現的情況下,如未特別說明,以下所述的每一個元件的數量可以是一個或多個。
本揭露使用之用語僅用於描述實施例,並不意圖限制本發明。除非上下文另有明確說明,否則單數形式「一」也旨在包括複數形式。「包括」、「包含」等用語指示所述特徵、整數、步驟、操作、元素及/或元件的存在,但並不排除一或多個其他特徵、整數、步驟、操作、元素、元件及/或前述之組之存在。用語「及/或」包含一或多個相關所列項目的任何及所有的組。
第1圖例示了根據某些實施例之電源轉換器及其驅動器。第1圖所示內容僅是為了舉例說明本發明的實施例,而非為了限制本發明。
參照第1圖,一種電源轉換器2之驅動器1可實作為晶片、積體電路或電路模組,且可基本上包含第一多級放大電路11、第二多級放大電路13、電壓位準移位器(voltage level shifter)15、以及固定停滯時間調變器(fixed dead time modulator)17。電源轉換器2同樣可實作為晶片、積體電路或電路模組,且其可包含第一電源裝置PE1以及第二電源裝置PE2。固定停滯時間調變器17的一個輸出端連接到電壓位準移位器15的輸入端,且固定停滯時間調變器17的另一個輸出端連接到第二多級放大電路13的輸入端。電壓位準移位器15的輸出端連接到第一多級放大電路11的輸入端。第一多級放大電路11的輸出端與第二多級放大電路13的輸出端分別連接到第一電源裝置PE1與第二電源裝置PE2。
為了便於說明,驅動器1或電源轉換器2中與本發明之實施例無直接關係的元件或已知其功能與結構的元件將不特別在於本文或圖式中詳加敘述與表示。
驅動器1是一種功率放大器,其包含的第一多級放大電路11和第二多級放大電路13可分別用以將小功率訊號放大成足以驅動電源轉換器2中的第一電源裝置PE1和第二電源裝置PE2的驅動訊號。固定停滯時間調變器17可用以將驅動第一電源裝置PE1的驅動訊號和驅動第二電源裝置PE2的驅動訊號在時間上錯開。電壓位準移位器15可用來調整第一多級放大電路11的輸入訊號的電壓位準(例如,將原本高電位為「5」伏特且與低電位為「0」伏特的方波訊號,調整成高電位為「12」伏特且與低電位為「7」伏特的方波訊號,其中調整前後的高電位與低電位皆維持「5」伏特的電位差)。在驅動器1中,第一多級放大電路11所產生的驅動訊號可以提供驅動電流
C11至電源轉換器2的第一電源裝置PE1,而第二多級放大電路13所產生的驅動訊號可以提供驅動電流C13至電源轉換器2的第二電源裝置PE2。
第2圖例示了第1圖所示的驅動器1中的第一多級放大電路11與第二多級放大電路13以及電源轉換器2的內部結構,而第3圖例示了第2圖所示的第一多級放大電路11的運作時序圖。第2-3圖所示內容僅是為了舉例說明本發明的實施例,而非為了限制本發明。
首先參照第2圖,第一多級放大電路11可包含彼此串接的一前級放大組111與一後級放大組113,且該前級放大組111與該後級放大組113共同提供一第一驅動電流C1至該電源轉換器的第一電源裝置PE1。在該前級放大組111與該後級放大組113之間還額外設置了一個電流抑制電路112,且電流抑制電路112可用來判斷第一電源裝置PE1的啟動電壓是否大於一預設門檻值。在電流抑制電路112判斷該啟動電壓大於該預設門檻值時,電流抑制電路112將抑制該後級放大組113提供電流至第一電源裝置PE1,使得前級放大組111單獨提供小於該第一驅動電流C1的一第二驅動電流C2至該第一電源裝置PE1。
在第2圖所例示的實施例中,第一電源裝置PE1是一個N型電晶體NM4,第二電源裝置PE2是一個N型電晶體NM5。本文中所提及的電晶體,在不同的應用中,可以是各種場效電晶體,例如但不限於:接面場效電晶體(Junction Gate Field-Effect Transistor,JFET)、絕緣閘極場效電晶體(Insulated Gate Field Effect Transistor,IGFET)、金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)等。第一電源裝置PE1的啟動電壓是指N型電晶體NM4的閘級-源級電壓,而第二電
源裝置PE2的啟動電壓是指N型電晶體NM5的閘級-源級電壓。
繼續參照第2圖,N型電晶體NM4的汲極連接到電壓源V4,其閘極連接到節點N1,以在不同的時間點接收來自第一多級放大電路11的第一驅動電流C1或第二驅動電流C2,且其源極連接到N型電晶體NM4的汲極以及第二電壓源V2。相似地,N型電晶體NM5的閘極用以接收來自第二多級放大電路13的驅動電流C13,且源極連接到一接地端GND。在某些實施例中,N型電晶體NM4與N型電晶體NM5各自可以是一氮化鎵(GaN)電晶體,而因氮化鎵電晶體的跨閘級-源級最大電壓小於矽電晶體的跨閘級-源級最大電壓,故電壓突波也更容易發生在氮化鎵電晶體上。因此,在使用氮化鎵電晶體的這些實施例中,本發明的有益效果將更明顯。
在第2圖所例示的實施例中,電源轉換器2還可包含一電感、一電容、以及一電流源。以電源轉換器2為一降壓轉換器為例,該電感的其中一端連接到N型電晶體NM4的源極與N型電晶體NM5的汲極,而該電感的另外一端(節點N3)作為電源轉換器2的輸出端,且其連接到彼此並聯的該電容與該電流源的一端。另外,該電容與該電流源的另一端皆連接到N型電晶體NM5的源極與接地端GND。
在其他的實施例中,第一電源裝置PE1與第二電源裝置PE2亦可以是P型電晶體,而本發明所屬技術領域具通常知識者可根據上述說明而直接理解如何實現這些其他實施例。
在其他實施例中,電源轉換器2也可以是一升壓轉換器,且本發明所屬技術領域具通常知識者可根據上述說明而直接理解如何實現這些其他實施例。
前級放大組111可包含一或串接的多個級ST。每一個級ST可包含第一P型電晶體PM1與第一N型電晶體NM1,且第一P型電晶體PM1的汲極與第一N型電晶體NM1的汲極連接,中間的級ST的第一P型電晶體PM1的閘極與第一N型電晶體NM1的閘極連接到前一個級ST,第一P型電晶體PM1的源極連接到第一電壓源V1,第一N型電晶體NM1的源極連接到第二電壓源V2。另外,第一個級ST的第一P型電晶體PM1的閘極與第一N型電晶體NM1的閘極連接到電壓位準移位器15,而最後一個級ST的第一P型電晶體PM1的汲極與第一N型電晶體NM1的汲極連接到電流抑制電路112。第一電壓源V1的電位高於第二電壓源V2的電位,故以下針對第一多級放大電路11的說明中所描述的高電位指的是第一電壓源V1的電位值v(V1)(例如,「12」伏特),而低電位指的是第二電壓源V2的電位值v(V2)(例如,「7」伏特)。
在前級放大組111中,若第一P型電晶體PM1的閘極與第一N型電晶體NM1的閘極同時接收到一個低電位的電壓,則第一P型電晶體PM1將導通,也就是將有一電流從第一P型電晶體PM1的源極流至其汲極,使得其汲極的電位將趨近第一電壓源V1的電位(假設其導通電阻為零),而第一N型電晶體NM1則不導通。反之,若第一P型電晶體PM1的閘極與第一N型電晶體NM1的閘極同時接收到一個高電位的電壓,則第一N型電晶體NM1將導通,也就是將有一電流從第一N型電晶體NM1的源極流至其汲極,使得其汲極的電位將趨近第二電壓源V2的電位(假設其導通電阻為零),而此時第一P型電晶體PM1不導通。
後級放大組113可包含第二P型電晶體PM2。第二P型電晶體PM2的源極連接到第一電壓源V1以及第一P型電晶體PM1的源極,且第二P
型電晶體PM2的汲極、第一P型電晶體PM1的汲極以及N型電晶體NM4的閘級彼此連接。
電流抑制電路112可包含比較器CP、反閘NG與或閘OG。比較器CP的輸入端連接到N型電晶體NM4的閘級與或閘OG的第一輸入端(也就是第2圖中的節點N1),該比較器CP的輸出端連接到該反閘NG的輸入端(也就是第2圖中的節點N2),該反閘NG的輸出端連接到該或閘OG的第二輸入端,該或閘OG的輸出端連接到該第二P型電晶體PM2的閘極。
參照第2-3圖,第一多級放大電路11將在其驅動週期內(時間點t0到時間點t3的區間)驅動第一電源裝置PE1。首先,從時間點t1開始直到時間點t2,前級放大組111與後級放大組113會共同提供第一驅動電流C1(具有電流值i1)至第一電源裝置PE1,以對第一電源裝置PE1進行充電。更具體而言,在時間點t0到時間點t2之間,因比較器CP的輸入端的訊號(亦即,第一電源裝置PE1的啟動電壓)不大於(未超出)一預設門檻值vt,該比較器CP的輸出端會輸出高電位訊號至反閘NG的輸入端(節點N2),而反閘NG接著會輸出低電位訊號至或閘OG的第二輸入端。此時,或閘OG的第二輸入端的電壓與第一輸入端(節點N1)的訊號皆為低電位,所以或閘OG的輸出端輸出低電位訊號至第二P型電晶體PM2,以使第二P型電晶體PM2導通。,因第二P型電晶體PM2導通,故由其源極流至其汲極的電流將會提供給第一電源裝置PE1。此時,前級放大組111與後級放大組113會共同提供第一驅動電流C1至第一電源裝置PE1,以使第一電源裝置PE1的啟動電壓將從低電位v(V2)開始上升。預設門檻值vt的數值可以根據不同的需要來設定,例如但不限於:第一電源裝置PE1的臨界電壓的80%、70%、或90%等。
在時間點t2之後,將由前級放大組111單獨提供第二驅動電流C2(具有電流值i2)至第一電源裝置PE1,其中第二驅動電流C2小於第一驅動電流C1。詳言之,在時間點t2之後,因比較器CP的輸入端的訊號(亦即,第一電源裝置PE1的啟動電壓)大於(超出)預設門檻值vt,該比較器CP的輸出端會輸出低電位訊號至反閘NG的輸入端(節點N2),而反閘NG接著會輸出高電位訊號至或閘OG的第二輸入端。此時,或閘OG的輸出端會輸出高電位訊號至第二P型電晶體PM2,以使第二P型電晶體PM2不導通(斷開)。因第二P型電晶體PM2不導通,故其源極至汲極的電流將無法提供給第一電源裝置PE1。此時,將由前級放大組111單獨提供第二驅動電流C2至第一電源裝置PE1,藉以減緩第一電源裝置PE1的啟動電壓的上升速度,而因減緩了第一電源裝置PE1的啟動電壓的上升速度,故可避免在第一電源裝置PE1上產生電壓突波。
繼續參照第2圖,第二多級放大電路13的內部結構與第一多級放大電路11的內部結構相似,而差別僅在於第一電壓源V1被以電壓源V3來取代,且第二電壓源V2被以接地端GND來取代。在某些實施例中,第二多級放大電路13可以包含電流抑制電路112,而在某些實施例中,第二多級放大電路13也可以不包含電流抑制電路112(即,不具抑制電流功能的單純放大電路)。在第二多級放大電路13包含電流抑制電路112的實施例中,將如同第一多級放大電路11般,可以判斷第二電源裝置PE2的啟動電壓是否大於某一預設門檻值,且在第二電源裝置PE2的啟動電壓大於該預設門檻值時,抑制且減少提供給第二電源裝置PE2的驅動電流C13,以避免在第二電源裝置PE2上產生電壓突波。
第4圖例示了第2圖所示的第一多級放大電路的比較器的兩種電路架構。第4圖所示內容僅是為了舉例說明本發明的實施例,而非為了限制本發明。在不同的實施例中,比較器CP可以具備不同的架構,為了作為說明,第4圖提供了某些實施例的比較器CPa之電路架構以及某些其他實施例的比較器CPb之電路架構。
比較器CPa可包含串接的一第三P型電晶體PM40與一第三N型電晶體NM40。第三P型電晶體PM40的源極連接到第一電壓源V1,閘極連接到第三N型電晶體NM40的閘極以及節點N1(即,比較器CPa的輸入端)。第三P型電晶體PM40的汲極連接到第三N型電晶體NM40的汲極以及節點N2(即,比較器CPa的輸出端)。第三N型電晶體NM40的源極連接到第二電壓源V2。在比較器CPa的輸入端的訊號超過預設門檻值vt時,第三P型電晶體PM40不導通,且第三N型電晶體NM40導通,這使得比較器CPa的輸出端的輸出為低電位(例如,趨近於第二電壓源V2的電位)。反之,比較器CPa的輸出端的輸出為高電位(例如,趨近於第一電壓源V1的電位)。
除了僅包含串接一第三P型電晶體PM40與一N型電晶體的態樣(比較器CPa),可以在比較器CP中額外串接其他N型電晶體(比較器CPb),以調整偵測的預設門檻值vt的大小。詳言之,比較器CPb可包含串接的一第三P型電晶體PM40與彼此串接的多個第三N型電晶體NM41。第三P型電晶體PM40的源極連接到第一電壓源V1,其閘極連接到每一個第三N型電晶體NM41的閘極以及節點N1(即,比較器CPb的輸入端)。第三P型電晶體PM40的汲極連接到多個第三N型電晶體NM41中的前頭電晶體的汲極以及節點N2(即,比較器CPb的輸出端)。各個第三N型電晶體NM41的源極連接
到下一個N型電晶體的汲極,而最後一個N型電晶體NM44的源極連接到第二電壓源V2。在比較器CPb的輸入端的訊號超過預設門檻值vt時,第三P型電晶體PM40不導通,且多個第三N型電晶體NM41導通,這使得比較器CPb的輸出端的輸出為低電位(例如,趨近於第二電壓源V2的電位)。反之,比較器CPb的輸出端的輸出為高電位(例如,趨近於第一電壓源V1的電位)。
第3圖中所例示的比較器CPb中所串接的第三N型電晶體NM41的數量並非限制,使用者可以根據需要來設計該數量。須說明,比較器CPb中所串接的第三N型電晶體NM41的數量會影響能使每一個第三N型電晶體NM41皆導通的臨界電壓大小,進而調整比較器CPb所能偵測預設門檻值vt的大小。舉例而言,若比較器CPb中串接的第三N型電晶體NM41的數量越多,預設門檻值vt將越高,若比較器CPb中串接的第三N型電晶體NM41的數量越少,預設門檻值vt將越低。
第5圖例示了根據某些實施例之電源轉換器的驅動器的驅動方法。第5圖所示內容僅是為了舉例說明本發明的實施例,而非為了限制本發明。
參照第5圖,一種電源轉換器的驅動器的驅動方法5可包含以下步驟:該驅動器提供一第一驅動電流至該電源轉換器的一電源裝置(標示為步驟51);該驅動器判斷該電源裝置的一啟動電壓是否大於一預設門檻值(標示為步驟53);以及當判斷該啟動電壓大於該預設門檻值時,該驅動器提供小於該第一驅動電流的一第二驅動電流至該電源裝置(標示為步驟55)。
在某些實施例中,該驅動器可包含一多級放大電路與一電流
抑制電路。該多級放大電路可包含彼此串接的一前級放大組與一後級放大組,該前級放大組與該後級放大組可共同提供該第一驅動電流至該電源轉換器的該電源裝置。該電流抑制電路可設置在該前級放大組與該後級放大組之間,且用以判斷該電源裝置的該啟動電壓是否大於該預設門檻值。
在某些實施例中,該電源裝置是一N型電晶體,且該後級放大組連接到該N型電晶體的閘級。
在某些實施例中,該電源裝置是一氮化鎵N型電晶體,且該後級放大組連接到該N型電晶體的閘級。
驅動方法5基本上包含了與驅動器1的上述所有實施例相對應的實施例。因此,除了驅動方法5的上述實施例之外,驅動方法5還可以包含其他實施例,而因本發明所屬技術領域中具有通常知識者可以根據上文針對驅動器1的說明而直接瞭解這些其他實施例,故不再贅述。
上述實施例只是舉例來說明本發明,而非為了限制本發明。任何針對上述實施例進行修飾、改變、調整、整合而產生的其他實施例,只要是本發明所屬技術領域中具有通常知識者不難思及的,都涵蓋在本發明的保護範圍內。本發明的保護範圍以申請專利範圍為準。
11:第一多級放大電路
111:前級放大組
112:電流抑制電路
113:後級放大組
13:第二多級放大電路
ST:級
PE1:第一電源裝置
PE2:第二電源裝置
C11:驅動電流
C13:驅動電流
C1:第一驅動電流
C2:第二驅動電流
PM1:第一P型電晶體
PM2:第二P型電晶體
NM1:第一N型電晶體
NM4、NM5:N型電晶體
CP:比較器
NG:反閘
OG:或閘
V1:第一電壓源
V2:第二電壓源
V3、V4:電壓源
N1、N2、N3:節點
Claims (8)
- 一種電源轉換器(2)之驅動器(1),包含:一多級放大電路(11,13),包含彼此串接的一前級放大組(111)與一後級放大組(113),該前級放大組(111)與該後級放大組(113)共同提供一第一驅動電流(C1)至該電源轉換器(2)的一電源裝置(PE1);以及一電流抑制電路(112),設置在該前級放大組(111)與該後級放大組(113)之間,且用以判斷該電源裝置(PE1)的一啟動電壓是否大於一預設門檻值;其中,當判斷該啟動電壓大於該預設門檻值時,該電流抑制電路(112)將抑制該後級放大組(113)提供電流至該電源裝置(PE1),使得該前級放大組(111)單獨提供小於該第一驅動電流(C1)的一第二驅動電流(C2)至該電源裝置(PE1)。
- 如請求項1所述的驅動器(1),其中該電源裝置(PE1)是一N型電晶體(NM4),且該後級放大組(113)連接到該N型電晶體(NM4)的閘級。
- 如請求項2所述的驅動器(1),其中該N型電晶體(NM4)是一氮化鎵(GaN)電晶體。
- 如請求項2所述的驅動器(1),其中:該前級放大組(111)包含多個級,該多個級的最後一個級包含一第一P型電晶體(PM1)與一第一N型電晶體(NM1),該第一P型電晶體(PM1)的汲極與該第一N型電晶體(NM1)的汲極連接,該第一P型電晶體(PM1)的閘極與該第一N型電晶體(NM1)的閘極連接到前一個級,該第一P型電晶體(PM1)的源極連接到一第一電壓源(V1),該第一N 型電晶體(NM1)的源極連接到一第二電壓源(V2);該後級放大組(113)包含一第二P型電晶體(PM2),該第二P型電晶體(PM2)的源極與該第一P型電晶體(PM1)的源極連接,且該第二P型電晶體(PM2)的汲極、該第一P型電晶體(PM1)的汲極以及該N型電晶體(NM4)的閘級連接;該電流抑制電路(112)包含一比較器(CP)、一反閘(NG)與一或閘(OG),該比較器(CP)的輸入端連接到該N型電晶體(NM4)的閘級與該或閘(OG)的第一輸入端,該比較器(CP)的輸出端連接到該反閘(NG)的輸入端,該反閘(NG)的輸出端連接到該或閘(OG)的第二輸入端,該或閘(OG)的輸出端連接到該第二P型電晶體(PM2)的閘極;以及當該比較器(CP)的輸入端大於一預設門檻值時,該比較器(CP)的輸出端輸出低電位,且當比較器(CP)的輸入端不大於該預設門檻值時,該比較器(CP)的輸出端輸出高電位。
- 如請求項4所述的驅動器(1),其中:該比較器包含一第三P型電晶體(PM40)與一第三N型電晶體(NM40)或串接的多個第三N型電晶體(NM41);以及該第三P型電晶體(PM40)的源極連接到該第一電壓源(V1),該第三P型電晶體(PM40)的閘極連接到該N型電晶體(NM4)的閘級以及該第三N型電晶體(NM40)的閘極或該多個第三N型電晶體(NM41)的閘級,該第三P型電晶體(PM40)的汲極連接到該反閘(NG)的輸入端與該第三N型電晶體(NM40)的汲極或該多個第三N型電晶體(NM41)中 的前頭電晶體的汲極,且該第三N型電晶體(NM40)的源極或該多個第三N型電晶體(NM41)中的尾部電晶體的源極連接到該第二電壓源(V2)。
- 一種電源轉換器的驅動器的驅動方法,包含:該驅動器提供一第一驅動電流至該電源轉換器的一電源裝置;該驅動器判斷該電源裝置的一啟動電壓是否大於一預設門檻值;以及當判斷該啟動電壓大於該預設門檻值時,該驅動器提供小於該第一驅動電流的一第二驅動電流至該電源裝置;其中該驅動器包含:一多級放大電路,包含彼此串接的一前級放大組與一後級放大組,該前級放大組與該後級放大組共同提供該第一驅動電流至該電源轉換器的該電源裝置;以及一電流抑制電路,設置在該前級放大組與該後級放大組之間,且用以判斷該電源裝置的該啟動電壓是否大於該預設門檻值。
- 如請求項6所述的驅動方法,其中該電源裝置是一N型電晶體,且該後級放大組連接到該N型電晶體的閘級。
- 如請求項7所述的驅動方法,其中該N型電晶體是一氮化鎵電晶體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108147025A TWI708463B (zh) | 2019-12-20 | 2019-12-20 | 電源轉換器的驅動器與其驅動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108147025A TWI708463B (zh) | 2019-12-20 | 2019-12-20 | 電源轉換器的驅動器與其驅動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI708463B true TWI708463B (zh) | 2020-10-21 |
TW202125963A TW202125963A (zh) | 2021-07-01 |
Family
ID=74093962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108147025A TWI708463B (zh) | 2019-12-20 | 2019-12-20 | 電源轉換器的驅動器與其驅動方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI708463B (zh) |
-
2019
- 2019-12-20 TW TW108147025A patent/TWI708463B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW202125963A (zh) | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI663497B (zh) | 穩壓器以及積體電路 | |
JP4968487B2 (ja) | ゲートドライブ回路 | |
JP5433827B2 (ja) | ワイドバンドギャップ半導体パワーjfetのための高温ゲートドライバ及びそれを含む集積回路 | |
US8537515B2 (en) | Driving circuit and semiconductor device with the driving circuit | |
JP5675190B2 (ja) | パワートランジスタを制御する装置 | |
US9024660B2 (en) | Driving circuit with zero current shutdown and a driving method thereof | |
Berkhout | A class D output stage with zero dead time | |
US20150042393A1 (en) | Level shifter | |
CN109617533B (zh) | 高反应速率的放大器电路以及相关的嵌位方法 | |
US10224918B2 (en) | Active gate bias driver | |
TWI708463B (zh) | 電源轉換器的驅動器與其驅動方法 | |
US8033721B2 (en) | Temperature sensor circuit | |
CN111414033B (zh) | 一种低压降稳压器和相关方法 | |
WO2020144554A1 (en) | Apparatus for optimized turn-off of a cascode amplifier | |
KR102026929B1 (ko) | 전력 스위치용 게이트 구동회로 | |
Zheng et al. | A High-Speed Level Shifter with dV s/dt Noise Immunity Enhancement Structure for 200V Monolithic GaN Power IC | |
US20190260368A1 (en) | Active gate bias driver | |
WO2018152719A1 (zh) | 方波产生方法及方波产生电路 | |
JP2017153095A (ja) | 半導体回路及び半導体装置 | |
US7227388B2 (en) | Propagation delay characteristic comparator circuit | |
WO2017147947A1 (zh) | 一种无源极电阻的大功率场效应管互补输出电路 | |
WO2021026702A1 (zh) | 门极驱动电路 | |
US8970258B2 (en) | Systems and methods for edge control in a switched output stage | |
TWI583138B (zh) | 電壓準位移位電路 | |
JP6113489B2 (ja) | 半導体回路及び半導体装置 |