CN117081576B - 一种高速稳态光耦 - Google Patents

一种高速稳态光耦 Download PDF

Info

Publication number
CN117081576B
CN117081576B CN202311096050.XA CN202311096050A CN117081576B CN 117081576 B CN117081576 B CN 117081576B CN 202311096050 A CN202311096050 A CN 202311096050A CN 117081576 B CN117081576 B CN 117081576B
Authority
CN
China
Prior art keywords
output
stage
circuit
rising
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311096050.XA
Other languages
English (en)
Other versions
CN117081576A (zh
Inventor
季学敏
季浩天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Youda Optoelectronics Co ltd
Original Assignee
Suzhou Youda Optoelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Youda Optoelectronics Co ltd filed Critical Suzhou Youda Optoelectronics Co ltd
Priority to CN202311096050.XA priority Critical patent/CN117081576B/zh
Publication of CN117081576A publication Critical patent/CN117081576A/zh
Application granted granted Critical
Publication of CN117081576B publication Critical patent/CN117081576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H03K19/017572—Coupling arrangements; Impedance matching circuits using opto-electronic devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components

Abstract

本发明属于半导体器件技术领域，尤其涉及一种高速稳态光耦，跨阻放大电路A101输出于信号处理电路A102，信号处理电路A102包括时序发生电路B1021和时序触发电路B1022，本发明解决现有技术存在当跨阻放大器TIA功耗较高时，会产生较多的热量和额外的噪声，从而导致传输速率低及其性能和稳定性低的问题，具有弥补了传输速率的同时可以完全实现了电气隔离以及具有抗干扰能力强的特点的技术效果。

Description

一种高速稳态光耦
技术领域
本发明属于半导体器件技术领域，尤其涉及一种高速稳态光耦。
背景技术
传统光耦相比容耦和磁耦的不足之处主要体现在速度限制以及高功耗；目前，光耦芯片集成技术的改进升级方向是：提高光耦的传输速率，优化功耗，弥补光耦的在传输速率和功耗方面不及容耦和磁耦的缺点。
如图9所示，为了提高光耦的传输速率，一般选择具有较高增益的运算放大器，提高整体的增益，或是通过优化反馈电路，调整反馈电阻或电容的值改变放大器的增益和带宽特性；这样的方法也会导致TIA所需要的功耗过大，而当TIA功耗较高时，会产生较多的热量和额外的噪声，进而影响其性能和稳定性，往往无法达到提高传输速率的目的。
现有技术存在当跨阻放大器TIA功耗较高时，会产生较多的热量和额外的噪声，从而导致传输速率低及其性能和稳定性低的问题。
发明内容
本发明提供一种高速稳态光耦，以解决上述背景技术中存在的现有技术存在当跨阻放大器TIA功耗较高时，会产生较多的热量和额外的噪声，从而导致传输速率低及其性能和稳定性低的问题。
本发明所解决的技术问题采用以下技术方案来实现：一种高速稳态光耦，包括跨阻放大电路A101，所述跨阻放大电路A101输出于信号处理电路A102，所述信号处理电路A102包括时序发生电路B1021和时序触发电路B1022；
所述跨阻放大电路A101：用于输入光电接收信号X，通过正向放大电路B1011和反馈抑制电路B1012，输出放大输出信号Vout；
所述时序发生电路B1021：用于：
基于放大输出信号Vout；
通过上升中段触发电路C1021，输出基于放大输出信号Vout的上升中段的触发信号B；
通过上升高段触发电路C1022，输出基于放大输出信号Vout的上升高段的触发信号A；
通过上升低段触发电路C1023，输出基于放大输出信号Vout的上升低段的触发信号C；
所述时序触发电路B1022：用于：
输入触发信号A和触发信号C，通过时钟异或电路C1024，根据时钟异或表达式，输出时钟信号CLK；
输入触发信号B和时钟信号CLK，根据时序表达式，通过时序输出电路C1025，输出稳态信号Y；
所述时序输出电路C1025包括：
触发器Q1001，所述触发器Q1001一输入端连接于触发信号B，其另一输入端连接于时钟信号CLK，其输出端输出于稳态信号Y。
进一步，所述异或表达式为：
所述为触发信号A取反；
所述为触发信号C取反。
进一步，所述时序表达式为：
所述Q为输出信号Q；
所述为输出信号Q取反。
进一步：
所述上升中段触发电路C1021包括：上升中段比较模块CMP1001，所述上升中段比较模块CMP1001一输入端连接于放大输出信号Vout，其另一输入端连接于上升中段参考点电路REF1001输出的中段参考点，其输出端输出于触发信号B；
所述上升高段触发电路C1022包括：上升高段比较模块CMP1002，所述上升高段比较模块CMP1002一输入端连接于放大输出信号Vout，其另一输入端连接于上升高段参考点电路REF1002输出的高段参考点，其输出端输出于触发信号A；
所述上升低段触发电路C1023包括：上升低段比较模块CMP1003，所述上升低段比较模块CMP1003一输入端连接于放大输出信号Vout，其另一输入端连接于上升低段参考点电路REF1003输出的低段参考点，其输出端输出于触发信号C。
进一步：
所述上升中段触发电路C1021还包括：
上升中段第一级放大模块T2001，所述上升中段第一级放大模块T2001输出于上升中段第二级放大模块T2002，所述上升中段第二级放大模块T2002输出于上升中段跟随放大模块T2003，所述上升中段跟随放大模块T2003输出于上升中段第三级放大模块T2004，所述上升中段第三级放大模块T2004输出于单端变换模块T2005，所述单端变换模块T2005经比较输出于触发信号B；
所述上升高段触发电路C1022还包括：
上升高段第一级放大模块T2011，所述上升高段第一级放大模块T2011输出于上升高段第二级放大模块T2012，所述上升高段第二级放大模块T2012输出于上升高段跟随放大模块T2013，所述上升高段跟随放大模块T2013输出于上升高段第三级放大模块T2004，所述上升高段第三级放大模块T2004输出于单端变换模块T2015，所述单端变换模块T2015经比较输出于触发信号A；
所述上升低段触发电路C1023还包括：
上升低段第一级放大模块T2021，所述上升低段第一级放大模块T2021输出于上升高段第二级放大模块T2022，所述上升低段第二级放大模块T2022输出于上升低段跟随放大模块T2023，所述上升低段跟随放大模块T2023输出于上升低段第三级放大模块T2024，所述上升低段第三级放大模块T2024输出于单端变换模块T2025，所述单端变换模块T2025经比较输出于触发信号C。
进一步：
所述上升高段参考点电路REF1002包括：
3V精准源U3001，所述3V精准源U3001输入端连接于1V电压源，其输出端输出3V精准电压于高段参考点，并连接于上升高段比较模块CMP1002的另一输入端；
所述上升中端参考点电路REF1001包括：
电阻R3001，所述电阻R3001一端连接于3V精准源U3001的输出端，所述电阻R3001的另一端连接于中段参考点，并连接于上升中段比较模块CMP1001的另一输入端；
所述上升低段参考点电路REF1003包括：
电阻R3002，所述电阻R3002一端连接于电阻R3001的另一端，并连接于上升低段比较模块CMP1003的另一输入端，所述电阻R3002另一端连接于电阻R3003的一端，所述电阻R3003的另一端接地。
进一步：
所述时钟异或电路C1024包括：
异或门电路X1001，所述异或门电路X1001的一输入端连接于触发信号A，其另一输入端连接于触发信号C，其输出端连接于时钟信号CLK。
进一步：
所述时序输出电路C1025还包括：
与非门M1003和与非门M1004，所述与非门M1004的一输入端连接于触发信号B，所述与非门M1003的使能端连接于时钟信号CLK和与非门M1002的一输入端，其一输入端连接于与非门M1004的输出端和与非门M1001的一输入端，其另一输入端连接于与非门M1002的输出端和与非门M1001的另一输入端，以及与非门M1005的一输入端，其输出端连接于与非门M1004的另一输入端和与非门M1006的一输入端，所述与非门M1001的输出端连接于与非门M1002的另一输入端，所述与非门M1005的输出端连接于与非门M1006的另一输入端，所述与非门M1006的输出端连接于与非门M1005的另一输入端，所述与非门M1005的输出端连接于非门F1001的输入端，其输出端连接于稳态信号Y，所述与非门M1006的输出端连接于非门F1002的输入端，其输出端连接于输出信号Q。
进一步：
所述正向放大电路B1011包括：
跨阻放大器TIA T1001，所述跨阻放大器TIA T1001输入端连接光电接收信号X，其输出端连接于放大输出信号Vout，所述跨阻放大器TIA T1001输入端和其输出端之间通过反馈抑制电路B1012反馈连接。
进一步：
所述反馈抑制电路B1012包括：
电阻R1002，所述电阻R1002的一端连接于放大输出信号Vout和跨阻放大器TIAT1001输出端，其另一端连接于电阻R1003的一端和电阻R1001的一端，所述电阻R1003的另一端连接于电容C1001的一端，所述电容C1001的另一端接地，所述电阻R1001的另一端连接于光电接收信号X和跨阻放大器TIA T1001输入端。
有益效果：
本方案采用跨阻放大电路A101输出于信号处理电路A102，信号处理电路A102包括时序发生电路B1021和时序触发电路B1022；跨阻放大电路A101：用于输入光电接收信号X，通过正向放大电路B1011和反馈抑制电路B1012，输出放大输出信号Vout；时序发生电路B1021：用于基于放大输出信号Vout；通过上升中段触发电路C1021，输出基于放大输出信号Vout的上升中段的触发信号B；通过上升高段触发电路C1022，输出基于放大输出信号Vout的上升高段的触发信号A；通过上升低段触发电路C1023，输出基于放大输出信号Vout的上升低段的触发信号C；时序触发电路B1022：用于输入触发信号A和触发信号C，通过时钟异或电路C1024，根据时钟异或表达式，输出时钟信号CLK；输入触发信号B和时钟信号CLK，根据时序表达式，通过时序输出电路C1025，输出稳态信号Y，由于本方案包括三个主要电路，即跨阻放大电路、时序发生电路以及时序触发电路，他们之间的连接关系是：跨阻放大电路将放大输出信号Vout输出于时序发生电路，时序触发电路将触发信号B、触发信号A、触发信号C，分别发送至时序输出电路，时序输出电路输出稳态信号Y，如图8所示，通过其时序图不难看出，本方案的工作原理是：D输入端：用于输入要存储的数据。当D输入为高电平时，触发器的输出状态会根据时钟信号的上升沿或下降沿发生变化；时钟信号：用于控制数据的存储和传输。当时钟信号发生上升沿或下降沿时，D触发器会根据D输入的值来改变输出状态；输出端：用于输出存储的数据。输出状态会在时钟信号的上升沿或下降沿发生变化后更新为D输入的值；其原理技术实质是：首先，获取放大输出信号Vout的上升中段的触发信号B，放大输出信号Vout的上升高段的触发信号A，放大输出信号Vout的上升低段的触发信号C，其次，在触发信号A和触发信号C之间，即放大输出信号Vout的上升低段和放大输出信号Vout的上升高段期间，通过触发信号B(放大输出信号Vout的上升中段)触发稳态信号Y，也就是在上升沿期间，触发并锁定最稳定的触发信号B，目前的高速光耦最高传输速率为50MBd，该方法可以使光耦的传输速度提高至100MBd且降低功耗，弥补了传输速率的同时可以完全实现了电气隔离以及具有抗干扰能力强等优点，可在一定程度上替代容耦和磁耦。
附图说明
图1是本发明高速稳态光耦的总电原理图；
图2是本发明高速稳态光耦的具体电原理图；
图3是本发明高速稳态光耦的上升中段触发电路C1021电原理图；
图4是本发明高速稳态光耦的上升高段触发电路C1022电原理图；
图5是本发明高速稳态光耦的上升低段触发电路C1023电原理图；
图6是本发明高速稳态光耦的上升高段参考点电路REF1002、上升中段参考点电路REF1001、上升低段参考点电路REF1003的总电原理图；
图7是本发明高速稳态光耦的时序输出电路C1025电原理图；
图8是本发明高速稳态光耦的时序输出波形图；
图9是传统TIA结构光耦的电原理图；
图10是本发明实施例一的跨阻放大电路结构TIA电原理图；
图11是本发明实施例二的比较器电路结构CMP电原理图。
具体实施方式
以下结合附图对本发明做进一步描述。
图中：
A101-跨阻放大电路、A102-信号处理电路、B1021-时序发生电路、B1022-时序触发电路、B1011-正向放大电路、B1012-反馈抑制电路、B1021-时序发生电路、C1021-上升中段触发电路、C1022-上升高段触发电路、C1023-上升低段触发电路、B1022-时序触发电路、C1024-时钟异或电路、C1025-时序输出电路；
CMP1001-上升中段比较模块、REF1001-上升中段参考点电路、CMP1002-上升高段比较模块、REF1002-上升高段参考点电路、CMP1003-上升低段比较模块、REF1003-上升低段参考点电路；
T2001-上升中段第一级放大模块、T2002-上升中段第二级放大模块、T2003-上升中段跟随放大模块、T2004-上升中段第三级放大模块、T2005-单端变换模块、T2011-上升高段第一级放大模块、T2012-上升高段第二级放大模块、T2004-上升高段第三级放大模块、T2015-单端变换模块、T2021-上升低段第一级放大模块、T2022-上升高段第二级放大模块、T2024-上升低段第三级放大模块、T2025-单端变换模块；
U3003-V精准源、R3001-电阻、R3002-电阻、R3003-电阻；
X1001-异或门电路；
Q1001-触发器、M1003-与非门、M1004-与非门、M1001-与非门、M1002-与非门、M1006-与非门、M1005-与非门、F1001-非门、F1002-非门；
T1001-跨阻放大器TIA、R1002-电阻、R1003-电阻、R1001-电阻、C1001-电容。
实施例：
如图1、2、8所示，一种高速稳态光耦，包括跨阻放大电路A101，所述跨阻放大电路A101输出于信号处理电路A102，所述信号处理电路A102包括时序发生电路B1021和时序触发电路B1022；
所述跨阻放大电路A101：用于输入光电接收信号X，通过正向放大电路B1011和反馈抑制电路B1012，输出放大输出信号Vout；
所述时序发生电路B1021：用于：
基于放大输出信号Vout；
通过上升中段触发电路C1021，输出基于放大输出信号Vout的上升中段的触发信号B；
通过上升高段触发电路C1022，输出基于放大输出信号Vout的上升高段的触发信号A；
通过上升低段触发电路C1023，输出基于放大输出信号Vout的上升低段的触发信号C；
所述时序触发电路B1022：用于：
输入触发信号A和触发信号C，通过时钟异或电路C1024，根据时钟异或表达式，输出时钟信号CLK；
输入触发信号B和时钟信号CLK，根据时序表达式，通过时序输出电路C1025，输出稳态信号Y。
由于采用所述跨阻放大电路A101输出于信号处理电路A102，所述信号处理电路A102包括时序发生电路B1021和时序触发电路B1022；所述跨阻放大电路A101：用于输入光电接收信号X，通过正向放大电路B1011和反馈抑制电路B1012，输出放大输出信号Vout；所述时序发生电路B1021：用于基于放大输出信号Vout；通过上升中段触发电路C1021，输出基于放大输出信号Vout的上升中段的触发信号B；通过上升高段触发电路C1022，输出基于放大输出信号Vout的上升高段的触发信号A；通过上升低段触发电路C1023，输出基于放大输出信号Vout的上升低段的触发信号C；所述时序触发电路B1022：用于输入触发信号A和触发信号C，通过时钟异或电路C1024，根据时钟异或表达式，输出时钟信号CLK；输入触发信号B和时钟信号CLK，根据时序表达式，通过时序输出电路C1025，输出稳态信号Y，由于本方案包括三个主要电路，即跨阻放大电路、时序发生电路以及时序触发电路，他们之间的连接关系是：跨阻放大电路将放大输出信号Vout输出于时序发生电路，时序触发电路将触发信号B、触发信号A、触发信号C，分别发送至时序输出电路，时序输出电路输出稳态信号Y，如图8所示，通过其时序图不难看出，本方案的工作原理是：D输入端：用于输入要存储的数据。当D输入为高电平时，触发器的输出状态会根据时钟信号的上升沿或下降沿发生变化；时钟信号：用于控制数据的存储和传输。当时钟信号发生上升沿或下降沿时，D触发器会根据D输入的值来改变输出状态；输出端：用于输出存储的数据。输出状态会在时钟信号的上升沿或下降沿发生变化后更新为D输入的值。；其原理技术实质是：首先，获取放大输出信号Vout的上升中段的触发信号B，放大输出信号Vout的上升高段的触发信号A，放大输出信号Vout的上升低段的触发信号C，其次，在触发信号A和触发信号C之间，即放大输出信号Vout的上升低段和放大输出信号Vout的上升高段期间，通过触发信号B(放大输出信号Vout的上升中段)触发稳态信号Y，也就是在上升沿期间，触发并锁定最稳定的触发信号B，目前的高速光耦最高传输速率为50MBd，该方法可以使光耦的传输速度提高至100MBd且降低功耗，弥补了传输速率的同时可以完全实现了电气隔离以及具有抗干扰能力强等优点，可在一定程度上替代容耦和磁耦。
所述异或表达式为：
所述为触发信号A取反；
所述为触发信号C取反。
由于采用异或表达式，通过采用的逻辑表达式，通过时钟异或电路C1024来实现，其逻辑真值表如下：
输入A 输入C 输出
0 0 0
0 1 1
1 0 1
1 1 0
所述时序表达式为：
所述Q为输出信号Q；
所述为输出信号Q取反。
由于采用时序表达式，通过的逻辑表达式，通过时序输出电路C1025实现，其逻辑真值表如下：
输入B CLK 输出Y
0 0 1
0 1 1
1 0 1
1 1 0
如图3、4、5所示，所述上升中段触发电路C1021包括：上升中段比较模块CMP1001，所述上升中段比较模块CMP1001一输入端连接于放大输出信号Vout，其另一输入端连接于上升中段参考点电路REF1001输出的中段参考点，其输出端输出于触发信号B；
所述上升高段触发电路C1022包括：上升高段比较模块CMP1002，所述上升高段比较模块CMP1002一输入端连接于放大输出信号Vout，其另一输入端连接于上升高段参考点电路REF1002输出的高段参考点，其输出端输出于触发信号A；
所述上升低段触发电路C1023包括：上升低段比较模块CMP1003，所述上升低段比较模块CMP1003一输入端连接于放大输出信号Vout，其另一输入端连接于上升低段参考点电路REF1003输出的低段参考点，其输出端输出于触发信号C。
由于采用所述上升中段触发电路C1021包括：上升中段比较模块CMP1001，所述上升中段比较模块CMP1001一输入端连接于放大输出信号Vout，其另一输入端连接于上升中段参考点电路REF1001输出的中段参考点，其输出端输出于触发信号B；所述上升高段触发电路C1022包括：上升高段比较模块CMP1002，所述上升高段比较模块CMP1002一输入端连接于放大输出信号Vout，其另一输入端连接于上升高段参考点电路REF1002输出的高段参考点，其输出端输出于触发信号A；所述上升低段触发电路C1023包括：上升低段比较模块CMP1003，所述上升低段比较模块CMP1002一输入端连接于放大输出信号Vout，其另一输入端连接于上升低段参考点电路REF1003输出的低段参考点，其输出端输出于触发信号C，上述上升中段触发电路C1021、上升高段触发电路C1022、上升低段触发电路C1023，A，B，C分别是cmp1，cmp2，cmp3的输出。由于ref电压的不同，A，B，C的翻转先后顺序，因此，产生了相关的触发点，即触发信号B、触发信号A、触发信号C，其工作原理是：三个比较器的输入信号相互独立，但它们共享同一个触发信号。当触发信号满足触发条件时，所有比较器同时进行比较，并产生各自的输出信号。触发信号作为三个比较器的输入信号，同时进入各个比较器。三个比较器独立进行比较，根据输入信号和参考电压的大小关系，产生各自的输出信号。所有比较器的输出信号可以同时使用或进一步处理。
所述上升中段触发电路C1021还包括：
上升中段第一级放大模块T2001，所述上升中段第一级放大模块T2001输出于上升中段第二级放大模块T2002，所述上升中段第二级放大模块T2002输出于上升中段跟随放大模块T2003，所述上升中段跟随放大模块T2003输出于上升中段第三级放大模块T2004，所述上升中段第三级放大模块T2004输出于单端变换模块T2005，所述单端变换模块T2005经比较输出于触发信号B；
所述上升高段触发电路C1022还包括：
上升高段第一级放大模块T2011，所述上升高段第一级放大模块T2011输出于上升高段第二级放大模块T2012，所述上升高段第二级放大模块T2012输出于上升高段跟随放大模块T2013，所述上升高段跟随放大模块T2013输出于上升高段第三级放大模块T2004，所述上升高段第三级放大模块T2004输出于单端变换模块T2015，所述单端变换模块T2015经比较输出于触发信号A；
所述上升低段触发电路C1023还包括：
上升低段第一级放大模块T2021，所述上升低段第一级放大模块T2021输出于上升高段第二级放大模块T2022，所述上升低段第二级放大模块T2022输出于上升低段跟随放大模块T2023，所述上升低段跟随放大模块T2023输出于上升低段第三级放大模块T2024，所述上升低段第三级放大模块T2024输出于单端变换模块T2025，所述单端变换模块T2025经比较输出于触发信号C。
由于采用所述上升中段触发电路C1021还包括：上升中段第一级放大模块T2001，所述上升中段第一级放大模块T2001输出于上升中段第二级放大模块T2002，所述上升中段第二级放大模块T2002输出于上升中段跟随放大模块T2003，所述上升中段跟随放大模块T2003输出于第三级放大模块T2004，所述第三级放大模块T2004输出于单端变换模块T2005，所述单端变换模块T2005经比较输出于触发信号B，以及“所述上升高段触发电路C1022包括：……”，以及“所述上升低段触发电路C1023包括：……”由于，上述电路上升中段触发电路C1021、上升高段触发电路C1022、上升低段触发电路C1023是具体电路，其具体电路的原理是：基于放大输出信号Vout，首先通过第一级放大和第二级放大，然后将第二级放大后进行跟随放大，随后将跟随放大后的信号进行第三级放大，在第三级放大后进行单端变换，在单端变换与相应的信号(REF1、REF2、REF3)比较输出，输出相应的触发信号B、触发信号A、触发信号C。
如图6所示，所述上升高段参考点电路REF1002包括：
3V精准源U3001，所述3V精准源U3001输入端连接于1V电压源，其输出端输出3V精准电压于高段参考点，并连接于上升高段比较模块CMP1002的另一输入端；
所述上升中端参考点电路REF1001包括：
电阻R3001，所述电阻R3001一端连接于3V精准源U3001的输出端，所述电阻R3001的另一端连接于中段参考点，并连接于上升中段比较模块CMP1001的另一输入端；
所述上升低段参考点电路REF1003包括：
电阻R3002，所述电阻R3002一端连接于电阻R3001的另一端，并连接于上升低段比较模块CMP1003的另一输入端，所述电阻R3002另一端连接于电阻R3003的一端，所述电阻R3003的另一端接地。
由于采用所述上升高段参考点电路REF1002包括：3V精准源U3001，所述3V精准源U3001输入端连接于1V电压源，其输出端输出3V精准电压于高段参考点，并连接于上升高段比较模块CMP1002的另一输入端；以及“所述上升中段参考点电路REF1001包括：……”，以及“所述上升低段参考点电路REF1003包括：……”上述电路采用参考点电路，采用精准源芯片，并通过精准源的分压获得REF1、REF2、REF3的参考点电压，并作为比较电压输入相应的触发电路。
所述时钟异或电路C1024包括：
异或门电路X1001，所述异或门电路X1001的一输入端连接于触发信号A，其另一输入端连接于触发信号C，其输出端连接于时钟信号CLK。
由于采用所述时钟异或电路C1024包括：异或门电路X1001，所述异或门电路X1001的一输入端连接于触发信号A，其另一输入端连接于触发信号C，其输出端连接于时钟信号CLK，异或电路采用异或门，并输出异或后的时钟信号CLK，其结果是输入端相异，输出“1”，其实现的结果时在触发信号A和触发信号C，也就是在上升期间放大输出信号Vout上升期间输出有效信号CLK。
如图6所示，所述时序输出电路C1025包括：
触发器Q1001，所述触发器Q1001一输入端连接于触发信号B，其另一输入端连接于时钟信号CLK，其输出端输出于稳态信号Y；
所述时序输出电路C1025还包括：与非门M1003和与非门M1004，所述与非门M1004的一输入端连接于触发信号B，所述与非门M1003的使能端连接于时钟信号CLK和与非门M1002的一输入端，其一输入端连接于与非门M1004的输出端和与非门M1001的一输入端，其另一输入端连接于与非门M1002的输出端和与非门M1001的另一输入端，以及与非门M1005的一输入端，其输出端连接于与非门M1004的另一输入端和与非门M1006的一输入端，所述与非门M1001的输出端连接于与非门M1002的另一输入端，所述与非门M1005的输出端连接于与非门M1006的另一输入端，所述与非门M1006的输出端连接于与非门M1005的另一输入端，所述与非门M1005的输出端连接于非门F1001的输入端，其输出端连接于稳态信号Y，所述与非门M1006的输出端连接于非门F1002的输入端，其输出端连接于输出信号Q。
由于采用所述时序输出电路C1025包括：触发器Q1001，所述触发器Q1001一输入端连接于触发信号B，其另一输入端连接于时钟信号CLK，其输出端输出于稳态信号Y；所述时序输出电路C1025还包括……，由于与非门M1003和与非门M1004、与非门M1001、与非门M1002互为互锁电路，并将产生的信号再进行互锁电路，最终经过反向后输出Q和Q非，最终输出Y。
所述正向放大电路B1011包括：
跨阻放大器TIA T1001，所述跨阻放大器TIA T1001输入端连接光电接收信号X，其输出端连接于放大输出信号Vout，所述跨阻放大器TIA T1001输入端和其输出端之间通过反馈抑制电路B1012反馈连接。
由于采用正向放大电路B1011包括：跨阻放大器TIA T1001，所述跨阻放大器TIAT1001输入端连接光电接收信号X，其输出端连接于放大输出信号Vout，所述跨阻放大器TIAT1001输入端和其输出端之间通过反馈抑制电路B1012反馈连接，由于跨阻放大器原理是：跨阻放大器通过电阻和电容组成的负反馈网络，将输入信号放大，并通过交流耦合到输出端。能够控制放大器的增益，并减小非线性和失真。
所述反馈抑制电路B1012包括：
电阻R1002，所述电阻R1002的一端连接于放大输出信号Vout和跨阻放大器TIAT1001输出端，其另一端连接于电阻R1003的一端和电阻R1001的一端，所述电阻R1003的另一端连接于电容C1001的一端，所述电容C1001的另一端接地，所述电阻R1001的另一端连接于光电接收信号X和跨阻放大器TIA T1001输入端。
由于采用所述反馈抑制电路B1012包括：电阻R1002，所述电阻R1002的一端连接于放大输出信号Vout和跨阻放大器TIA T1001输出端，其另一端连接于电阻R1003的一端和电阻R1001的一端，所述电阻R1003的另一端连接于电容C1001的一端，所述电容C1001的另一端接地，所述电阻R1001的另一端连接于光电接收信号X和跨阻放大器TIA T1001输入端，由于该方法将TIA的VOUT输出的上升沿和下降沿加快，技术上使用Zero-Peaking实现，TIA不需要很大的增益和带宽，因此可以降低TIA的功耗，实现传输速率的提升；其中Zeropeaking技术是一种用于调整运放的频率响应以实现更平坦的增益特性的方法。在某些运放电路中，特别是高频放大器中，频率响应可能会出现巅峰或波纹，这可能导致非线性失真或不稳定性。Zero peaking技术通过在运放的频率响应中引入一个或多个零点来抑制或减少这些波纹。这些零点可以通过在反馈回路中添加补偿电容或改变其他元件的值来引入。零点的引入可以抵消特定频率附近的峰值，使得增益特性更加平坦。
实施例一：
如图10所示，当光照射到光电二极管上时，光电二极管产生的电流经过反馈电阻转换为电压信号，并被放大器放大。放大后的信号可以被进一步处理和分析；光电二极管：光电二极管是TIA电路的入口，用于将光信号转换为电流信号；当光照射到光电二极管上时，形成的光生电子-空穴对会被二极管的电场分离，产生电流；反馈电阻：反馈电阻连接在光电二极管的输出端与虚拟地之间，产生负反馈作用；反馈电阻的作用是将光电二极管的输出电流转换为电压信号，并提供给后续的放大器；
设置多个参考点可以定期对参考电压进行校准，通过比较器进行校准；校准可以校正参考电压的漂移和误差，使其保持准确性。同时可以确保电源稳定，参考点所使用的电源电压应该具有良好的稳定性和纹波抑制，以确保参考电压的稳定性。
实施例二：
如图11所示，比较器将输入信号和参考电压进行比较，并根据比较结果输出高或低电平信号；当输入信号大于参考电压时，比较器输出高电平；当输入信号小于参考电压时，比较器输出低电平；该电路主要是是由晶体管组成的多级差分放大电路，利用晶体管的放大特性，提供了信号的放大、复制和阻抗匹配功能，将输入信号放大到更大的幅度，实现信号的增强；
设置多个比较器可以同时进行多个比较操作，提高了电路的效率和速度。通过使用多个比较器，可以实现更复杂的比较逻辑和功能，如多通道数据处理和自适应调节等。可以实现更高的精度和准确性，通过使用多个比较器可以减小误差和增加容错能力。
工作原理：
本方案通过采用所述跨阻放大电路A101输出于信号处理电路A102，所述信号处理电路A102包括时序发生电路B1021和时序触发电路B1022；所述跨阻放大电路A101：用于输入光电接收信号X，通过正向放大电路B1011和反馈抑制电路B1012，输出放大输出信号Vout；所述时序发生电路B1021：用于基于放大输出信号Vout；通过上升中段触发电路C1021，输出基于放大输出信号Vout的上升中段的触发信号B；通过上升高段触发电路C1022，输出基于放大输出信号Vout的上升高段的触发信号A；通过上升低段触发电路C1023，输出基于放大输出信号Vout的上升低段的触发信号C；所述时序触发电路B1022：用于输入触发信号A和触发信号C，通过时钟异或电路C1024，根据时钟异或表达式，输出时钟信号CLK；输入触发信号B和时钟信号CLK，根据时序表达式，通过时序输出电路C1025，输出稳态信号Y，由于本方案包括三个主要电路，即跨阻放大电路、时序发生电路以及时序触发电路，他们之间的连接关系是：跨阻放大电路将放大输出信号Vout输出于时序发生电路，时序触发电路将触发信号B、触发信号A、触发信号C，分别发送至时序输出电路，时序输出电路输出稳态信号Y，如图8所示，通过其时序图不难看出，本方案的工作原理是：D输入端：用于输入要存储的数据。当D输入为高电平时，触发器的输出状态会根据时钟信号的上升沿或下降沿发生变化；时钟信号：用于控制数据的存储和传输。当时钟信号发生上升沿或下降沿时，D触发器会根据D输入的值来改变输出状态；输出端：用于输出存储的数据。输出状态会在时钟信号的上升沿或下降沿发生变化后更新为D输入的值；其原理技术实质是：首先，获取放大输出信号Vout的上升中段的触发信号B，放大输出信号Vout的上升高段的触发信号A，放大输出信号Vout的上升低段的触发信号C，其次，在触发信号A和触发信号C之间，即放大输出信号Vout的上升低段和放大输出信号Vout的上升高段期间，通过触发信号B(放大输出信号Vout的上升中段)触发稳态信号Y，也就是在上升沿期间，触发并锁定最稳定的触发信号B，目前的高速光耦最高传输速率为50MBd，该方法可以使光耦的传输速度提高至100MBd且降低功耗，弥补了传输速率的同时可以完全实现了电气隔离以及具有抗干扰能力强等优点，可在一定程度上替代容耦和磁耦，同时，本发明解决现有技术存在当跨阻放大器TIA功耗较高时，会产生较多的热量和额外的噪声，从而导致传输速率低及其性能和稳定性低的问题，具有弥补了传输速率的同时可以完全实现了电气隔离以及具有抗干扰能力强的特点的技术效果。
利用本发明的技术方案，或本领域的技术人员在本发明技术方案的启发下，设计出类似的技术方案，而达到上述技术效果的，均视为落入本发明的保护范围。

Claims (10)

1.一种高速稳态光耦，其特征在于，包括跨阻放大电路A101，所述跨阻放大电路A101输出于信号处理电路A102，所述信号处理电路A102包括时序发生电路B1021和时序触发电路B1022；
所述跨阻放大电路A101：用于输入光电接收信号X，通过正向放大电路B1011和反馈抑制电路B1012，输出放大输出信号Vout；
所述时序发生电路B1021：用于：
基于放大输出信号Vout；
通过上升中段触发电路C1021，输出基于放大输出信号Vout的上升中段的触发信号B；
通过上升高段触发电路C1022，输出基于放大输出信号Vout的上升高段的触发信号A；
通过上升低段触发电路C1023，输出基于放大输出信号Vout的上升低段的触发信号C；
所述时序触发电路B1022：用于：
输入触发信号A和触发信号C，通过时钟异或电路C1024，根据时钟异或表达式，输出时钟信号CLK；
输入触发信号B和时钟信号CLK，根据时序表达式，通过时序输出电路C1025，输出稳态信号Y；
所述时序输出电路C1025包括：
触发器Q1001，所述触发器Q1001一输入端连接于触发信号B，其另一输入端连接于时钟信号CLK，其输出端输出于稳态信号Y。
2.根据权利要求1所述的一种高速稳态光耦，其特征在于：所述异或表达式为：
所述为触发信号A取反；
所述为触发信号C取反。
3.根据权利要求1所述的一种高速稳态光耦，其特征在于，所述时序表达式为：
所述Q为输出信号Q；
所述为输出信号Q取反。
4.根据权利要求1所述的一种高速稳态光耦，其特征在于：
所述上升中段触发电路C1021包括：上升中段比较模块CMP1001，所述上升中段比较模块CMP1001一输入端连接于放大输出信号Vout，其另一输入端连接于上升中段参考点电路REF1001输出的中段参考点，其输出端输出于触发信号B；
所述上升高段触发电路C1022包括：上升高段比较模块CMP1002，所述上升高段比较模块CMP1002一输入端连接于放大输出信号Vout，其另一输入端连接于上升高段参考点电路REF1002输出的高段参考点，其输出端输出于触发信号A；
所述上升低段触发电路C1023包括：上升低段比较模块CMP1003，所述上升低段比较模块CMP1003一输入端连接于放大输出信号Vout，其另一输入端连接于上升低段参考点电路REF1003输出的低段参考点，其输出端输出于触发信号C。
5.根据权利要求4所述的一种高速稳态光耦，其特征在于：
所述上升中段触发电路C1021还包括：
上升中段第一级放大模块T2001，所述上升中段第一级放大模块T2001输出于上升中段第二级放大模块T2002，所述上升中段第二级放大模块T2002输出于上升中段跟随放大模块T2003，所述上升中段跟随放大模块T2003输出于上升中段第三级放大模块T2004，所述上升中段第三级放大模块T2004输出于单端变换模块T2005，所述单端变换模块T2005经比较输出于触发信号B；
所述上升高段触发电路C1022还包括：
上升高段第一级放大模块T2011，所述上升高段第一级放大模块T2011输出于上升高段第二级放大模块T2012，所述上升高段第二级放大模块T2012输出于上升高段跟随放大模块T2013，所述上升高段跟随放大模块T2013输出于上升高段第三级放大模块T2004，所述上升高段第三级放大模块T2004输出于单端变换模块T2015，所述单端变换模块T2015经比较输出于触发信号A；
所述上升低段触发电路C1023还包括：
上升低段第一级放大模块T2021，所述上升低段第一级放大模块T2021输出于上升高段第二级放大模块T2022，所述上升低段第二级放大模块T2022输出于上升低段跟随放大模块T2023，所述上升低段跟随放大模块T2023输出于上升低段第三级放大模块T2024，所述上升低段第三级放大模块T2024输出于单端变换模块T2025，所述单端变换模块T2025经比较输出于触发信号C。
6.根据权利要求4所述的一种高速稳态光耦，其特征在于：
所述上升高段参考点电路REF1002包括：
3V精准源U1001，所述3V精准源U3001输入端连接于1V电压源，其输出端输出3V精准电压于高段参考点，并连接于上升高段比较模块CMP1002的另一输入端；
所述上升中段参考点电路REF1001包括：
电阻R3001，所述电阻R3001一端连接于3V精准源U3001的输出端，所述电阻R3001的另一端连接于中段参考点，并连接于上升中段比较模块CMP1001的另一输入端；
所述上升低段参考点电路REF1003包括：
电阻R3002，所述电阻R3002一端连接于电阻R3001的另一端，并连接于上升低段比较模块CMP1003的另一输入端，所述电阻R3002另一端连接于电阻R3003的一端，所述电阻R3003的另一端接地。
7.根据权利要求1所述的一种高速稳态光耦，其特征在于：
所述时钟异或电路C1024包括：
异或门电路X1001，所述异或门电路X1001的一输入端连接于触发信号A，其另一输入端连接于触发信号C，其输出端连接于时钟信号CLK。
8.根据权利要求1所述的一种高速稳态光耦，其特征在于：
所述时序输出电路C1025还包括：
与非门M1003和与非门M1004，所述与非门M1004的一输入端连接于触发信号B，所述与非门M1003的使能端连接于时钟信号CLK和与非门M1002的一输入端，其一输入端连接于与非门M1004的输出端和与非门M1001的一输入端，其另一输入端连接于与非门M1002的输出端和与非门M1001的另一输入端，以及与非门M1005的一输入端，其输出端连接于与非门M1004的另一输入端和与非门M1006的一输入端，所述与非门M1001的输出端连接于与非门M1002的另一输入端，所述与非门M1005的输出端连接于与非门M1006的另一输入端，所述与非门M1006的输出端连接于与非门M1005的另一输入端，所述与非门M1005的输出端连接于非门F1001的输入端，其输出端连接于稳态信号Y，所述与非门M1006的输出端连接于非门F1002的输入端，其输出端连接于输出信号Q。
9.根据权利要求1所述的一种高速稳态光耦，其特征在于：
所述正向放大电路B1011包括：
跨阻放大器TIA T1001，所述跨阻放大器TIA T1001输入端连接光电接收信号X，其输出端连接于放大输出信号Vout，所述跨阻放大器TIA T1001输入端和其输出端之间通过反馈抑制电路B1012反馈连接。
10.根据权利要求1所述的一种高速稳态光耦，其特征在于：
所述反馈抑制电路B1012包括：
电阻R1002，所述电阻R1002的一端连接于放大输出信号Vout和跨阻放大器TIA T1001输出端，其另一端连接于电阻R1003的一端和电阻R1001的一端，所述电阻R1003的另一端连接于电容C1001的一端，所述电容C1001的另一端接地，所述电阻R1001的另一端连接于光电接收信号X和跨阻放大器TIA T1001输入端。
CN202311096050.XA 2023-08-29 2023-08-29 一种高速稳态光耦 Active CN117081576B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311096050.XA CN117081576B (zh) 2023-08-29 2023-08-29 一种高速稳态光耦

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311096050.XA CN117081576B (zh) 2023-08-29 2023-08-29 一种高速稳态光耦

Publications (2)

Publication Number Publication Date
CN117081576A CN117081576A (zh) 2023-11-17
CN117081576B true CN117081576B (zh) 2024-01-26

Family

ID=88709545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311096050.XA Active CN117081576B (zh) 2023-08-29 2023-08-29 一种高速稳态光耦

Country Status (1)

Country Link
CN (1) CN117081576B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929345A (zh) * 2005-09-05 2007-03-14 夏普株式会社 光耦合装置以及使用它的电子设备
CN201533301U (zh) * 2009-12-01 2010-07-21 苏州优达光电子有限公司 用于光电耦合器的光敏接收电路
CN110336617A (zh) * 2019-07-31 2019-10-15 深圳市亚派光电器件有限公司 光接收模块和光模块
CN111758227A (zh) * 2018-02-26 2020-10-09 三菱电机株式会社 信号检测电路、光接收器、主站装置及信号检测方法
CN113300675A (zh) * 2021-04-29 2021-08-24 东南大学 减小稳定时间的突发模式光接收机跨阻放大器电路
CN113315726A (zh) * 2021-07-29 2021-08-27 深圳市迅特通信技术股份有限公司 一种nrz突发接收的鉴相电路及光模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929345A (zh) * 2005-09-05 2007-03-14 夏普株式会社 光耦合装置以及使用它的电子设备
CN201533301U (zh) * 2009-12-01 2010-07-21 苏州优达光电子有限公司 用于光电耦合器的光敏接收电路
CN111758227A (zh) * 2018-02-26 2020-10-09 三菱电机株式会社 信号检测电路、光接收器、主站装置及信号检测方法
CN110336617A (zh) * 2019-07-31 2019-10-15 深圳市亚派光电器件有限公司 光接收模块和光模块
CN113300675A (zh) * 2021-04-29 2021-08-24 东南大学 减小稳定时间的突发模式光接收机跨阻放大器电路
CN113315726A (zh) * 2021-07-29 2021-08-27 深圳市迅特通信技术股份有限公司 一种nrz突发接收的鉴相电路及光模块

Also Published As

Publication number Publication date
CN117081576A (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
CN102624346B (zh) 一种带反指数特性型数字控制电路的自动增益放大电路
TWI510877B (zh) 電壓補償電路及其控制方法
CN101599759A (zh) 高数据率hssi接收器中的增强灵敏度和降低偏移变化
CN103760943B (zh) 一种应用于ldo的摆率增强电路
CN102045044B (zh) 一种比较器和模数转换器
CN104143981A (zh) 分路数据获取信号链路
CN111277232B (zh) 一种基于改进型tia的超宽带放大器单元电路
US6781468B1 (en) Photo-amplifier circuit with improved power supply rejection
CN109194314A (zh) 一种低延迟低功耗的电流比较器
CN105376683B (zh) 一种可消除电荷泵噪声的硅麦克风放大器
CN103929139A (zh) 高精度自动增益控制的光接收机的跨阻前置放大器
CN117081576B (zh) 一种高速稳态光耦
CN105183061A (zh) 一种电压缓冲器电路
CN104244138A (zh) 电流放大器及使用该电流放大器的发射器
CN110557098A (zh) 一种正反馈跨阻放大电路及调整方法
CN102025667A (zh) 消除直流偏差的电路及方法、射频接收芯片
TWI508437B (zh) 放大電路的電壓調整電路及相關的調整方法
CN101783510B (zh) 基于反馈的红外接收系统直流干扰抑制电路
CN200944577Y (zh) 一种信号增益放大系统
CN113572434A (zh) 跨阻放大器及光接收模组
CN108199700B (zh) 一种高精度的比较器电路
Takano et al. 14.4 mW 10Gbps CMOS limiting amplifier with local DC offset cancellers
JP5592856B2 (ja) 光受信回路
JP2009153047A (ja) 電流電圧変換回路、受光アンプ回路、およびパルス再生回路
CN114341667B (zh) 激光接收电路和激光雷达

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant