TW201515267A - 用於在發光半導體組件中形成結構的光微影方法 - Google Patents

用於在發光半導體組件中形成結構的光微影方法 Download PDF

Info

Publication number
TW201515267A
TW201515267A TW103126322A TW103126322A TW201515267A TW 201515267 A TW201515267 A TW 201515267A TW 103126322 A TW103126322 A TW 103126322A TW 103126322 A TW103126322 A TW 103126322A TW 201515267 A TW201515267 A TW 201515267A
Authority
TW
Taiwan
Prior art keywords
mask
photoresist layer
elements
semiconductor wafer
spacing
Prior art date
Application number
TW103126322A
Other languages
English (en)
Other versions
TWI552383B (zh
Inventor
Bernd Boehm
Sebastian Hoibl
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201515267A publication Critical patent/TW201515267A/zh
Application granted granted Critical
Publication of TWI552383B publication Critical patent/TWI552383B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種用於在發光半導體組件(10)中形成結構(1)的光微影方法，具有以下步驟：-製備一半導體晶圓(6)，其具有一半導體層序列(8)以形成發光半導體組件(10)，-在該半導體晶圓(6)上施加一第一光阻層(5)，-製備一遮罩(3)，其具有複數個遮罩元件(4)，-在第一位置上相對於已塗層的該半導體晶圓(6)而配置該遮罩(3)，-使第一光阻層(5)曝光且使該遮罩(3)成像於第一光阻層(5)中，-在一與第一位置不同的第二位置上相對於該半導體晶圓(6)而配置該遮罩(3)或另一遮罩，使第一光阻層(5)重新曝光且使該遮罩(3)成像於第一光阻層(5)中或-在第一光阻層(5)上施加第二光阻層，在一與第一位置不同的第二位置上相對於該半導體晶圓(6)而配置該遮罩(3)或另一遮罩，以及使第二光阻層曝光且使該遮罩(3)成像於第二光阻層中， -藉由已結構化的光阻層(5)以形成一已結構化的光阻層(5)及結構化的該半導體晶圓(6)，其中在該半導體晶圓(6)上形成複數個結構元件(2、2a、2b)，且該些結構元件(2)之間的最大間距(a)小於該些遮罩元件(4)之間的最大間距(a’、a1)，-將該半導體晶圓(6)劃分成複數個發光半導體組件(10)，其分別具有一包含複數個結構元件(2、2a、2b)的結構(1)。

Description

用於在發光半導體組件中形成結構的光微影方法
本發明涉及一種用於在發光半導體組件中形成結構，例如，耦出(coupling-out)結構，的光微影方法。本方法特別適用在一位數的微米區域中使各結構元件之間形成間距。
一種用於形成微結構的方法例如可以是投影曝光方法，其中藉由透鏡系統使一遮罩變小且典型上以比例5：1或4：1來進行成像，其中可藉由單次曝光而產生一微米及更小的結構。由於本方法中一遮罩的成像典型上可未覆蓋整個晶圓，則須移動晶圓且進行定位，使遮罩的成像係以狹窄的容許度(tolerance)而位於一網目(raster)上(所謂步進及重複(step and repeat)-方法)。此處使用的裝置稱為“晶圓-步進器(stepper)”。然而，此種裝置較昂貴且依照標準不屬於製造發光半導體組件時的設備。例如，在製造發光半導體組件時使用投影曝光設備，其依據掃描器(scanner)-原理而工作。相對於以步進及重複-原理來工作的步進器而言，遮罩只在一狹長的條片中曝光且經由此種光條片下方而運行，類似於線掃描器 (line scanner)中或光複製機中的動作。遮罩的成像此處特別是以比例1：1來達成。目前為止在此種曝光設備中可藉由單次曝光而在5微米的間距中形成2.5微米的結構大小。
本發明的目的是提供一種具有較佳解析度的光微影方法以便在發光半導體組件中形成結構。
上述目的藉由請求項之獨立項來達成。本方法之有利的實施方式及其它形式描述在請求項的附屬項中且另外可由以下的說明書及圖式中得知。
依據至少一實施形式，用於在發光半導體組件中形成結構的光微影方法，具有以下步驟：-製備一半導體晶圓，其具有一半導體層序列以形成發光半導體組件，-在該半導體晶圓上施加一第一光阻層，-製備一遮罩，其具有複數個遮罩元件，-在第一位置上相對於已塗層的該半導體晶圓而配置該遮罩，-使第一光阻層曝光且使該遮罩成像於第一光阻層中，-在一與第一位置不同的第二位置上相對於該半導體晶圓而配置該遮罩或另一遮罩，使第一光阻層重新曝光且使該遮罩成像於第一光阻層中，或-在第一光阻層上施加第二光阻層，在一與第一位置不同的第二位置上相對於該半導體晶圓而配置該遮罩或 另一遮罩，以及使第二光阻層曝光且使該遮罩成像於第二光阻層中，-藉由已結構化的光阻層以形成一已結構化的光阻層及結構化的該半導體晶圓，其中在該半導體晶圓上形成複數個結構元件，且該些結構元件之間的最大間距小於該些遮罩元件之間的最大間距，-將該半導體晶圓劃分成複數個發光半導體組件，其分別具有一包含複數個結構元件的結構。
上述各步驟較佳是以列出的順序依序進行。
依據至少一實施形式，藉由目前所述方法而產生的結構元件具有三維形態。該些結構元件例如可形成為由半導體晶圓之材料或由半導體晶圓之層構成的凸起，使該些結構元件可藉由中介空間而互相隔開，所述中介空間含有一種不同於各結構元件的材料(例如，空氣)。或是，各結構元件可形成為半導體晶圓中的凹口或半導體晶圓之層的凹口，其中各結構元件由半導體晶圓之相連的區域或半導體晶圓之層包圍著。各凹口中例如可以空氣來填充。
依據至少一實施形式，各結構元件形成為半球形、圓柱形或棱柱形。該遮罩特別是具有遮罩元件形成的二維配置以形成該些結構元件，各遮罩元件具有圓形或長方形之形式。
依據至少一實施形式，該些遮罩元件可使曝光用的光通過。此外，該些遮罩元件可由遮罩區域包圍著，各遮罩區域所具有的光透過率小於該些遮罩元件 者。例如，該遮罩可形成為二維之孔矩陣(hole matrix)，其具有圓形或長方形的孔。此種遮罩特別適用於由負光阻構成的光阻層的曝光。
或是，各遮罩元件對於曝光用的光而言具有小的光透過率。各遮罩元件因此特別是由多個遮罩區域包圍著，該些遮罩區域所具有的光透過率大於該些遮罩元件者。此種遮罩特別適用於由正光阻構成的光阻層的曝光。
藉由此處所述方法而製成的各遮罩元件較佳是以規則的間距而配置在一共同平面中。特別佳時二個相鄰的結構元件之間的間距係平行於該共同平面來決定。所述間距特別是指該共同平面中所決定的“橫向間距”。此外，所述間距有利地設定成二個相鄰的結構元件之重心之間的間距。同樣情況亦適用於該些遮罩元件之間的間距。
各結構元件以相同的間距配置著。例如，各結構元件可配置在二維(例如，長方形或六角形)點柵格(grating)之柵格點上。為了實現此種配置，遮罩元件或遮罩孔可以規則的間距配置在遮罩中。例如，各遮罩元件以同樣大的間距配置著，使二個直接相鄰而配置的遮罩元件以同樣寬的方式互相隔開。然而，亦可使用一遮罩而以相同間距產生多個結構元件，其中二個相鄰的遮罩元件之間的間距分別為不同大小。例如，一些遮罩元件在遮罩的一些區域中較在該遮罩的其它區域中更緊密地配置著。特別是在二個較大密度之區域之間可配置一密度較小之區域。
依據至少一實施形式，所使用的遮罩之各遮罩元件具有相同大小。因此，可製成相同大小的遮罩元件。例如，各遮罩元件基本上可具有二維的形態，使遮罩元件之“大小”的特徵特別是沿著該遮罩之二個主軸之二個橫向尺寸。由於各結構元件特別是具有三維的形式，則各結構元件中一垂直尺寸將造成二個橫向尺寸，其中該垂直尺寸橫向於(特別是垂直於)各橫向尺寸而配置著。特別是藉由二個主軸而形成的一遮罩平面係平行於配置著各結構元件的該共同平面而延伸。
與遮罩所使用的形式無關，即，無論該遮罩中各遮罩元件是否以相同或不同的間距配置著，本方法較佳是適當地使用該遮罩來進行多次曝光以便在本方法結束時產生一種結構，其中各結構元件特別是以同樣大的間距配置著。各結構元件特別是具有相同大小且以規則的間距配置著，其中二個直接相鄰的結構元件之間的間距特別是分別為同樣大。所謂“多次曝光”目前特別是指”在不同位置上進行至少二種曝光過程以製成結構元件”。
在一較佳的構成中，各結構元件在已製成的結構中相接觸。此種結構特別適合用作粗糙化結構或耦出結構，乃因此種結構期望在各結構元件之間有較小的中介空間。該遮罩元件之最大橫向尺寸較佳是小於各遮罩元件之間的最小間距。各遮罩元件之間的中介空間特別是須恰巧選取成一種大小，以便在二次曝光的情況下在二個遮罩元件之間另一遮罩元件恰巧有位置，而在三 次曝光的情況下另二個遮罩元件具有位置，其它情況可類推。
依據至少一實施形式，本方法以一種投影曝光設備來進行，其依據掃描-原理來工作。此外，亦可在所謂遮罩對準器(aligner)中進行本方法。半導體晶圓之曝光特別是藉由近處(proximity)曝光而在遮罩對準器中進行。此種方式的曝光中，該遮罩以大約10至50微米的間距而定位在光阻上。該遮罩的成像較佳是在依據掃描-原理而工作的投影曝光中進行且亦以比例1：1的近處曝光來進行。
本方法較佳是藉由投影曝光或近處曝光以無接觸方式來進行，即，該遮罩不是配置成直接與一施加在半導體晶圓上且面向該遮罩的光阻層接觸而是配置成距光阻層的距離大於零。於是，光阻層之由該遮罩所造成的損傷可減輕或不會發生。
然而，此處所述的方法中亦可進行一種接觸式曝光。於此，可製成的結構元件之大小和間距可更下降。
曝光設備包含：一用於產生光的光源，藉此使半導體晶圓曝光；以及一遮罩，其配置在光源和半導體晶圓之間的光通道中。例如，可使用雷射作為光源，其發出波長在紫外線範圍中的單色光。
在1：1的成像比例中，已成像的遮罩圖案(muster)在理想情況下不會改變。於是，例如亦可產生結構元件，其形式和大小係與遮罩元件一致。在實際情況 下，規則地配置的各遮罩元件中例如過(over)曝光、欠(under)曝光或干擾之類的效應會使所產生的結構元件在形式和大小上與遮罩元件只有微不足道的差別。
依據至少一實施形式，各結構元件藉由在第一位置上的曝光而間距一致地成像在第一光阻層中，其中可產生複數個曝光的第一區域。“間距一致地”在意義上特別是指：成像時保持著二個相鄰之遮罩元件之間的橫向間距”。
此外，各結構元件可藉由在第二位置上的重新曝光而間距一致地成像在第一光阻層中或第二光阻層中，其中可產生複數個曝光的第二區域。特別是二個相鄰的第一曝光區域之間的橫向間距或二個相鄰的第二曝光區域之間的橫向間距大於相鄰的第一和第二曝光區域之間的間距。所謂“間距”特別是指“橫向”間距，其在光阻層的平面中決定。此外，間距可優先設定成二個相鄰之曝光區域之間的間距。
遮罩元件的數目較佳是等於將製成的結構元件之總數的至少25%且小於將製成的結構元件之總數的100%。這可理解成：為了製成該總數之結構元件，特別是須在不同位置上進行至少二種曝光過程，其中每一曝光過程之已成像的遮罩元件在結構化時形成整個將製成的結構元件的一部份。在每一曝光過程中較佳是使相同數目的遮罩元件成像。例如，在總共二種曝光過程中每一曝光過程之已成像的遮罩元件在結構化時分別形成整個將製成的結構元件的一半。換言之，已製成的結構中 的結構元件配置成較遮罩中的遮罩元件更緊密，即，更小的間距。
依據至少一實施形式，進行至少二種曝光過程，直至二個相鄰之曝光區域之間所期望的間距達到為止，且藉由曝光區域來製成各結構元件。
依據至少一實施形式，在一方向中由第一位置改變成第二位置，該方向中第一曝光區域之間的間距大於藉由曝光區域製成的各結構元件之間所期望的間距。
有利的方式為，藉由目前所述以多次曝光來進行的方法，則各結構元件之間所選取的間距可大於單次曝光中的間距，這樣例如就可使干擾效應降低。所產生之可利用的解析度因此變大，這樣可實現各結構元件之間較小的中介空間。
可使用唯一的遮罩來製成各結構元件。第一次曝光過程中，該遮罩相對於半導體晶圓而配置在第一位置上。第二次曝光過程中，相同遮罩偏離第一位置而配置在第二位置上。藉由使用唯一的遮罩，可產生重複的圖案。於是，特別是全部的結構元件都可形成為相同形式及/或大小。或是，可使用具有不同圖案之不同遮罩，此時可製成形式及/或大小互相不同的結構元件。
依據本方法之一較佳實施形式，在半導體晶圓上施加唯一的光阻層。又，該光阻層較佳是以相同遮罩曝光至少二次，即，在該光阻層上以相同遮罩進行至少二次曝光過程。於此，由負光阻構成的光阻層特別適合。特別是以負光阻可輕易地使唯一的光阻層曝光多次。
或是，在半導體晶圓上施加第一和第二光阻層。第一和第二光阻層較佳是分別曝光一次。特別是對第一和第二光阻層可使用相同遮罩。此外，對第一和第二光阻層可分別使用相同材料。例如，在施加第二光阻層且使其曝光及顯影之前，可使第一光阻層曝光且顯影。此處，亦可使用正光阻於光阻層中。此種實施例中，可預設一特別是包含第一和第二光阻層之曝光區域的層於“結構化的光阻層”下方。
適當的光阻是含有聚合物之光阻，其較佳是以離心方式分離在半導體晶圓上。酚醛清漆(novolac)特別適合用作正光阻。於此，能以數個10微米的厚度來製成光阻層。
第一和第二位置之間的間距可有利地小於各遮罩元件之間的間距。位置改變特別是會使遮罩元件移動至已成像的遮罩元件之間的中介空間中。
依據至少一實施形式，由第一位置改變至第二位置係藉由該遮罩平行於半導體晶圓之主延伸面而移動來達成，但該半導體晶圓保持在其原始位置中。
或是，由第一位置改變至第二位置係藉由該半導體晶圓沿著半導體晶圓之主延伸面而移動來達成，但該遮罩保持在其原始位置中。
遮罩平面和該主延伸面較佳是互相平行地對準。
有利的方式為，藉由此處所述方法能以傳統曝光設備設計出大小和間距小於傳統曝光設備之解析度 極限之結構元件，其中傳統曝光設備所產生之可利用的解析度極限在單次曝光的情況下橫向尺寸為2.5微米且橫向間距為5微米。藉由此處所述方法特別是可實現橫向尺寸至少1微米、最多2微米以及間距至少2微米、最多4微米之結構元件。
曝光設備之定位準確性可以是±125奈米，這對此處所述方法已足夠。特別是已製成的結構中的不準確性可作為多次曝光的證明。藉由多次曝光，各遮罩元件的間距可選擇為大於單次曝光中者，這樣可使干擾效應下降且成像品質和解析度因此亦可改善。
依據至少一實施形式，形成半導體晶圓之半導體層序列中的結構元件。半導體層序列可具有一用於產生光的活性層。例如，半導體層序列或半導體層序列之至少一層可由以氮化物-化合物半導體為主之材料形成。”以氮化物-化合物半導體為主”在本文件中是指：半導體層序列包含一種氮化物-III/V-化合物半導體材料，較佳是AlnGamIn1-n-mN，其中0≦n≦1,0≦m≦1且n+m≦1。因此，此材料未必含有上述形式之以數學所表示之準確的組成。反之，此材料可具有一種或多種摻雜物質以及其它成份，這些成份基本上不會改變此材料AlnGamIn1-n-mN之物理特性。然而，為了簡單之故，上述形式只含有晶格(Al、Ga、In、N)之主要成份，這些主要成份之一部份亦可由少量的其它物質來取代。
此外，半導體晶圓可包含一基板，其被結構化且設有結構元件。特別是在例如含有藍寶石之基板上可配置半導體層序列。
半導體晶圓可包含其它層，例如，接觸層或鏡面層，鏡面層特別是金屬層，其被結構化且可設有結構元件。
依據至少一實施形式，半導體晶圓在形成所述結構元件之後劃分成複數個發光半導體組件，其分別具有一種包含複數個結構元件之結構。
其它優點和有利的實施方式及其它形式描述在以下第1圖至第9圖所示的實施方式中。
1‧‧‧結構
2‧‧‧結構元件
3‧‧‧遮罩
4‧‧‧遮罩元件、遮罩孔
4’‧‧‧第一曝光區域
4”‧‧‧第二曝光區域
4'''‧‧‧第三曝光區域
5‧‧‧光阻層
6‧‧‧半導體晶圓
7‧‧‧曝光用的光
8‧‧‧半導體層序列
8A‧‧‧第一半導體層
8B‧‧‧活性層
8C‧‧‧第二半導體層
9‧‧‧基板
10‧‧‧發光半導體組件
d、d’、d”‧‧‧橫向尺寸
a‧‧‧二個結構元件之間的間距
a’、a1、a2‧‧‧二個遮罩元件之間的間距
第1圖係具有複數個結構元件之結構的俯視圖，其藉由此處所述方法而製成。
第2圖係依據本方法之第一實施例用於製成如第1圖所示結構之遮罩的俯視圖。
第3圖係以第2圖所示遮罩製成的結構之俯視圖。
第4圖係依據本方法之第二實施例用於製成如第1圖所示結構之遮罩的俯視圖。
第5圖係以第4圖中所示的遮罩製成的結構之俯視圖。
第6圖係依據本方法之一實施例的一步驟之橫切面圖。
第7圖係依據一實施例製成的發光半導體組件之橫切面圖。
第8圖係依據一實施例製成之半導體組件的橫切面圖。
第9圖係藉由此處所述方法製成的結構的REM-攝影圖。
第1圖中顯示一種藉由此處所述方法，即，特別是藉由多次曝光，製成的結構1。結構1包含複數個結構元件2，其中二個直接相鄰的結構元件2相互之間分別具有一種間距a。此間距a特別是等於解析度極限，其有利之值至少為2微米且最多為4微米。
在所示的實施例中，各結構元件2規則地配置著，本實施例中該些間距a全部都一樣大。所觀看的間距a特別是橫向間距，其以平行於一共同平面的方式或在一共同平面中決定，該共同平面中配置著結構元件2。此外，此間距a優先設定成二個相鄰之結構元件2的重心(未顯示)之間的間距。
此外，本實施例中各結構元件2分別具有橫向尺寸d，其特別是以平行於一共同平面的方式或在一共同平面中決定，該共同平面中配置著結構元件2。橫向尺寸d之值較佳是至少1微米且最多2微米。各結構元件2形成為相同形式和大小時更佳。各結構元件2具有二維形態，其為圓形或圓環形。各結構元件2可具有另一橫向尺寸(未顯示)，其特別是與橫向尺寸d一樣大且橫向於(較佳是垂直於)該橫向尺寸d而配置著。此外，各結構元件2可具有三維形式，其例如為半球形或圓柱形。
本實施例中各結構元件2配置在六角形之點柵格的柵格點上。
第2圖顯示一遮罩3之第一實施例，其用於製成如第1圖所示的結構1。該遮罩3具有複數個遮罩元件4，其中二個直接相鄰的遮罩元件4相互之間具有間距a’。二個直接相鄰的遮罩元件之間的間距a’特別是解析度極限之二倍大，該解析度極限可藉由此處所述的多次曝光，特別是藉由依據掃描器-原理而工作的投影曝光設備，而達成。間距a’較佳是4微米。
各遮罩元件4形成為遮罩3中的開孔且由相連的遮罩區域包圍著。各遮罩元件4所具有的光透過率大於相連的遮罩區域中者。藉由相連的遮罩區域，則可使散光效應下降，這特別在高反射性的晶圓材料(例如，藍寶石)或金屬表面中是有利的。
各遮罩元件4規則地配置著。為了製成如第1圖所示的結構1，其中各結構元件2以相同的間距a配置著，則本實施例中各遮罩元件4亦以相同的間距a’配置著。二個直接相鄰的遮罩元件4之間的間距a’是二個直接相鄰的結構元件2之間的間距a的二倍，即，a’=2a(請比較第1圖)。為了製成六角形的點柵格，各遮罩元件4同樣可配置在六角形之點柵格的柵格點上。於此，該遮罩3中各遮罩孔4的密度優選為已製成的結構1中各結構元件2之密度的三分之一。換言之，遮罩3特別是成像三次，直至所期望的密度達到為止。
遮罩3較佳是形成為二維，即，遮罩3之長度和寬度是遮罩3所需之相關尺寸。同樣，各遮罩元件4亦形成為二維。各遮罩元件4之橫向尺寸d’較佳是等於將製成的結構元件2之橫向尺寸d。各遮罩元件4優先以形式和大小一致的方式成像。例如，各遮罩元件4形成為圓形或圓環形，其中該橫向尺寸d’等於直徑。該橫向尺寸d’可採用解析度極限之範圍中的值且此值大約是1微米。
為了製成結構1，其中以同樣大的間距a配置著各結構元件2，則遮罩3須以多次方式成像於光阻層5中。如第3圖所示，各遮罩元件4首先成像於光阻層5中之第一位置上，其中產生複數個第一曝光區域4’。然後，該遮罩3和光阻層5或半導體晶圓互相偏移地配置著，使遮罩3位於第二位置上(請比較各箭頭)。各遮罩元件4然後成像在第二位置上，其中產生複數個第二曝光區域4”。最後，該遮罩3和光阻層5或半導體晶圓第二次互相偏移地配置著，使該遮罩3位於第三位置上，第三位置不同於第一位置和第二位置(請比較各箭頭)。
然後，各遮罩元件4成像在第三位置上，其中產生複數個第三曝光區域4'''。
特別是須使位置改變，使重新曝光之後二個相鄰的曝光區域4’、4”、4'''之間的間距小於重新曝光之前的間距。
在曝光過程結束之後，二個直接相鄰的曝光區域4’、4”、4'''之間的間距較佳是等於結構元件2所期望的間距a(請比較第1圖)。
第4圖顯示用於製成如第1圖所示的結構1之遮罩3的第二實施例。遮罩3具有複數個遮罩元件4，其特別是遮罩孔。各遮罩元件4規則地配置著。當然，各遮罩元件4以不同大小的間距a1、a2配置著。二個直接相鄰的遮罩元件4之間較大的間距a1可以是二個將製成之直接相鄰的結構元件2之間的間距a的二倍，即，a1=2a。二個直接相鄰的遮罩元件4之間的間距a1因此可以是4微米。此外，二個直接相鄰的遮罩元件4之間較小的間距a2可以等於二個將製成之直接相鄰的結構元件2之間的間距a，即，a2=a。間距a2因此可以是2微米。藉由不同的間距a1、a2，以得到各遮罩元件4之密度較高的區域及各遮罩元件4之密度較小的區域，其中特別是在密度較高的二個區域之間配置一密度較小的區域。本實施例中特別是該遮罩3中遮罩元件4之密度是已製成的結構1中結構元件2之密度的一半。
遮罩3較佳是形成為二維。同樣，各遮罩元件4亦形成為二維。各遮罩元件4之橫向尺寸d’較佳是等於將製成的結構元件2之橫向尺寸d。各遮罩元件4較佳是形成為圓形，使該橫向尺寸d’等於直徑，其中d’大約是1微米。
為了製成所示的結構1，其中各結構元件2以同樣大的間距a配置著，則該遮罩3須在光阻層5中 成像二次。如第5圖所示，該遮罩3成像在第一位置上，其中產生複數個第一曝光區域4’。然後，該遮罩3和光阻層5互相偏移地配置著，使該遮罩3位於第二位置上。該遮罩3然後成像在第二位置上，其中產生複數個第二曝光區域4”。位置改變係在一方向中進行，該方向中第一曝光區域4’之間的間距應下降。
本實施例中在曝光過程結束之後二個直接相鄰的曝光區域4’、4”之間的間距優選成等於結構元件2之所期望的間距a(請比較第1圖)。
第6圖顯示此處所述方法之一步驟，其中配置在半導體晶圓6上的光阻層5第一次曝光。遮罩3以大於零的間距配置在光阻層5上，使該曝光以無接觸方式進行。光阻層5利用光7經由遮罩孔4來進行曝光，光7來自光源(未顯示)。
在所示的實施例中，使用一種負光阻於光阻層5中。藉由曝光，使曝光區域4’之溶解度減小。曝光區域4’之間距a”較佳是等於遮罩孔4之間距a’或a1(請比較第2圖和第4圖)。換言之，各遮罩元件4以間距一致的方式成像在光阻層5中。此外，曝光區域4’之橫向尺寸d”較佳是等於遮罩孔4之橫向尺寸d’(請比較第2圖和第4圖)。換言之，各遮罩元件4以大小一致的方式成像在光阻層5中。這亦適用於第二次曝光過程(未顯示)。
然後，在顯影時保留著曝光區域4’(以及曝光區域4”、4'''，請比較第3圖和第5圖)，即，光阻層5 被結構化。在已顯影的區域之間的中介空間中，可在隨後的步驟中對該半導體晶圓6進行蝕刻，以形成各結構元件2(未顯示)。該半導體晶圓6因此藉由已結構化的光阻層5而被結構化。
半導體晶圓6包含半導體層序列8和基板9，基板9上配置著半導體層序列8。半導體層序列8包含：第一半導體層8A，其鄰接於基板9；第二半導體層8C，其鄰接於光阻層5；以及活性層8B，其配置在第一和第二半導體層8A、8C之間。在所示的實施例中，第二半導體層8C被結構化。結構化以及隨後所進行的劃分之結果顯示在第7圖中。
第7圖顯示一發光半導體組件10之實施例，其依據此處所述方法製成。該發光半導體組件10具有一活性層8B以產生光。在半導體組件10之外側上形成一具有複數個結構元件2之結構1，其較佳是如第1圖所示。各結構元件2特別是形成為凸起，其形成在第二半導體層8C中。該結構1適合用作耦出結構以使光由半導體組件10發出時的耦出性獲得改善。
第8圖顯示半導體組件10之一實施例，其特別是用於發光。此處，基板9上配置著半導體層序列8且基板9設有一種結構1，其依據此處所述方法而製成。該結構1配置在基板9之一表面上，該表面與半導體層序列8相接觸。半導體層序列8較佳是在設有該結構1之表面上生長。該結構1具有複數個結構元件2，其在本實施例中形成為半球形。
例如，基板9可由藍寶石形成且因此能特別良好地適合用於發出藍光，其在活性層8B使用AlInGaN時較佳是由活性層8B發出。
第9圖所示的結構1係藉由正光阻構成的第一和第二光阻層之單次曝光而產生。於此，曝光區域之溶解度藉由曝光而增大。在此種情況下，例如可使用一種具有遮罩元件的遮罩，其在各結構元件應形成的位置處使光不能透過或幾乎不能透過。然後，使第一光阻層顯影，其中只有未曝光的區域保留著。這些區域然後例如可藉由熱供應而硬化，使該光阻層不可能第二次顯影。因此，施加第二光阻層且以相同遮罩在第二位置進行曝光。在第二光阻層顯影之後，可對半導體晶圓進行蝕刻。結構元件2a係藉由第一光阻層產生且在已製成的結構中可具有較藉由第二光阻層產生的結構元件2b還小的高度。
本發明不限於依據各實施例所作的描述。反之，本發明包含每一新的特徵和各特徵的每一種組合，特別是包含各申請專利範圍之各別特徵之每一種組合，當相關的特徵或相關的組合本身未明顯地顯示在各申請專利範圍中或各實施例中時亦屬本發明。
本專利申請案主張德國專利申請案102013108876.7之優先權，其已揭示的整個內容在此一併作為參考。
2‧‧‧結構元件
3‧‧‧遮罩
4’‧‧‧第一曝光區域
4”‧‧‧第二曝光區域
4'''‧‧‧第三曝光區域
5‧‧‧光阻層
a‧‧‧二個結構元件之間的間距

Claims (18)

  1. 一種用於在發光半導體組件(10)中形成結構(1)的光微影方法，具有以下步驟：-製備一半導體晶圓(6)，其具有一半導體層序列(8)以形成該發光半導體組件(10)，-在該半導體晶圓(6)上施加一第一光阻層(5)，-製備一遮罩(3)，其具有複數個遮罩元件(4)，-在第一位置上相對於已塗層的該半導體晶圓(6)而配置該遮罩(3)，-使該第一光阻層(5)曝光且使該遮罩(3)成像於該第一光阻層(5)中，-在一與第一位置不同的第二位置上相對於該半導體晶圓(6)而配置該遮罩(3)或另一遮罩，使該第一光阻層(5)重新曝光且使該遮罩(3)成像於該第一光阻層(5)中或-在該第一光阻層(5)上施加第二光阻層，在一與第一位置不同的第二位置上相對於該半導體晶圓(6)而配置該遮罩(3)或另一遮罩，以及使該第二光阻層曝光且使該遮罩(3)成像於該第二光阻層中，-藉由已結構化的該光阻層(5)以形成一已結構化的該光阻層(5)及結構化的該半導體晶圓(6)，其中在該半導體晶圓(6)上形成複數個結構元件(2、2a、2b)，且該些結構元件(2)之間的最大間距(a)小於該些遮罩元件(4)之間的最大間距(a’、a1)， -將該半導體晶圓(6)劃分成複數個該發光半導體組件(10)，其分別具有一包含複數個該結構元件(2、2a、2b)的該結構(1)。
  2. 如請求項1之光微影方法，其中已製成的該結構(1)中的該結構元件(2、2a、2b)配置成較該遮罩(3)中的該遮罩元件(4)更緊密。
  3. 如請求項1或2之光微影方法，其中藉由在第一位置上的曝光使各該遮罩元件(4)間距一致地成像在該第一光阻層(5)中且產生複數個第一曝光區域(4’)。
  4. 如請求項3之光微影方法，其中藉由在第二位置上的重新曝光使各該遮罩元件(4)以間距一致的方式成像在該第一光阻層(5)中或該第二光阻層中且產生複數個第二曝光區域(4”)，其中二個相鄰的該第一曝光區域(4’)之間的間距或二個相鄰的該第二曝光區域(4”)之間的間距大於相鄰的該第一和第二曝光區域(4’、4”)之間的間距。
  5. 如請求項3或4之光微影方法，其中位置由該第一位置改變至該第二位置係在一方向中進行，該方向中第一曝光區域(4’)之間的間距(a’、a1)大於該結構元件(2、2a、2b)之間所期望的間距(a)，該結構元件(2、2a、2b)藉由該曝光區域(4’、4”)製成。
  6. 如請求項5之光微影方法，其中進行至少二種曝光過程，直至二個相鄰的該曝光區域(4’、4”)之間所期望的間距達到為止，且藉由該曝光區域(4’、4”)製成該結構元件(2、2a、2b)。
  7. 如請求項1至6中任一項之光微影方法，其中該第一位置和該第二位置之間的間距小於該遮罩元件(4)之間的間距(a’、a1)。
  8. 如請求項1至7中任一項之光微影方法，其中各該遮罩元件(4)具有相同大小且以規則的間距配置著，其中二個直接相鄰的該遮罩元件(4)通常以同樣寬的方式互相隔開。
  9. 如請求項1至7中任一項之光微影方法，其中各該遮罩元件(4)具有相同大小且以規則的間距配置著，其中二個直接相鄰的該遮罩元件(4)之間的間距分別為不同大小。
  10. 如請求項1至9中任一項之光微影方法，其中在該半導體晶圓(6)上施加唯一的該光阻層(5)且以相同的該遮罩(3)進行至少二種曝光過程。
  11. 如請求項1至10中任一項之光微影方法，其中在該半導體晶圓(6)上施加該第一光阻層(5)和該第二光阻層，且該第一光阻層(5)和該第二光阻層分別曝光一次，其中該第一光阻層(5)和該第二光阻層使用相同的該遮罩(3)。
  12. 如請求項11之光微影方法，其中該第一光阻層(5)和該第二光阻層使用正光阻。
  13. 如請求項1至10中任一項之光微影方法，其中該光阻層(5)使用負光阻。
  14. 如請求項1至13中任一項之光微影方法，其中位置由該第一位置改變至該第二位置係藉由該半導體晶圓 (6)沿著半導體晶圓之主延伸面移動來達成，但該遮罩(3)保持在其原始位置中。
  15. 如請求項1至13中任一項之光微影方法，其中位置由該第一位置相對地改變至該第二位置係藉由該遮罩(3)平行於該半導體晶圓(6)之主延伸面移動來達成，但該半導體晶圓(6)保持在其原始位置中。
  16. 如請求項1之光微影方法，其中該半導體組件(10)中的該結構(1)是一種耦出結構。
  17. 如請求項1之光微影方法，其中各該結構元件(2)在已製成的該結構(1)中相接觸。
  18. 一種用於在發光半導體組件(10)中形成結構(1)的光微影方法，具有以下步驟：-製備一半導體晶圓(6)，其包含一基板(9)，-在該基板(9)上施加一第一光阻層(5)，-製備一遮罩(3)，其具有複數個遮罩元件(4)，-在第一位置上相對於已塗層的該基板(9)而配置該遮罩(3)，-使該第一光阻層(5)曝光且使該遮罩(3)成像於該第一光阻層(5)中，-在一與該第一位置不同的第二位置上相對於該基板(9)而配置該遮罩(3)或另一遮罩，使該第一光阻層(5)重新曝光且使該遮罩(3)成像於該第一光阻層(5)中，或-在該第一光阻層(5)上施加該第二光阻層，在一與第一位置不同的該第二位置上相對於該基板(9)而配置該遮罩(3)或另一遮罩，以及使該第二光阻層曝光且使該遮罩(3)成像於該第二光阻層中， -藉由已結構化的該光阻層(5)以形成一已結構化的該光阻層(5)及結構化的該基板(9)，其中在該基板(9)上形成複數個結構元件(2、2a、2b)，且該些結構元件(2)之間的最大間距(a)小於該些遮罩元件(4)之間的最大間距(a’、a1)，-在該基板(9)之設有該些結構元件(2)之一表面上生長一半導體層序列(8)。
TW103126322A 2013-08-16 2014-08-01 用於在發光半導體組件中形成結構的光微影方法 TWI552383B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013108876.7A DE102013108876B4 (de) 2013-08-16 2013-08-16 Fotolithografisches Verfahren zur Herstellung einer Struktur in einem Strahlung emittierenden Halbleiterbauelement

Publications (2)

Publication Number Publication Date
TW201515267A true TW201515267A (zh) 2015-04-16
TWI552383B TWI552383B (zh) 2016-10-01

Family

ID=52467123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103126322A TWI552383B (zh) 2013-08-16 2014-08-01 用於在發光半導體組件中形成結構的光微影方法

Country Status (4)

Country Link
US (1) US9466487B2 (zh)
CN (1) CN104375387B (zh)
DE (1) DE102013108876B4 (zh)
TW (1) TWI552383B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735655B (zh) * 2016-09-30 2021-08-11 日商Ｖ科技股份有限公司 接近式曝光方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109901363A (zh) * 2017-12-11 2019-06-18 中国科学院光电技术研究所 负折射成像光刻方法和设备
CN109585482A (zh) * 2018-12-03 2019-04-05 德淮半导体有限公司 用于图像传感器的光刻

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5503959A (en) 1991-10-31 1996-04-02 Intel Corporation Lithographic technique for patterning a semiconductor device
US6451508B1 (en) 2000-04-28 2002-09-17 International Business Machines Corporation Plural interleaved exposure process for increased feature aspect ratio in dense arrays
TW476103B (en) 2001-02-26 2002-02-11 Nanya Technology Corp Multiple exposure method
CN1797199A (zh) 2004-12-22 2006-07-05 中国科学院光电技术研究所 移动灰阶掩模微纳结构成形方法
US7897420B2 (en) 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
US7981595B2 (en) 2005-03-23 2011-07-19 Asml Netherlands B.V. Reduced pitch multiple exposure process
US7781150B2 (en) 2006-12-19 2010-08-24 Industrial Technology Research Institute Method of photolithographic exposure
US8114698B2 (en) * 2007-11-30 2012-02-14 The Regents Of The University Of California High light extraction efficiency nitride based light emitting diode by surface roughening
US8502955B2 (en) * 2008-12-30 2013-08-06 Asml Netherlands B.V. Method of determining a characteristic
EP2287668A1 (en) * 2009-06-26 2011-02-23 Rohm and Haas Electronic Materials, L.L.C. Methods of forming electronic devices
TW201248919A (en) * 2011-01-07 2012-12-01 Semileds Optoelectronics Co Light-emitting diodes (LEDs) with improved light extraction by roughening
KR20140048071A (ko) * 2011-09-12 2014-04-23 미쓰비시 가가꾸 가부시키가이샤 발광 다이오드 소자
CN103187246A (zh) 2011-12-31 2013-07-03 中国科学院微电子研究所 一种混合线条的制造方法
EP2942821A1 (en) * 2012-04-02 2015-11-11 Asahi Kasei E-materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP6052962B2 (ja) * 2012-08-03 2016-12-27 スタンレー電気株式会社 半導体発光装置
KR102019058B1 (ko) * 2012-08-21 2019-09-06 오지 홀딩스 가부시키가이샤 반도체 발광 소자용 기판, 반도체 발광 소자 및 이들의 제조 방법
JP5723344B2 (ja) * 2012-09-25 2015-05-27 株式会社東芝 有機電界発光素子および発光装置
CN103034049A (zh) * 2012-12-13 2013-04-10 京东方科技集团股份有限公司 金属线及阵列基板的制作方法
CN103208568A (zh) * 2013-04-01 2013-07-17 厦门市三安光电科技有限公司 氮化物发光二极管及制作方法
KR20140140166A (ko) * 2013-05-28 2014-12-09 포항공과대학교 산학협력단 발광 다이오드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735655B (zh) * 2016-09-30 2021-08-11 日商Ｖ科技股份有限公司 接近式曝光方法

Also Published As

Publication number Publication date
DE102013108876A1 (de) 2015-03-12
DE102013108876B4 (de) 2022-08-18
CN104375387B (zh) 2019-03-08
US9466487B2 (en) 2016-10-11
CN104375387A (zh) 2015-02-25
US20150050765A1 (en) 2015-02-19
TWI552383B (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
JP5184508B2 (ja) インプリント・リソグラフィ・システム
US8476170B2 (en) Method of forming pattern, method of manufacturing semiconductor device, and method of manufacturing template
US20100020400A1 (en) Diffractive optical element, method for manufacturing diffractive optical element, and laser beam machining method
US8323857B2 (en) Phase-shift mask with assist phase regions
US20120135339A1 (en) Reflective extreme ultraviolet mask and method of manufacturing the same
TWI240853B (en) Lithographic processing method, and device manufactured thereby
TWI552383B (zh) 用於在發光半導體組件中形成結構的光微影方法
TWI453951B (zh) 使用相偏移光罩光蝕刻發光二極體之製造方法
TWI453534B (zh) 具輔助相區之相偏移光罩、使用該相偏移光罩之圖案化半導體基板的方法與使用該相偏移光罩形成發光二極體的方法
TW201837596A (zh) 極紫外線光罩及其製造方法
US8908149B2 (en) Projection exposure system and use thereof
JP2007256511A (ja) レジストパターン形成用のフォトマスク及びその製造方法、並びにこのフォトマスクを用いたレジストパターンの形成方法
CN111324019B (zh) 一种同时获得多层间套刻精度的量测标识及量测方法
KR101051177B1 (ko) 이중 노광을 이용한 반도체 소자의 패턴 형성방법
KR20160088209A (ko) 포토리소그래피 방법
US20210398910A1 (en) Integrated circuit with scribe lane patterns for defect reduction
JPS63170917A (ja) 微細パタ−ンの形成方法
US20020187435A1 (en) Method of illuminating a layer of a material, in particular of photosensitive resin
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
JP2010113195A (ja) 露光用マスク及び半導体装置の製造方法
TW201327063A (zh) 用於製造基材表面上的週期結構之方法
KR100831675B1 (ko) 베스트 포커스를 설정하기 위한 포토 마스크 및 이를이용한 베스트 포커스 설정방법
US20060001858A1 (en) Method for adapting structure dimensions during the photolithographic projection of a pattern of structure elements onto a semiconductor wafer
US20100178599A1 (en) Photomask Used in Fabrication of Semiconductor Device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees