TW201513546A - 控制電壓產生及電壓比較 - Google Patents

Abstract

本發明介紹一種積體電路，該積體電路具有用於回應於時鐘脈衝而根據供電電壓產生片上電壓之電壓產生電路系統。時鐘控制電路系統控制時鐘脈衝向電壓產生電路系統之傳輸。時鐘控制電路系統接收參考電壓及數位偏移值，該數位偏移值包含識別偏移之二元數值。在片上電壓大於參考電壓與由數位偏移值識別之偏移之和的情況下，時鐘控制電路系統抑制時鐘脈衝之傳輸以降低功率消耗。偏移可經數位調諧以改變片上電壓之平均位準。類似之數位調諧機制可用於時控比較器，以比較第一電壓與可數位調諧之臨限電壓。

Description

控制電壓產生及電壓比較

本發明係關於積體電路之領域。更特定而言，本發明係關於控制積體電路中之電壓之產生或比較。

積體電路可配備電壓產生電路系統，該電路系統用於接收供電電壓及自供電電壓產生片上電壓(on-chip voltage)以供積體電路內之電路系統所使用。片上電壓可大於或小於供電電壓。例如，電壓產生電路系統可包括充電泵，該充電泵使用電容器以增強供電電壓以向積體電路內之電路系統提供更高電壓。然而，電壓產生電路系統消耗給定量之功率，及在可能之情況下需要減少電壓產生電路系統所消耗之功率。而且，有時可能需要不同位準之片上電壓，及因此能夠相應地調諧電壓產生十分有用。本技術尋求提供用於調諧由電壓產生電路系統產生之片上電壓之位準的低功耗技術。

自一個態樣中可見，本發明提供積體電路，該積體電路包含： 電壓產生電路系統，該電路系統經配置以接收供電電壓，及回應於電壓產生時鐘訊號之時鐘脈衝而根據供電電壓產生片上電壓；電路區塊，該電路區塊經配置以接收來自電壓產生電路系統之片上電壓；及時鐘控制電路系統，該電路系統經配置以控制電壓產生時鐘訊號之時鐘脈衝向電壓產生電路系統之傳輸；其中，時鐘控制電路系統經配置以接收參考電壓及數位偏移值，該數位偏移值包含識別偏移之二元數值；及時鐘控制電路系統經配置以在片上電壓大於參考電壓與數位偏移值所識別之偏移之和的情況下，抑制電壓產生時鐘訊號之時鐘脈衝向電壓產生電路系統之傳輸。

電壓產生電路系統為回應於電壓產生時鐘訊號之時鐘脈衝而根據供電電壓產生片上電壓。片上電壓經供應至積體電路內之電路區塊。時鐘控制電路系統經提供以控制電壓產生時鐘訊號之時鐘脈衝向電壓產生電路系統之傳輸。藉由降低時鐘脈衝傳輸至電壓產生電路系統之頻率，時鐘控制電路系統可降低電壓產生電路系統所消耗之功率，但頻率較低之脈衝可能導致片上電壓位準下降。電路區塊可能需要給定電壓位準以適當操作，且因此，時鐘控制電路系統可比較片上電壓與參考電壓以決定是否應將時鐘脈衝傳輸至電壓產生電路系統。在片上電壓上升超過所需值的情況下，時鐘控制電路系統可抑制電壓產生時鐘訊號之時鐘脈衝的傳輸以便節省功率。如若電壓降得過低，則可將時鐘脈衝發送至電壓產 生電路系統以觸發片上電壓之進一步產生。以此方式，可將片上電壓之平均位準控制在所需目標位準。

在典型的電壓比較中，將由類比電壓產生器產生可變參考電壓，以便可依據電路區塊所需之目標片上電壓而將參考電壓設定為不同位準。然而，類比參考電壓產生器及比較器消耗靜態功率，及在完全數位片上系統中難以實施類比參考電壓之產生。

為瞭解決此問題，本技術提供時鐘控制電路系統，該電路系統具有以數位方式調諧片上電壓與參考電壓之比較之能力。數位偏移值被提供至時鐘控制電路系統，該電路系統根據二元數值識別參考電壓之偏移。在片上電壓大於參考電壓與由數位偏移值識別之偏移之和的情況下，時鐘控制電路系統抑制時鐘脈衝向電壓產生電路系統之傳輸。藉由供應不同之數位偏移值，可選擇不同的參考電壓偏移以便改變時鐘脈衝之傳輸得以抑制或允許之片上電壓位準。藉由提供可經數位調諧之偏移，積體電路內任何現有電壓可用作參考電壓，及無需用於產生可變參考電壓之類比電壓產生器。消除對類比參考電壓產生器之需要減少由積體電路所消耗之功率及顯著簡化了實施。

本技術之另一優勢是，時鐘控制電路系統可以低功耗之方式適應電路區塊之不同負載情況。有時，電路區塊可具有比其他時間大之負載(視電路區塊之有效程度而定)。在電路負載較低之時，繼續將眾多時鐘脈衝發送至電壓產生電路系統可能是能源之浪費。在先前之建議中，此問題係藉 由提供環式振盪器以人工加載電壓產生電路系統而得以解決，但此舉並非低功耗，因為振盪器可能消耗大量功率。在本技術中，用以控制供應至電壓產生電路系統之時鐘脈衝密度之電壓比較可偵測由改變電路負載而導致之片上電壓變化，及由此調整時鐘脈衝之傳輸速率以節省功率。

片上電壓可不同於供電電壓(大於或小於供電電壓)。同樣，電壓產生電路系統可具有旁通模式，在該模式下，片上電壓與供電電壓相同。

參考電壓在積體電路內可為任何電壓。然而，為了減少電路面積及功率消耗，供電電壓可用作參考電壓。當供電電壓已經供應至用於產生片上電壓之電壓產生電路系統時，將供電電壓作為參考電壓供應至時鐘控制電路系統需要極少額外電路負擔。

在比較總電壓與片上電壓之前，時鐘控制電路系統實質上無需向參考電壓增加偏移電壓。相反，時鐘控制電路系統可具有電路配置，為回應於數位偏移值，該電路配置可經調整以使得時鐘脈衝之抑制與傳輸之間的切換點在不同片上電壓位準下發生。例如，時鐘控制電路系統可具有數個內建偏移路徑，及可依據數位偏移值而選擇不同之偏移路徑組合。對於不同之偏移路徑組合而言，片上電壓在抑制到達電壓產生電路系統之時鐘脈衝之前可能需要升至不同臨限位準以上。對於任何給定之偏移路徑配置，「電壓偏移」將對應於當時鐘控制電路系統在抑制時鐘脈衝與傳輸時鐘脈衝之間切換時所在的切換點處之參考電壓與片上電壓之間的差。由 此，「電壓偏移」可為切換點處之片上電壓與參考電壓之間的隱含差，而非時鐘控制電路系統內之任何實際電壓上升。

時鐘控制電路系統可包含時控比較器，該時控比較器接收輸入時鐘訊號，及在片上電壓小於參考電壓與偏移之和的情況下，回應於輸入時鐘訊號之時鐘脈衝而將電壓產生時鐘訊號之對應時鐘脈衝傳輸至電壓產生電路系統。

時鐘控制電路系統可以不同方式實施。時鐘控制電路系統可具有輸出節點，該輸出節點將電壓產生時鐘訊號輸出至電壓產生電路系統，及第一及第二電路系統，該第一及第二電路系統彼此競爭以將輸出節點拉向不同狀態。第一電路系統可具有依據片上電壓而定之驅動電流，且可作用以將輸出節點拉向第一狀態，在該第一狀態下，時鐘脈衝向電壓產生電路系統之傳輸得以抑制。第二電路系統可具有依據參考電壓及數位偏移值而定之驅動電流，且可與第一電路系統競爭以在另一方向將輸出節點拉向第二狀態，該第二狀態觸發時鐘脈衝向電壓產生電路系統之傳輸。片上電壓之相對量值及參考電壓與偏移之和將決定第一與第二電路系統中之何者具有較大之驅動電流。第一及第二電路系統中具有較大驅動電流之一者將「贏得」競爭，及此競爭決定是傳輸還是抑制時鐘脈衝或電壓產生時鐘訊號。

時鐘控制電路系統可具有調諧電路系統以用於回應於數位偏移值而調節第二電路系統之驅動電流。藉由容許更多或更少電流流經第二電路系統，在時鐘控制電路系統之切換點處之片上電壓與參考電壓之間的偏移可經數位調諧以便 賦能以低功耗之方式選擇不同之片上電壓平均位準。調諧電路系統可調節第二電路系統之驅動電流，以便在第一電壓大於參考電壓與由數位偏移值識別之偏移之和時使第一電路系統在與第二電路系統之競爭中勝利。

在一個示例性實施中，第二電路系統可具有數個拉動電晶體，該等拉動電晶體經排列以將輸出節點拉向第二狀態。流經拉動電晶體之驅動電流可依據參考電壓而定(例如，可將參考電壓或依據參考電壓而定之另一電壓應用於拉動電晶體之閘極端子)。調諧電路系統可基於數位偏移值來選擇拉動電晶體中之何拉動電晶體為有效。藉由選擇不同的拉動電晶體組合，可獲得流經第二電路系統之不同的驅動電流，由此在第一電路系統中需要不同的驅動電流以在與第二電路系統之競爭中勝利，及由此需要不同位準之片上電壓。

為了控制拉動電晶體是有效還是無效，調諧電路系統可具有一或更多個切換電晶體。每一切換電晶體可依據數位偏移值之對應位元來選擇第二電路系統之對應拉動電晶體是否有效。數位偏移值之每一位元可開啟或關閉對應切換電晶體，以便啟動或停用對應拉動電晶體。有效之拉動電晶體越多，在給定位準之參考電壓下由第二電路系統所提供之驅動電流越大，及由此，時鐘脈衝之抑制與傳輸之間的切換點處之片上電壓位準越大。並非每一拉動電晶體都必須具有對應之切換電晶體。至少一個拉動電晶體可為永久有效，以在具有對應切換電晶體之拉動電晶體中無一者有效時為第二電路系統之驅動電流提供預設位準。

第二電路系統中之至少一些拉動電晶體可回應於相同位準之參考電壓而使不同驅動電流通過。例如，電晶體可具有不同尺寸、不同半導體摻雜情況，或一些其他不同配置，上述各者使該等電晶體在回應於相同位準之參考電壓時使不同的驅動電流通過。儘管將可能提供數個具有相同配置之拉動電晶體，但提供具有不同配置之拉動電晶體增大偏移可經更改之粒度，因為不同之有效拉動電晶體組合將使不同之總驅動電流通過。例如，如若不同的驅動電流之比率為二之冪，則總驅動電流可與數位偏移值之二元值大約成正比。例如，如若對應於拉動電晶體及驅動電流之比率為16、8、4、2、1之切換電晶體分別回應於數位偏移值之位元[4：0]而經控制，則5個電晶體可提供32個相對均勻分佈之位準之驅動電流，及由此向參考電壓提供32個不同偏移。相反，如若所有拉動電晶體提供相同驅動電流，則5個電晶體僅可提供5個不同位準之偏移(對應於1個、2個、3個、4個，及5個有效電晶體)，因為有效/無效電晶體之不同排列可對應於相同之總驅動電流。

儘管在理想情況下，偏移將與輸入至時鐘控制電路系統之數位偏移值成線性比例，但在實際中不可能在實際電路實施中達成此情況。例如，在積體電路製造期間發生之溫度變化或製程變化可導致實際偏移在數位偏移值之不同值之間非線性變化。為解決此問題，可提供偏移轉換器以用於將輸入至積體電路之輸入偏移值轉換為對應數位偏移值，以供應至時鐘控制電路系統。例如，偏移轉換器可具有唯讀記憶 體(read only memory；ROM)，該記憶體儲存與輸入偏移值之不同值對應之數位偏移值。當偏移值由使用者輸入時，ROM可查找對應值以供應至時鐘控制電路系統。ROM可在測試時間加載非線性變化之數位偏移值；及在運行時間期間，便可利用使用者提供之線性變化輸入位址來定址ROM。

可提供多工器以提供將時鐘訊號輸入電壓產生電路系統之選擇。多工器可例如選擇在由時鐘控制電路系統控制之電壓產生時鐘訊號與另外之電壓產生時鐘訊號之間進行選擇，該另外之電壓產生時鐘訊號可由片下或片上時鐘產生器產生。由於數個原因，時鐘之選擇十分有用。當電壓產生電路系統首先開始產生片上電壓時，提供時鐘訊號之時鐘脈衝不受時鐘控制電路系統抑制的另外之時鐘訊號可能是有用的，以便在時鐘控制電路系統被啟動以節約功率之前使得片上電壓可達到給定位準(否則，電壓產生電路系統可能耗費更長時間才能安定至電壓產生電路系統之正常操作)。而且，如若需要片上電壓之最大可用位準，則可能更有效地利用恆定時鐘訊號來執行電壓產生電路系統，而非使用時鐘控制電路系統來抑制一些時鐘訊號。多工器亦可用以在片上產生時鐘與片下產生時鐘之間進行選擇。例如，儘管片下時鐘可用於積體電路之正常操作，但在深度功率節約狀態下，可能需要在沒有任何外部時鐘來源之情況下操作，及因此在此情況下可選擇片上時鐘。而且，如若僅在電路區塊之某些操作模式下需要不同於供電電壓之片上電壓，則對於其他模式而言，多工器可供應非變化訊號作為電壓產生時鐘訊號，以藉 由避免對電壓產生電路系統進行時控來節約功率。

依據電路區塊所需之電壓，片上電壓可大於或小於供電電壓。在一些情況下，片上電壓可小於供電電壓。然而，本技術在片上電壓大於供電電壓之情況下尤其可用，例如在電壓產生電路系統包含用以增大供電電壓以產生片上電壓之充電泵電路系統之情況下。充電泵使用電容器以增大供電電壓以產生更高電壓。藉由在時鐘週期之一個部分中為電容器充電及在時鐘週期之另一部分中為電容器放電，可藉由累積來自電容器之電荷提高供電電壓。如若時鐘訊號之脈衝密度較高，則片上電壓將更高，但由於充電泵內之電路系統將經受更多動態功率，因此將消耗更多功率。另一方面，如若時鐘訊號之脈衝密度較低，則功率消耗由於充電/放電週期次數減少而降低，但所產生之電壓將傾向於在連續時鐘脈衝之間的時期內下降。本技術容許根據電路區塊之當前要求對充電泵操作進行數位調諧，以針對使用充電泵所產生之片上電壓位準來平衡功率節約。

自另一態樣中可見，本發明提供一種積體電路，該積體電路包含：電壓產生手段，該電壓產生手段用於接收供電電壓，及回應於電壓產生時鐘訊號之時鐘脈衝而根據供電電壓產生片上電壓；電路區塊手段，該電路區塊手段用於接收來自電壓產生電路系統之片上電壓；及時鐘控制手段，該時鐘控制手段用於控制電壓產生 時鐘訊號之時鐘脈衝向電壓產生手段之傳輸；其中時鐘控制手段經配置以接收參考電壓及數位偏移值，該數位偏移值包含識別偏移之二元數值；及時鐘控制手段經配置以在片上電壓大於參考電壓與由數位偏移值識別之偏移之和的情況下，抑制電壓產生時鐘訊號之時鐘脈衝向電壓產生手段之傳輸。

自又一態樣中可見，本發明提供一種在包含電壓產生電路系統之積體電路中產生片上電壓之方法，該方法包含以下步驟：藉由使用電壓產生電路系統產生片上電壓，其中片上電壓是回應於電壓產生時鐘訊號之時鐘脈衝而根據供電電壓所產生的；及控制電壓產生時鐘訊號之時鐘脈衝向電壓產生電路系統之傳輸；其中控制之步驟包含以下步驟：在片上電壓大於參考電壓與由積體電路所接收之數位偏移值所識別之偏移之和的情況下，抑制電壓產生時鐘訊號之時鐘脈衝向電壓產生電路系統之傳輸，數位偏移值包含識別偏移之二元數值。

自另一態樣中可見，本發明提供時控比較器，該時控比較器包含：第一電壓輸入，該第一電壓輸入經配置以接收第一電壓；參考電壓輸入，該參考電壓輸入經配置以接收參考電壓； 時鐘輸入，該時鐘輸入經配置以接收輸入時鐘訊號；偏移輸入，該偏移輸入經配置以接收數位偏移值，該數位偏移值包含識別偏移之二元數值；比較電路系統，該比較電路系統經配置以產生輸出訊號，該輸出訊號指示在輸入時鐘訊號之時鐘轉換處，第一電壓是大於還是小於參考電壓與由數位偏移值識別之偏移之和；及調諧電路系統，該調諧電路系統經配置以回應於數位偏移值而調整比較電路系統以改變偏移。

經數位調整之偏移調諧電壓與參考電壓之間的時控比較之上述技術亦可用於除控制電壓產生以外之應用。時控比較器可具有比較電路系統，該比較電路系統利用偏移比較第一電壓與參考電壓；及調諧電路系統，該調諧電路系統用於回應於數位偏移值而調整比較電路系統以改變偏移。此配置賦能時控比較器調諧在無需諸如參考電壓產生器或數位類比轉換器之類比組件之情況下比較第一電壓時所針對之位準，如此將增大功率消耗及電路複雜性。

時控比較器之比較電路系統可類似於上述時鐘控制電路系統。比較電路系統可具有第一電路系統及第二電路系統，該兩者競爭以將輸出節點拉向不同狀態。第一電路系統之驅動電流依據第一電壓而定，及第二電路系統之驅動電流依據參考電壓及數位偏移值而定。根據該等驅動電流中之何者較大，輸出節點將被拉向第一狀態及第二狀態中之一者，以指示第一電壓是否大於參考電壓與偏移之和。調諧電路系 統可基於數位偏移值，以與上述內容類似之方式，藉由使用切換電晶體選擇不同的拉動電晶體是否有效來調整第二電路系統之驅動電流。

時控比較器可用於積體電路中之不同用途。時控比較器可用於需要按輸入時鐘訊號控制之時序對兩個電壓之間的比較進行數位調諧之任一情形。在一個實例中，時控比較器可用以控制是否將時鐘脈衝傳輸至電壓產生電路系統以用於產生片上電壓，如上所述。

而且，時控比較器可用於電壓量測裝置以量測第一電壓之量值。時控比較器之輸出訊號指示第一電壓是大於還是小於參考電壓與偏移值之和，及由此，此舉提供第一電壓位準之定量指示。

為提供第一電壓位準之定量指示，可提供計數器以計數時控比較器之輸出訊號之轉換。計數器可計數在給定時段內發生之轉換數目，及電壓量測裝置可逐步調整數位偏移值，直至計數器在給定時段內偵測到零個輸出訊號轉換，此時，偏移值將表示第一電壓與參考電壓之間的差，從而容許量測第一電壓之量值。

對於時控比較器而言，參考電壓可包含任何電壓。例如，當積體電路中包括時控比較器時，供電電壓或積體電路中存在之任何其他電壓可用作參考電壓。

如若沒有適合之參考電壓可用於積體電路，則第一電壓之先前值可用作參考值。例如，可提供諸如閂鎖或電容器之保持元件以保持來自較早時鐘週期之第一電壓，以用於 與隨後週期中之第一電壓進行比較。此方案可用以產生輸出，該輸出以類似於△-Σ(delta-sigma)比較器之方式反映瞬時電壓實例之間的差異。

自另一態樣中可見，本發明提供時控比較器，該時控比較器包含：電壓輸入手段，該電壓輸入手段用於接收第一電壓及參考電壓；時鐘輸入手段，該時鐘輸入手段用於接收輸入時鐘訊號；偏移輸入手段，該偏移輸入手段用於接收數位偏移值，該數位偏移值將偏移識別為二元數值；比較手段，該比較手段用於產生輸出訊號，該輸出訊號指示在輸入時鐘訊號之時鐘轉換處，第一電壓是大於還是小於參考電壓與由數位偏移值識別之偏移之和；及調諧手段，該調諧手段用於回應於數位偏移值而調整比較電路系統以改變偏移。

2‧‧‧積體電路

4‧‧‧電路區塊

6‧‧‧電壓產生電路系統

8‧‧‧時鐘控制電路系統

10‧‧‧處理邏輯

12‧‧‧虛擬電源軌道

13‧‧‧接地功率軌道

14‧‧‧電源軌道

16‧‧‧功率閘控電晶體

18‧‧‧保留電晶體

20‧‧‧睡眠訊號

22‧‧‧保留訊號

24‧‧‧位準偏移器

26‧‧‧位準偏移器

30‧‧‧階段

32‧‧‧電容器

40‧‧‧第一電路節點

42‧‧‧第二電路節點

50‧‧‧時控比較器

52‧‧‧參考電壓

54‧‧‧偏移值

60‧‧‧交叉耦接反相器

62‧‧‧交叉耦接反相器

64‧‧‧重置電晶體

66‧‧‧觸發電晶體

70‧‧‧第一電路系統

72‧‧‧第二電路系統

74‧‧‧拉動電晶體

76‧‧‧拉動電晶體

76-0‧‧‧拉動電晶體

78‧‧‧調諧電路系統

80‧‧‧切換電晶體

82‧‧‧平衡電晶體

100‧‧‧步驟

102‧‧‧步驟

104‧‧‧步驟

106‧‧‧步驟

108‧‧‧步驟

109‧‧‧步驟

150‧‧‧多工器

160‧‧‧片上振盪器

180‧‧‧偏移轉換器

190‧‧‧唯讀記憶體

192‧‧‧圖形

200‧‧‧電壓量測裝置

205‧‧‧計數器

210‧‧‧偏移控制電路系統

220‧‧‧儲存元件

本技術將僅藉由實例之方式，參考如附圖中所圖示之本技術實施例來進行進一步描述，在該等附圖中：第1圖圖示具有電壓產生電路系統之積體電路；第2圖圖示具有多個階段之充電泵，該充電泵可用作電壓產生電路系統之實例；第3圖圖示第2圖中充電泵之單個階段之示例性電路實施； 第4A圖及第4B圖圖示充電泵實例，在該充電泵中，連續充電階段係由時鐘訊號之互補階段時控；第5圖圖示時鐘控制電路系統實例，時鐘控制電路系統用於控制是否將時鐘脈衝傳輸至電壓產生電路系統；第6圖圖示時鐘控制電路系統之示例性電路佈置；第7圖圖示在積體電路中控制電壓產生之方法；第8A圖及第8B圖係時序圖，該等圖式圖示積體電路之第一操作實例中之電壓產生時鐘訊號及所產生之片上電壓；第9A圖及第9B圖係時序圖，該等圖式圖示第二操作實例中之電壓產生時鐘訊號及片上電壓，與第一實例相比，該實例中之電壓偏移減少；第10圖圖示與先前建議相比，由本技術所達成之功率消耗之降低；第11圖圖示圖形，該圖形圖示系統如何回應於電路區塊之負載變化；第12圖圖示實例，該實例中提供多工器以在數個時鐘訊號中選擇一個時鐘訊號以用於供應至電壓產生電路系統；第13圖圖示實例，該實例中提供偏移轉換器以將輸入偏移值轉換為將供應至時鐘控制電路系統之偏移值；及第14圖圖示使用可數位調諧之時控比較器量測任一任意片上電壓之量值的實例。

第1圖示意性地圖示包含電路區塊4、電壓產生電路系統6，及時鐘控制電路系統8之積體電路2。在此實例中，電壓產生電路系統6包含充電泵，儘管亦可使用其他形式之電壓產生電路系統。向積體電路2供應供電電壓VDDG。充電泵6將供電電壓轉換至增大之片上電壓VDDGB，該片上電壓VDDGB被供應至電路區塊4。時鐘控制電路系統8接收輸入時鐘訊號CK，及控制電壓產生時鐘訊號QP向充電泵6之傳輸。時鐘控制電路系統8選擇性地防止或容許輸入時鐘訊號CK之時鐘脈衝作為電壓產生時鐘訊號QP之時鐘脈衝被傳輸至充電泵6。

電路區塊4包含處理邏輯10，該處理邏輯10耦接在虛擬電源軌道12(VDD)與接地功率軌道13(VSS)之間。虛擬電源軌道12耦接至電源軌道14(VDDG)，電源軌道14經由彼此平行佈置之功率閘控電晶體16及保留電晶體18承載供電電壓VDDG。功率閘控電晶體16係P通道金氧半導體(P-channel metal oxide semiconductor；PMOS)電晶體，該電晶體在該電晶體之閘極處接收睡眠訊號20，該睡眠訊號20控制是將邏輯10置於有效模式還是功率節約模式。當睡眠訊號20較低時，則功率閘控電晶體16開啟，及因此使虛擬電源軌道12達到供電電壓位準VDDG以將處理邏輯10置於有效模式。當睡眠訊號20較高時，則功率閘控電晶體16之導電性降低及使虛擬電源軌道12與電源軌道14上之供電電壓VDDG絕緣，以將邏輯10置於功率節約模式，在該模式下，功率消耗得以降低及邏輯10無效。在功率節約模式期間，處理邏輯10 (例如，暫存器內容)之內部狀態丟失。保留電晶體18係N通道金氧半導體(N-channel metal oxide semiconductor；NMOS)電晶體，該電晶體在該電晶體之閘極處接收保留訊號22，該保留訊號22控制保留電晶體18以選擇性地將處理邏輯10置於保留模式，在該模式下，功率消耗得以降低，但處理邏輯10內之狀態得以保持。在保留模式下，功率消耗低於正常模式下之功率消耗，但高於功率節約模式下之功率消耗。儘管第1圖圖示一個功率閘控電晶體16及一個保留電晶體18，但將瞭解，實際上可提供多個功率閘控電晶體16及保留電晶體18。

在沒有充電泵6之情況下，睡眠訊號20及保留訊號22將通常在接地位準VSS與電源位準VDDG之間變化。然而，增大之電壓VDDGB由位準偏移器24、位準偏移器26用以將睡眠訊號20及保留訊號22轉換至在接地位準VSS與增大的電壓位準VDDGB之間變化之訊號。由於功率節約及可靠性之原因，利用增大之電壓驅動功率閘控電晶體16及保留電晶體18十分有用。對於功率閘控電晶體16而言，利用增大之睡眠訊號過驅動電晶體閘極更強地關閉功率閘控電晶體16，從而減少在功率節約模式期間經由功率閘控電晶體之洩漏，及因此降低積體電路2之功率消耗。對於保留電晶體18而言，在保留模式期間，橫跨處理邏輯10之電位差得以降低。為維持處理邏輯10中之狀態，可能需要最小電位差。向保留電晶體18施加增大電壓可略微提高整個處理邏輯10之電位差，以確保電位差足以保持狀態。儘管第1圖圖示實例，在 該實例中，使用高於供應至積體電路2之供電電壓VDDG之增大電壓可十分有用，但亦可有需要使用增大電壓之其他原因，及本技術並非限定於第1圖中所示之電路區塊4實例。

第2圖圖示用於產生增大電壓VDDGB之充電泵6之實例。充電泵6具有數個充電泵送階段30，該等階段30藉由使用互補時鐘訊號CP1、CP2(為簡明起見，對應於第1圖中圖示為單個時鐘QP之時鐘，第二互補時鐘可藉由使時鐘QP反向而產生)而經時控。每一階段30亦接收控制訊號VC0-VC3以用於選擇階段30是否有效。每一階段具有電容器32，該電容器32在一半時鐘週期期間充電，及在另一半時鐘週期期間放電。藉由使電容器32充電及放電，可增大電壓。為提供不同的電壓增量，可使用控制訊號VC0-VC3一次啟動不同數目之階段。儘管每一階段中電容器32之電容可能相同，但在第2圖之實例中，電容以二的冪(C、2C、4C、8C)變化，以便可選擇與控制訊號VC3：VC2：VC1：VC0之二元值對應之總電容。

第3圖圖示充電泵送電路實例，該充電泵送電路可用於第2圖中所示之充電泵送階段30中之任何階段，以將供電電壓VDDG轉換至增大電壓VDDGB。電容器C1耦接在第一電路節點40與第二電路節點42之間。電容器C1在操作中之充電階段期間進行充電，及在操作中之放電階段期間進行放電。在此實例中，充電階段在時鐘訊號CK(CP1)較高及該時鐘訊號CK之互補時鐘訊號NCK(CP2)較低時出現，及放電階段在時鐘訊號CK較低及互補時鐘訊號NCK較高時出現(儘 管在需要時此舉亦可以其他方式實施)。

在充電階段期間，PMOS電晶體M0、PMOS電晶體M1將第一電路節點40耦接至供電電壓VDDG，及NMOS電晶體M5將第二電路節點42耦接至接地電壓GND(對應於第1圖中之VSS)。此舉使得電容器C1利用橫跨電容器C1之電壓差進行充電，該電壓差對應於(VDDG-GND)。在放電階段期間，電晶體M0及電晶體M5關閉，及電晶體M3及電晶體M4開啟。此舉將第二電路節點42耦接至供電電壓VDDG，及將第一電路節點40耦接至輸出節點，該輸出節點將承載增大之電壓VDDGB。將第二電路節點42連接至供電電壓VDDG使電容器C1中先前處於接地位準GND之側達到供電電壓位準VDDG。由於整個電容器C1已存在電壓差(VDDG-GND)，因此電容器C1另一側之電壓便增大至(2VDDG-GND)，該電壓作為增大電壓VDDGB輸出(實際上，增大電壓將由於例如洩露而導致之損失而略微小於2VDDG-GND)。藉由回應於時鐘訊號CK/NCK之每一脈衝而重複充電階段及放電階段，可在一段時期內維持增大電壓VDDGB以產生高於供應至積體電路2之電源位準VDDG之電壓位準。如若某一時間不需要增大電壓，則可使用賦能訊號EN(對應於第2圖中所示之訊號VC)來選擇性地關閉電晶體M1、電晶體M2以停用充電泵，在此情況下，增大電壓VDDGB將減少至供電電壓VDDG位準。

充電泵6之每一階段30類似於第3圖，及獨立產生增大電壓VDDGB。藉由提供多個階段，可向更大的負載供應 增大電壓VDDGB。如第4A圖及第4B圖中所示，充電泵6之連續階段可配備有互補時鐘訊號CP1、CP2，該兩個互補時鐘訊號CP1、CP2經同步但具有相對極性。此配置對於平滑化由充電泵6所產生之增大電壓VDDGB十分有用。如若利用時鐘訊號之相同極性時控每一階段，則將在放電階段期間產生增大電壓VDDGB，但在充電階段期間不產生增大電壓VDDGB，從而獲得振盪訊號。藉由連接一個階段PH1，使該階段PH1之時鐘輸入CK連接至第一時鐘CP1及該階段PH1之反相時鐘輸入NCK連接至第二時鐘CP2，及以相反方式連接第二階段PH2，使第二階段PH2之時鐘輸入CK連接至第二時鐘CP2及第二階段PH2之反相時鐘輸入NCK連接至第一時鐘CP1，一個階段之充電階段可與另一階段之放電階段同時發生，以減少增大電壓VDDGB之變化。可使用之充電泵6之另一實例在共同讓渡之美國專利申請案第13/562,516號中得以揭示，該申請案之內容在此以引用之方式併入本文中。

以此方式，充電泵6產生增大電壓以用於積體電路2。然而，第3圖中所示之電晶體在時鐘每次變更狀態時經受動態功率損失。提供至充電泵6之時鐘訊號的頻率越大，功率損失越大，及消耗之總功率越大。時鐘控制電路系統8控制時鐘脈衝向充電泵6之傳輸，以便在產生充足電壓位準之情況下，一旦增大電壓VDDGB已降至臨限位準之下，則可在傳輸另一時鐘脈衝之前抑制此時鐘脈衝之傳輸長達一段時間以節約功率。此配置平衡對低功率消耗之需求與對將產生的給定位準之增大電壓之需求。時鐘控制電路系統8亦容許電 壓產生適應電路區塊4中不同位準之電路負載，如下文中將根據第11圖所說明。

第5圖圖示用於控制時鐘脈衝向充電泵6之傳輸之時鐘控制電路系統8的實例。時鐘控制電路系統8包含時控比較器50，該時控比較器50比較來自充電泵6之增大電壓VDDGB與參考電壓52。在此實例中，VDDG之供電電壓用作參考電壓52，但如若需要，積體電路2內之另一電壓亦可用作參考值來代替。參考電壓52之偏移為可數位調諧之偏移，該偏移以由自外部輸入至積體電路2之數位偏移值54所識別。如若增大電壓VDDGB大於參考電壓52與由偏移值54識別之偏移之和，則輸入時鐘CLK之時鐘脈衝作為電壓產生時鐘QP之時鐘脈衝傳播至充電泵6。另一方面，如若增大電壓VDDGB大於參考電壓52與由數位偏移值54表示之偏移之和，則時鐘脈衝不傳播至充電泵6。

偏移值54容許使用者調諧增大電壓VDDGB之位準，比較器50將在該位準處於時鐘脈衝之產生與抑制之間進行切換。偏移值54係將偏移表示為二元數值(在此實例中為五位元值OFFSET[4：0])之數位值。比較器具有數個內建偏移位準，該等內建偏移位準固線式連接至比較器之電路系統中，及基於使用者輸入之二元值來選擇適當之偏移。如若偏移較大，則將不容許增大電壓VDDGB在降至參考電壓52與偏移之和以下之前過早下降，及另一時鐘脈衝傳輸至充電泵6以將電壓再次增回至該時鐘脈衝之最大增壓值。另一方面，如若偏移較小，則增大電壓VDDGB在降至參考電壓與偏移之 和以下之前可降至更接近參考電壓52，及因此，時鐘訊號QP之連續時鐘脈衝之間將存在更長時間。以此方式，電壓產生時鐘訊號QP之脈衝密度可經控制以便在經過一段時間之後改變增大電壓VDDGB之平均值，及改變所消耗的功率。

第6圖圖示第5圖中所示之時控比較器50之電路實例，但將瞭解，亦可使用其他電路實施。時控比較器50包含一對交叉耦接反相器60、62。反相器60中之一者之輸出節點作為電壓產生時鐘訊號QP輸出以用於時控充電泵6。提供數個重置電晶體64以在輸入時鐘訊號CLK較低時將交叉耦接反相器60、62之多個電路節點重置為初始值。在此實施例中，重置電晶體64將QP拉高作為預設值(其他實施可將QP重置為較低)。

當輸入時鐘訊號CLK轉變至較高時，觸發電晶體66開啟，及此舉觸發第一電路系統70與第二電路系統72之間的競爭，該兩個電路系統與彼此競爭以使輸出節點QP被拉向相反狀態。第一電路系統包含拉動電晶體74，該拉動電晶體74之閘極耦接至增大電壓VDDGB，使得經由第一電路系統70之驅動電流依據增大電壓VDDGB量值而定。第二電路系統72具有數個拉動電晶體76，該等拉動電晶體76之閘極耦接至參考電壓VRef(該參考電壓VRef在此實例中為供電電壓VDDG)。因此，經由第二電路系統72之驅動電流依據參考電壓VDDG而定。第二電路系統72具有調諧電路系統78，該調諧電路系統78回應於數位偏移值54而改變第二電路系統72之驅動電流。調諧電路系統78具有數個切換電晶體80， 該等切換電晶體80回應於數位偏移值54之各個位元而開啟及關閉。每一切換電晶體80控制第二電路系統72之拉動電晶體76中對應拉動電晶體是否有效。不同拉動電晶體76可具有不同驅動強度(例如由不同電晶體尺寸或不同摻雜濃度所導致之不同驅動強度)，及因此，藉由回應於數位偏移值54而開啟或關閉不同的切換電晶體80組合，可提供不同的驅動強度偏移以補充由永遠開啟之預設拉動電晶體76-0提供之驅動強度。藉由按二的冪的比率(1、2、4、8、16……)之比例提供不同的拉動電晶體76之驅動強度，可建立數個相對平均間隔之偏移配置，該等偏移配置與數位偏移值54之二元數值成比例。

當觸發電晶體66回應於輸入時鐘訊號CLK之上升邊緣而開啟時，無論第一電路系統70與第二電路系統72中之何者具有更大的驅動電流，則該者將贏得競爭以影響交叉耦接反相器60、62之狀態。如若增大電壓VDDGB大於參考電壓VDDGB與由偏移值54表示之偏移之和，則第一電路系統70之拉動電晶體74所具有之驅動電流將大於第二電路系統72中有效拉動電晶體76之總驅動電流，及此情況將使交叉耦接反相器之輸出節點QP被拉高，此舉抑制時鐘脈衝向充電泵6之傳輸(在由重置電晶體64初始化時，QP將保持高位)。另一方面，如若增大電壓VDDGB小於參考電壓VDDGB與偏移之和，則經由第二電路系統72之驅動電流將大於經由第一電路系統70之驅動電流，及因此，第二電路系統72將贏得競爭，及將使輸出節點QP對應於傳輸至充電泵6之時鐘 脈衝而降低。有效電晶體之驅動強度越大，偏移越大；及因此，比較器50在觸發與抑制時鐘脈衝之間進行切換之點處的增大電壓VDDGB值越高。

此形式之時控比較賦能與增大電壓相比較之臨限位準之數位調諧。參考電壓VDDG自身可保持固定，及因此無需用於改變參考電壓位準之類比電壓產生器。相反，數個不同的偏移路徑固線式連接至第二電路系統78中之比較器50內，及可藉由使用數位偏移值54來選擇該等偏移路徑以改變臨限位準，及由此改變增大電壓VDDGB之平均位準。

儘管第一電路系統由於總是有效因此不具有任何切換電晶體80，但可以與拉動電晶體74串聯之方式提供平衡電晶體82，以在切換電晶體80有效時反映通過第二電路系統72中的切換電晶體80之電流之效應。同樣，可在第二電路系統中提供平衡電晶體82以用於任何永久有效之拉動電晶體76-0。平衡電晶體82確保第一電路系統70與第二電路系統72之間的驅動電流差歸因於增大電壓VDDGB與參考電壓VDDG及偏移之和之間的差，而非歸因於其他電路配置差。

儘管第6圖圖示拉動電晶體74、拉動電晶體76，該等拉動電晶體74、76之閘極直接耦接至增大電壓VDDGB或參考電壓VRef，但在其他實例中，該等閘極可由依據VDDGB或VRef而定之另一電壓間接控制。

第7圖圖示在積體電路中控制電壓產生之方法。在步驟100中，時鐘控制電路系統8接收數位偏移值54，該數位偏移值54識別將應用至參考電壓52之偏移。在步驟102 中，控制電路系統8藉由根據偏移值之對應位元開啟或關閉不同的切換電晶體80來調諧比較器偏移。在步驟104中，增大電壓VDDGB與參考位準VDDG及偏移之和相比較。偏移依據切換電晶體80中之何者已開啟而定，以使得第二電路系統70之對應拉動電晶體76有效。如若增大電壓VDDGB大於參考電壓VDDG與偏移之和，則在步驟106中，抑制時鐘脈衝向充電泵6之傳輸。另一方面，如若增大電壓VDDGB並不大於參考電壓VDDG與偏移之和，則在步驟108中，時鐘脈衝經傳輸至充電泵以在步驟109中觸發電壓VDDGB之增大。在增大電壓VDDGB等於參考電壓VDDG與偏移之和之情況下，可選擇步驟106及步驟108兩者之一。

第8A圖至第9B圖係圖形，該等圖形圖示充電泵時鐘訊號QP及充電泵6回應於時鐘訊號QP而產生之增大電壓VDDGB之兩個實例。在第8A圖及第8B圖所示之實例中，偏移之設定相對較高。第8A圖圖示發送至充電泵6之時鐘脈衝QP，而第8B圖則圖示由充電泵6產生之增大電壓VDDGB。每次將時鐘脈衝發送至充電泵6，增大電壓VDDGB便升至最大值Vmax，且然後開始下降，直至發送另一時鐘脈衝。由於偏移適當較高，因此增大電壓降至參考電壓Vref與偏移之和以下耗時不長，此時，產生另一時鐘脈衝以將電壓增回至最大位準。因此，在第8B圖中，隨時間變化之增大電壓之平均位準Vave相對較高。當電路區塊4需要相對較高之增大電壓時，可選擇此操作模式。

另一方面，在第9A圖及第9B圖中，已藉由提供對 應於較小偏移之偏移值來選擇較低電壓設定。儘管最大之增大電壓位準Vmax仍與第8B圖中相同，但較低偏移意謂著電壓在降至參考電壓與偏移之和以下之前可能進一步下降，及因此，第9A圖中連續時鐘脈衝之間的時期長於第8A圖中之該時期。第9A圖中之負載比為20%，使得五分之四的時鐘脈衝經抑制。由於時鐘脈衝之數目減少，因此功率消耗因為充電泵6中之動態功率損失較少而較低。第9B圖中之增大電壓VDDGB之時間平均值Vave低於第8B圖中之該時間平均值Vave，因為時鐘脈衝之產生頻率不高，及因此，連續時鐘脈衝之間的電壓進一步下降。

由此，藉由提供不同之偏移值54，使用者或控制電路可使用數位控制機制來選擇不同的操作模式。並非必須提供用於產生不同位準之參考值電壓52之類比電壓產生器。相反，供電電壓或電路內之任何其他電壓可簡單用作恆定參考，及可藉由使用比較器50數位調諧偏移。

第10圖圖示由先前建議(標誌為「Osc_load」)所消耗之功率與當前建議(標誌為「建議」)所消耗之功率之間的比較。在先前建議中，提供環式振盪器以調整電壓增大量。此建議消耗之功率遠多於當前建議，在當前建議中，數位回饋方法用以使用數位時控比較器來控制提供至充電泵6之時鐘訊號之脈衝密度。如第10圖中所示，在一些情況下，實現多達85%之功率節約。

除依據更大增壓重要還是節約更多功率重要來提供選擇不同操作點之選項之外，比較器50亦容許系統對電路區 塊4之負載變化作出反應。此比較器實例在第11圖中經圖示。線條110表示自充電泵6汲取之電流，用以饋送電晶體16、電晶體18之閘極洩漏及位準偏移器24、位準偏移器26中之洩漏。在自第1段時間至第5段時間之初始時期中，電流較低，從而指示電路負載較低。由於負載較低，因此增大電壓保持高於在負載較高之情況下的增大電壓，且因此自最大電壓值降至參考電壓與偏移之和以下將耗時更久。因此，每段單位時間內相對較少數目之電壓產生時鐘訊號QP之脈衝經傳輸，如第11圖之線條120中所示。當電路負載在第6段時間增高時，此舉導致增大電壓將略微下降(第11圖之線條130)。由此，增大電壓將比負載較低時更快接近參考電壓與偏移之和，及因此將更頻繁地產生時鐘脈衝(請參看第6段時間之後的線條120)。頻率更高之時鐘將使電壓更規律性地增大以維持增大的負載所需之電壓位準。如若負載隨後再次下降，則增大電壓位準將再次提高，此提高將由比較器偵測到，及時鐘頻率再次降低以節約功率。由此，比較器賦能系統以處理電路負載變化，以藉由避免傳輸過多時鐘脈衝來節約功率。

第12圖圖示時鐘控制電路系統8之另一實施例。第12圖與第5圖相同，不同之處在於第12圖提供多工器150，該多工器150用於選擇將哪一時鐘訊號提供至充電泵6。多工器150可在自時鐘控制電路系統8提供之電壓產生時鐘訊號QP與由片上振盪器160提供的另外之時鐘訊號CKQ之間進行選擇。在無需由時鐘控制電路系統8提供之適應性功率節 約之情況下，可使用該另外之時鐘訊號CKQ，或用以初始化充電泵6以便在激活時鐘控制電路系統8之適應性技術之前使該充電泵6達到穩定操作。在其他實例中，多工器150可用以選擇其他時鐘訊號源，例如在外部時鐘訊號與片上產生之時鐘訊號之間進行選擇。

第13圖圖示時鐘控制電路系統8之另一實例。第13圖與第5圖相同，不同之處在於第13圖提供偏移轉換器180，該偏移轉換器180用以將輸入偏移值轉換至將供應至比較器50之數位偏移值54。在理想實施中，第6圖中圖示之比較器50可提供均勻分佈之偏移狀態範圍，該狀態範圍提供利用數位偏移值54之不同值線性改變之偏移。然而，實際上，溫度或製程變化可能導致偏移點之非線性分佈。為了給予使用者偏移線性縮放之印象，偏移轉換器180可將輸入偏移值之非線性映射應用至將供應至比較器50之值。唯讀記憶體190可在輸入偏移值與所供應之偏移值54之間儲存映射，及在該兩個值之間進行轉換。第13圖包括圖形192，該圖形192圖示所供應之偏移值54可如何隨著輸入偏移值改變之實例。輸入偏移值之數個值可能映射至相同數位偏移值54。

儘管先前實施例重點在於使用時控比較器54以控制由充電泵6進行之電壓產生，但該時控比較器54亦可用於其他用途。比較器50可用於以下任何電路中：在該電路中，第一電壓將按由輸入時鐘控制之時序與臨限電壓相比較，在此情況下，臨限電壓需經調諧以進行不同比較。儘管先前時控比較器原本將需要用於產生不同的參考電壓以與第一電壓 相比較之類比電壓產生器，但本技術可使用固定參考電壓，及回應於偏移值54而數位調諧比較臨限值。

第14圖圖示電壓量測裝置200之實例，該電壓量測裝置200使用時控比較器50以用於量測輸入電壓之位準。比較器50可與第6圖中之比較器相同，及產生輸出訊號QP，該輸出訊號QP指示是否在輸入時鐘訊號CLK之上升邊緣處，測得電壓是大於或小於參考電壓RefV與由偏移值54表示之偏移之和。利用第6圖中圖示之電路配置，如若測得電壓大於參考電壓與偏移之和，則將不在輸出訊號QP中傳播時鐘脈衝；及如若測得電壓小於參考與偏移之和，則將出現輸出時鐘脈衝。將瞭解，當測得電壓小於參考電壓與偏移之和時，比較器50可經修正以產生時鐘脈衝。因此，輸出訊號QP給予測得電壓是大於或小於參考與偏移之和的定性指示。藉由提供不同的數位偏移值，可調整將與測得電壓相比較之位準。

為決定測得電壓之絕對值，提供計數器205以計數在給定時段內發生之輸出訊號QP之脈衝數目。重置訊號及賦能訊號分別控制計數器之重置及賦能。在偵測到給定數目之時鐘脈衝之後，藉由偏移控制電路系統210調整偏移值54以增加或減少偏移，直至計數器205在給定時段內偵測到零個脈衝。測得電壓之絕對值由在計數器首次計數零個時鐘脈衝之點處之偏移指示。數位偏移值54之每一不同值可映射至給定電壓差(例如，可在測試時間獲取每一不同偏移值54之電壓差，及可將該電壓差載入記憶體)。可藉由向參考電壓RefV 添加電壓差來決定測得電壓。

參考電壓可為任何可用電壓，無論該電壓由片上產生器還是片下產生器產生。如若沒有適合電壓可用於用作參考，則如第14圖中虛線所示，參考電壓可為來自先前處理週期中之測得電壓之值。諸如電容器之儲存元件220可用以儲存較早測得電壓值，及此值可藉由使用比較器50與測得電壓比較。如若參考電壓RefV係利用連續測得電壓值持續更新，則比較器50可充當Σ-△(sigma-delta)比較器，該比較器偵測測得電壓中之瞬時變化。

儘管本發明之說明性實施例已在本文中參考附圖進行詳細描述，但將理解，本發明並非限定於彼等精確實施例，及熟習該項技術者可在不脫離本發明之範疇及精神之情況下於該等實施例中實現各種變更及潤飾，如所附專利申請範圍所定義。

6‧‧‧電壓產生電路系統

8‧‧‧時鐘控制電路系統

50‧‧‧時控比較器

52‧‧‧參考電壓

54‧‧‧偏移值

Claims (28)

1. 一種積體電路，該積體電路包含：電壓產生電路系統，該電壓產生電路系統經配置以接收一供電電壓及回應於一電壓產生時鐘訊號之時鐘脈衝而根據該供電電壓產生一片上電壓；一電路區塊，該電路區塊經配置以接收來自該電壓產生電路系統之該片上電壓；及時鐘控制電路系統，該時鐘控制電路系統經配置以控制該電壓產生時鐘訊號之該等時鐘脈衝向該電壓產生電路系統之傳輸；其中該時鐘控制電路系統經配置以接收一參考電壓及一數位偏移值，該數位偏移值包含識別一偏移之一二元數值；及該時鐘控制電路系統經配置以在該片上電壓大於該參考電壓與由該數位偏移值識別之該偏移之和的情況下，抑制該電壓產生時鐘訊號之該等時鐘脈衝向該電壓產生電路系統之傳輸。
2. 如請求項1所述之積體電路，其中該片上電壓不同於該供電電壓。
3. 如請求項1所述之積體電路，其中該參考電壓包含該供電電壓。
4. 如請求項1所述之積體電路，其中該時鐘控制電路系統經配置以接收一輸入時鐘訊號，及回應於該輸入時鐘訊號之一時鐘脈衝以在該片上電壓小於該參考電壓與該偏移之該和之情況下，將該電壓產生時鐘訊號之一對應時鐘脈衝傳輸至該電壓產生電路系統。
5. 如請求項1所述之積體電路，其中該時鐘控制電路系統經配置以接收一輸入時鐘訊號，及該時鐘控制電路系統包含：一輸出節點，該輸出節點經配置以輸出該電壓產生時鐘訊號；第一電路系統，該第一電路系統經配置以回應於該輸入時鐘訊號之一時鐘轉換以使該輸出節點被拉向一第一狀態，以抑制該電壓產生時鐘訊號之一時鐘脈衝向該電壓產生電路系統之傳輸，其中該第一電路系統之一驅動電流依據該片上電壓而定；第二電路系統，該第二電路系統經配置以回應於該輸入時鐘訊號之該時鐘轉換以與該第一電路系統競爭，以使該輸出節點被拉向一第二狀態以觸發該電壓產生時鐘訊號之一時鐘脈衝向該電壓產生電路系統之傳輸，其中該第二電路系統之一驅動電流依據該參考電壓及該數位偏移值而定；及調諧電路系統，該調諧電路系統經配置以回應於該數位偏移值而調整該第二電路系統之該驅動電流。
6. 如請求項5所述之積體電路，其中該調諧電路系統經配置以回應於該數位偏移值而調整該第二電路系統之該驅動電流，使得該第一電路系統在該片上電壓大於該參考電壓與由該數位偏移值識別之該偏移之一和的情況下，贏得與該第二電路系統之該競爭。
7. 如請求項5所述之積體電路，其中該第二電路系統包含複數個拉動電晶體，該複數個拉動電晶體經配置以回應於該輸入時鐘訊號之該時鐘轉換而將該輸出節點拉至該第二狀態，其中該等拉動電晶體之一驅動電流依據該參考電壓而定；及該調諧電路系統經配置以依據該數位偏移值而選擇該複數個拉動電晶體中之多少個拉動電晶體為有效。
8. 如請求項7所述之積體電路，其中該調諧電路系統包含至少一個切換電晶體，該至少一個切換電晶體經配置以回應於該數位偏移值之一對應位元而選擇一對應拉動電晶體是否為有效。
9. 如請求項7所述之積體電路，其中該複數個拉動電晶體中至少一些拉動電晶體經配置以回應於該相同位準之該參考電壓而使不同的驅動電流通過。
10. 如請求項9所述之積體電路，其中該等不同的驅動電流具有二的冪的比率。
11. 如請求項1所述之積體電路，該積體電路包含一偏移轉換器，該偏移轉換器經配置以將一輸入偏移值轉換至一對應數位偏移值以用於供應至該時鐘控制電路系統。
12. 如請求項11所述之積體電路，其中該偏移轉換器包含一唯讀記憶體，該唯讀記憶體經配置以儲存對應於該輸入偏移值之不同值的複數個數位偏移值。
13. 如請求項1所述之積體電路，該積體電路包含一多工器，該多工器經配置以選擇以下各者中之一者作為將供應至該電壓產生電路系統之該電壓產生時鐘訊號：(i)由該時鐘控制電路系統控制之該電壓產生時鐘訊號；及(ii)一另一電壓產生時鐘訊號。
14. 如請求項13所述之積體電路，該積體電路包含一片上時鐘產生器，該片上時鐘產生器經配置以產生該另一電壓產生時鐘訊號。
15. 如請求項1所述之積體電路，其中該片上電壓大於該供電電壓。
16. 如請求項15所述之積體電路，其中該電壓產生電路系統包含一充電泵電路系統，該充電泵電路系統經配置以增大該供電電壓以產生該片上電壓。
17. 一種積體電路，該積體電路包含：電壓產生手段，該電壓產生手段用於接收一供電電壓及回應於一電壓產生時鐘訊號之時鐘脈衝而根據該供電電壓產生一片上電壓；電路區塊手段，該電路區塊手段用於接收來自該電壓產生電路系統之該片上電壓；及時鐘控制手段，該時鐘控制手段用於控制該電壓產生時鐘訊號之該等時鐘脈衝向該電壓產生手段之傳輸；其中該時鐘控制手段經配置以接收一參考電壓及一數位偏移值，該數位偏移值包含識別一偏移之一二元數值；及該時鐘控制手段經配置以在該片上電壓大於該參考電壓與由該數位偏移值識別之該偏移之和的情況下，抑制該電壓產生時鐘訊號之該等時鐘脈衝向該電壓產生手段之傳輸。
18. 一種在包含電壓產生電路系統之一積體電路中產生一片上電壓之方法，該方法包含以下步驟：使用該電壓產生電路系統來產生該片上電壓，其中該片上電壓係回應於一電壓產生時鐘訊號之時鐘脈衝而根據一供電電壓所產生的；及 控制該電壓產生時鐘訊號之該等時鐘脈衝向該電壓產生電路系統之傳輸；其中該控制之步驟包含以下步驟：在該片上電壓大於一參考電壓與由該積體電路所接收之一數位偏移值所識別之一偏移之和的情況下，抑制該電壓產生時鐘訊號之該等時鐘脈衝向該電壓產生電路系統之傳輸，該數位偏移值包含識別該偏移之一二元數值。
19. 一種時控比較器，該時控比較器包含：一第一電壓輸入，該第一電壓輸入經配置以接收一第一電壓；一參考電壓輸入，該參考電壓輸入經配置以接收一參考電壓；一時鐘輸入，該時鐘輸入經配置以接收一輸入時鐘訊號；一偏移輸入，該偏移輸入經配置以接收一數位偏移值，該數位偏移值包含識別一偏移之一二元數值；比較電路系統，該比較電路系統經配置以產生一輸出訊號，該輸出訊號指示在該輸入時鐘訊號之一時鐘轉換處，該第一電壓是大於還是小於該參考電壓與由該數位偏移值識別之該偏移之一和；及調諧電路系統，該調諧電路系統經配置以回應於該數位偏移值而調整該比較電路系統以改變該偏移。
20. 如請求項19所述之時控比較器，其中該比較電路系統包含：一輸出節點，該輸出節點用於輸出該輸出訊號；第一電路系統，該第一電路系統經配置以回應於該輸入時鐘訊號之該時鐘轉換而使該輸出節點被拉向一第一狀態，其中該第一電路系統之一驅動電流依據該第一電壓而定；及第二電路系統，該第二電路系統經配置以與該第一電路系統競爭以回應於該輸入時鐘訊號之該時鐘轉換而使該輸出節點被拉向一第二狀態，其中該第二電路系統之一驅動電流依據該參考電壓及該數位偏移值而定。
21. 如請求項20所述之時控比較器，其中該第二電路系統包含複數個拉動電晶體，該複數個拉動電晶體經配置以回應於該輸入時鐘訊號之該時鐘轉換而將該輸出節點拉向該第二狀態；及該調諧電路系統經配置以依據該數位偏移值而選擇該複數個拉動電晶體中多少個拉動電晶體為有效。
22. 如請求項21所述之時控比較器，其中該調諧電路系統包含至少一個切換電晶體，該至少一個切換電晶體經配置以依據該數位偏移值之一對應位元來控制一對應拉動電晶體是否有效。
23. 一種積體電路，該積體電路包含： 如請求項19所述之該時控比較器；電壓產生電路系統，該電壓產生電路系統經配置以接收一供電電壓及回應於由該時控比較器產生之該輸出訊號之轉換而根據該供電電壓產生一片上電壓；及一電路區塊，該電路區塊經配置以接收來自該電壓產生電路系統之該片上電壓；其中該時控比較器之該第一電壓包含由該電壓產生電路系統產生之該片上電壓；及該時控比較器之該比較電路系統經配置以在該第一電壓大於該參考電壓與該偏移之和時抑制該輸出訊號之轉換。
24. 一種電壓量測裝置，該電壓量測裝置包含：如請求項19所述之該時控比較器；及電壓量測電路系統，該電壓量測電路系統經配置以使用該時控比較器之該輸出訊號來決定該第一電壓之該量值。
25. 如請求項24所述之電壓量測裝置，其中該電壓量測電路系統包含一計數器，該計數器經配置以對該時控比較器之該輸出訊號之轉換進行計數。
26. 如請求項25所述之電壓量測裝置，其中該電壓量測電路系統包含偏移控制電路系統，該偏移控制電路系統經配置以調整該數位偏移值，直至該計數器在一預定時段內對該輸出訊號之轉換計數為零。
27. 如請求項24所述之電壓量測裝置，其中該參考電壓包含該第一電壓之一先前值。
28. 一種時控比較器，該時控比較器包含：第一電壓輸入手段，該第一電壓輸入手段用於接收一第一電壓；參考電壓輸入手段，該參考電壓輸入手段用於接收一參考電壓；時鐘輸入手段，該時鐘輸入手段用於接收一輸入時鐘訊號；偏移輸入手段，該偏移輸入手段用於接收一數位偏移值，該數位偏移值將一偏移識別為一二元數值；比較手段，該比較手段用於產生一輸出訊號，該輸出訊號指示該第一電壓在該輸入時鐘訊號之一時鐘轉換處是大於還是小於該參考電壓與由該數位偏移值識別之該偏移之一和；及調諧手段，該調諧手段用於回應於該數位偏移值而調整該比較電路系統以改變該偏移。