TW201443892A - 用於使用電荷監控形成記憶體單元之裝置及方法 - Google Patents
用於使用電荷監控形成記憶體單元之裝置及方法 Download PDFInfo
- Publication number
- TW201443892A TW201443892A TW103105694A TW103105694A TW201443892A TW 201443892 A TW201443892 A TW 201443892A TW 103105694 A TW103105694 A TW 103105694A TW 103105694 A TW103105694 A TW 103105694A TW 201443892 A TW201443892 A TW 201443892A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- capacitor
- coupled
- control logic
- comparator
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000012544 monitoring process Methods 0.000 title claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims abstract description 85
- 230000004044 response Effects 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005693 optoelectronics Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 108700036240 26S proteasome regulatory subunit 8 Proteins 0.000 description 1
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100037373 DNA-(apurinic or apyrimidinic site) endonuclease Human genes 0.000 description 1
- 102100029782 Eukaryotic translation initiation factor 3 subunit I Human genes 0.000 description 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 1
- 101000962131 Homo sapiens Mediator of RNA polymerase II transcription subunit 1 Proteins 0.000 description 1
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 1
- 101000915578 Homo sapiens Zinc finger HIT domain-containing protein 3 Proteins 0.000 description 1
- 102100039204 Mediator of RNA polymerase II transcription subunit 1 Human genes 0.000 description 1
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 1
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 1
- 102100028598 Zinc finger HIT domain-containing protein 3 Human genes 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 101150004703 eIF3i gene Proteins 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
- G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0076—Write operation performed depending on read result
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Read Only Memory (AREA)
- Materials Engineering (AREA)
- Secondary Cells (AREA)
Abstract
本發明闡述形成一記憶體單元之裝置及方法。在一個如此之方法中，施加至諸如一電阻性RAM(RRAM)記憶體單元之一記憶體單元之一形成電荷經監控以判定形成該單元之進度。若該單元正過於緩慢地消耗電荷，則可施加一較高電壓。若該單元正過於快速地消耗電荷，則可施加一較低電壓。可藉由將一電容器充電至一特定位準來監控該電荷，接著監控該電容器透過該單元之放電速率。該監控可使用比較器來量測該電荷。該監控亦可使用一類比轉數位轉換器來執行該監控。
Description
諸如電腦之裝置及其他電子產品(例如，數位電視、數位相機、蜂巢式電話、平板電腦、遊戲器件、電子閱讀器及諸如此類)通常具有帶有用以儲存資訊之記憶體單元之記憶體器件。某些記憶體器件可包含甚至在未經供電時儲存資訊之非揮發性單元。
100‧‧‧裝置
101‧‧‧電壓
102‧‧‧開關
104‧‧‧電容器
105‧‧‧節點
106‧‧‧電壓VPROG
108‧‧‧電晶體
110‧‧‧記憶體單元/記憶體
201‧‧‧電壓
202‧‧‧預充電開關
204‧‧‧電容器
205‧‧‧電壓
206‧‧‧電壓
210‧‧‧記憶體單元
220‧‧‧參考電壓/電壓
230‧‧‧比較器
232‧‧‧正輸入
234‧‧‧負輸入
236‧‧‧輸出
240‧‧‧控制邏輯
242‧‧‧輸出
244‧‧‧輸出
250‧‧‧圖形
260‧‧‧圖形
270‧‧‧圖形
280‧‧‧圖形
290‧‧‧圖形
301‧‧‧電壓
302‧‧‧預充電開關
304‧‧‧電容器
305‧‧‧電壓
306‧‧‧電壓
308‧‧‧電晶體
310‧‧‧記憶體單元
340‧‧‧控制邏輯
342‧‧‧輸出
344‧‧‧輸出
360‧‧‧比較器
362‧‧‧參考電壓/電壓
366‧‧‧輸出
370‧‧‧比較器
372‧‧‧參考電壓/電壓
376‧‧‧輸出
380‧‧‧比較器
382‧‧‧參考電壓/電壓
386‧‧‧輸出
401‧‧‧電壓
402‧‧‧預充電開關
404‧‧‧電容器
405‧‧‧電壓
406‧‧‧電壓
408‧‧‧電晶體
410‧‧‧記憶體單元
440‧‧‧控制邏輯
442‧‧‧輸出
444‧‧‧輸出
460‧‧‧類比轉數位轉換器
VCAP‧‧‧電容器
VCELL‧‧‧記憶體單元
VIN‧‧‧電壓
VPROG‧‧‧電壓
VREF‧‧‧參考電壓/電壓
VREF1‧‧‧參考電壓/電壓
VREF2‧‧‧參考電壓/電壓
VREF3‧‧‧參考電壓/電壓
VTRIP1‧‧‧輸出
VTRIP2‧‧‧輸出
VTRIP3‧‧‧輸出
圖1圖解說明一項實施例中之用以形成一電阻性隨機存取記憶體單元之一電路；圖2A圖解說明另一實施例中之用以形成一電阻性記憶體單元之一電路；圖2B係圖解說明圖2A之電路實施例之操作之一時序圖；圖3圖解說明利用多個比較器來程式化一記憶體單元之一電路；且圖4係使用一類比轉數位轉換器之另一形成裝置實施例之一圖解說明。
通常形式之非揮發性記憶體包含快閃記憶體、EPROM(可抹除可程式化唯讀記憶體)、EEPROM(電可抹除可程式化唯讀記憶體)及諸如此類。已開發使用新技術來形成記憶體單元之稱作電阻性隨機存取
記憶體(RRAM)之一相對新形式之非揮發性記憶體。
在RRAM中，藉由施加一相對高電壓使得一介電質透過一細絲之形成傳導。用以製作RRAM之材料包含(但不限於)基於二元過渡金屬氧化物之材料、基於銅之材料及硫屬化合物。
為形成或程式化一RRAM記憶體單元，將記憶體單元置於一接通狀態中且施加一特定電壓達一特定時間量。形成RRAM記憶體單元之先前方法使用開放環路控制，將一固定電壓施加至每一記憶體單元達一設定時間量。典型電壓介於自約3伏特至約5伏特之範圍內以形成記憶體單元且自約2伏特至約3伏特之範圍內以程式化該記憶體單元，此取決於所使用之材料、包含厚度、位元線/字線之電阻率、列及位元線驅動器差異及諸如此類之局部變化。典型形成時間介於自10奈秒至100奈秒之範圍內。此外，此值取決於用以形成單元之材料而變化。形成RRAM記憶體單元可在第一時間內視為程式化記憶體單元。
然而，上文所闡述之技術可並非最佳的，此乃因其將每一RRAM記憶體單元視為相同的。實際上，每一單元係稍微不同的。
某些單元需要較多電壓或電荷來形成記憶體單元。某些單元需要較少電壓或電荷。使用電壓及時間之一固定值可在使用比所需要多之電力時導致過度電力消耗。使用一過度電力量亦可不利地影響一RRAM記憶體單元之使用壽命。
相反，電壓及時間之相同固定值可不足以形成特定RRAM記憶體單元。使用一不足電力量可導致一缺陷RRAM記憶體單元。
圖1展示使用一適應技術來形成RRAM記憶體單元之本發明之一實施例之一概述。用以形成一記憶體單元之總體電荷經監控。在圖1中，將形成記憶體單元110。出於清晰之目的，未圖解說明可耦合至記憶體單元110之其他組件，諸如其他記憶體單元、讀取/寫入線、電力及諸如此類。然而，應理解，一記憶體單元操作所需之典型耦合將
呈現於各種實施例中。
當開關102關閉時，一電壓Vin 101用以將一電容器104充電。電容器104可包含一離散電容器或者一寄生電容器。電晶體108組態為一源極隨耦器組態。因此，記憶體單元110處之電壓(Vcell)可以以下方式計算：Vcell=Vprog-Vgs
其中Vprog係電晶體108之閘極處之電壓且Vgs係電晶體108之閘極處之電壓與電晶體108之源處之電壓之間的差，電晶體108之一固有性質。
電容器104之使用使得用以形成記憶體單元110之電荷易於藉由量測電容器之電壓Vcap(呈現於節點105處)經監控。用以形成記憶體110單元之電荷可使用以下方程式計算：Qset=△Vcap×Cref
其中Cref係電容器104之電容，△Vcap係節點105處之電壓之改變，且Qset係施加至記憶體單元110之總體電荷。
透過適當技術，形成記憶體單元110之進度可經監控。此後，用以形成記憶體單元110之電壓可動態地經調整(例如，改變)以計及記憶體單元110之特性。舉例而言，若記憶體單元110正在過於緩慢地消耗電荷(例如，在一特定時間量之後經監控電荷低於一特定(例如，預定)值)，藉此過於緩慢地形成記憶體單元110，Vprog可經增大以使得記憶體單元110以一較高速率消耗電荷。類似地，若記憶體單元110正過於快速地消耗電荷，此可過於快速地形成記憶體單元110，則Vprog可經減小以使得記憶體單元110以一較低速率消耗電荷。
存在可用以監控及控制記憶體單元之充電的數種技術。展示用以監控電壓Vcap之一比較器之使用之一實施例係展示於圖2A中。電壓Vin 201、預充電開關202、電壓Vcap 205、電容器204、電晶體208、電
壓Vprog 206及記憶體單元210起到類似於圖1中所展示之類似地編號之元件的作用。
一比較器230耦合至電容器204。比較器230具有兩個輸入：一正輸入232及一負輸入234。一參考電壓Vref 220在一參考電壓節點處耦合至負輸入234。比較器230亦具有耦合至控制邏輯240之一輸出236。控制邏輯240具有耦合至電壓Vprog 206之一輸出242及耦合至預充電開關202之一輸出244。在一項實施例中，Vprog 206係自4伏特至6伏特，Vin 201係自5伏特至7伏特，且Vref 220係自3伏特至6伏特。電容器204之值可介於自大致100毫微微法拉(fF)至1毫微法拉(nF)之範圍內。
比較器230經組態以使得當電壓Vcap 205降至低於電壓Vref 220時，輸出236跳脫。當輸出236跳脫時，控制邏輯240可經組態以降低(此在某些實施例中可包含關斷)電壓Vprog 206。在其他實施例中，控制邏輯240可經組態以在關於電壓、電荷或時序之特定監控情形中，升高電壓Vprog 206。
圖2B係圖解說明圖2A之電路實施例之一可能操作方案之一時序圖。圖形250表示預充電開關202之接通/關斷狀態，其中高值為接通且低值為關斷。圖形260表示Vcap 205處之電壓。圖形270表示比較器230之輸出236。圖形280表示Vprog 206處之電壓，如由控制邏輯240控制。圖形290表示記憶體單元210處之電壓。圖形250、260、270、280、290中之每一者係相對於增加時間繪製。
在圖2B之圖形250、260、270、280、290的左手側，所有位準係低的。當預充電開關202接通(由移動至一高位準之圖形250之振幅表示)時，電容器204開始充電，由圖形260中所展示之增加的電壓Vcap205所圖解說明。在一特定時間量之後，預充電開關202關斷(由自一高位準移動至一低位準之圖形250之振幅表示)。同時，當電壓Vcap變得高於電壓Vref 220時，比較器230的輸出236變高，如圖形270中所圖
解說明。當到達開始形成記憶體單元之程序的時間時，將電壓Vprog設定為一高位準，如圖形280中所展示。如圖形260中所展示，回應於將Vprog設定為高，電容器204開始放電且電壓Vcap開始降低。當電壓Vcap變為比電壓Vref低時，比較器230之輸出236變低，如圖形270中所見。此導致控制邏輯240關斷(例如，將Vprog之值減小至零)電壓Vprog，如圖形280中所見。此導致記憶體單元210處之電壓變為零，因此完成形成一RRAM記憶體單元之程序。
如上文所陳述，藉由使用比較器230來監控電容器204之電壓，流動至記憶體單元210中之電荷可經監控。在圖2A及圖2B中所展示之實施例中，實質上，比較器230正監控形成記憶體單元210之進度。若記憶體單元210係比如所期望更快地形成，則電容器204將快速放電，從而導致Vprog被快速關斷。若記憶體單元210係比如所期望更緩慢地形成，則電容器204將更緩慢地放電，從而導致Vprog被稍後關斷，以使得記憶體單元210經受一充電達一較長時間段。
圖3中展示一程式化電路之另一實施例。電壓Vin 301、預充電開關302、電壓Vcap 305、電容器304、電晶體308、電壓Vprog 306及記憶體單元310起到類似於圖1及圖2A中所展示之類似地編號之元件之作用。
此處，電容器304耦合至三個比較器360、370及380之正輸入。三個比較器360、370、380中之每一者之負輸入分別耦合至一不同參考電壓Vref1 362、Vref2 372及Vref3 382。因此，電壓Vref1 362耦合至比較器360之負輸入；電壓Vref2 372耦合至比較器370之負輸入；且電壓Vref3 382耦合至比較器380之負輸入。
比較器360、370及380中之每一者具有一輸出。比較器360具有一輸出366(標識為Vtrip1)。比較器370具有一輸出376(標識為Vtrip2)。比較器380具有一輸出386(標識為Vtrip3)。比較器360、370及380中之
每一者之輸出耦合至控制邏輯340。控制邏輯340具有兩個輸出342及344。輸出342耦合至Vprog 306且輸出344耦合至預充電開關302。
三個比較器之使用允許電壓Vprog之精細調整。在一項實施例中，Vref1大於Vref2，Vref2大於Vref3。在一項實施例中，Vref1=Vin-0.5V，Vref2=Vin-1V，及Vref3=Vin-1.5V。可在其他實施例中使用其他電壓。此一組態致使比較器360變為首先經啟動，從而致使輸出366首先改變，稍後在時間上後續接著輸出376及輸出386。數種不同用途可由此活動形成。
在一項實施例中，代替僅具有如關於圖2A所闡述之兩個位準(實質上等效於接通及關斷，或邏輯「0」及邏輯「1」)，Vprog之位準可具有3個位準-一個位準在每一不同比較器改變值時觸發。舉例而言，電壓Vprog可經設定為一第一位準以開始記憶體單元310之形成。在比較器360改變值(表示電壓Vcap 305已下降至一第一位準)之後，電壓Vprog經設定為一第二值以控制記憶體單元310之形成速度。此第二值可比第一值高或低。在比較器370改變值(表示電壓Vcap 305已下降至一第二位準)之後，電壓Vprog經設定為一第三值。此外，此第三值可係高於或低於第一值或者第二值之任何值。
在比較器380改變值(表示電壓Vcap 305已下降至一第三位準)之後，電壓Vprog可經設定為關斷電晶體308之一值，從而停止形成記憶體單元310之活動。
在一項實施例中，電壓Vprog之第三值大於電壓Vprog之第二值，該第二值繼而高於電壓Vprog之第一值。然而，應理解，用以形成記憶體單元310之各種材料可導致其他實施例中所使用之電壓Vprog 310之不同值。亦應理解，儘管圖3中展示三個比較器之使用，但此實施例可擴展至其他數目個比較器，小於三個或者大於三個，取決於所期望之解析度。
用於形成記憶體單元之一裝置之另一實施例展示於圖4中。電壓Vin 401、預充電開關402、電壓Vcap 405、電容器404、電晶體408、電壓Vprog 406及記憶體單元410起到類似於圖1、圖2A及圖3中所展示之類似地編號之元件之作用。一類比轉數位轉換器(ADC)460耦合至電容器404。ADC 460耦合至控制邏輯440，該控制邏輯繼而耦合至預充電開關402及電壓Vprog 406。
ADC 460之使用允許對控制邏輯440之操作做出精確調整。特定而言，ADC 460將通常具有比一多個比較器方案(諸如圖3中所圖解說明之一者)更精細之一解析度。控制邏輯440因此基於由ADC 460提供之值經組態以調整電壓Vprog 406及預充電開關402操作。如關於圖3所闡釋，存在用以使電壓Vprog 406之值變化之諸多可能方式；在此情形中，基於ADC 460之輸出。
舉例而言，電壓Vprog 406可在ADC 460感測電壓Vcap 405之一降低時連續地升高。或電壓Vprog 406可在ADC 460感測電壓Vcap 405之一降低時連續地降低。或電壓Vprog 406可在ADC 460感測Vcap 405之一降低時既向上又向下變化。
另外，時間之變數可由控制邏輯440使用。舉例而言，若控制邏輯440透過使用控制邏輯440內部之一計時器來感測記憶體單元410的形成正花費比如所期望的時間長(例如，藉由感測電壓Vcap 405高於其在一特定時間處應該具有之值)，則其可將電壓Vprog 406增大至高於其原本可能之電壓之一電壓。若控制邏輯440感測記憶體單元410的程式化正花費比如所期望少的時間，則其可將電壓Vprog 406降低至小於其原本可能之電壓之一值。
裝置之此等圖解說明意欲提供各種實施例之結構之一一般理解且不意欲提供可能利用本文中所闡述之結構之裝置之所有元件及特徵之一完整說明。
上文所闡述之組件中之任一者可以包含經由軟體之模擬的各種方式實施。因此，上文所闡述之裝置皆可表徵為本文中之(一或)若干「模組」。此等模組可包含或包含於硬體電路、單處理器及/或多處理器電路、記憶體電路、軟體程式化模組及物件及/或韌體及其組合中，如由裝置之架構所期望且如適於各種實施例之特定實施方案。舉例而言，此等模組可包含於一系統操作模擬封裝中，諸如一軟體電信號模擬封裝、一電力使用及分佈模擬封裝、一電容-電感模擬封裝、一功率/熱耗散模擬封裝、一信號發射-接收模擬封裝及/或用以操作各種潛在實施例或模擬其操作之軟體與硬體之一組合。
各種實施例之裝置可包含或包括於用於高速電腦、通信及信號處理電路、單處理器或多處理器模組、單嵌入式或多嵌入式處理器、多核心處理器、資料切換器及包含多層、多晶片模組之專用模組之電子電路中。此等裝置可作為子組件進一步包括在各種電子系統內，諸如電視、蜂巢式電話、個人電腦(例如，膝上型電腦、桌上型電腦、手持式電腦、平板電腦等)、工作站、無線電裝置、視訊播放器、音訊播放器(例如，MP3(動畫專家組，音訊層3)播放器)、車輛、醫用器件(例如，心臟監視器、血壓監視器等)、機上盒及其他。
上文參考圖1至圖4所闡述之實施例包含用於形成一記憶體單元之一方法，該方法包括：將一電壓施加至一記憶體單元；監控經由該電壓施加至該記憶體單元之一形成電荷；且基於被監控之該電荷調整該電壓。
將一電壓施加至一記憶體單元可包括將一電容器充電為具有一電容且透過該記憶體單元將該電容器放電。監控一形成電荷可包括量測跨越該電容器之電壓之一改變。調整該電壓可包括在該經監控電荷低於一特定值時增大該電壓。調整第一電壓可包括在該經監控電荷高於一特定預定值時降低該電壓。
一裝置可包括：一記憶體單元；一電容器；一比較器，其具有耦合至該電容器之一第一輸入、耦合至一參考電壓節點之一第二輸入及一輸出；一電晶體，其耦合至該電容器且耦合至該記憶體單元；及控制邏輯，其耦合至該比較器之該輸出。該控制邏輯可經組態以基於該比較器之該輸出而調整施加至該電晶體之一閘極之一電壓以形成該記憶體單元。
該控制邏輯可經組態以回應於第一比較器之第一輸入處之一電壓變為低於第一比較器之第二輸入處之一電壓而調整施加至該電晶體之閘極之電壓。
該比較器可包括一第一比較器且參考電壓節點可包括一第一參考電壓節點。可存在具有耦合至電容器之一第一輸入、耦合至一第二參考電壓節點之一第二輸入及一輸出之一第二比較器。該第二比較器之輸出耦合至控制邏輯。在操作期間，該第二參考電壓節點處之一電壓低於該第一參考電壓節點處之一電壓。
控制邏輯可經組態以回應於第一比較器之第一輸入處之電壓變為低於第一比較器之第二輸入處之電壓而將施加至電晶體之閘極之電壓調整至一第一位準。控制邏輯可進一步經組態以回應於第二比較器之第一輸入處之一電壓變為低於第二比較器之第二輸入處之一電壓而將施加至電晶體之閘極之電壓調整至一第二位準。
在某些實施例中，記憶體單元可包括一電阻性隨機存取記憶體(RRAM)單元。
在某些實施例中，電容器具有介於100毫微微法拉至1毫微法拉範圍內之一電容。
在某些實施例中，電晶體可組態為一源極隨耦器組態。
在某些實施例中，可存在耦合至電容器之一開關；其中該開關進一步耦合至該控制邏輯。該控制邏輯可經組態以操作該開關來開始
及結束該電容器之一充電。
在某些實施例中，一裝置可包括：一記憶體單元；一電容器；一電晶體，其耦合至該記憶體單元且耦合至該電容器；一類比轉數位轉換器(ADC)，其耦合至該電容器，該ADC具有基於該電容器之一電壓之一輸出；及控制邏輯，其耦合至該ADC之該輸出。該控制邏輯可經組態以基於該ADC之該輸出而調整施加至該電晶體之一閘極之一電壓以形成該記憶體單元。
該控制邏輯可經組態以回應於該ADC之該輸出指示該電容器之該電壓已達到一第一位準而調整施加至該電晶體之該閘極之該電壓。
在某些實施例中，該控制邏輯經組態以調整該電壓包括該控制邏輯經組態以降低施加至該電晶體之該閘極之該電壓。
在某些實施例中，該控制邏輯經組態以回應於該ADC之該輸出指示該電容器之該電壓已達到一第二位準而調整施加至該電晶體之該閘極之該電壓。
在某些實施例中，該記憶體單元包括一電阻性隨機存取記憶體(RRAM)單元。
在某些實施例中，該電晶體可組態為一源極隨耦器組態。在某些實施例中，可存在耦合至該電容器之一開關。該開關可進一步耦合至該控制邏輯。該控制邏輯可經組態以操作該開關來開始及結束該電容器之一充電。
在某些實施例中，形成一記憶體單元之一方法可包括將一電容器充電；將該經充電電容器耦合至該記憶體單元；回應於將該經充電電容器耦合至該記憶體單元監控施加至該記憶體單元之一形成電荷；及回應於該監控將該經充電電容器與該記憶體單元解耦。在某些實施例中，該方法可包含基於該經監控電荷控制該電容器之充電。
在某些實施例中，用於形成一記憶體單元之一方法可包括將一
電容器充電；透過耦合至一記憶體單元之一電晶體將該電容器放電；監控放電至該記憶體單元之該電荷；且判定該電荷是否足以形成該記憶體單元。
在某些實施例中，將一電容器充電可包括將該電容器耦合至一電壓源達一特定時間量；且在該特定時間量之後將該電容器與該電壓源解耦。
在某些實施例中，該方法進一步包含回應於判定該電荷足以形成該記憶體單元將該記憶體單元與該電容器解耦。
總而言之，當實施本發明之各種實施例時，具有RRAM單元之記憶體器件之操作可變得更高效且具有一較長使用壽命。因此，可增大消費者滿意度。
以上說明及圖式圖解說明本發明之某些實施例以使熟習此項技術者能夠實踐本發明之實施例。其他實施例可併入結構改變、邏輯改變、電改變、程序改變及其他改變。實例僅代表可能之變化。某些實施例之部分及特徵可包含於其他實施例之部分及特徵中或替代其他實施例之部分及特徵。在閱讀且理解上文說明後，熟習此項技術者將明瞭諸多其他實施例。
提供本發明之摘要以符合37 C.F.R.§1.72(b)，其需要將允許讀者快速斷定技術性發明之性質之一摘要。提交本摘要係基於以下理解：其並非將用以解釋或限制本申請專利範圍之範疇或意義。另外，在前述詳細說明中，出於簡化本發明之目的，可見各種特徵一起組合於一單項實施例中。不應將本發明之此方法解釋為反映以下之一意圖：所主張之實施例需要比每一請求項中所明確陳述之特徵多之特徵。而是，如以下申請專利範圍反映：發明性標的物在於少於一單一所揭示實施例之所有特徵。因此，以下申請專利範圍藉此併入至詳細說明中，其中每一請求項自身獨立地作為一單獨實施例。
100‧‧‧裝置
101‧‧‧電壓
102‧‧‧開關
104‧‧‧電容器
105‧‧‧節點
108‧‧‧電晶體
110‧‧‧記憶體單元
VPROG‧‧‧電壓
Claims (24)
- 一種用於形成一記憶體單元之方法，其包括：將一電壓施加至一記憶體單元；監控經由該電壓施加至該記憶體單元之一形成電荷；及基於被監控之該電荷來調整該電壓。
- 如請求項1之方法，其中將一電壓施加至一記憶體單元包括將一電容器充電為具有一電容，且透過該記憶體單元將該電容器放電；且其中監控一形成電荷包括量測跨越該電容器之電壓之一改變。
- 如請求項1之方法，其中調整該電壓包括：當該經監控電荷低於一特定值時，升高該電壓。
- 如請求項1之方法，其中調整第一電壓包括：當該經監控電荷高於一特定預定值時，降低該電壓。
- 一種裝置，其包括：一記憶體單元；一電容器；一比較器，其具有耦合至該電容器之一第一輸入、耦合至一參考電壓節點之一第二輸入及一輸出；一電晶體，其耦合至該電容器且耦合至該記憶體單元；及控制邏輯，其耦合至該比較器之該輸出，其中該控制邏輯經組態以基於該比較器之該輸出而調整施加至該電晶體之一閘極之一電壓，以形成該記憶體單元。
- 如請求項5之裝置，其中該控制邏輯經組態以回應於第一比較器之該第一輸入處之一電壓變為低於該第一比較器之該第二輸入處之一電壓而調整施加至該電晶體之該閘極之該電壓。
- 如請求項5之裝置，其中該比較器包括一第一比較器且該參考電壓節點包括一第一參考電壓節點，且該裝置進一步包括：一第二比較器，其具有耦合至該電容器之一第一輸入、耦合至一第二參考電壓節點之一第二輸入及一輸出，其中該第二比較器之該輸出耦合至該控制邏輯，且其中在操作期間，該第二參考電壓節點處之一電壓低於該第一參考電壓節點處之一電壓。
- 如請求項7之裝置，其中：該控制邏輯經組態以回應於該第一比較器之該第一輸入處之該電壓變為低於該第一比較器之該第二輸入處之該電壓而將施加至該電晶體之該閘極之該電壓調整至一第一位準；且該控制邏輯進一步經組態以回應於該第二比較器之該第一輸入處之一電壓變為低於該第二比較器之該第二輸入處之一電壓而將施加至該電晶體之該閘極之該電壓調整至一第二位準。
- 如請求項5之裝置，其中該記憶體單元包括一電阻性隨機存取記憶體(RRAM)單元。
- 如請求項5之裝置，其中該電晶體係組態為一源極隨耦器組態。
- 如請求項5之裝置，其中：該電容器具有介於100毫微微法拉至1毫微法拉範圍中之一電容。
- 如請求項5之裝置，進一步包括：一開關，其耦合至該電容器；其中該開關進一步耦合至該控制邏輯；且進一步其中該控制邏輯經組態以操作該開關來開始及結束該電容器之一充電。
- 一種裝置，其包括： 一記憶體單元；一電容器；一電晶體，其耦合至該記憶體單元且耦合至該電容器；一類比轉數位轉換器(ADC)，其耦合至該電容器，該ADC具有基於該電容器之一電壓之一輸出；及控制邏輯，其耦合至該ADC之該輸出，其中該控制邏輯經組態以基於該ADC之該輸出而調整施加至該電晶體之一閘極之一電壓，以形成該記憶體單元。
- 如請求項13之裝置，其中該控制邏輯經組態以回應於該ADC之該輸出指示該電容器之該電壓已達到一第一位準而調整施加至該電晶體之該閘極之該電壓。
- 如請求項14之裝置，其中該控制邏輯經組態以調整該電壓包括該控制邏輯經組態以降低施加至該電晶體之該閘極之該電壓。
- 如請求項14之裝置，其中該控制邏輯經組態以回應於該ADC之該輸出指示該電容器之該電壓已達到一第二位準而調整施加至該電晶體之該閘極之該電壓。
- 如請求項13之裝置，其中該記憶體單元包括一電阻性隨機存取記憶體(RRAM)單元。
- 如請求項13之裝置，其中：該電晶體係組態為一源極隨耦器組態。
- 如請求項13之裝置，進一步包括：一開關，其耦合至該電容器；其中該開關經進一步耦合至該控制邏輯；且進一步其中該控制邏輯經組態以操作該開關來開始及結束該電容器之一充電。
- 一種形成一記憶體單元之方法，其包括： 將一電容器充電；將該經充電電容器耦合至該記憶體單元；回應於將該經充電電容器耦合至該記憶體單元而監控施加至該記憶體單元之一形成電荷；及回應於該監控，將該經充電電容器與該記憶體單元解耦。
- 如請求項20之方法，進一步包括：基於該經監控電荷來控制該電容器之該充電。
- 一種用於形成一記憶體單元之方法，其包括：將一電容器充電；透過耦合至一記憶體單元之一電晶體將該電容器放電；監控放電至該記憶體單元之該電荷；及判定該電荷是否足以形成該記憶體單元。
- 如請求項22之方法，其中將一電容器充電包括：將該電容器耦合至一電壓源達一特定時間量；及在該特定時間量之後，將該電容器與該電壓源解耦。
- 如請求項22之方法，進一步包括回應於判定該電荷足以形成該記憶體單元而將該記憶體單元與該電容器解耦。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/772,056 US8929125B2 (en) | 2013-02-20 | 2013-02-20 | Apparatus and methods for forming a memory cell using charge monitoring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201443892A true TW201443892A (zh) | 2014-11-16 |
| TWI534800B TWI534800B (zh) | 2016-05-21 |
Family
ID=51351041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103105694A TWI534800B (zh) | 2013-02-20 | 2014-02-20 | 記憶體裝置及形成記憶體單元之方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US8929125B2 (zh) |
| JP (1) | JP5925977B1 (zh) |
| KR (1) | KR101625350B1 (zh) |
| CN (1) | CN105122371B (zh) |
| TW (1) | TWI534800B (zh) |
| WO (1) | WO2014130543A1 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8929125B2 (en) | 2013-02-20 | 2015-01-06 | Micron Technology, Inc. | Apparatus and methods for forming a memory cell using charge monitoring |
| US9330756B2 (en) * | 2014-08-13 | 2016-05-03 | Micron Technology, Inc. | Apparatuses and methods for sensing using an integration component |
| US9547854B2 (en) | 2014-12-02 | 2017-01-17 | Paypal, Inc. | User-friendly transaction interface |
| US9837154B2 (en) * | 2015-04-15 | 2017-12-05 | Hewlett Packard Enterprise Development Lp | Resistive random access memory (RRAM) system |
| JP2018156701A (ja) | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
| CN110097917B (zh) * | 2018-01-30 | 2021-03-30 | 长鑫存储技术有限公司 | 存储单元的电容测试装置、方法及半导体存储器 |
| US10714180B2 (en) * | 2018-02-01 | 2020-07-14 | Microsemi Soc Corp. | Hybrid configuration memory cell |
| CN115769494A (zh) | 2020-06-24 | 2023-03-07 | 微芯片技术股份有限公司 | 识别在对静态电流消耗具有增加抗扰性的输入电路处的晶体管-晶体管逻辑电平（ttl） |
| WO2022191904A1 (en) | 2021-03-08 | 2022-09-15 | Microchip Technology Incorporated | Selectively cross-coupled inverters, and related devices, systems, and methods |
| US11764774B2 (en) * | 2022-01-20 | 2023-09-19 | Infineon Technologies Austria Ag | Charge redistribution for powering a driven switch |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608679A (en) | 1994-06-02 | 1997-03-04 | Intel Corporation | Fast internal reference cell trimming for flash EEPROM memory |
| US5729495A (en) | 1995-09-29 | 1998-03-17 | Altera Corporation | Dynamic nonvolatile memory cell |
| US6567297B2 (en) | 2001-02-01 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for sensing resistance values of memory cells |
| US6873538B2 (en) | 2001-12-20 | 2005-03-29 | Micron Technology, Inc. | Programmable conductor random access memory and a method for writing thereto |
| US8559209B2 (en) * | 2011-06-10 | 2013-10-15 | Unity Semiconductor Corporation | Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements |
| US8000127B2 (en) | 2009-08-12 | 2011-08-16 | Nantero, Inc. | Method for resetting a resistive change memory element |
| WO2007141865A1 (ja) * | 2006-06-08 | 2007-12-13 | Renesas Technology Corp. | 半導体装置及びその製造方法 |
| US7852669B2 (en) | 2007-03-16 | 2010-12-14 | Spansion Llc | Division-based sensing and partitioning of electronic memory |
| US8159858B2 (en) * | 2008-12-19 | 2012-04-17 | Unity Semiconductor Corporation | Signal margin improvement for read operations in a cross-point memory array |
| US20100195393A1 (en) * | 2009-01-30 | 2010-08-05 | Unity Semiconductor Corporation | Data storage system with refresh in place |
| JP2010182353A (ja) | 2009-02-04 | 2010-08-19 | Elpida Memory Inc | 半導体記憶装置とその読み出し方法 |
| US8363443B2 (en) * | 2010-02-01 | 2013-01-29 | Unity Semiconductor Corporation | Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays |
| JP5044669B2 (ja) * | 2010-03-24 | 2012-10-10 | 株式会社東芝 | 半導体記憶装置 |
| JP2011204302A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 半導体記憶装置 |
| US8780620B2 (en) | 2010-09-20 | 2014-07-15 | The Texas A&M University | Information representation and coding for nonvolatile memories |
| US8929125B2 (en) * | 2013-02-20 | 2015-01-06 | Micron Technology, Inc. | Apparatus and methods for forming a memory cell using charge monitoring |
-
2013
- 2013-02-20 US US13/772,056 patent/US8929125B2/en active Active
-
2014
- 2014-02-19 KR KR1020157025978A patent/KR101625350B1/ko active IP Right Grant
- 2014-02-19 JP JP2015558923A patent/JP5925977B1/ja not_active Expired - Fee Related
- 2014-02-19 CN CN201480021442.2A patent/CN105122371B/zh active Active
- 2014-02-19 WO PCT/US2014/017147 patent/WO2014130543A1/en active Application Filing
- 2014-02-20 TW TW103105694A patent/TWI534800B/zh not_active IP Right Cessation
-
2015
- 2015-01-02 US US14/588,593 patent/US9230645B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101625350B1 (ko) | 2016-05-27 |
| US20140233298A1 (en) | 2014-08-21 |
| CN105122371A (zh) | 2015-12-02 |
| US8929125B2 (en) | 2015-01-06 |
| WO2014130543A1 (en) | 2014-08-28 |
| TWI534800B (zh) | 2016-05-21 |
| JP2016515277A (ja) | 2016-05-26 |
| US20150124517A1 (en) | 2015-05-07 |
| JP5925977B1 (ja) | 2016-05-25 |
| CN105122371B (zh) | 2017-10-20 |
| KR20150119432A (ko) | 2015-10-23 |
| US9230645B2 (en) | 2016-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI534800B (zh) | 記憶體裝置及形成記憶體單元之方法 | |
| US10951114B2 (en) | Apparatuses and methods for charge pump regulation | |
| KR101652785B1 (ko) | 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법 | |
| TWI480874B (zh) | 判定相位改變記憶體之存取資訊的方法，裝置及系統 | |
| US11393543B2 (en) | Methods for detecting and mitigating memory media degradation and memory devices employing the same | |
| JP2007257702A (ja) | 基準電位発生回路及びそれを備えた半導体記憶装置 | |
| US20150348641A1 (en) | Semiconductor memory device with power interruption detection and reset circuit | |
| US20240096427A1 (en) | Method and circuit for providing auxiliary power and storage device including the same | |
| US20140376317A1 (en) | Reducing the power consumption of memory devices | |
| US9401192B2 (en) | Ferroelectric memory device and timing circuit to control the boost level of a word line | |
| US20230307939A1 (en) | Auxiliary power circuit, electronic device, and method for operating auxiliary power circuit | |
| US10373670B1 (en) | Memory device with an array timer mechanism | |
| JP2014179147A (ja) | メモリモジュール、メモリモジュールを備えるマイクロコンピュータ、および半導体装置 | |
| JP6027330B2 (ja) | 電圧発生回路、半導体メモリ、及び電圧制御方法 | |
| US8254185B2 (en) | Semiconductor device for generating internal voltage and memory system including the semiconductor device | |
| JP2006092704A (ja) | 強誘電体メモリ装置 | |
| US11776625B2 (en) | Boost-assisted memory cell selection in a memory array | |
| US11830555B2 (en) | Bias for data retention in fuse ROM and flash memory | |
| TWI462115B (zh) | 記憶體裝置及其負位元線信號產生裝置 | |
| CN116110443A (zh) | 包括辅助电源装置的存储装置及其操作方法 | |
| JP2015032328A (ja) | 半導体記憶装置及びその書き込み方法並びにメモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |