CN105122371A - 用于使用电荷监测形成存储器单元的设备及方法 - Google Patents

用于使用电荷监测形成存储器单元的设备及方法 Download PDF

Info

Publication number
CN105122371A
CN105122371A CN201480021442.2A CN201480021442A CN105122371A CN 105122371 A CN105122371 A CN 105122371A CN 201480021442 A CN201480021442 A CN 201480021442A CN 105122371 A CN105122371 A CN 105122371A
Authority
CN
China
Prior art keywords
voltage
memory cell
capacitor
coupled
comparer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480021442.2A
Other languages
English (en)
Other versions
CN105122371B (zh
Inventor
布伦特·基斯
杜莱·维莎卡·尼尔摩·拉玛斯瓦米
古尔特杰·S·桑胡
亚当·D·琼森
史考特·E·西利士
亚历山德罗·卡德罗尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN105122371A publication Critical patent/CN105122371A/zh
Application granted granted Critical
Publication of CN105122371B publication Critical patent/CN105122371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Materials Engineering (AREA)
  • Secondary Cells (AREA)

Abstract

本发明描述形成存储器单元的设备及方法。在此一种方法中，监测施加到例如电阻式RAM？RRAM存储器单元的一个存储器单元的形成电荷以确定形成所述单元的进度。如果所述单元正过于缓慢地消耗电荷，那么可施加较高电压。如果所述单元正过于快速地消耗电荷，那么可施加较低电压。可通过将电容器充电到特定电平，接着监测所述电容器通过所述单元的放电速率来监测所述电荷。所述监测可使用比较器来测量所述电荷。所述监测也可使用模/数转换器来执行所述监测。

Description

用于使用电荷监测形成存储器单元的设备及方法
优先权申请
本申请案主张2013年2月20日提出申请的第13/772,056号美国申请案的优先权的权益，所述美国申请案以其全文引用的方式并入本文中。
背景技术
例如计算机的设备及其它电子产品(例如，数字电视、数字相机、蜂窝式电话、平板计算机、游戏装置、电子阅读器及类似物)通常具有带有用于存储信息的存储器单元的存储器装置。一些存储器装置可包含甚至在未经供电时仍存储信息的非易失性单元。
附图说明
图1图解说明一个实施例中的用于形成电阻式随机存取存储器单元的电路；
图2A图解说明另一实施例中的用于形成电阻式存储器单元的电路；
图2B是图解说明图2A的电路实施例的操作的时序图；
图3图解说明利用多个比较器来编程存储器单元的电路；且
图4是使用模/数转换器的另一形成设备实施例的图解说明。
具体实施方式
常见的非易失性存储器形式包含快闪存储器、EPROM(可擦除可编程只读存储器)、EEPROM(电可擦除可编程只读存储器)及类似物。已开发称作电阻式随机存取存储器(RRAM)的相对新的非易失性存储器形式，其使用新技术来形成存储器单元。
在RRAM中，通过施加相对高电压使电介质通过细丝的形成传导。用于制作RRAM的材料包含(但不限于)基于二元过渡金属氧化物的材料、基于铜的材料及硫属化物。
为形成或编程RRAM存储器单元，将存储器单元置于接通状态中且施加特定电压达特定时间量。形成RRAM存储器单元的先前方法使用开环控制，将固定电压施加到每一存储器单元达所设定时间量。典型电压介于从约3伏特到约5伏特的范围内以形成存储器单元且从约2伏特到约3伏特的范围内以编程所述存储器单元，此取决于所使用的材料、包含厚度、位线/字线的电阻率、行及位线驱动器差异及类似物的局部变化。典型形成时间介于从10纳秒到100纳秒的范围内。同样，此值取决于用于形成单元的材料而变化。形成RRAM存储器单元可首次被视为编程存储器单元。
然而，上述技术可并非最优的，这是因为其将每一RRAM存储器单元视为相同的。实际上，每一单元为稍微不同的。
一些单元需要较多电压或电荷来形成存储器单元。一些单元需要较少电压或电荷。使用电压及时间的固定值可在使用比所需要多的电力时导致过度电力消耗。使用过度电力量还可不利地影响RRAM存储器单元的使用寿命。
相反，电压及时间的相同固定值可不足以形成特定RRAM存储器单元。使用不足电力量可导致有缺陷的RRAM存储器单元。
图1展示使用自适应技术来形成RRAM存储器单元的本发明的实施例的概述。用于形成存储器单元的总电荷经监测。在图1中，将形成存储器单元110。出于清晰的目的，未图解说明可耦合到存储器单元110的其它组件，例如其它存储器单元、读取/写入线、电力及类似物。然而，应理解，存储器单元操作所需的典型耦合将存在于各种实施例中。
当开关102闭合时，电压Vin101用于将电容器104充电。电容器104可包含离散电容器或寄生电容器。晶体管108配置为源极跟随器配置。因此，可以以下方式计算存储器单元110处的电压(Vcell)：
Vcell＝Vprog–Vgs
其中Vprog为晶体管108的栅极处的电压且Vgs为晶体管108的栅极处的电压与晶体管108的源处的电压之间的差，此为晶体管108的固有性质。
电容器104的使用使得用于形成存储器单元110的电荷易于通过测量电容器的电压Vcap(存在于节点105处)经监测。用于形成存储器110单元的电荷可使用以下方程式计算：
Qset＝ΔVcap*Cref
其中Cref为电容器104的电容，ΔVcap为节点105处的电压的改变，且Qset为施加到存储器单元110的总电荷。
通过适当技术，可监测形成存储器单元110的过程。此后，可动态地调整(例如，改变)用于形成存储器单元110的电压以考虑到存储器单元110的特性。举例来说，如果存储器单元110正过于缓慢地消耗电荷(例如，在特定时间量之后经监测电荷低于特定(例如，预定)值)，借此过于缓慢地形成存储器单元110，那么可增加Vprog使得存储器单元110以较高速率消耗电荷。类似地，如果存储器单元110正过于快速地消耗电荷，此可过于快速地形成存储器单元110，那么可减小Vprog使得存储器单元110以较低速率消耗电荷。
存在可用于监测及控制存储器单元的充电的数种技术。展示用于监测电压Vcap的比较器的使用的实施例展示于图2A中。电压Vin201、预充电开关202、电压Vcap205、电容器204、晶体管208、电压Vprog206及存储器单元210起到类似于图1中所展示的以类似方式编号的元件的作用。
比较器230耦合到电容器204。比较器230具有两个输入：正输入232及负输入234。参考电压Vref220在参考电压节点处耦合到负输入234。比较器230还具有耦合到控制逻辑240的输出236。控制逻辑240具有耦合到电压Vprog206的输出242及耦合到预充电开关202的输出244。在一个实施例中，Vprog206为从4伏特到6伏特，Vin201为从5伏特到7伏特，且Vref220为从3伏特到6伏特。电容器204的值可介于从大约100飞法拉(fF)到1毫微法拉(nF)的范围内。
比较器230经配置使得当电压Vcap205降到低于电压Vref220时输出236跳脱。当输出236跳脱时，控制逻辑240可经配置以降低(此在一些实施例中可包含关断)电压Vprog206。在其它实施例中，控制逻辑240可经配置以在关于电压、电荷或时序的特定经监测情形中升高电压Vprog206。
图2B是图解说明图2A的电路实施例的可能操作方案的时序图。图形250表示预充电开关202的接通/关断状态，其中高值为接通且低值为关断。图形260表示Vcap205处的电压。图形270表示比较器230的输出236。图形280表示如由控制逻辑240控制的Vprog206处的电压。图形290表示存储器单元210处的电压。图形250、260、270、280、290中的每一者相对于增加的时间绘制。
在图2B的图形250、260、270、280、290的左手侧，所有电平为低的。当预充电开关202接通(由移动到高电平的图形250的振幅表示)时，电容器204开始充电，由图形260中所展示的增加的电压Vcap205所图解说明。在特定时间量之后，预充电开关202关断(由从高电平移动到低电平的图形250的振幅表示)。同时，当电压Vcap变得高于电压Vref220时比较器230的输出236变高，如在图形270中所图解说明。当到达开始形成存储器单元的过程的时间时，将电压Vprog设定为高电平，如在图形280中所展示。如在图形260中所展示，响应于将Vprog设定为高，电容器204开始放电且电压Vcap开始减小。当电压Vcap变为低于电压Vref时，比较器230的输出236变低，如在图形270中所见。此导致控制逻辑240关断(例如，将Vprog的值减小到零)电压Vprog，如在图形280中所见。此导致存储器单元210处的电压变为零，因此完成形成RRAM存储器单元的过程。
如上文所陈述，通过使用比较器230来监测电容器204的电压，可监测流动到存储器单元210中的电荷。在图2A及2B中所展示的实施例中，实质上，比较器230正监测形成存储器单元210的过程。如果存储器单元210比所期望形成地更快，那么电容器204将快速放电，从而导致Vprog被快速关断。如果存储器单元210比所期望形成地更缓慢，那么电容器204将更缓慢地放电，从而导致Vprog稍后被关断，使得存储器单元210经受充电达较长时间段。
图3中展示编程电路的另一实施例。电压Vin301、预充电开关302、电压Vcap305、电容器304、晶体管308、电压Vprog306及存储器单元310起到类似于图1及2A中所展示的以类似方式编号的元件的作用。
此处，电容器304耦合到三个比较器360、370及380的正输入。三个比较器360、370、380中的每一者的负输入分别耦合到不同参考电压Vref1362、Vref2372及Vref3382。因此，电压Vref1362耦合到比较器360的负输入；电压Vref2372耦合到比较器370的负输入；且电压Vref3382耦合到比较器380的负输入。
比较器360、370及380中的每一者均具有输出。比较器360具有输出366(标记为Vtrip1)。比较器370具有输出376(标记为Vtrip2)。比较器380具有输出386(标记为Vtrip3)。比较器360、370及380中的每一者的输出耦合到控制逻辑340。控制逻辑340具有两个输出342及344。输出342耦合到Vprog306且输出344耦合到预充电开关302。
三个比较器的使用允许电压Vprog的精细调整。在一个实施例中，Vref1大于Vref2，Vref2大于Vref3。在一个实施例中，Vref1＝Vin–0.5V，Vref2＝Vin–1V，且Vref3＝Vin–1.5V。可在其它实施例中使用其它电压。此配置致使比较器360首先变为激活的，从而致使输出366首先改变，稍后在时间上后续接着输出376及输出386。数种不同用途可由此活动形成。
在一个实施例中，代替仅具有如关于图2A所描述的两个电平(实质上等效于接通及关断，或逻辑‘0’及逻辑‘1’)，Vprog的电平可具有3个电平—在每一不同比较器改变值的情况下触发的电平。举例来说，电压Vprog可经设定为第一电平以开始存储器单元310的形成。在比较器360改变值(表示电压Vcap305已下降到第一电平)之后，电压Vprog经设定为第二值以控制存储器单元310的形成速度。此第二值可高于或低于第一值。在比较器370改变值(表示电压Vcap305已下降到第二电平)之后，电压Vprog经设定为第三值。同样，此第三值可为高于或低于第一值或第二值的任何值。
在比较器380改变值(表示电压Vcap305已下降到第三电平)之后，电压Vprog可经设定为关断晶体管308的值，从而停止形成存储器单元310的活动。
在一个实施例中，电压Vprog的第三值大于电压Vprog的第二值，所述第二值又高于电压Vprog的第一值。然而，应理解，用于形成存储器单元310的多种材料可导致其它实施例中所使用的电压Vprog310的不同值。还应理解，虽然图3中展示三个比较器的使用，但此实施例可取决于所期望的分辨率而扩展到其它数目个比较器，小于三个或大于三个两者。
图4中展示用于形成存储器单元的设备的另一实施例。电压Vin401、预充电开关402、电压Vcap405、电容器404、晶体管408、电压Vprog406及存储器单元410起到类似于图1、2A及3中所展示的以类似方式编号的元件的作用。模/数转换器(ADC)460耦合到电容器404。ADC460耦合到控制逻辑440，所述控制逻辑又耦合到预充电开关402及电压Vprog406。
ADC460的使用允许对控制逻辑440的操作做出精确调整。特定来说，ADC460将通常具有比多比较器方案(例如图3中所图解说明的多比较器方案)更精细的分辨率。控制逻辑440因此经配置以基于由ADC460提供的值调整电压Vprog406及预充电开关402操作。如关于图3所解释，存在用于使电压Vprog406的值变化的许多可能方式；在此情形中，基于ADC460的输出。
举例来说，电压Vprog406可在ADC460感测电压Vcap405的降低时连续地升高。或电压Vprog406可在ADC460感测电压Vcap405的降低时连续地降低。或电压Vprog406可在ADC460感测Vcap405的降低时既向上又向下变化。
另外，可由控制逻辑440使用时间的变量。举例来说，如果控制逻辑440通过使用控制逻辑440内部的计时器来感测存储器单元410的形成正花费比所期望的时间长(例如，通过感测电压Vcap405高于其在特定时间处应具有的值)，那么其可将电压Vprog406升高到高于其原本可能的电压。如果控制逻辑440感测存储器单元410的编程正花费比所期望的时间少，那么其可将电压Vprog406降低到小于其原本可能的值。
设备的这些图解说明打算提供对各种实施例的结构的一般理解且不打算提供对可能利用本文中所描述的结构的设备的所有元件及特征的完整说明。
上文所描述的组件中的任一者可以若干方式实施，包含经由软件的模拟。因此，上文所描述的设备可全部表征为本文中的(一或)若干“模块”。此些模块可包含或包含于硬件电路、单处理器及/或多处理器电路、存储器电路、软件程序模块及对象及/或固件，及其组合中，如由设备的架构所期望且如适于各种实施例的特定实施方案。举例来说，此些模块可包含于系统操作模拟封装中，例如软件电信号模拟封装、电力使用及分布模拟封装、电容-电感模拟封装、功率/热耗散模拟封装、信号发射-接收模拟封装及/或用于操作各种潜在实施例或模拟其操作的软件与硬件的组合。
各种实施例的设备可包含或包括于以下各项中使用的电子电路：高速计算机、通信及信号处理电路、单处理器或多处理器模块、单嵌入式或多嵌入式处理器、多核心处理器、数据切换器及包含多层、多芯片模块的专用模块。此类设备可进一步作为子组件包含于多种电子系统内，例如电视、蜂窝式电话、个人计算机(例如，膝上型计算机、桌上型计算机、手持式计算机、平板计算机等)、工作站、无线电装置、视频播放器、音频播放器(例如，MP3(动画专家群组，音频层3)播放器)、交通工具、医疗装置(例如，心脏监测器、血压监测器等)、机顶盒及其它系统。
上文参考图1到图4所描述的实施例包含用于形成存储器单元的方法，所述方法包括：将电压施加到存储器单元；监测经由所述电压施加到所述存储器单元的形成电荷；及基于经监测的所述电荷调整所述电压。
将电压施加到存储器单元可包括将电容器充电为具有电容且通过所述存储器单元将所述电容器放电。监测形成电荷可包括测量跨越所述电容器的电压的改变。调整所述电压可包括在所述经监测电荷低于特定值时升高所述电压。调整第一电压可包括在所述经监测电荷高于特定预定值时降低所述电压。
设备可包括：存储器单元；电容器；比较器，其具有耦合到所述电容器的第一输入、耦合到参考电压节点的第二输入及输出；晶体管，其耦合到所述电容器且耦合到所述存储器单元；及控制逻辑，其耦合到所述比较器的所述输出。所述控制逻辑可经配置以基于所述比较器的所述输出而调整施加到所述晶体管的栅极的电压以形成所述存储器单元。
所述控制逻辑可经配置以响应于第一比较器的所述第一输入处的电压变为低于所述第一比较器的所述第二输入处的电压而调整施加到所述晶体管的所述栅极的所述电压。
所述比较器可包括第一比较器且所述参考电压节点可包括第一参考电压节点。可存在具有耦合到所述电容器的第一输入、耦合到第二参考电压节点的第二输入及输出的第二比较器。所述第二比较器的所述输出耦合到所述控制逻辑。在操作期间，所述第二参考电压节点处的电压低于所述第一参考电压节点处的电压。
所述控制逻辑可经配置以响应于所述第一比较器的所述第一输入处的所述电压变为低于所述第一比较器的所述第二输入处的所述电压而将施加到所述晶体管的所述栅极的所述电压调整到第一电平。所述控制逻辑可进一步经配置以响应于所述第二比较器的所述第一输入处的电压变为低于所述第二比较器的所述第二输入处的电压而将施加到所述晶体管的所述栅极的所述电压调整到第二电平。
在一些实施例中，存储器单元可包括电阻式随机存取存储器(RRAM)单元。
在一些实施例中，电容器具有在100飞法拉到1毫微法拉范围内的电容。
在一些实施例中，所述晶体管可配置为源极跟随器配置。
在一些实施例中，可存在耦合到所述电容器的开关；其中所述开关进一步耦合到所述控制逻辑。所述控制逻辑可经配置以操作所述开关来开始及结束所述电容器的充电。
在一些实施例中，设备可包括：存储器单元；电容器；晶体管，其耦合到所述存储器单元且耦合到所述电容器；模/数转换器(ADC)，其耦合到所述电容器，所述ADC具有基于所述电容器的电压的输出；及控制逻辑，其耦合到所述ADC的所述输出。所述控制逻辑可经配置以基于所述ADC的所述输出而调整施加到所述晶体管的栅极的电压以形成所述存储器单元。
所述控制逻辑可经配置以响应于所述ADC的所述输出指示所述电容器的所述电压已达到第一电平而调整施加到所述晶体管的所述栅极的所述电压。
在一些实施例中，所述控制逻辑经配置以调整所述电压包括所述控制逻辑经配置以降低施加到所述晶体管的所述栅极的所述电压。
在一些实施例中，所述控制逻辑经配置以响应于所述ADC的所述输出指示所述电容器的所述电压已达到第二电平而调整施加到所述晶体管的所述栅极的所述电压。
在一些实施例中，所述存储器单元包括电阻式随机存取存储器(RRAM)单元。
在一些实施例中，所述晶体管可配置为源极跟随器配置。在一些实施例中，可存在耦合到所述电容器的开关。所述开关可进一步耦合到所述控制逻辑。所述控制逻辑可经配置以操作所述开关来开始及结束所述电容器的充电。
在一些实施例中，形成存储器单元的方法可包括：将电容器充电；将所述经充电电容器耦合到所述存储器单元；响应于将所述经充电电容器耦合到所述存储器单元而监测施加到所述存储器单元的形成电荷；及响应于所述监测而将所述经充电电容器与所述存储器单元解耦。在一些实施例中，所述方法可包含基于所述经监测电荷来控制所述电容器的所述充电。
在一些实施例中，用于形成存储器单元的方法可包括：将电容器充电；通过耦合到存储器单元的晶体管将所述电容器放电；监测放电到所述存储器单元的电荷；及确定所述电荷是否足以形成所述存储器单元。
在一些实施例中，将电容器充电可包括：将所述电容器耦合到电压源达特定时间量；及在所述特定时间量之后将所述电容器与所述电压源解耦。
在一些实施例中，所述方法进一步包含响应于确定所述电荷足以形成所述存储器单元而将所述存储器单元与所述电容器解耦。
总体来说，当实施本发明的各种实施例时，具有RRAM单元的存储器装置的操作可变得较高效且具有较长使用寿命。因此，可增加消费者满意度。
以上说明及图式图解说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并入有结构改变、逻辑改变、电改变、过程改变及其它改变。实例仅表示可能的变化。一些实施例的部分及特征可包含于其它实施例的部分及特征中或替代其它实施例的部分及特征。在阅读且理解上述说明后，所属领域的技术人员将明了许多其它实施例。
提供本发明的摘要以符合37C.F.R.§1.72(b)，其需要将允许读者快速断定技术性发明的性质的摘要。本发明摘要是以其将不用于解释或限制权利要求书的范围或意义为基础而提交的。另外，在前述实施方式中，可看出出于简化本发明的目的，各种特征在单个实施例中组合在一起。不应将本发明的此方法解释为反映以下意图：所主张实施例需要比每一权利要求中所明确陈述的特征多的特征。而是，如所附权利要求书反映：发明性标的物在于少于单个所揭示实施例的所有特征。因此，所附权利要求书借此并入到实施方式中，其中每一权利要求自身独立地作为单独实施例。

Claims (24)

1.一种用于形成存储器单元的方法，其包括：
将电压施加到存储器单元；
监测经由所述电压施加到所述存储器单元的形成电荷；及
基于正在监测的所述电荷调整所述电压。
2.根据权利要求1所述的方法，其中将电压施加到存储器单元包括将具有电容的电容器充电且通过所述存储器单元将所述电容器放电；且其中监测形成电荷包括测量跨越所述电容器的电压的改变。
3.根据权利要求1所述的方法，其中调整所述电压包括：
当所述经监测电荷低于特定值时升高所述电压。
4.根据权利要求1所述的方法，其中调整第一电压包括：
当所述经监测电荷高于特定预定值时降低所述电压。
5.一种设备，其包括：
存储器单元；
电容器；
比较器，其具有耦合到所述电容器的第一输入、耦合到参考电压节点的第二输入及输出；
晶体管，其耦合到所述电容器且耦合到所述存储器单元；及
控制逻辑，其耦合到所述比较器的所述输出，其中所述控制逻辑经配置以基于所述比较器的所述输出而调整施加到所述晶体管的栅极的电压以形成所述存储器单元。
6.根据权利要求5所述的设备，其中所述控制逻辑经配置以响应于第一比较器的所述第一输入处的电压变为低于所述第一比较器的所述第二输入处的电压而调整施加到所述晶体管的所述栅极的所述电压。
7.根据权利要求5所述的设备，其中所述比较器包括第一比较器且所述参考电压节点包括第一参考电压节点，且所述设备进一步包括：
第二比较器，其具有耦合到所述电容器的第一输入、耦合到第二参考电压节点的第二输入及输出，其中所述第二比较器的所述输出耦合到所述控制逻辑，且其中在操作期间，所述第二参考电压节点处的电压低于所述第一参考电压节点处的电压。
8.根据权利要求7所述的设备，其中：
所述控制逻辑经配置以响应于所述第一比较器的所述第一输入处的所述电压变为低于所述第一比较器的所述第二输入处的所述电压而将施加到所述晶体管的所述栅极的所述电压调整到第一电平；且
所述控制逻辑进一步经配置以响应于所述第二比较器的所述第一输入处的电压变为低于所述第二比较器的所述第二输入处的电压而将施加到所述晶体管的所述栅极的所述电压调整到第二电平。
9.根据权利要求5所述的设备，其中所述存储器单元包括电阻式随机存取存储器RRAM单元。
10.根据权利要求5所述的设备，其中所述晶体管配置为源极跟随器配置。
11.根据权利要求5所述的设备，其中：
所述电容器具有在100飞法拉到1毫微法拉范围内的电容。
12.根据权利要求5所述的设备，其进一步包括：
开关，其耦合到所述电容器；其中所述开关进一步耦合到所述控制逻辑；且进一步其中
所述控制逻辑经配置以操作所述开关来开始及结束所述电容器的充电。
13.一种设备，其包括：
存储器单元；
电容器；
晶体管，其耦合到所述存储器单元且耦合到所述电容器；
模/数转换器ADC，其耦合到所述电容器，所述ADC具有基于所述电容器的电压的输出；及
控制逻辑，其耦合到所述ADC的所述输出，其中所述控制逻辑经配置以基于所述ADC的所述输出而调整施加到所述晶体管的栅极的电压以形成所述存储器单元。
14.根据权利要求13所述的设备，其中所述控制逻辑经配置以响应于所述ADC的所述输出指示所述电容器的所述电压已达到第一电平而调整施加到所述晶体管的所述栅极的所述电压。
15.根据权利要求14所述的设备，其中所述控制逻辑经配置以调整所述电压包括：所述控制逻辑经配置以降低施加到所述晶体管的所述栅极的所述电压。
16.根据权利要求14所述的设备，其中所述控制逻辑经配置以响应于所述ADC的所述输出指示所述电容器的所述电压已达到第二电平而调整施加到所述晶体管的所述栅极的所述电压。
17.根据权利要求13所述的设备，其中所述存储器单元包括电阻式随机存取存储器RRAM单元。
18.根据权利要求13所述的设备，其中：
所述晶体管配置为源极跟随器配置。
19.根据权利要求13所述的设备，其进一步包括：
开关，其耦合到所述电容器；其中所述开关进一步耦合到所述控制逻辑；且进一步其中
所述控制逻辑经配置以操作所述开关来开始及结束所述电容器的充电。
20.一种形成存储器单元的方法，其包括：
将电容器充电；
将所述经充电电容器耦合到所述存储器单元；
响应于将所述经充电电容器耦合到所述存储器单元而监测施加到所述存储器单元的形成电荷；及
响应于所述监测而将所述经充电电容器与所述存储器单元解耦。
21.根据权利要求20所述的方法，其进一步包括：
基于所述经监测电荷来控制所述电容器的所述充电。
22.一种用于形成存储器单元的方法，其包括：
将电容器充电；
通过耦合到存储器单元的晶体管将所述电容器放电；
监测放电到所述存储器单元的电荷；及
确定所述电荷是否足以形成所述存储器单元。
23.根据权利要求22所述的方法，其中将电容器充电包括：
将所述电容器耦合到电压源达特定时间量；及
在所述特定时间量之后将所述电容器与所述电压源解耦。
24.根据权利要求22所述的方法，其进一步包括响应于确定所述电荷足以形成所述存储器单元而将所述存储器单元与所述电容器解耦。
CN201480021442.2A 2013-02-20 2014-02-19 用于使用电荷监测形成存储器单元的设备及方法 Active CN105122371B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/772,056 US8929125B2 (en) 2013-02-20 2013-02-20 Apparatus and methods for forming a memory cell using charge monitoring
US13/772,056 2013-02-20
PCT/US2014/017147 WO2014130543A1 (en) 2013-02-20 2014-02-19 Apparatus and methods for forming a memory cell using charge monitoring

Publications (2)

Publication Number Publication Date
CN105122371A true CN105122371A (zh) 2015-12-02
CN105122371B CN105122371B (zh) 2017-10-20

Family

ID=51351041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480021442.2A Active CN105122371B (zh) 2013-02-20 2014-02-19 用于使用电荷监测形成存储器单元的设备及方法

Country Status (6)

Country Link
US (2) US8929125B2 (zh)
JP (1) JP5925977B1 (zh)
KR (1) KR101625350B1 (zh)
CN (1) CN105122371B (zh)
TW (1) TWI534800B (zh)
WO (1) WO2014130543A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097917A (zh) * 2018-01-30 2019-08-06 长鑫存储技术有限公司 存储单元的电容测试装置、方法及半导体存储器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929125B2 (en) 2013-02-20 2015-01-06 Micron Technology, Inc. Apparatus and methods for forming a memory cell using charge monitoring
US9330756B2 (en) * 2014-08-13 2016-05-03 Micron Technology, Inc. Apparatuses and methods for sensing using an integration component
US9547854B2 (en) 2014-12-02 2017-01-17 Paypal, Inc. User-friendly transaction interface
US9837154B2 (en) * 2015-04-15 2017-12-05 Hewlett Packard Enterprise Development Lp Resistive random access memory (RRAM) system
JP2018156701A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
US10714180B2 (en) * 2018-02-01 2020-07-14 Microsemi Soc Corp. Hybrid configuration memory cell
CN115769494A (zh) 2020-06-24 2023-03-07 微芯片技术股份有限公司 识别在对静态电流消耗具有增加抗扰性的输入电路处的晶体管-晶体管逻辑电平（ttl）
WO2022191904A1 (en) 2021-03-08 2022-09-15 Microchip Technology Incorporated Selectively cross-coupled inverters, and related devices, systems, and methods
US11764774B2 (en) * 2022-01-20 2023-09-19 Infineon Technologies Austria Ag Charge redistribution for powering a driven switch

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030147270A1 (en) * 2001-02-01 2003-08-07 Baker R. Jacob Method and apparatus for sensing resistance values of memory cells
CN101615426A (zh) * 2001-12-20 2009-12-30 微米技术有限公司 可编程导体随机存取存储器以及向其中写入的方法
US20110051499A1 (en) * 2009-08-12 2011-03-03 Darlene Hamilton Method for adjusting a resistive change element using a reference
US20110235398A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device and operation method thereof
US20120314477A1 (en) * 2011-06-10 2012-12-13 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608679A (en) 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
US5729495A (en) 1995-09-29 1998-03-17 Altera Corporation Dynamic nonvolatile memory cell
WO2007141865A1 (ja) * 2006-06-08 2007-12-13 Renesas Technology Corp. 半導体装置及びその製造方法
US7852669B2 (en) 2007-03-16 2010-12-14 Spansion Llc Division-based sensing and partitioning of electronic memory
US8159858B2 (en) * 2008-12-19 2012-04-17 Unity Semiconductor Corporation Signal margin improvement for read operations in a cross-point memory array
US20100195393A1 (en) * 2009-01-30 2010-08-05 Unity Semiconductor Corporation Data storage system with refresh in place
JP2010182353A (ja) 2009-02-04 2010-08-19 Elpida Memory Inc 半導体記憶装置とその読み出し方法
US8363443B2 (en) * 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
JP5044669B2 (ja) * 2010-03-24 2012-10-10 株式会社東芝 半導体記憶装置
US8780620B2 (en) 2010-09-20 2014-07-15 The Texas A&M University Information representation and coding for nonvolatile memories
US8929125B2 (en) * 2013-02-20 2015-01-06 Micron Technology, Inc. Apparatus and methods for forming a memory cell using charge monitoring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030147270A1 (en) * 2001-02-01 2003-08-07 Baker R. Jacob Method and apparatus for sensing resistance values of memory cells
CN101615426A (zh) * 2001-12-20 2009-12-30 微米技术有限公司 可编程导体随机存取存储器以及向其中写入的方法
US20110051499A1 (en) * 2009-08-12 2011-03-03 Darlene Hamilton Method for adjusting a resistive change element using a reference
US20110235398A1 (en) * 2010-03-24 2011-09-29 Kabushiki Kaisha Toshiba Semiconductor memory device and operation method thereof
US20120314477A1 (en) * 2011-06-10 2012-12-13 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097917A (zh) * 2018-01-30 2019-08-06 长鑫存储技术有限公司 存储单元的电容测试装置、方法及半导体存储器
CN110097917B (zh) * 2018-01-30 2021-03-30 长鑫存储技术有限公司 存储单元的电容测试装置、方法及半导体存储器

Also Published As

Publication number Publication date
KR101625350B1 (ko) 2016-05-27
US20140233298A1 (en) 2014-08-21
TW201443892A (zh) 2014-11-16
US8929125B2 (en) 2015-01-06
WO2014130543A1 (en) 2014-08-28
TWI534800B (zh) 2016-05-21
JP2016515277A (ja) 2016-05-26
US20150124517A1 (en) 2015-05-07
JP5925977B1 (ja) 2016-05-25
CN105122371B (zh) 2017-10-20
KR20150119432A (ko) 2015-10-23
US9230645B2 (en) 2016-01-05

Similar Documents

Publication Publication Date Title
CN105122371A (zh) 用于使用电荷监测形成存储器单元的设备及方法
US11114135B2 (en) Apparatus and methods to provide power management for memory devices
US7613051B2 (en) Interleaving charge pumps for programmable memories
US8929169B1 (en) Power management for nonvolatile memory array
US8995200B1 (en) Non-volatile memory (NVM) with dynamically adjusted reference current
KR20140080942A (ko) 비휘발성 메모리 장치
CN103562999A (zh) 包含启用电路的装置及系统
US8638616B2 (en) Nonvolatile storage device having a plurality of plate electrodes
JP5542222B2 (ja) 半導体装置及びその制御方法
US9721658B1 (en) Memory devices and methods for storing single data value in multiple programmable resistance elements
JP5914960B2 (ja) メモリにおける基準ビットラインの使用
US9117505B2 (en) Voltage generation circuit, and write driver and semiconductor memory apparatus including the same
US20220415402A1 (en) Bias for Data Retention in Fuse ROM and Flash Memory
JP2009259336A (ja) 半導体装置及びその制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant