KR101625350B1 - 전하 모니터링을 사용하여 메모리 셀을 형성하기 위한 장치 및 방법들 - Google Patents

전하 모니터링을 사용하여 메모리 셀을 형성하기 위한 장치 및 방법들 Download PDF

Info

Publication number
KR101625350B1
KR101625350B1 KR1020157025978A KR20157025978A KR101625350B1 KR 101625350 B1 KR101625350 B1 KR 101625350B1 KR 1020157025978 A KR1020157025978 A KR 1020157025978A KR 20157025978 A KR20157025978 A KR 20157025978A KR 101625350 B1 KR101625350 B1 KR 101625350B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
memory cell
resistive memory
control logic
Prior art date
Application number
KR1020157025978A
Other languages
English (en)
Other versions
KR20150119432A (ko
Inventor
브렌트 키이스
두라이 비샤크 니르말 라마스와미
구르테즈 에스. 샌두
아담 디. 존슨
스콧 이. 실스
알레산드로 칼데로니
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20150119432A publication Critical patent/KR20150119432A/ko
Application granted granted Critical
Publication of KR101625350B1 publication Critical patent/KR101625350B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Read Only Memory (AREA)
  • Materials Engineering (AREA)
  • Secondary Cells (AREA)

Abstract

메모리 셀을 형성하는 장치들 및 방법들이 설명된다. 하나의 이러한 방법에서, 저항성 RAM(RRAM) 메모리 셀과 같은, 메모리 셀에 인가된 형성 전하는 셀을 형성하는 진행을 결정하기 위해 모니터링된다. 상기 셀이 너무 느리게 전하를 소비한다면, 보다 높은 전압이 인가될 수 있다. 상기 셀이 너무 빨리 전하를 소비한다면, 보다 낮은 전압이 인가될 수 있다. 전하는 특정한 레벨로 커패시터를 충전시키고, 그 후 셀을 통해 커패시터의 방전율을 모니터링함으로써 모니터링될 수 있다. 상기 모니터링은 전하를 측정하기 위해 비교기들을 사용할 수 있다. 모니터링은 또한 모니터링을 수행하기 위해 아날로그 대 디지털 변환기를 사용할 수 있다.

Description

전하 모니터링을 사용하여 메모리 셀을 형성하기 위한 장치 및 방법들{APPARATUS AND METHODS FOR FORMING A MEMORY CELL USING CHARGE MONITORING}
우선권 출원
본 출원은 2013년 2월 20일에 출원된, 미국 출원 일련 번호 제13/772,056호에 대한 우선권의 이익을 주장하고, 이는 그 전체가 참조로서 본 출원에 통합된다.
컴퓨터들 및 다른 전자 제품들(예로서, 디지털 텔레비전들, 디지털 카메라들, 셀룰러 전화기들, 태블릿들, 게임 디바이스들, e-리더기들 등)과 같은 장치들은 종종 정보를 저장하기 위해 메모리 셀들을 가진 메모리 디바이스들을 가진다. 몇몇 메모리 디바이스들은 전력이 공급되지 않을 때조차 정보를 저장하는 비-휘발성 셀들을 포함할 수 있다.
도 1은 일 실시예에서 저항성 랜덤-액세스 메모리 셀을 형성하기 위한 회로를 예시한다;
도 2a는 또 다른 실시예에서 저항성 메모리 셀을 형성하기 위한 회로를 예시한다;
도 2b는 도 2a의 회로 실시예의 동작을 예시한 타이밍 도이다;
도 3은 메모리 셀을 프로그램하기 위해 다수의 비교기들을 이용한 회로를 예시한다; 및
도 4는 아날로그 대 디지털 변환기를 사용한 또 다른 형성 장치 실시예의 예시이다.
흔한 형태들의 비-휘발성 메모리들은 플래시 메모리, EPROM(삭제 가능한 프로그램 가능 판독-전용 메모리), EEPROM(전기적으로-삭제 가능한 프로그램 가능 판독-전용 메모리) 등을 포함한다. 메모리 셀들을 형성하기 위해 새로운 기술들을 사용하는 저항성 랜덤-액세스 메모리(RRAM)로 불리우는 비교적 새로운 형태의 비-휘발성 메모리가 개발되어 왔다.
RRAM에서, 유전체는 비교적 높은 전압을 인가함으로써 필라멘트의 생성을 통해 도전시키도록 만들어진다. RRAM을 만들기 위해 사용된 재료들은 이에 제한되지 않지만, 이진-전이 금속-산화물 기반 재료들, 구리-기반 재료들, 및 칼코게나이드들을 포함한다.
RRAM 메모리 셀을 형성하거나 또는 프로그램하기 위해, 메모리 셀은 온 상태에 위치되며 특정 전압이 특정 시간 동안 인가된다. RRAM 메모리 셀들을 형성하는 이전 방법들은, 설정된 시간 동안 고정된 전압을 각각의 메모리 셀에 인가하는, 개방 루프 제어를 사용하였다. 통상적인 전압들은, 사용되는 재료들, 두께들, 비트 라인들/워드 라인들의 저항률, 로우 및 비트 라인 드라이버 차이들 등을 포함한, 국소적 변형들에 의존하여, 메모리 셀을 형성하기 위해 범위가 약 3에서 약 5 볼트들까지, 및 메모리 셀을 프로그램하기 위해 약 2에서 약 3볼트들까지에 이른다. 통상적인 형성 시간들은 범위가 10에서 100 나노초들까지에 이른다. 다시, 이러한 값은 셀들을 형성하기 위해 사용된 재료들에 의존하여 달라진다. RRAM 메모리 셀을 형성하는 것은 처음으로 메모리 셀을 프로그램하는 것처럼 생각되어질 수 있다.
그러나, 상기 설명된 기술은 그것이 모든 RRAM 메모리 셀을 동일하게 처리하기 때문에 최적이 아닐 수 있다. 실제로, 각각의 셀은 약간 상이하다.
몇몇 셀들은 메모리 셀을 형성하기 위해 보다 많은 전압 또는 전하를 요구한다. 몇몇 셀들은 보다 적은 전압 또는 전하를 요구한다. 전압 및 시간에 대한 고정된 값을 사용하는 것은 요구되는 것보다 더 많은 전력이 사용될 때 과도한 전력 소비를 야기할 수 있다. 과도한 양의 전력을 사용하는 것은 또한 RRAM 메모리 셀의 수명에 불리하게 영향을 미칠 수 있다.
반대로, 전압 및 시간의 동일한 고정된 값은 특정한 RRAM 메모리 셀들을 형성하기에 충분하지 않을 수 있다. 충분하지 않은 양의 전력을 사용하는 것은 결함 있는 RRAM 메모리 셀을 야기할 수 있다.
도 1은 RRAM 메모리 셀들을 형성하기 위해 적응적 기술을 사용하는 본 발명의 실시예의 개요를 도시한다. 메모리 셀을 형성하기 위해 사용된 총 전하가 모니터링된다. 도 1에서, 메모리 셀(110)이 형성될 것이다. 명료함을 위해, 다른 메모리 셀들, 판독/기록 라인들, 전력 등과 같은, 메모리 셀(110)에 결합될 수 있는 다른 구성요소들이 예시된다. 그러나, 메모리 셀이 동작하기 위해 요구하는 통상적인 결합들은 다양한 실시예들에서 존재할 것임이 이해되어야 한다.
전압(Vin)(101)은 스위치(102)가 닫힐 때 커패시터(104)를 충전하기 위해 사용된다. 커패시터(104)는 이산 커패시터 또는 기생 커패시터를 포함할 수 있다. 트랜지스터(108)는 소스 팔로워 구성으로 구성된다. 따라서, 메모리 셀(110)(Vcell)에서의 전압은 다음의 방식으로 산출될 수 있다:
Vcell = Vprog - Vgs
여기에서 Vprog는 트랜지스터(108)의 게이트에서의 전압이며 Vgs는, 트랜지스터(108)의 고유 속성인, 트랜지스터(108)의 게이트에서의 전압 및 트랜지스터(108)의 소스에서의 전압 사이에서의 차이이다.
커패시터(104)의 사용은 메모리 셀(110)을 형성하기 위해 사용된 전하가 커패시터(Vcap)(노드(105)에 존재하는)의 전압을 측정함으로써 쉽게 모니터링될 수 있게 한다. 메모리 셀(110)을 형성하기 위해 사용된 전하는 다음의 식을 사용하여 산출될 수 있다:
Qset = △Vcap * Cref
여기에서 Cref는 커패시터(104)의 정전 용량이고, △Vcap은 노드(105)에서 전압에서의 변화이며, Qset은 메모리 셀(110)에 인가된 총 전하이다.
적절한 기술들을 통해, 메모리 셀(110)을 형성한 프로세스가 모니터링될 수 있다. 그 후, 메모리 셀(110)을 형성하기 위해 사용되는 전압은 메모리 셀(110)의 특성들을 고려하기 위해 동적으로 조정(예로서, 변경)될 수 있다. 예를 들면, 메모리 셀(110)이 전하를 너무 느리게 소비하며(예로서, 모니터링된 전하가 특정 시간 후 특정한(예로서, 미리 결정된) 값보다 낮으며), 그에 의해 메모리 셀(110)을 너무 느리게 형성한다면, Vprog는 메모리 셀(110)이 더 높은 레이트로 전하를 소비하도록 증가될 수 있다. 유사하게, 메모리 셀(110)이 너무 빠르게 전하를 소비하고, 이것이 메모리 셀(110)을 너무 빠르게 형성할 수 있다면, Vprog는 메모리 셀(110)이 더 낮은 레이트로 전하를 소비하도록 감소될 수 있다.
메모리 셀의 충전을 모니터링하며 제어하기 위해 사용될 수 있는 여러 개의 기술들이 있다. 전압(Vcap)을 모니터링하기 위해 비교기의 사용을 도시한 실시예가 도 2a에 도시된다. 전압(Vin)(201), 프리차지 스위치(202), 전압(Vcap)(205), 커패시터(204), 트랜지스터(208), 전압(Vprog)(206), 및 메모리 셀(210)은 도 1에 도시된 유사하게 넘버링된 요소들과 유사한 역할들을 제공한다.
비교기(230)는 커패시터(204)에 결합된다. 비교기(230)는 두 개의 입력들: 포지티브 입력(232) 및 네거티브 입력(234)을 가진다. 기준 전압(Vref)(220)은 기준 전압 노드에서 네거티브 입력(234)에 결합된다. 비교기(230)는 또한 제어 로직(240)에 결합되는, 출력(236)을 가진다. 제어 로직(240)은 전압(Vprog)(206)에 결합되는 출력(242), 및 프리차지 스위치(202)에 결합되는 출력(244)을 가진다. 일 실시예에서, Vprog(206)는 4에서 6볼트들까지이고, Vin(201)은 5에서 7볼트들까지이며, Vref(220)은 3에서 6볼트들까지이다. 커패시터(204)는 범위가 대략 100 펨토패럿들(fF)에서 1 나노패럿(nF)까지의 값에 이를 수 있다.
비교기(230)는 전압(Vcap)(205)이 전압(Vref)(220) 아래로 떨어질 때 출력(236)이 작동되도록 구성된다. 출력(236)이 작동될 때, 제어 로직(240)은 전압(Vprog)(206)을 낮추도록 구성될 수 있다(몇몇 실시예들에서, 턴 오프하는 것을 포함할 수 있다). 다른 실시예들에서, 제어 로직(240)은 전압, 전하, 또는 타이밍에 대하여 특정한 모니터링된 상황들에서 전압(Vprog)(206)을 올리도록 구성될 수 있다.
도 2b는 도 2a의 회로 실시예에 대한 가능한 동작 기법을 예시한 타이밍 도이다. 그래프(250)는 프리차지 스위치(202)의 온/오프 상태를 나타내며, 높은 값은 온이고 낮은 값은 오프이다. 그래프(260)는 Vcap(205)에서의 전압을 나타낸다. 그래프(270)는 비교기(230)의 출력(236)을 나타낸다. 그래프(280)는 제어 로직(240)에 의해 제어되는 바와 같이, Vprog(206)에서의 전압을 나타낸다. 그래프(290)는 메모리 셀(210)에서의 전압을 나타낸다. 그래프들(250, 260, 270, 280, 290)의 각각은 증가하는 시간에 대하여 그려진다.
도 2b의 그래프들(250, 260, 270, 280, 290)의 좌측 측면에서, 레벨들 모두는 낮다. 프리차지 스위치(202)가 턴 온될 때(높은 레벨로 이동하는 그래프(250)의 진폭에 의해 나타내어진), 커패시터(204)는 그래프(260)에 도시된 증가 전압(Vcap)(205)에 의해 예시된 바와 같이, 충전되기 시작한다. 특정 시간 후, 프리차지 스위치(202)는 턴 오프된다(높은 레벨에서 낮은 레벨로 이동하는 그래프(250)의 진폭에 의해 나타내어진). 한편, 비교기(230)의 출력(236)은 그래프(270)에 예시된 바와 같이, 전압(Vcap)이 전압(Vref)(220)보다 더 높아질 때 높게 변한다. 메모리 셀을 형성하는 프로세스를 시작할 시간일 때, 전압(Vprog)은 그래프(280)에 도시된 바와 같이, 높은 레벨로 설정된다. 그래프(260)에 보여지는 바와 같이, Vprog를 높게 설정하는 것에 응답하여, 커패시터(204)는 방전되기 시작하며 전압(Vcap)은 감소하기 시작한다. 전압(Vcap)이 전압(Vref)보다 낮아질 때, 비교기(230)의 출력(236)은, 그래프(270)에 보여지는 바와 같이, 낮아진다. 이것은 그래프(280)에 보여지는 바와 같이, 제어 로직(240)이 전압(Vprog)을 턴 오프하는 것(예로서, Vprog의 값을 0으로 감소시키는 것)으로 이어진다. 이것은 메모리 셀(210)에서의 전압을 제로가 되게 하며, 따라서 RRAM 메모리 셀을 형성하는 프로세스를 완료한다.
상기 서술된 바와 같이, 커패시터(204)의 전압을 모니터링하기 위해 비교기(230)를 사용함으로써, 메모리 셀(210)로 흐르는 전하가 모니터링될 수 있다. 도 2a 및 도 2b에 도시된 실시예에서, 비교기(230)는 근본적으로, 메모리 셀(210)을 형성하는 프로세스를 모니터링한다. 메모리 셀(210)이 원하는 것보다 더 빨리 형성한다면, 커패시터(204)는 빨리 방전될 것이며, Vprog가 빨리 턴 오프되는 것으로 이어진다. 메모리 셀(210)이 원하는 것보다 더 느리게 형성된다면, 커패시터(204)는 더 느리게 방전될 것이며, Vprog가 나중에 턴 오프되는 것으로 이어지고, 따라서 메모리 셀(210)은 보다 긴 시간 기간 동안 충전의 대상이 된다.
프로그래밍 회로의 또 다른 실시예가 도 3에 도시된다. 전압(Vin)(301), 프리차지 스위치(302), 전압(Vcap)(305), 커패시터(304), 트랜지스터(308), 전압(Vprog)(306), 및 메모리 셀(310)은 도 1 및 도 2a에 도시된 유사하게 넘버링된 요소들과 유사한 역할들을 제공한다.
여기에서, 커패시터(304)는 3개의 비교기들(360, 370, 및 380)의 포지티브 입력에 결합된다. 3개의 비교기들(360, 370, 380)의 각각의 네거티브 입력은 각각 상이한 기준 전압(Vref1(362), Vref2(372), 및 Vref3(382))에 결합된다. 따라서, 전압(Vref1)(362)은 비교기(360)의 네거티브 입력에 결합되고; 전압(Vref2)(372)은 비교기(370)의 네거티브 입력에 결합되며; 전압(Vref3)(382)은 비교기(380)의 네거티브 입력에 결합된다.
비교기들(360, 370, 및 380)의 각각은 출력을 가진다. 비교기(360)는 출력(366)(Vtrip1로 라벨링된)을 가진다. 비교기(370)는 출력(376)(Vtrip2로 라벨링된)을 가진다. 비교기(380)는 출력(386)(Vtrip3로 라벨링된)을 가진다. 비교기들(360, 370, 및 380)의 각각의 출력들은 제어 로직(340)에 결합된다. 제어 로직(340)은 두 개의 출력들(342 및 344)을 가진다. 출력(342)은 Vprog(306)에 결합되며 출력(344)은 프리차지 스위치(302)에 결합된다.
3개의 비교기들의 사용은 전압(Vprog)의 미세 조정을 허용한다. 일 실시예에서, Vref1은, Vref3보다 큰, Vref2보다 크다. 일 실시예에서, Vref1 = Vin - 0.5V, Vref2 = Vin - 1V, 및 Vref3 = Vin - 1.5V. 다른 전압들이 다른 실시예들에서 사용될 수 있다. 이러한 구성은 비교기(360)가 먼저 활성화되게 하여, 출력(366)이 먼저, 이어서 나중에 출력(376) 및 출력(386)이 변하게 한다. 여러 개의 상이한 사용들이 이러한 활동으로 이루어질 수 있다.
일 실시예에서, 도 2a에 대하여 설명된 바와 같이 단지 두 개의 레벨들만을 갖는 대신에(온 및 오프, 또는 로직 '0' 및 로직 '1'과 실질적으로 같은), Vprog의 레벨은 3개의 레벨들을 가질 수 있다 - 각각의 상이한 비교기 변경 값을 갖고 트리거링되는 것. 예를 들면, 전압(Vprog)은 메모리 셀(310)의 형성을 시작하기 위해 제 1 레벨로 설정될 수 있다. 비교기(360)가 값을 변경한 후(전압(Vcap)(305)이 제 1 레벨로 떨어짐을 나타내는), 전압(Vprog)은 메모리 셀(310)의 형성 속도를 제어하기 위해 제 2 값으로 설정된다. 이러한 제 2 값은 제 1 값보다 높거나 또는 낮을 수 있다. 비교기(370)가 값을 변경한 후(전압(Vcap)(305)이 제 2 레벨로 떨어짐을 나타내는), 전압(Vprog)은 제 3 값으로 설정된다. 다시, 이러한 제 3 값은 제 1 또는 제 2 값보다 높거나 또는 낮은, 임의의 값일 수 있다.
비교기(380)가 값을 변경한 후(전압(Vcap)(305)이 제 3 레벨로 떨어짐을 나타내는), 전압(Vprog)은 트랜지스터(308)를 턴 오프하는 값으로 설정될 수 있어서, 메모리 셀(310)을 형성하는 활동을 중단시킨다.
일 실시예에서, 전압(Vprog)에 대한 제 3 값은 결과적으로, 전압(Vprog)의 제 1 값보다 높은, 전압(Vprog)에 대한 제 2 값보다 크다. 그러나, 메모리 셀(310)을 생성하기 위해 사용된 다양한 재료들이 다른 실시예들에서 사용되는 전압(Vprog)(310)에 대한 상이한 값들을 야기할 수 있다는 것이 이해되어야 한다. 3개의 비교기들의 사용이 도 3에 도시되지만, 이 실시예는 요구된 분해능에 의존하여, 3보다 작거나 또는 3보다 큰, 다른 수들의 비교기들로 확대될 수 있다는 것이 또한 이해되어야 한다.
메모리 셀들을 형성하기 위한 장치의 또 다른 실시예가 도 4에 도시된다. 전압(Vin)(401), 프리차지 스위치(402), 전압(Vcap)(405), 커패시터(404), 트랜지스터(408), 전압(Vprog)(406), 및 메모리 셀(410)이 도 1, 도 2a, 및 도 3에 도시된 유사하게 넘버링된 요소들과 유사한 역할들을 제공한다. 아날로그 대 디지털 변환기(ADC)(460)가 커패시터(404)에 결합된다. ADC(460)는 제어 로직(440)에 결합되며, 이것은 결과적으로 프리차지 스위치(402) 및 전압(Vprog)(406)에 결합된다.
ADC(460)의 사용은 정밀한 조정들이 제어 로직(440)의 동작에 대해 이루어지도록 허용한다. 특히, ADC(460)는 일반적으로, 도 3에 예시된 것과 같이, 다수의 비교기 기법보다 더 미세한 분해능을 가질 것이다. 제어 로직(440)은 따라서 ADC(460)에 의해 제공된 값들에 기초하여 전압(Vprog)(406) 및 프리차지 스위치(402) 동작을 조정하도록 구성된다. 도 3에 대하여 설명된 바와 같이, 이 경우에, ADC(460)의 출력에 기초하여, 전압(Vprog)(406)의 값을 변경하기 위한 많은 가능한 방식들이 있다.
예를 들면, 전압(Vprog)(406)은 ADC(460)가 전압(Vcap)(405)의 저하를 감지함에 따라 계속해서 상승할 수 있다. 또는 전압(Vprog)(406)은 ADC(460)가 전압(Vcap)(405)의 저하를 감지함에 따라 계속해서 떨어질 수 있다. 또는 전압(Vprog)(406)은 ADC(460)가 Vcap(405)의 저하를 감지함에 따라 위쪽 및 아래쪽 양쪽 모두로 달라질 수 있다.
또한, 시간의 변수는 제어 로직(440)에 의해 사용될 수 있다. 예를 들면, 제어 로직(440)이, 제어 로직(440)의 내부에 있는 타이머의 사용을 통해, 메모리 셀(410)의 형성이 원하는 것보다 더 길게 걸린다는 것을 감지한다면(예로서, 전압(Vcap)(405)이 그것이 특정 시간에 있어야 하는 것보다 더 높음을 감지함으로써), 그것은 전압(Vprog)(406)을 그것이 그 외 있을 수 있는 것보다 높은 전압으로 올릴 수 있다. 제어 로직(440)이 메모리 셀(410)의 프로그래밍이 요구된 것보다 적은 시간이 걸린다는 것을 감지한다면, 그것은 전압(Vprog)(406)을 그것이 그 외 있을 수 있는 것보다 낮은 값으로 낮출 수 있다.
장치의 이들 예시들은 다양한 실시예들의 구조의 일반적인 이해를 제공하도록 의도되며 여기에 설명된 구조들을 사용할 수 있는 장치들의 특징들 및 요소들 모두의 완전한 설명을 제공하도록 의도되지 않는다.
상기 설명된 구성요소들 중 임의의 것은 소프트웨어를 통한 시뮬레이션을 포함하여, 다수의 방식들로 구현될 수 있다. 따라서, 상기 설명된 장치는 모두 여기에서의 "모듈들"(또는 "모듈")로서 특성화될 수 있다. 이러한 모듈들은, 장치의 아키텍처에 의해 요구된 대로 및 다양한 실시예들의 특정한 구현들에 적절하게, 하드웨어 회로, 단일 및/또는 다중-프로세서 회로들, 메모리 회로들, 소프트웨어 프로그램 모듈들 및 오브젝트들 및/또는 펌웨어, 및 그것의 조합을 포함하거나 또는 그것에 포함될 수 있다. 예를 들면, 이러한 모듈들은 소프트웨어 전기 신호 시뮬레이션 패키지, 전력 사용 및 분배 시뮬레이션 패키지, 정전 용량-인덕턴스 시뮬레이션 패키지, 전력/열 소산 시뮬레이션 패키지, 신호 송신-수신 시뮬레이션 패키지, 및/또는 다양한 잠재적인 실시예들의 동작을 동작시키거나 또는 시뮬레이션하기 위해 사용된 소프트웨어 및 하드웨어의 조합과 같은, 시스템 동작 시뮬레이션 패키지에 포함될 수 있다.
다양한 실시예들의 장치는 고속 컴퓨터들, 통신 및 신호 프로세싱 회로, 단일 또는 다중-프로세서 모듈들, 단일 또는 다수의의 내장 프로세서들, 다중-코어 프로세서들, 데이터 스위치들, 및 다층, 다중-칩 모듈들을 포함한 애플리케이션-특정 모듈들에서 사용된 전자 회로를 포함하거나 또는 그것에 포함될 수 있다. 이러한 장치는 텔레비전들, 셀룰러 전화기들, 개인용 컴퓨터들(예로서, 랩탑 컴퓨터들, 데스크탑 컴퓨터들, 핸드헬드 컴퓨터들, 태블릿 컴퓨터들 등), 워크스테이션들, 라디오들, 비디오 플레이어들, 오디오 플레이어들(예로서, MP3(동화상 전문가 그룹, 오디오 계층 3) 플레이어들), 차량들, 의료 디바이스들(예로서, 심장 박동기, 혈압계 등), 셋 탑 박스들, 및 기타와 같은, 다양한 전자 시스템들 내에서의 서브-구성요소들로서 추가로 포함될 수 있다.
도 1 내지 도 4를 참조하여 상기 설명된 실시예들은 메모리 셀을 형성하기 위한 방법을 포함하며, 상기 방법은: 메모리 셀에 전압을 인가하는 단계; 상기 전압을 통해 상기 메모리 셀에 인가된 형성 전하를 모니터링하는 단계; 및 모니터링되고 있는 상기 전하에 기초하여 상기 전압을 조정하는 단계를 포함한다.
메모리 셀에 전압을 인가하는 것은 메모리 셀을 통해 정전 용량을 가진 커패시터를 충전하는 것 및 커패시터를 방전시키는 것을 포함할 수 있다. 형성 전하를 모니터링하는 것은 커패시터를 가로질러 전압에서의 변화를 측정하는 것을 포함할 수 있다. 전압을 조정하는 것은 모니터링된 전하가 특정 값보다 낮을 때 전압을 올리는 것을 포함할 수 있다. 제 1 전압을 조정하는 것은 모니터링된 전하가 특정한 미리 결정된 값보다 높을 때 전압을 낮추는 것을 포함할 수 있다.
장치는 메모리 셀; 커패시터; 커패시터에 결합된 제 1 입력부, 기준 전압 노드에 결합된 제 2 입력부 및 출력부를 갖는 비교기; 커패시터에 및 메모리 셀에 결합된 트랜지스터; 및 비교기의 출력부에 결합된 제어 로직을 포함할 수 있다. 제어 로직은 메모리 셀을 형성하기 위해 비교기의 출력에 기초하여 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성될 수 있다.
제어 로직은 제 1 비교기의 제 1 입력부에서의 전압이 제 1 비교기의 제 2 입력부에서의 전압보다 낮아지는 것에 응답하여 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성될 수 있다.
비교기는 제 1 비교기를 포함할 수 있으며 기준 전압 노드는 제 1 기준 전압 노드를 포함할 수 있다. 커패시터에 결합된 제 1 입력부, 제 2 기준 전압 노드에 결합된 제 2 입력부, 및 출력부를 갖는 제 2 비교기가 있을 수 있다. 제 2 비교기의 출력은 제어 로직에 결합된다. 동작 동안, 제 2 기준 전압 노드에서의 전압은 제 1 기준 전압 노드에서의 전압보다 낮다.
제어 로직은 제 1 비교기의 제 1 입력부에서의 전압이 제 1 비교기의 제 2 입력부에서의 전압보다 낮아지는 것에 응답하여 트랜지스터의 게이트에 인가되는 전압을 제 1 레벨로 조정하도록 구성될 수 있다. 제어 로직은 제 2 비교기의 제 1 입력부에서의 전압이 제 2 비교기의 제 2 입력부에서의 전압보다 낮아지는 것에 응답하여 트랜지스터의 게이트에 인가되는 전압을 제 2 레벨로 조정하도록 추가로 구성될 수 있다.
몇몇 실시예들에서, 메모리 셀은 저항성 랜덤 액세스 메모리(RRAM) 셀을 포함할 수 있다.
몇몇 실시예들에서, 커패시터는 100 펨토패럿들 내지 1 나노패럿의 범위에서의 정전 용량을 가진다.
몇몇 실시예들에서, 트랜지스터는 소스 팔로워 구성으로 구성될 수 있다.
몇몇 실시예들에서, 커패시터에 결합된 스위치가 있을 수 있으며, 여기에서 스위치는 제어 로직에 추가로 결합된다. 제어 로직은 커패시터의 충전을 시작 및 종료하도록 스위치를 동작시키도록 구성될 수 있다.
몇몇 실시예들에서, 장치는 메모리 셀; 커패시터; 메모리 셀에 및 커패시터에 결합된 트랜지스터; 커패시터에 결합된 아날로그 대 디지털 변환기(ADC)로서, 상기 ADC는 커패시터의 전압에 기초한 출력부를 갖는, 상기 ADC; 및 ADC의 출력부에 결합된 제어 로직을 포함할 수 있다. 제어 로직은 메모리 셀을 형성하기 위해 ADC의 출력에 기초하여 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성될 수 있다.
제어 로직은 커패시터의 전압이 제 1 레벨에 도달하였음을 표시하는 ADC의 출력에 응답하여 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성될 수 있다.
몇몇 실시예들에서, 제어 로직이 전압을 조정하도록 구성되는 것은 상기 제어 로직이 트랜지스터의 게이트에 인가되는 전압을 낮추도록 구성되는 것을 포함한다.
몇몇 실시예들에서, 제어 로직은 커패시터의 전압이 제 2 레벨에 도달하였음을 표시하는 ADC의 출력에 응답하여 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성된다.
몇몇 실시예들에서, 메모리 셀은 저항성 랜덤 액세스 메모리(RRAM) 셀을 포함한다.
몇몇 실시예들에서, 트랜지스터는 소스 팔로워 구성으로 구성될 수 있다. 몇몇 실시예들에서, 커패시터에 결합된 스위치가 있을 수 있다. 스위치는 제어 로직에 추가로 결합될 수 있다. 제어 로직은 커패시터의 충전을 시작 및 종료하도록 스위치를 동작시키도록 구성될 수 있다.
몇몇 실시예들에서, 메모리 셀을 형성하는 방법은 커패시터를 충전하는 단계; 메모리 셀에 충전된 커패시터를 결합하는 단계; 메모리 셀에 충전된 커패시터를 결합하는 것에 응답하여 메모리 셀에 인가된 형성 전하를 모니터링하는 단계; 및 상기 모니터링에 응답하여 메모리 셀로부터 충전된 커패시터를 결합해제하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 방법은 모니터링된 전하에 기초하여 커패시터의 충전을 제어하는 단계를 포함할 수 있다.
몇몇 실시예들에서, 메모리 셀을 형성하기 위한 방법은 커패시터를 충전하는 단계; 메모리 셀에 결합된 트랜지스터를 통해 커패시터를 방전시키는 단계; 메모리 셀에 대해 방전된 전하를 모니터링하는 단계; 및 전하가 메모리 셀을 형성하기에 충분한지를 결정하는 단계를 포함할 수 있다.
몇몇 실시예들에서, 커패시터를 충전하는 단계는 특정 시간 동안 전압 소스에 커패시터를 결합하는 단계; 및 특정 시간 후 전압 소스로부터 커패시터를 결합해제하는 단계를 포함할 수 있다.
몇몇 실시예들에서, 방법은 전하가 메모리 셀을 형성하기에 충분하다고 결정하는 것에 응답하여 커패시터로부터 메모리 셀을 결합해제하는 단계를 더 포함한다.
요약하면, 본 발명의 다양한 실시예들이 구현될 때, RRAM 셀들을 가진 메모리 디바이스들의 동작은 더 효율적이게 되며 더 긴 수명을 가질 수 있다. 그 결과, 소비자 만족이 증가될 수 있다.
상기 설명 및 도면들은 이 기술분야의 숙련자가 본 발명의 실시예들을 실시할 수 있게 하기 위해 본 발명의 몇몇 실시예들을 예시한다. 다른 실시예들은 구조적, 논리적, 전기적, 프로세스 및 다른 변화들을 통합할 수 있다. 예들은 단지 가능한 변형들을 대표한다. 몇몇 실시예들의 부분들 및 특징들은 다른 것들의 것들에 포함되거나, 또는 그것으로 대체될 수 있다. 많은 다른 실시예들은 상기 설명을 판독하며 이해할 때 이 기술분야의 숙련자들에게 명백할 것이다.
개시의 요약은 판독자가 기술적 개시의 특징을 빨리 알아낼 수 있도록 허용할 요약을 요구하는, 37 C.F.R. §1.72(b)를 준수하기 위해 제공된다. 그것은 그것이 청구항들의 범위 또는 의미를 해석하거나 또는 제한하기 위해 사용되지 않을 것이라는 이해를 갖고 제출된다. 또한, 앞서 말한 상세한 설명에서, 다양한 특징들이 개시를 간소화하기 위해 단일 실시예에서 함께 그룹핑된다는 것이 이해될 수 있다. 개시의 이러한 방법은 청구된 실시예들이 각각의 청구항에서 명확하게 열거된 것보다 더 많은 특징들을 요구한다는 의도를 반영한 것으로서 해석되지 않는다. 오히려, 다음의 청구항들이 반영하는 바와 같이, 본 발명의 주제는 단일의 개시된 실시예의 모든 특징들보다 적게 있다. 따라서, 다음의 청구항들은 상세한 설명으로 통합되며, 각각의 청구항은 별개의 실시예로서 자체로 성립된다.

Claims (24)

  1. 저항성 메모리 셀을 처음으로 프로그램하기 이전의 별개의 형성 스테이지에서 상기 저항성 메모리 셀에 전압을 인가하는 단계;
    상기 전압을 통해 상기 저항성 메모리 셀에 인가된 형성 전하(forming charge)를 모니터링하는 단계; 및
    모니터링되고 있는 상기 전하에 기초하여 상기 전압을 조정하는 단계를 포함하는, 방법.
  2. 청구항 1에 있어서,
    상기 저항성 메모리 셀에 전압을 인가하는 단계는 상기 저항성 메모리 셀을 통해 정전 용량(capacitance)을 가진 커패시터를 충전하는 단계 및 상기 커패시터를 방전시키는 단계를 포함하고; 및 상기 형성 전하를 모니터링하는 단계는 상기 커패시터를 가로질러 전압에서의 변화를 측정하는 단계를 포함하는, 방법.
  3. 청구항 1에 있어서,
    상기 전압을 조정하는 단계는:
    상기 모니터링된 전하가 특정 값 미만일 때 상기 전압을 올리는 단계를 포함하는, 방법.
  4. 청구항 1에 있어서,
    상기 전압을 조정하는 단계는:
    상기 모니터링된 전하가 특정한 미리 결정된 값보다 높을 때 상기 전압을 낮추는 단계를 포함하는, 방법.
  5. 저항성 메모리 셀;
    커패시터;
    상기 커패시터에 결합된 제 1 입력부, 기준 전압 노드에 결합된 제 2 입력부 및 출력부를 갖는 비교기;
    상기 커패시터에 및 상기 저항성 메모리 셀에 결합된 트랜지스터; 및
    상기 비교기의 상기 출력부에 결합된 제어 로직으로서, 상기 제어 로직은 저항성 메모리 셀을 처음으로 프로그램하기 이전의 별개의 형성 스테이지에서 상기 저항성 메모리 셀을 형성하기 위해 상기 비교기의 출력에 기초하여 상기 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성되는, 상기 제어 로직을 포함하는, 장치.
  6. 청구항 5에 있어서,
    상기 제어 로직은 상기 비교기의 상기 제 1 입력부에서의 전압이 상기 비교기의 상기 제 2 입력부에서의 전압보다 낮아지는 것에 응답하여 상기 트랜지스터의 게이트에 인가된 상기 전압을 조정하도록 구성되는, 장치.
  7. 청구항 5에 있어서,
    상기 비교기는 제 1 비교기를 포함하며 상기 기준 전압 노드는 제 1 기준 전압 노드를 포함하고:
    상기 커패시터에 결합된 제 1 입력부, 제 2 기준 전압 노드에 결합된 제 2 입력부, 및 출력부를 갖는 제 2 비교기를 더 포함하고, 상기 제 2 비교기의 출력부는 상기 제어 로직에 결합되며, 동작 동안 상기 제 2 기준 전압 노드에서의 전압은 상기 제 1 기준 전압 노드에서의 전압보다 낮은, 장치.
  8. 청구항 7에 있어서,
    상기 제어 로직은 상기 제 1 비교기의 상기 제 1 입력부에서의 전압이 상기 제 1 비교기의 상기 제 2 입력부에서의 전압보다 낮아지는 것에 응답하여 상기 트랜지스터의 상기 게이트에 인가되는 전압을 제 1 레벨로 조정하도록 구성되며;
    상기 제어 로직은 상기 제 2 비교기의 상기 제 1 입력부에서의 전압이 상기 제 2 비교기의 상기 제 2 입력부에서의 전압보다 낮아지는 것에 응답하여 상기 트랜지스터의 상기 게이트에 인가되는 전압을 제 2 레벨로 조정하도록 추가로 구성되는, 장치.
  9. 청구항 5에 있어서,
    상기 저항성 메모리 셀은 이진-전이(binary-transition) 금속-산화물 기반 재료, 구리-기반 재료, 또는 칼코게나이드(chalcogenide)를 포함하는 저항성 랜덤 액세스 메모리(RRAM) 셀을 포함하는, 장치.
  10. 청구항 5에 있어서,
    상기 트랜지스터는 소스 팔로워 구성(source follower configuration)으로 구성되는, 장치.
  11. 청구항 5에 있어서,
    상기 커패시터는 100 펨토패럿 내지 1 나노패럿의 범위에서의 정전 용량을 갖는, 장치.
  12. 청구항 5에 있어서,
    상기 커패시터에 결합된 스위치를 더 포함하며, 상기 스위치는 상기 제어 로직에 추가로 결합되고; 추가로
    상기 제어 로직은 상기 커패시터의 충전을 시작 및 종료하도록 상기 스위치를 동작시키도록 구성되는, 장치.
  13. 저항성 메모리 셀;
    커패시터;
    상기 저항성 메모리 셀에 및 상기 커패시터에 결합된 트랜지스터;
    상기 커패시터에 결합된 아날로그 대 디지털 변환기(ADC)로서, 상기 ADC는 상기 커패시터의 전압에 기초한 출력부를 갖는, 상기 ADC; 및
    상기 ADC의 출력부에 결합된 제어 로직으로서, 상기 제어 로직은, 저항성 메모리 셀을 처음으로 프로그램하기 이전의 별개의 형성 스테이지에서 상기 저항성 메모리 셀을 형성하기 위해 상기 ADC의 출력에 기초하여 상기 트랜지스터의 게이트에 인가되는 전압을 조정하도록 구성되는, 상기 제어 로직을 포함하는, 장치.
  14. 청구항 13에 있어서,
    상기 제어 로직은 상기 커패시터의 전압이 제 1 레벨에 도달하였음을 나타내는 상기 ADC의 출력에 응답하여 상기 트랜지스터의 상기 게이트에 인가되는 전압을 조정하도록 구성되는, 장치.
  15. 청구항 14에 있어서,
    상기 제어 로직이 상기 전압을 조정하도록 구성되는 것은 상기 제어 로직이 상기 트랜지스터의 상기 게이트에 인가되는 전압을 낮추도록 구성되는 것을 포함하는, 장치.
  16. 청구항 14에 있어서,
    상기 제어 로직은 상기 커패시터의 전압이 제 2 레벨에 도달하였음을 나타내는 상기 ADC의 출력에 응답하여 상기 트랜지스터의 상기 게이트에 인가되는 전압을 조정하도록 구성되는, 장치.
  17. 청구항 13에 있어서,
    상기 메모리 셀은 이진-전이 금속-산화물 기반 재료, 구리-기반 재료, 또는 칼코게나이드를 포함하는 저항성 랜덤 액세스 메모리(RRAM) 셀을 포함하는, 장치.
  18. 청구항 13에 있어서,
    상기 트랜지스터는 소스 팔로워 구성으로 구성되는, 장치.
  19. 청구항 13에 있어서,
    상기 커패시터에 결합된 스위치를 더 포함하며, 상기 스위치는 상기 제어 로직에 추가로 결합되며; 추가로
    상기 제어 로직은 상기 커패시터의 충전을 시작 및 종료하도록 상기 스위치를 동작시키도록 구성되는, 장치.
  20. 커패시터를 충전하는 단계;
    저항성 메모리 셀을 처음으로 프로그램하기 이전의 별개의 형성 스테이지에서 상기 저항성 메모리 셀에 충전된 상기 커패시터를 결합하는 단계;
    상기 메모리 셀에 충전된 상기 커패시터를 결합하는 것에 응답하여 상기 저항성 메모리 셀에 인가된 형성 전하를 모니터링하는 단계; 및
    상기 모니터링에 응답하여 상기 저항성 메모리 셀로부터 충전된 상기 커패시터를 결합해제하는 단계를 포함하는, 방법.
  21. 청구항 20에 있어서,
    상기 모니터링된 전하에 기초하여 상기 커패시터의 충전을 제어하는 단계를 더 포함하는, 방법.
  22. 커패시터를 충전하는 단계;
    저항성 메모리 셀을 처음으로 프로그램하기 이전의 별개의 형성 스테이지에서 상기 저항성 메모리 셀에 결합된 트랜지스터를 통해 상기 커패시터를 방전시키는 단계;
    상기 저항성 메모리 셀에 대해 방전된 전하를 모니터링하는 단계; 및
    상기 전하가 상기 저항성 메모리 셀을 형성하기에 충분한지를 결정하는 단계를 포함하는, 방법.
  23. 청구항 22에 있어서,
    커패시터를 충전하는 단계는:
    특정 시간 동안 전압 소스에 상기 커패시터를 결합하는 단계; 및
    상기 특정 시간 후 상기 전압 소스로부터 상기 커패시터를 결합해제하는 단계를 포함하는, 방법.
  24. 청구항 22에 있어서,
    상기 전하가 상기 저항성 메모리 셀을 형성하기에 충분하다고 결정하는 것에 응답하여 상기 커패시터로부터 상기 저항성 메모리 셀을 결합해제하는 단계를 더 포함하는, 방법.
KR1020157025978A 2013-02-20 2014-02-19 전하 모니터링을 사용하여 메모리 셀을 형성하기 위한 장치 및 방법들 KR101625350B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/772,056 2013-02-20
US13/772,056 US8929125B2 (en) 2013-02-20 2013-02-20 Apparatus and methods for forming a memory cell using charge monitoring
PCT/US2014/017147 WO2014130543A1 (en) 2013-02-20 2014-02-19 Apparatus and methods for forming a memory cell using charge monitoring

Publications (2)

Publication Number Publication Date
KR20150119432A KR20150119432A (ko) 2015-10-23
KR101625350B1 true KR101625350B1 (ko) 2016-05-27

Family

ID=51351041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157025978A KR101625350B1 (ko) 2013-02-20 2014-02-19 전하 모니터링을 사용하여 메모리 셀을 형성하기 위한 장치 및 방법들

Country Status (6)

Country Link
US (2) US8929125B2 (ko)
JP (1) JP5925977B1 (ko)
KR (1) KR101625350B1 (ko)
CN (1) CN105122371B (ko)
TW (1) TWI534800B (ko)
WO (1) WO2014130543A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929125B2 (en) 2013-02-20 2015-01-06 Micron Technology, Inc. Apparatus and methods for forming a memory cell using charge monitoring
US9330756B2 (en) * 2014-08-13 2016-05-03 Micron Technology, Inc. Apparatuses and methods for sensing using an integration component
US9547854B2 (en) * 2014-12-02 2017-01-17 Paypal, Inc. User-friendly transaction interface
EP3257047A4 (en) * 2015-04-15 2018-07-04 Hewlett-Packard Enterprise Development LP Resistive random access memory (rram) system
JP2018156701A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
CN110097917B (zh) * 2018-01-30 2021-03-30 长鑫存储技术有限公司 存储单元的电容测试装置、方法及半导体存储器
US10714180B2 (en) * 2018-02-01 2020-07-14 Microsemi Soc Corp. Hybrid configuration memory cell
DE112021007228T5 (de) 2021-03-08 2024-01-11 Microchip Technology Incorporated Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren
US11764774B2 (en) * 2022-01-20 2023-09-19 Infineon Technologies Austria Ag Charge redistribution for powering a driven switch

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030117831A1 (en) 2001-12-20 2003-06-26 Glen Hush Programmable conductor random access memory and a method for writing thereto
US20030147270A1 (en) 2001-02-01 2003-08-07 Baker R. Jacob Method and apparatus for sensing resistance values of memory cells

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608679A (en) 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
US5729495A (en) 1995-09-29 1998-03-17 Altera Corporation Dynamic nonvolatile memory cell
US8559209B2 (en) * 2011-06-10 2013-10-15 Unity Semiconductor Corporation Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements
US8000127B2 (en) 2009-08-12 2011-08-16 Nantero, Inc. Method for resetting a resistive change memory element
JPWO2007141865A1 (ja) * 2006-06-08 2009-10-15 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US7852669B2 (en) 2007-03-16 2010-12-14 Spansion Llc Division-based sensing and partitioning of electronic memory
US8159858B2 (en) * 2008-12-19 2012-04-17 Unity Semiconductor Corporation Signal margin improvement for read operations in a cross-point memory array
US20100195393A1 (en) * 2009-01-30 2010-08-05 Unity Semiconductor Corporation Data storage system with refresh in place
JP2010182353A (ja) 2009-02-04 2010-08-19 Elpida Memory Inc 半導体記憶装置とその読み出し方法
US8363443B2 (en) * 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
JP5044669B2 (ja) * 2010-03-24 2012-10-10 株式会社東芝 半導体記憶装置
JP2011204302A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
US8780620B2 (en) 2010-09-20 2014-07-15 The Texas A&M University Information representation and coding for nonvolatile memories
US8929125B2 (en) * 2013-02-20 2015-01-06 Micron Technology, Inc. Apparatus and methods for forming a memory cell using charge monitoring

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030147270A1 (en) 2001-02-01 2003-08-07 Baker R. Jacob Method and apparatus for sensing resistance values of memory cells
US20030117831A1 (en) 2001-12-20 2003-06-26 Glen Hush Programmable conductor random access memory and a method for writing thereto

Also Published As

Publication number Publication date
US8929125B2 (en) 2015-01-06
JP5925977B1 (ja) 2016-05-25
US20150124517A1 (en) 2015-05-07
US9230645B2 (en) 2016-01-05
JP2016515277A (ja) 2016-05-26
TW201443892A (zh) 2014-11-16
US20140233298A1 (en) 2014-08-21
KR20150119432A (ko) 2015-10-23
TWI534800B (zh) 2016-05-21
CN105122371B (zh) 2017-10-20
CN105122371A (zh) 2015-12-02
WO2014130543A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
KR101625350B1 (ko) 전하 모니터링을 사용하여 메모리 셀을 형성하기 위한 장치 및 방법들
US11100991B2 (en) Apparatuses, devices and methods for sensing a snapback event in a circuit
KR101875523B1 (ko) 감소된 스냅백 교란을 갖는 통합 세트백 판독
US10951114B2 (en) Apparatuses and methods for charge pump regulation
US10515696B2 (en) Apparatuses and methods for determining stability of a memory cell
US8634225B2 (en) Method and apparatus managing worn cells in resistive memories
JP4804975B2 (ja) 基準電位発生回路及びそれを備えた半導体記憶装置
US20130250657A1 (en) System and Method for Writing Data to an RRAM Cell
US20120069633A1 (en) Nonvolatile storage device and method for writing into the same
US8934280B1 (en) Capacitive discharge programming for two-terminal memory cells
US8711649B2 (en) Semiconductor devices and methods for changing operating characteristics and semiconductor systems including the same
US9837147B2 (en) Regulating memristor switching pulses
CN102714056B (zh) 重置相变存储器位
US9019003B2 (en) Voltage generation circuit
JP5542222B2 (ja) 半導体装置及びその制御方法
US9099175B1 (en) Memory devices and methods for read and write operation to memory elements having dynamic change in property
US9117505B2 (en) Voltage generation circuit, and write driver and semiconductor memory apparatus including the same
US11776625B2 (en) Boost-assisted memory cell selection in a memory array
US10937483B2 (en) Current separation for memory sensing
JP2009259336A (ja) 半導体装置及びその制御方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190517

Year of fee payment: 4