TW201442189A

TW201442189A - 整合結構

Info

Publication number: TW201442189A
Application number: TW102114482A
Authority: TW
Inventors: Chao-Yuan Huang; Yueh-Feng Ho; Ming-Sheng Yang; Hwi-Huang Chen
Original assignee: Ipenval Consultant Inc
Priority date: 2013-04-23
Filing date: 2013-04-23
Publication date: 2014-11-01

Abstract

提供一種半導體裝置，包含：基板；貫穿矽通孔(TSV)，貫穿該基板；至少一第一內連線結構，從該貫穿矽通孔的上方橫跨該貫穿矽通孔而將該貫穿矽通孔正上方的區域切割為數個子區域，且用以作為一主動裝置的內連線繞線；及複數第二內連線結構，佔據該貫穿矽通孔正上方的該些子區域並用以將該貫穿矽通孔電耦合至更高層次的內連線。

Description

整合結構

本發明係關於一種半導體裝置，尤其係關於一種具有貫穿矽通孔的半導體裝置。

為了節省寶貴的佈局空間或是增加內連線的效率，可將複數個積體電路(IC)晶片堆疊在一起成為一個IC封裝結構。為了達到此目的，可使用一種三維(3D)堆疊封裝技術來將複數積體電路晶片封裝在一起。此種三維(3D)堆疊封裝技術廣泛地使用到貫穿矽通孔(TSV)。貫穿矽通孔(TSV)是一種垂直導電通孔，其可以完全貫穿矽晶圓、矽板、任何材料所製成之基板或晶片。現今，3D積體電路(3D IC)被廣用至許多的領域如記憶體堆疊、影像感測晶片等。

雖然貫穿矽通孔有許多的優點，但其亦為積體電路帶來了許多挑戰。例如，相較於其週圍的鄰居如電晶體與內連線等，其巨大的體積(比傳統的電晶體大上一百倍或更多)會浪費許多的佈局空間。其浪費愈多空間，則晶片會變得愈大。現今，所有的電子裝置都在競相微縮，故浪費空間並不是明智的作法。因此，需要能儘量爭取、節省貫穿矽通孔所浪費的空間。

100．．．基板

130．．．內連線/裝置層

150、150’．．．介電層

180．．．電晶體

300、300’．．．金屬圖案

400、400’．．．接觸栓/通孔

410．．．接觸栓

420．．．接觸栓

450．．．第一金屬圖案

500、500’、501、502、502’．．．長金屬線

1000．．．貫穿矽通孔

熟知此項技藝者在參照附圖閱讀了下列詳細敘述後，當更瞭解本發明的上述目的與優點，其中：

圖1顯示根據本發明一實施例具有貫穿矽通孔之半導體裝置以及貫穿矽通孔正上方之部分內連線結構的上示概圖；

圖2A顯示根據本發明一實施例在之圖1中沿著線A-A’所取的概略橫剖面圖；

圖2B顯示根據本發明另一實施例在之圖1中沿著線A-A’所取的概略橫剖面圖；

圖3A顯示根據本發明一實施例在之圖1中沿著線B-B’所取的概略橫剖面圖；

圖3B顯示根據本發明另一實施例在之圖1中沿著線B-B’所取的概略橫剖面圖；

圖4顯示根據本發明另一實施例具有貫穿矽通孔之半導體裝置以及貫穿矽通孔正上方之部分內連線結構的上示概圖；

圖5顯示根據本發明另一實施例具有貫穿矽通孔之半導體裝置以及貫穿矽通孔正上方之部分內連線結構的上示概圖。

下面將詳細地說明本發明的較佳實施例，舉凡本中所述的元件、元件子部、結構、材料、配置等皆可不依說明的順序或所屬的實施例而任意搭配成新的實施例，此些實施例當屬本發明之範疇。在閱讀了本發明後，熟知此項技藝者當能在不脫離本發明之精神和範圍內，對上述的元件、元件子部、結構、材料、配置等作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準，且此些更動與潤飾當落在本發明之申請專利範圍內。

本發明的實施例及圖示眾多，為了避免混淆，類似的元件係以相同或相似的標號示之。圖示意在傳達本發明的概念及精神，故圖中的所顯示的距離、大小、比例、形狀、連接關係….等皆為示意而非實況，所有能以相同方式達到相同功能或結果的距離、大小、比例、形狀、連接關係….等皆可視為等效物而採用之。

請參考圖1，其顯示根據本發明一實施例具有貫穿矽通孔1000之半導體裝置以及貫穿矽通孔1000正上方之部分內連線結構的上視概圖。貫穿矽通孔1000正上方之內連線結構包含：複數導電接觸栓/通孔400、與此些導電接觸栓/通孔400相連接的複數金屬圖案300及將貫穿矽通孔1000正上方之區域切割為四個子區域(即子區域1-4)的長金屬線500、501與502。貫穿矽通孔(TSV，在某些技術文件中又被稱為貫穿電極、導電柱等)會貫穿基板1000(在圖1中未顯示，請參考圖2A-3B)並實體及電連接基板1000的背側與前側。貫穿矽通孔1000係用以將操作電壓VSS、VDD或操作訊號耦合至形成於基板100上的積體電路(未顯示)。相較於尋常的主動元件如電晶體，貫穿矽通孔1000具有微米級的超大尺寸。在一實施例中，貫穿矽通孔1000具有30μm的直徑及100μm的深度。在另一實施例中，貫穿矽通孔具有10μm的直徑及30μm的深度。在更另一實施例中，貫穿矽通孔具有至少1μm的直徑如6μm 及等於或大於5μm的深度如10μm。

圖2A-3B所示之貫穿矽通孔1000看起來像是由通孔前置製程所製成的貫穿矽通孔，但貫穿矽通孔1000可以是由通孔前置製程(在電晶體之前製造貫穿矽通孔)、中間通孔製程(在電晶體製成之後但在較低層次內連線的製造期間製造貫穿矽通孔)、或通孔後置製程(在內連線之後才製造貫穿矽通孔)所製成。無論是用何種製程來製造貫穿矽通孔1000，貫穿矽通孔1000的基本結構皆維持不變：通孔、在通孔側壁上的介電層及填滿通孔的導電材料。介電層與導電材料所用的材料可取決於製造方法及所需的物理特性。氧化矽與氮化矽為最常被用來作為介電層的材料。至於導電材料，其可包含阻障/黏著層材料及低電阻率材料，阻障/黏著層材料例如是鉭、氮化鉭、鈦、氮化鈦、鎢、氮化鎢、鉬、錳及/或銅，低電阻率材料例如是鎢、銅、鋁及/或多晶矽。

再參考圖1以及圖2A，利用貫穿矽通孔1000正上方之導電接觸栓/通孔400以及與導電接觸栓/通孔400相連接的金屬圖案300來將貫穿矽通孔1000電耦合至較高層次的內連線結構，進而耦合至一對外介面如焊墊或微凸塊。導電接觸栓/通孔400與金屬圖案300可由不同的單鑲嵌製程所分別製造(如圖2中所示之導電接觸栓/通孔400與金屬圖案300)，或者其可由相同的雙鑲嵌製程製造成一體成形的結構(即在導電接觸栓/通孔400與金屬圖案300之間並無介面且兩者係由相同的材料所製成)。如圖1中所示，導電接觸栓/通孔400形成四個陣列(在圖1中所示的是2x2的陣列)且相同陣列中的所有導電接觸栓/通孔400係連接至相同的金屬圖案300。此外，四個子區域(子區域1-4)中的每一者都只包含一個陣列。在此方式下，用以將貫穿矽通孔1000耦合至對外介面的內連線結構不需要佔據貫穿矽通孔1000正上方的整個區域，而是將貫穿矽通孔1000正上方的區域切割成數個子區域，或者省下貫穿矽通孔1000正上方的部分區域供主動元件如電晶體與記憶胞用的內連線繞線使用。在圖1中所示實施例中，主動元件之內連線繞線用的長金屬線500、501與502能夠從貫穿矽通孔1000的上方橫跨貫穿矽通孔1000並將貫穿矽通孔1000正上方的區域切割為數個子區域。雖然在圖1中顯示了三條主動元件之內連線繞線用的長金屬線500、501與502、在貫穿矽通孔1000上方的四個子區域預在每一子區域中的2x2接觸栓/通孔陣列，但應瞭解，針對主動元件之內連線繞線可設置比三條更多或更少的長金屬線、在貫穿矽通孔1000上方的區域可被分割為大於或少於四的子區域、接觸栓/通孔陣列可具有不同的尺寸且每個子區域可具有一個以上的接觸栓/通孔陣列。

「主動元件之內連線繞線用的」內連線結構意指此內連線結構係連接至與主動元件直接接觸的一較下層級內連線結構，俾使此內連線結構經由該較下層級的內連線結構而與該主動元件作電交流。在本發明中，此類主動元件之內連線繞線用的內連線結構的起點與終點皆不應位於貫穿矽通孔1000正上方的區域內，但此類主動元件之內連線繞線用的內連線結構的一部分應該要橫跨貫穿矽通孔1000正上方的區域。即，用以將貫穿矽通孔1000電耦合至較高層級內連線與對外介面的所有內連線結構皆不是主動元件之內連線繞線用的內連線結構。

請參考圖4，其顯示根據本發明另一實施例之貫穿矽通孔1000以及貫穿矽通孔1000正上方之部分內連線結構的上視概圖。在貫穿矽通孔1000的上方設置主動元件之內連線繞線用的兩條長直金屬線500、一條L形的長金屬線501與一條L形的長金屬線502，貫穿矽通孔1000正上方的區域仍然被分割為四個子區域(子區域1-4)但每一子區域的面積皆小於圖1中之每一子區域的面積。每一子區域仍能裝置一個2x2的接觸栓/通孔陣列，故毋需縮減接觸栓/通孔陣列的尺寸。

請參考圖5，其顯示根據本發明更另一實施例之貫穿矽通孔1000以及貫穿矽通孔1000正上方之部分內連線結構的上視概圖。在貫穿矽通孔1000的上方設置主動元件之內連線繞線用的一條長直金屬線500與一條L形的長金屬線502，現在貫穿矽通孔1000正上方的區域被分割為三個子區域(子區域1-3)但每一子區域的面積並不相同。即便設置了兩個2x2的接觸栓/通孔陣列在子區域1中，子區域1仍然看起來太空曠；但設置三個2x2的接觸栓/通孔陣列在子區域1中便會讓子區域1看起來太擁擠。所以在子區域1中添加了兩個具有不同位向的2x1接觸栓/通孔陣列。

現在參考圖2A，其顯示根據本發明一實施例之在圖1中沿著線A-A’所取的概略橫剖面圖。如圖2A中所示，貫穿矽通孔1000貫穿基板100並耦合基板100的前側與背側。基板100可以是矽基板、絕緣層上覆矽基板、碳化矽基板、複合基板等。背側為其上未形成有主動元件如電晶體的一側。基板100的背側係與基板100的前側相對，其中主動元件如電晶體或記憶胞以及內連線結構係形成於前側上。雖然在圖2A-3B前未顯示，但基板100可包含主動元件、淺溝渠隔離結構、記憶胞於其上或於其內。設置於貫穿矽通孔1000上方的是一介電層150。介電層150可以是包含一或多種介電材料的單層或多層結構，介電材料可選自二氧化矽、氮化矽、碳化矽、氮氧化矽、碳氮化矽、以四乙氧基矽烷為前驅物所形成的二氧化矽、低介電常數介電材料等。導電接觸栓/通孔400、與導電接觸栓/通孔400相連接的金屬圖案300、及主動元件之內連線繞線用的金屬線500與502皆嵌於介電層150中。雖然在圖2A-3B中未顯示，但在介電層150/150’之上可設置更多的介電層及其內的內連線結構。

現在參考圖2B，其顯示根據本發明另一實施例之在圖1中沿著線A-A’所取的概略橫剖面圖。不若在圖2A中所示的實施例，在此實施例中對應至介電層150的介電層150’並非是直接位於貫穿矽通孔1000之上。在介電層150’與貫穿矽通孔1000之間尚有內連線/裝置層130。內連線/裝置層130可包含一或多個介電層與嵌於其中的內連線結構及/或形成在基板100上的主動元件。金屬線500’與502’、金屬圖案300’及導電接觸栓/通孔400’係與圖2A中所示的金屬線500、金屬圖案300及導電接觸栓/通孔400實質相同，但金屬圖案300’與導電接觸栓/通孔400’係經由較下層次的內連線結構(未顯示)而電耦合至貫穿矽通孔1000。

現在參考圖3A，其顯示根據本發明一實施例之在圖1中沿著線B-B’所取的概略橫剖面圖。圖3A係搭配圖2A，因此介電層150係直接位於貫穿矽通孔1000上。嵌於介電層150中的長直金屬線500不只是從貫穿矽通孔1000的上方橫跨貫穿矽通孔1000，其亦經由一較下層級的內連線結構(接觸栓410)而連接至位於該貫穿矽通孔1000之外圍中的一電晶體180。長直金屬線500通常是由金屬圖案300的製程所製造且使用相同的材料，故在此便省略其細節以避免不必要的重覆。電晶體180可以是n型導電MOS電晶體、p型導電MOS電晶體、記憶胞的一部分或者由任何製程如多晶矽閘極製程、高介電常數前置與閘極前置製程、高介電常數前置與閘極後置製程、高介電常數後置與閘極後置製程所製成之任何種類的主動元件。較低層級的內連線結構並不限於與電晶體180相接觸的接觸栓，其也可以包含與主動元件之摻雜區、與主動元件之閘電極或與外接區域相接觸的接觸栓。長直金屬線500與接觸栓410可由不同的單鑲嵌製程所製造，或者其可由相同的雙鑲嵌製程製成一體成形的結構。

現在參考圖3B，其顯示根據本發明另一實施例之在圖1中沿著線B-B’所取的概略橫剖面圖。圖3B係搭配圖2B，因此介電層150’並非直接位於貫穿矽通孔1000上。在介電層150’與貫穿矽通孔1000之間有一內連線/裝置層130。在此實施例中，內連線/裝置層130包含了電晶體180、與電晶體180相連接的接觸栓420及嵌於介電層中的第一金屬圖案450。不若圖3A所示的實施例，在此實施例中長直金屬線500’係設置於介電層150’中並經由包含通孔410’、第一金屬圖案450與接觸栓420之較下層次的內連線結構而連接至電晶體180。第一金屬圖案450與接觸栓420係與圖3A中所示之長直金屬線500與接觸栓410實質相同，但第一金屬圖案450係遠短於長直金屬線500。

從前述實施例應瞭解，藉著使用小塊的金屬圖案與接觸栓/通孔陣列來將貫穿矽通孔1000耦合至對外介面，電晶體180之內連線繞線用的長直金屬線500、501與502不需要繞過貫穿矽通孔1000，而能直接橫跨貫穿矽通孔1000正上方的區域。在此方式下，將不會浪費貫穿矽通孔1000正上方的區域，也大幅減少了佈局的限制。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

300．．．金屬圖案

400．．．接觸栓/通孔

500、501、502．．．長金屬線

1000．．．貫穿矽通孔

Claims

一種半導體裝置，包含：
基板；
貫穿矽通孔(TSV)，貫穿該基板；
至少一第一內連線結構，從該貫穿矽通孔的上方橫跨該貫穿矽通孔而將該貫穿矽通孔正上方的區域切割為數個子區域，且用以作為一主動裝置的內連線繞線；及
複數第二內連線結構，佔據該貫穿矽通孔正上方的該些子區域並用以將該貫穿矽通孔電耦合至更高層次的內連線。
如申請專利範圍第1項之半導體裝置，其中該至少一第一內連線結構與該複數第二內連線結構係設置於相同的介電層內。
如申請專利範圍第2項之半導體裝置，其中該介電層係位於該貫穿矽通孔的上方且該第二內連線結構係與該貫穿矽通孔直接接觸或電耦合。
如申請專利範圍第1項之半導體裝置，其中該第一內連線結構包含長直金屬線。
如申請專利範圍第4項之半導體裝置，其中該第一內連線結構更包含兩條L形的金屬線將該貫穿矽通孔正上方的該區域被該至少一第一內連線結構分割為四個子區域。
如申請專利範圍第5項之半導體裝置，其中該四個子區域的每一者都只包含該複數第二內連線結構中的一者。
如申請專利範圍第6項之半導體裝置，其中該複數第二內連線結構中的每一者包含接觸栓/通孔陣列以及與該接觸栓/通孔陣列相連接或一體成形的一金屬層。
如申請專利範圍第4項之半導體裝置，其中該至少一第一內連線結構更包含一L形的金屬線，該貫穿矽通孔正上方的區域被該至少一第一內連線結構分割為第一子區域、第二子區域與第三子區域。
根據申請專利範圍第8項之半導體裝置，其中在該第一子區域中的該複數第二內連線結構具有一個以上的尺寸。
根據申請專利範圍第1項之半導體裝置，其中該主動元件為電晶體或記憶胞。