TW201441423A - 抗氧化處理方法及使用其的電子元件的製造方法、用於它們的金屬抗蝕劑 - Google Patents

抗氧化處理方法及使用其的電子元件的製造方法、用於它們的金屬抗蝕劑 Download PDF

Info

Publication number
TW201441423A
TW201441423A TW103105753A TW103105753A TW201441423A TW 201441423 A TW201441423 A TW 201441423A TW 103105753 A TW103105753 A TW 103105753A TW 103105753 A TW103105753 A TW 103105753A TW 201441423 A TW201441423 A TW 201441423A
Authority
TW
Taiwan
Prior art keywords
group
copper
mass
metal resist
compound
Prior art date
Application number
TW103105753A
Other languages
English (en)
Inventor
Kee-Young Park
Atsushi Mizutani
Tetsuya Shimizu
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201441423A publication Critical patent/TW201441423A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D249/00—Heterocyclic compounds containing five-membered rings having three nitrogen atoms as the only ring hetero atoms
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F11/00—Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent
    • C23F11/08—Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent in other liquids
    • C23F11/10—Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent in other liquids using organic inhibitors
    • C23F11/14—Nitrogen-containing compounds
    • C23F11/149—Heterocyclic compounds containing nitrogen as hetero atom
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03821—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/03823—Immersion coating, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Preventing Corrosion Or Incrustation Of Metals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Anti-Oxidant Or Stabilizer Compositions (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明是一種銅或銅合金表面的抗氧化方法，其是使含有具有胺基的五員含氮雜芳香族化合物的金屬抗蝕劑接觸於電子元件中所含的銅或銅合金的表面。

Description

抗氧化處理方法及使用其的電子元件的製造方法、 用於它們的金屬抗蝕劑
本發明是有關於一種抗氧化處理方法、使用其的電子元件(electronic device)的製造方法、及用於它們的金屬抗蝕劑。
隨著晶片零件(chip component)的問世，表面安裝代替先前的通孔(through hole)安裝而成為主流。表面安裝方式是對基板印刷焊膏(cream solder)並載置電子零件，利用紅外線或熱風使焊料熔融而接合。該方式中，端子的個數亦因積體度的上升或元件的多功能化而大幅增加，因此雙列直插式封裝(Dual Inline Package，DIP)或小外形封裝(Small Outline Package，SOP)等先前的封裝(package)無法應對的製品增多。因此，導入有端子經微小化的四面扁平封裝(Quad Flat Package，QFP)或引線晶片載體(Leaded Chip Carrier，LCC)、使圓針(round pin)於底面排列成格子狀的如劍山的針柵陣列(Pin Grid Array，PGA)等。 進而大規模的大型積體電路(Large Scale Integration，LSI)與外部的連接數以千計，因此利用球格陣列(Ball Grid Array，BGA)等端子密度高的封裝。
另外，最近亦提出有不製成以樹脂密封半導體晶片 (semiconductor chip)的封裝而直接進行安裝的裸晶(bare chip)的倒裝晶片(flip chip)安裝。可利用該技術，例如進行半導體發光元件或半導體記憶體(semiconductor memory)的安裝，從而可實現省略封裝的密封或其內部的焊線(bonding wire)的裝設的有效率的加工。
對於上述與外部進行電性連接的晶片(chip)的端子， 有使用銅或銅合金作為其導電材料的情況。另一方面，銅材料的表面容易被氧化。因此，在製造加工中有儲存或搬送的情況下，需要用以防止其氧化劣化的處理。
抑制銅的腐蝕的技術提出有使用溶解有苯并三唑等唑 系化合物的溶液，將其塗佈於銅表面，防止其氧化的技術(非專利文獻1、非專利文獻2)。另外，以防止化學機械拋光(Chemical Mechanical Polishing，CMP)處理後所產生的銅表面的氧化劣化為目的，提出有使用調配有唑系化合物與烷醇胺等的化學液(專利文獻1、專利文獻2)。或者，已知有於用以將元件的蝕刻(etching)殘渣等洗淨的洗淨液中添加唑系化合物作為銅配線的抗蝕劑等(專利文獻3)。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利第3463045號說明書
[專利文獻2]日本專利特開2004-146669號公報
[專利文獻3]日本專利5278319號說明書
[非專利文獻]
[非專利文獻1]邁克爾．卡拉諾(Michael Carano)，「電路世界(Circuit World)」，vol.37/2,2011,p.12-19
[非專利文獻2]N.羅伯特．梭倫森(Robert Sorensen)，「針對耐蝕耐磨塗層的塗層技術的發展(Advances in Coatings Technologies for Corrosion and Wear Resistant Coating)」,1995,p.153-161
作為上述端子表面的保護方法，步驟上視需要亦考慮被覆樹脂膜(resin film)而防止氧化劣化。但是，該技術中需要膜的被覆．剝離這一繁雜的步驟，故而期望效率更高的方法。因此，亦考慮藉由上述各文獻中所記載的技術等加以應對。然而，根據本發明者等人的確認可知，若簡單地應用該技術，則銅表面的抗氧化性尚不充分。特別是於倒裝晶片連接用的電子零件或特定的印刷配線基板(printed wiring board)等中，多數情況下其零件側的端子由銅材料所構成，並於此處配設焊料。因此，對於賦予焊料前的端子表面，有需要更有效的抗氧化處理的情況。為了應對此種近來的半導體元件的安裝等，而需要性能的進一步改良。另外，期望於該處理時，不會對既已賦予的SnAg合金等焊料材料或 Ti等端子材料、其他矽材料(silicon material)等造成損傷。
本發明的目的在於提供一種抗氧化方法、及利用該抗氧化方法的電子元件的製造方法，上述抗氧化方法是不損傷半導體基板或半導體元件、印刷配線基板等電子元件中所含的各構件而對配置於各構件的銅或銅合金(以下，有時將它們統稱為「銅材料」)的表面賦予抗氧化性。
上述課題是藉由以下技術手段而解決。
[1]一種銅或銅合金表面的抗氧化方法，其是使含有具有胺基的五員含氮雜芳香族化合物的金屬抗蝕劑接觸於電子元件中所含的銅或銅合金的表面。
[2]如[1]所述的抗氧化方法，其中實質上僅含有具有胺基的五員含氮雜芳香族化合物作為上述金屬抗蝕劑。
[3]如[1]或[2]所述的抗氧化方法，其中更含有有機胺化合物作為上述金屬抗蝕劑。
[4]如[1]至[3]中任一項所述的抗氧化方法，其中上述含氮雜芳香族化合物以下述式(A1)~式(A4)的任一式表示，[化1]
[式中，R1~R8分別獨立表示氫原子、胺基含有基、烷基、烯基、炔基、芳基含有基、羧基含有基、羥基含有基、硫化物基含有基、烷氧基含有基、醯基含有基、或鹵素原子含有基；RN1~RN4分別獨立為氫原子、胺基含有基、烷基、烯基、或芳基含有基。其中，至少R1及RN1的任一個、R2、R3及RN2的任一個、R4、R5及RN3的任一個、R6~R8及RN4的任一個為胺基含有基]。
[5]如[1]至[4]中任一項所述的抗氧化方法，其中上述金屬抗蝕劑中的含氮雜芳香族化合物的含有率為0.01質量%~5質量%。
[6]如[3]至[5]中任一項所述的抗氧化方法，其中上述金屬抗蝕劑中的有機胺化合物的含有率為0.01質量%~5質量%。
[7]如[3]至[6]中任一項所述的抗氧化方法，其中相對於上述含氮雜芳香族化合物100質量份以10質量份以上且1000質量份以下含有上述有機胺化合物。
[8]如[3]至[7]中任一項所述的抗氧化方法，其中上述有機胺化合物的ClogP值為0以上且為3以下。
[9]如[1]至[8]中任一項所述的抗氧化方法，其中上述金屬抗蝕劑是使溶劑中含有上述含氮雜芳香族化合物而成，且上述溶劑以 水為主成分。
[10]如[1]至[9]中任一項所述的抗氧化方法，其中上述含氮雜芳香族化合物為3,5-二胺基-1,2,4-三唑、4-胺基-1,2,4-三唑、3-胺基-1,2,4-三唑、5-胺基四唑、3-胺基-1,2,4-三唑-5-羧酸、3-胺基吡唑、3-胺基-1-甲基吡唑、3-胺基-5-甲基吡唑、1,2,4-三唑-3-甲醯胺、或3-胺基-5-甲硫基-1,2,4-三唑。
[11]如[10]所述的抗氧化方法，其中上述含氮雜芳香族化合物為5-胺基四唑。
[12]如[3]至[11]中任一項所述的抗氧化方法，其中上述有機胺化合物為碳數1~20的烷基胺或碳數7~15的芳烷基胺。
[13]如[1]至[12]中任一項所述的抗氧化方法，其中上述銅或銅合金形成用以配設焊料的端子。
[14]如[1]至[13]中任一項所述的抗氧化方法，其是藉由浸漬、流下、滴加、或噴霧而使上述金屬抗蝕劑接觸於上述銅或銅合金表面。
[15]如[1]至[14]中任一項所述的抗氧化方法，其是使用單片式化學液處理裝置使上述金屬抗蝕劑接觸於上述銅或銅合金表面。
[16]一種電子元件的製造方法，其是藉由如[1]至[15]中任一項所述的方法對上述電子元件的銅或銅合金表面實施抗氧化處理，經由上述處理而製造。
[17]如[16]所述的電子元件的製造方法，其中於上述抗氧化處理後，對上述銅或銅合金的表面進行焊接。
[18]一種電子元件，其於電子元件中所含的銅或銅合金的表面形成有含有具有胺基的含氮雜芳香族化合物的保護膜。
[19]一種金屬抗蝕劑，其含有具有胺基的五員含氮雜芳香族化合物而對銅或銅合金的表面賦予抗氧化性。
[20]如[19]所述的金屬抗蝕劑，其為使以水為主成分的溶劑中含有上述含氮雜芳香族化合物而成的水系組成物。
[21]如[19]或[20]所述的金屬抗蝕劑，其中更含有有機胺化合物。
[22]如[21]所述的金屬抗蝕劑，其中相對於上述含氮雜芳香族化合物100質量份以10質量份以上且1000質量份以下含有上述有機胺化合物。
[23]如[21]或[22]所述的金屬抗蝕劑，其中上述有機胺化合物的ClogP值為0以上且為3以下。
根據本發明，可於不損傷半導體基板或半導體元件、印刷配線基板等電子元件中所含的各構件的情況下對配置於各構件的銅材料表面賦予抗氧化性。藉此，可提高電子元件的製造中的製造效率及製造品質。另外，本發明的方法特別適合於最近提出的裸晶的倒裝晶片安裝步驟，有助於提高該步驟的加工效率及製品品質。
本發明的上述及其他特徵及優點藉由下述記載及隨附圖式將變得更為明確。
1‧‧‧半導體基板
2‧‧‧Ti層
3‧‧‧Cu層
4‧‧‧SnAg層
5‧‧‧噴嘴
10‧‧‧半導體元件
11‧‧‧反應容器
12‧‧‧旋轉桌台
13‧‧‧噴出口
A‧‧‧供給部
fc、fd‧‧‧流路
M‧‧‧旋轉驅動部
r‧‧‧方向
S‧‧‧金屬抗蝕劑
t‧‧‧移動軌跡線
圖1是以示意的方式表示本發明的方法的較佳的一實施方式的要部放大剖面圖。
圖2是表示本發明的方法的較佳的一實施方式的步驟工序的流程圖。
圖3是表示本發明的較佳的實施方式的單晶圓工具(Single wafer tool)(單片式化學液處理裝置)的一部分的裝置構成圖。
圖4是以示意的方式表示本發明的一實施方式中噴嘴相對於半導體基板的移動軌跡線的平面圖。
以下，基於以裸晶的倒裝晶片安裝為前提的圖1、圖2，對本發明的方法及金屬抗蝕劑的較佳的實施方式進行詳細說明。於本實施方式中，如圖1(步驟(a))所示，使用矽製基板作為半導體基板1。於基板1上形成鈦或其合金的層(Ti層)2，隔著該Ti層形成有銅或銅合金的層(Cu層)3。該Cu層3的形成方法並無特別限定，其一例可列舉利用物理氣相沈積(Physical Vapor Deposition，PVD)及化學氣相沈積(Chemical Vapor Deposition，CVD)的薄膜形成、或利用電解鍍覆法的製膜(圖2步驟[I])。
直接送至下一加工步驟的實施方式可列舉經過圖2的(1)的步驟途徑(route)，在步驟[V]中於上述Cu層3的表面形成焊料的層(SnAg層)4的例子。此處所形成的SnAg層較佳為 其後適度地熔解而構成半球狀的焊料凸塊(solder bump)。進而進入下一步驟[VI]，藉由進行回流焊(reflow)處理，而可經由該焊料凸塊進行裸晶或電子零件的安裝等。
本發明中的較佳的實施方式是採用圖2的(2)的步驟 途徑的實施方式。即，於該途徑中，進行步驟[IV]的構件保存。於步驟內進行此種保存(儲存)的原因有多種，例如可列舉用於移動至另一製造設備或工場時的搬送的保存。此外，亦可列舉由機器故障(machine trouble)所致的暫時的生產線(manufacturing line)的中斷等。此時，銅材料的氧化變得顯著。於本實施方式中，為了抑制或防止該氧化，而於步驟[II]中將特定的金屬抗蝕劑(保護液)應用於半導體元件10的銅材料表面。藉此，根據本實施方式，可對上述半導體元件10的銅材料層的表面施加保護膜，較佳地抑制銅材料與氧的接觸，發揮出良好的抗氧化性。其後，進行沖洗(rinse)以沖走過量的金屬抗蝕劑(步驟[III])。以下，對該步驟[II]及該步驟中所使用的金屬抗蝕劑進行說明。此外，於圖1中，作為該金屬抗蝕劑的應用形態，為了便於理解，而表示自噴嘴5射出或噴霧金屬抗蝕劑S的例子，但本發明並不限定於此而進行解釋。
[金屬抗蝕劑(保護液)]
(含氮雜芳香族化合物)
本發明的金屬抗蝕劑較佳為含有下述式(A1)~式(A4)的任一式所表示的化合物而成。其中，就即便因加熱而氧化但亦不 會變色的觀點而言，尤佳為式(A1)所表示的化合物。此外，在有隨著上述銅表面的外觀變化而接著的焊料步驟等的性能劣化的傾向的情況下，於半導體基板的製造品質管理方面是有意義。
式中，R1~R8分別獨立地表示氫原子、胺基(較佳為碳數0~6，更佳為碳數0~3)含有基、烷基(較佳為碳數1~12，更佳為碳數1~6，尤佳為碳數1~3)、烯基(較佳為碳數2~12，更佳為碳數2~6)、炔基(較佳為碳數2~12，更佳為碳數2~6)、芳基(較佳為碳數6~22，更佳為碳數6~14)含有基、羧基含有基、羥基含有基、硫化物基(SH)含有基、烷氧基(較佳為碳數1~12，更佳為碳數1~6，尤佳為碳數1~3)含有基、醯基(較佳為碳數1~12，更佳為碳數1~6，尤佳為碳數1~3)含有基、或鹵素原子含有基。
RN1~RN4分別獨立為氫原子、胺基(較佳為碳數0~6， 更佳為碳數0~3)含有基、烷基(較佳為碳數1~12，更佳為碳數1~6，尤佳為碳數1~3)、烯基(較佳為碳數2~12，更佳為碳 數2~6)、或芳基(較佳為碳數6~22，更佳為碳數6~14)含有基。
其中，至少R1及RN1的任一個、R2、R3及RN2的任一個、 R4、R5及RN3的任一個、R6~R8及RN4的任一個為上述胺基含有基。換言之，式(A1)~式(A3)的任一式所表示的化合物於其分子內具有至少一個胺基。此時的胺基較佳為碳數0的胺基(-NH2)。
上述取代基中，將胺基含有基、羧基含有基、羥基含有 基、硫化物基含有基、烷氧基含有基、醯基含有基、芳基含有基、鹵素原子含有基稱為「含有基」是表示符合條件的取代基可直接進行取代，亦可於發揮出所需的效果的範圍內經由任意的連結基而進行取代。例如，所謂鹵素原子含有基，是表示可鹵素原子進行取代，亦可鹵代烷基進行取代。其連結基可列舉：伸烷基(較佳為碳數1~10，更佳為碳數1~3)、伸烯基(較佳為碳數2~10，更佳為碳數2~4)、醚基(-O-)、亞胺基(NRN：RN為氫原子或伸烷基，較佳為碳數0~4)、硫醚基(-S-)、羰基、磺醯基、或它們的組合。以下將該連結基稱為連結基L。此外，該連結基亦可於發揮出本發明的效果的範圍內進而具有取代基(例如R1~R5所表示的基)。
其中，胺基含有基較佳為胺基(-NH2)、碳數1~3的烷基胺基(-RNH2：R為伸烷基)、胺甲醯基(甲醯胺基)(-CONH2)。
R1與RN1、R3與RN2、R4與RN3、R4與R5、R6與R7、 R7與R8、R6與RN4亦可分別鍵結或縮合而形成環。例如，R4與R5為烷基(合計碳數4)且它們可縮合而形成苯并三唑環。此時，RN3為胺基含有基，或者R4與R5所形成的苯環上含有胺基含有基。
其中，上述含氮雜芳香族化合物較佳為3,5-二胺基 -1,2,4-三唑、4-胺基-1,2,4-三唑、3-胺基-1,2,4-三唑、5-胺基四唑、3-胺基-1,2,4-三唑-5-羧酸、3-胺基吡唑、3-胺基-1-甲基吡唑、3-胺基-5-甲基吡唑、1,2,4-三唑-3-甲醯胺、3-胺基-5-甲硫基-1,2,4-三唑。此外，1,2,4-三唑並無表示氫的位置，而可為1H體，亦可為4H體，亦可為它們的混合物。其中，較佳為3,5-二胺基-1,2,4-三唑、4-胺基-1,2,4-三唑、5-胺基四唑，尤佳為5-胺基四唑。
含氮雜芳香族化合物於金屬抗蝕劑中較佳為以0.0001 質量%以上含有，更佳為以0.001質量%以上含有，進而較佳為以0.01質量%以上含有，尤佳為0.05質量%以上。上限較佳為以25質量%以下含有，更佳為以10質量%以下含有，進而較佳為以5質量%以下含有，尤佳為2質量%以下。藉由設為上述下限值以上，可獲得有效的抗氧化性。另一方面，藉由設為上述上限值以下，可賦予保存穩定性，故而較佳。
上述含氮雜芳香族化合物可單獨使用一種，亦可組合使用兩種以上。
本發明中藉由使用上述特定含氮雜芳香族化合物而發 揮出較先前高一等級的級別(level)的抗氧化效果的理由雖包含未明確的方面，但推測如下。即，可解釋為，先前有將含氮雜芳 香族化合物用於銅表面的抗氧化的例子。相對於此，於本發明中進而於含氮雜芳香族化合物中導入胺基，因此認為使得對銅表面的吸附點多樣化。藉此，例如先前僅以唑化合物的母核吸附，與此相比，以將其間隙填埋的形式進而使胺部位參與吸附從而形成更有效的保護膜。另外，藉由應用具有胺基的含氮雜芳香族化合物，而具有性能良好，且流通性良好，製造適應性亦優異的優點。
先前有將唑化合物應用於銅材料的表面的例子，但其是利用銅的遷移(migration)抑制作用。因此，為了抑制離子自銅內部溶出，而形成利用唑化合物的表面被覆。具體而言，為了表現出其作用，重要的是形成厚的表面被覆層。另一方面，於本發明中，為了保護銅免受熱或水分的影響，而形成上述具有胺基的含氮雜芳香族化合物的表面被覆。因此，所要求的性能與進行遷移抑制時不同。就上述觀點而言，於本發明的較佳的實施方式中，如無間隙的分子吸附膜般形成薄且具有吸附力的表面被覆而實現上述效果。
(有機胺化合物)
本發明的金屬抗蝕劑較佳為含有有機胺化合物，上述有機胺化合物較佳為具有烴部位及胺部位。上述烴部位是指由碳及氫所構成的部位(原子群)，該烴部位上亦可具有任意的取代基。其中，較佳為該取代基上不含羥基或羥基含有基。上述任意的取代基較佳為羧基、磺基、烷氧基(較佳為碳數1~12，更佳為碳數1~6，尤佳為碳數1~3)。進而較佳的烴部位可列舉：碳數1~20的烷 基、碳數6~14的芳基、碳數7~15的芳烷基、碳數2~10的烯基。
所謂胺部位，是指一級胺基(-NH2)、二級胺基(-NHR)、
三級胺基(-NR2)的總稱。此處，R為烷基(較佳為碳數1~16，更佳為碳數1~10)、芳基(較佳為碳數6~22，更佳為碳數6~10)、或烯基(較佳為碳數2~16，更佳為碳數2~10)。該烷基、芳基、烯基較佳為不具有羥基或羥基含有基(即，較佳為非胺基醇化合物)。其中，亦可具有上述任意的取代基。其中，較佳為一級胺基或二級胺基，尤佳為一級胺基。
有機胺化合物具有多少個胺部位均可，較佳為1個~4個，更佳為1個或2個。
有機胺化合物較佳為CLogP值為0以上的有機胺化合物，其中，較佳為CLogP值為0以上的脂肪族有機胺化合物。進而，更佳為CLogP值為0.5以上的有機胺化合物。CLogP值並無上限，但實際上為3以下。
於本發明中，ClogP值是設為以可自劍橋軟體公司(CambridgeSoft Corporation)獲取的程式化學繪圖軟體(ChemDraw Ultra)計算所得的值。於本發明中，使用藉由ChemDraw Ultra(版本(version)：8.0四月(April)23,2003)計算所得的值。
logP是表示分配係數P(Partition Coefficient)的常用對數，為以定量的數值表示某有機化合物於油(通常為1-辛醇)與水的 二相體系的平衡中如何分配的物性值，以下述式表示。
logP=log(Coil/Cwater)
式中，Coil表示油相中的化合物的莫耳濃度，Cwater表示水相中的化合物的莫耳濃度。
意指若logP的值包含0在內而向正(plus)增大，則油溶性增加，若為負(minus)且絕對值增大，則水溶性增加，與有機化合物的水溶性存在負相關，作為估算有機化合物的親水疏水性的參數(parameter)而被廣泛利用。
以下對若干胺化合物例示ClogP值。
其中，有機胺化合物可列舉：乙胺、苄胺、二乙胺、正 丁胺、3-甲氧基丙胺、第三丁胺、正己胺、環己胺、正辛胺、2-乙基己胺、鄰二甲苯二胺、間二甲苯二胺、1-甲基丁胺、乙二胺(ethylene diamine，EDA)、1,3-丙二胺、2-胺基苄胺、N-苄基乙二胺、二伸乙基三胺、三伸乙基四胺、N-甲基-N-丁胺、對二甲苯二胺、N-(3-胺基丙基)嗎啉、聚乙烯亞胺、聚烯丙胺、二辛胺等。
有機胺化合物於金屬抗蝕劑中較佳為以0.001質量%以 上含有，更佳為以0.01質量%以上含有，尤佳為以0.1質量%以上含有。上限較佳為以50質量%以下含有，更佳為以30質量%以下含有，進而較佳為以5質量%以下含有，尤佳為以3質量%以下含有。藉由設為上述下限值以上，可賦予更良好的抗氧化能力，故而較佳。另一方面，藉由設為上述上限值以下，可有效地維持保存穩定性，可減輕臭味，故而較佳。
關於有機胺化合物，若以與上述含氮雜芳香族化合物的 關係進行規定，則就賦予抗氧化能力的觀點而言，相對於含氮雜芳香族化合物100質量份，較佳為以10質量份以上含有，更佳為以20質量份以上含有，尤佳為以30質量份以上含有。上限較佳為以1000質量份以下含有，更佳為以500質量份以下含有，尤佳為以300質量份以下含有。
上述有機胺化合物可單獨使用一種，亦可組合使用兩種以上。
(防菌劑)
於本發明中，進而較佳為使用防菌劑。防菌劑較佳為使用包含酚結構、吡啶結構、三嗪結構、嗎啉結構、異噻唑啉結構、吡啶鎓結構、四級銨結構的任一結構的化合物。具體例可列舉：苯氧基乙醇、2-甲基-4-異噻唑啉-3-酮、1,2-苯并異噻唑啉-3-酮、5-氯-2-甲基-4-異噻唑啉-3-酮、鄰苯基苯酚、3-甲基-4-氯苯酚、2-巰基吡啶-N-氧化物鈉鹽、六氫-1,3,5-三乙基對稱三嗪、戊二醛、4-(2-硝基丁基)嗎啉、4,4'-(2-乙基-2-硝基三亞甲基)二嗎啉、氯化 四甲基銨、氯化十二烷基吡啶鎓等。
防菌劑於金屬抗蝕劑中較佳為以0.001質量%以上含有，更佳為以0.01質量%以上含有，尤佳為以0.1質量%以上含有。上限較佳為以30質量%以下含有，更佳為以5質量%以下含有，尤佳為以3質量%以下含有。藉由在該範圍內應用防菌劑，可不阻礙抗氧化效果而獲得充分的防菌效果，故而較佳。
上述防菌劑可單獨使用一種，亦可組合使用兩種以上。
(介質)
本發明的金屬抗蝕劑中較佳為應用水介質作為其介質，較佳為均勻地溶解有各含有成分的水溶液。水(水介質)的含量相對於金屬抗蝕劑的總質量，較佳為50質量%~99.5質量%，較佳為55質量%~95質量%。如此，以水為主成分(50質量%以上)的情況與有機溶劑的比率高的情況相比，就價格低廉且適應環境的方面而言較佳。水(水介質)可為於無損本發明的效果的範圍內包含溶解成分的水性介質，或者亦可包含不可避免的微量混合成分。其中，較佳為蒸餾水或離子交換水、或超純水等實施了淨化處理的水，尤佳為使用半導體製造中所使用的超純水。
於本發明中，特別是為了發揮出顯著的抗蝕效果，較佳為設為實質上僅由上述具有胺基的五員含氮雜芳香族化合物與水構成的金屬抗蝕劑水溶液。此處，所謂「實質上」，是表示亦可於無損本發明的效果的範圍內含有微量雜質。
(水溶性有機溶劑)
於本發明中，亦較佳為使金屬抗蝕劑中含有水溶性有機溶劑。其中，就安全性的方面而言，較佳為含有水50質量%以上。 另外，水溶性有機溶劑較佳為表面張力或黏度低而可均勻地分散或溶解於水介質中的溶劑，較佳為以預定的含量均勻地溶解的溶劑。藉此，使表面張力或黏度變低，藉此可製成更適合於單片式化學液處理裝置的化學液，故而較佳。
所謂水溶性有機溶劑，是指除上述含氮雜芳香族化合物 及有機胺化合物以外，可與水以任意的比例混合的有機溶劑。可列舉：甲醇、乙醇、1-丙醇、2-丙醇、2-丁醇、乙二醇、丙二醇、甘油、1,6-己二醇、環己二醇、山梨糖醇、木糖醇、2-甲基-2,4-戊二醇、1,3-丁二醇、1,4-丁二醇等醇化合物溶劑，包含伸烷基二醇烷基醚(乙二醇單甲醚、二乙二醇、二丙二醇、丙二醇單甲醚、二乙二醇單甲醚、三乙二醇、聚乙二醇、丙二醇單甲醚、二丙二醇單甲醚、三丙二醇單甲醚、二乙二醇單丁醚、二乙二醇單丁醚等)的醚化合物溶劑，甲醯胺、單甲基甲醯胺、二甲基甲醯胺、乙醯胺、單甲基乙醯胺、二甲基乙醯胺、單乙基乙醯胺、二乙基乙醯胺、N-甲基吡咯啶酮等醯胺化合物溶劑，二甲基碸、二甲基亞碸、環丁碸等含硫化合物溶劑，γ-丁內酯、δ-戊內酯等內酯化合物溶劑等。
水溶性有機溶劑的含量並無特別限制，較佳為以5質量 %以上含有，更佳為以10質量%以上含有。上限較佳為以95質量%以下含有，更佳為以90質量%以下含有。
上述水溶性有機溶劑可單獨使用一種，亦可組合使用兩種以上。
(界面活性劑)
本發明中的金屬抗蝕劑中亦可含有界面活性劑，具體而言，可含有陰離子界面活性劑或非離子界面活性劑。
．陰離子界面活性劑
所謂陰離子界面活性劑，並無特別限定，典型的是指分子內具有親水基與親油基且親水基的部分於水溶液中解離成陰離子、或帶有陰離子性的化合物。此處陰離子界面活性劑可以伴有氫原子的酸的形式存在，亦可為其解離而成的陰離子，亦可為其鹽。若帶有陰離子性，則亦可為非解離性，亦包含酸酯等。
上述陰離子界面活性劑較佳為碳數3以上，更佳為碳數5以上，尤佳為碳數10以上的陰離子界面活性劑。上限並無特別限定，但實質上為碳數40以下。
碳數10以上且40以下的陰離子界面活性劑的具體例可列舉：碳數10以上且40以下的羧酸化合物、碳數10以上且40以下的膦酸化合物、碳數10以上且40以下的磺酸化合物。其中，較佳為烷基磺酸、烷基苯磺酸、烷基萘磺酸、烷基二苯醚磺酸(較佳為單磺酸或二磺酸)、脂肪醯胺磺酸、聚氧乙烯烷基醚羧酸、聚氧乙烯烷基醚乙酸、聚氧乙烯烷基醚丙酸、烷基膦酸、脂肪酸及它們的鹽。其中，較佳為烷基二苯醚單磺酸、烷基二苯醚二磺酸或其鹽或它們的混合物。上述「鹽」可列舉：銨鹽、鈉鹽、鉀鹽、 四甲基銨鹽。
．非離子界面活性劑
非離子界面活性劑具有碳數為8以上的疏水性基與一個以上的親水性基。疏水性基較佳為選自碳數14以上的烷基、炔基、環烷基、芳基、雜環基、及將該些基團組合兩個以上而成的基團。親水性基較佳為含有一個以上的O原子、N原子、S原子的基團。進而較佳的親水性基可列舉具有環氧乙烷基或環氧丙烷基的基團，可列舉具有合計具有6個以上(較佳為6個以上且100個以下)包含上述兩基團的重複單元的親水性基的非離子性界面活性劑。此時，疏水性基的碳數較佳為14~50，更佳為16~30。環氧乙烷基或環氧丙烷基的碳數的合計較佳為12~1000的整數，更佳為12~200的整數。
特定有機化合物較佳為下述通式所表示的化合物。
式(A)R-(CH2CH2O)nH
式(B)R-(CH2CH2CH2O)mH
式(C)R-(CH2CH2O)n(CH2CH2CH2O)mH
R表示碳數10以上的直鏈或具有分支的烴基，n、m表示1以上且20以下的整數。
R可列舉直鏈、支鏈、或環式的經取代或未經取代的烷基、炔基、環烷基、芳基、雜環基、或將該些基團組合兩個以上 而成的基團，尤佳為直鏈及分支烷基。此外，於本說明書中，關於取代基，於將「基」這一用語附於末尾而稱謂時，是表示該基亦可具有任意的取代基。
n較佳為6~500的整數，更佳為6~100的整數。
m較佳為6~500的整數，更佳為6~100的整數。
界面活性於金屬抗蝕劑中的含量並無特別限定，相對於金屬抗蝕劑的總質量，較佳為於0.001質量%~5質量%的範圍內含有，更佳為含有0.01質量%~3質量%，進而較佳為含有0.05質量%~1質量%。
上述界面活性劑可單獨使用一種，亦可組合使用兩種以上。
上述金屬抗蝕劑的各成分的濃度於保護處理時適宜，於保存、流通等時亦可將其濃縮。濃縮倍率只要視需要決定即可，較佳為1倍~50倍。
[套組]
本發明中的金屬抗蝕劑亦可製成將其原料分成多份的套組(kit)。例如，其一例可列舉如下實施方式，即，準備水介質中含有含氮雜芳香族化合物的液組成物作為第1液，準備水介質中含有有機胺化合物或水溶性有機溶劑的液組成物作為第2液。其使用例較佳為如下實施方式，即，將兩液混合而製備金屬抗蝕劑溶液，其後適時地應用於上述保護處理。
(容器)
只要耐腐蝕性等不成問題，則本發明的金屬抗蝕劑可填充至 任意的容器進行保管、搬運，然後加以使用。另外，面向半導體用途，較佳為容器的潔淨度高且雜質的溶出少的容器。可使用的容器可列舉：愛賽璐化學(Aicello Chemical)股份有限公司製造的「Clean Bottle」系列(series)、兒玉樹脂工業(Kodama Resin Industry)股份有限公司製造的「Pure-Bottle」等，但並不限定於它們。
關於本發明的金屬抗蝕劑，鑒於其使用用途，較佳為液中的雜質、例如金屬成分等少。
(被處理物)
應用上述金屬抗蝕劑而實施抗氧化處理的對象並無特別限定，可廣泛地應用於半導體基板或半導體元件。除如上述實施方式的半導體元件的一部分的銅材料構件表面以外，亦可列舉如下所述的被處理物。即，應用於BGA的電子零件的封裝中配設焊料凸塊的部分的端子(銅材料)表面、或應用於倒裝．晶片連接的晶片尺寸封裝(Chip Scale Package，CSP)中配設焊料球(solder ball)的端子(銅材料)表面的保護處理等。
於本發明的抗氧化方法中，如上所述般以將金屬抗蝕劑應用於銅材料為前提，但本發明的金屬抗蝕劑並不妨礙應用於銅以外的過渡金屬(金、鉑、鎳)或典型金屬(鋁)等。此外，設置於半導體基板等的銅膜的金屬組織與端子材料等的銅板不同，故預想於表面保護性方面其行為亦不同。
[處理條件]
於本實施方式中，進行抗氧化處理的條件並無特別限定，可為單片式的處理，亦可為浸漬式(批次式)的處理。於單片式的處理中，使半導體基板沿預定的方向搬送或旋轉，對其空隙賦予(噴射、流下、滴加等)化學液而使其接觸於上述半導體基板。 另一方面，於批次式的處理中，使半導體基板浸漬於液浴中，於上述液浴內與半導體基板接觸。該些方式只要根據基板的構造或保護對象物等而適當區分使用即可。
圖3是表示可較佳地用於本發明的單片式裝置的例子的 裝置構成圖。若使用該圖對本實施方式的處理進行說明，則自供給部A供給所製備的金屬抗蝕劑(液組成物)，其後經由流路fc移行至噴出口13。其後，自噴出口13噴射金屬抗蝕劑，應用於反應容器11內的半導體基板T的上表面。流路fd表示用以再利用化學液的返回路徑。於本實施方式中，半導體基板S位於旋轉桌台(turntable)12上，藉由旋轉驅動部M與旋轉桌台一併旋轉。
於本實施方式中，進行處理的條件並無特別限定，較佳 為利用單片式裝置的處理。於利用單片式裝置的處理中，使半導體基板沿預定的方向搬送或旋轉，對其空隙噴出金屬抗蝕劑而使上述金屬抗蝕劑接觸於上述半導體基板。視需要，亦可使用旋轉塗佈機(spin coater)一面使半導體基板旋轉一面噴霧金屬抗蝕劑。另一方面，於批次式處理中，將半導體基板浸漬於包含金屬抗蝕劑的液浴中，於上述液浴內使半導體基板與金屬抗蝕劑接觸。該些處理方式只要根據元件的結構或材料等而適當區分使用 即可。
進行處理的金屬抗蝕劑的溫度較佳為設為15℃~ 40℃，更佳為設為20℃~30℃。金屬抗蝕劑的供給速度並無特別限定，雖亦取決於基板的大小，但較佳為設為0.3L/min~3L/min，更佳為設為0.5L/min~3L/min。於使基板旋轉時，雖亦取決於其大小等，但就與上述相同的觀點而言，較佳為以100rpm~1000rpm旋轉。
關於本發明的較佳的實施方式的單片式裝置構成，如圖 3所示，較佳為一面使噴出口(噴嘴)移動，一面賦予金屬抗蝕劑。 具體而言，於本實施方式中，對半導體基板T應用金屬抗蝕劑時，使基板沿著r方向旋轉。另一方面，使噴出口沿著自上述半導體基板的中心部延伸至端部的移動軌跡線t移動。如此，於本實施方式中，將基板的旋轉方向與噴出口的移動方向設定為不同的方向，藉此使兩者相互相對運動。其結果，可對半導體基板的整個表面無遺漏地賦予金屬抗蝕劑，成為可較佳地確保處理的均勻性的構成。
噴出口(噴嘴)的移動速度並無特別限定，較佳為0.1cm/s以上，更佳為1cm/s以上。另一方面，其上限較佳為30cm/s以下，更佳為15cm/s以下。移動軌跡線可為直線亦可為曲線(例如圓弧狀)。任一情況下，移動速度均可根據實際的軌跡線的距離與該移動所花費的時間而算出。
(沖洗)
上述金屬抗蝕劑(保護液)較佳為於其應用後藉由水等將其過量部分沖走。沖洗中所使用的液體較佳為水，例如可列舉上述(水介質)的項中所說明的水介質。沖洗的條件並無特別限定，較佳為於室溫(約25℃)下藉由沖流(流量0.5L/min~3L/min，10秒~60秒)而進行。
(焊料)
圖2的步驟[V]中所進行的焊料層的形成藉由任一種方法均可，可利用應用於該種製品的通常的方法。焊料的種類亦可使用公知的焊料，例如可使用SnAg系無鉛焊料、或SnAgCu系焊料。 根據本發明的金屬抗蝕劑，利用沖洗的沖走性良好(步驟[III])，不會過度阻礙該焊料的敷設性，故而較佳。其後的回流焊(黏合(bonding))亦只要藉由該種製品的通常的條件及工序即可(步驟[VI])。更具體而言，可藉由在上述銅端子上經由無鉛焊料將零件板工程，並於100℃~300℃的爐中進行預定時間的回流焊而進行焊接。爐內的環境只要根據要焊接的零件等而適當設定即可，可為大氣中，亦可為惰性氣體中。於本發明中，就可更佳地發揮出其效果的觀點而言，較佳為使用無鉛焊料。無鉛焊料只要適當選定SnAgCu系、SnZnBi系、SnCu系、SnAgInBi系、SnZnAl系等可獲取的焊料而應用即可。
上述以作為本發明的尤佳的實施方式的裸晶(半導體元 件)的銅材料表面的處理為例進行了說明，但本發明並不限定於此而進行解釋。例如，除上述以外，亦可較佳地應用於封裝型的 晶片的安裝中的端子表面的保護、或加工中途的半導體基板的銅材料表面。或者，亦可較佳地應用於印刷配線基板的該配線的表面保護。
(預處理)
圖2中雖未表示，但於本發明中，亦較佳為於應用金屬抗蝕劑(步驟[II])之前將銅表面的自然氧化膜去除。該去除較佳為使氧化膜的去除劑接觸於銅表面而進行。具體的去除劑可列舉：檸檬酸、鹽酸、硫酸、氨水、過硫酸銨、硝酸、氫氟酸等。其中，若考慮率與接下來的步驟[III]中所應用的上述含氮雜芳香族化合物的相容性，則較佳為檸檬酸、鹽酸、硫酸、氫氟酸等。
於本說明書中，所謂電子元件，是表示除半導體元件或 其製造過程中的半導體基板以外，亦包含印刷配線基板。另一方面，就發揮出本發明的所需的效果的觀點而言，較佳為理解為不含板材的銅端子的電子元件。換言之，本發明的抗氧化方法較佳為應用於半導體基板內所製作的CVD(Chemical Vapor Deposition)膜或PVD(Physical Vapor Deposition)膜、或電解鍍覆膜。對於此種包含以原子級或分子級堆積的銅或其合金的層，就焊料步驟的適當的改良的觀點而言，可更顯著地發揮出本發明的抗氧化效果。就相同的觀點而言，更佳為將本發明的抗氧化方法應用於半導體基板或半導體元件。此外，所謂印刷配線基板，是表示包含基板上安裝有電子零件的印刷配線基板。
所謂半導體基板，不僅矽基板(晶圓(wafer))，而且亦 以包含矽基板上施加有電路結構的基板構造體整體的含義使用。 所謂半導體基板構件或構件，是指構成上述所定義的半導體基板的構件，可包含一種材料，亦可包含多種材料。此外，有時將加工完畢的半導體基板區別稱為半導體基板製品，視需要進一步進行區別，而將對其進行加工並進行切割(dicing)而獲取的晶片稱為半導體元件或半導體裝置。即，廣義而言，半導體元件(半導體裝置)屬於半導體基板製品。進而，將安裝有上述半導體元件的製品稱為半導體製品。半導體基板的方向並無特別限定，為了便於說明，於本說明書中，將Cu層2側設為上方，將基板1側設為下方(底部側)。此外，於隨附圖式中，將半導體基板或其構件的構造簡化而進行圖示，只要視需要以必要的形態進行解釋即可。
[實施例]
[實施例1．比較例1]
製備設為以下表1所示的各試驗No.的成分及組成(質量%)的金屬抗蝕劑溶液(試驗液)。剩餘部分為水(超純水)。此外，於本說明書中，調配量或濃度只要無特別說明，則為質量基準。
使用單晶<100>矽基板(直徑12英吋(inch)，300mm)作為基板，於其上施加銅的鍍覆膜。基板上的積層構造如下所述。即，自單晶矽側起，設為氧化矽膜(厚度100nm)、藉由PVD製膜而成的銅膜(厚度100nm)、藉由電解鍍覆製膜而成的銅膜(厚度3μm)。以下試驗中是使用藉由電解鍍覆製膜而成的銅膜的部分，但PVD膜亦獲得良好的結果。
<試驗方法>
(1)將上述附有銅膜的試驗基板於檸檬酸中處理5分鐘(室溫：約25℃)，將自然氧化膜去除。
(2)對處理後的基板利用單片式化學液處理機滴加化學液(上述金屬抗蝕劑)(25℃，轉速500rpm，2L/min.,20秒)。
(3)上述處理後，利用同一單片式化學液處理裝置進行利用純水的沖洗(25℃，轉速500rpm，2L/min.,20秒)。
(4)其次，於氮氣環境下，利用單片式化學液處理裝置進行利用高速旋轉(1000rpm)的乾燥(室溫：約25℃)。
(5)於室溫(約25℃)、濕度60%RH、大氣中保管5天並靜置。
(6)其後，於大氣中150℃下進行3小時的退火(anneal)處理。
(7)針對經過上述(1)~(6)的處理的試驗基板的銅鍍覆膜，利用橢圓偏光法(ellipsometry)測定氧化銅的膜厚。可謂該膜厚越小，銅表面的抗蝕性越高。
如上述結果般可知，根據本發明的抗氧化方法及金屬抗蝕劑，可對銅材料表面賦予高的抗氧化性。藉此，可提高半導體製造中的製造效率及製造品質。
進而，使用試驗No.101~No.115的化學液，對藉由CVD而形成有Ti層的基板及附有SnAg焊料的基板進行同樣的處理，但未確認到對Ti層及SnAg層的損傷(damage)。
其中，於使用四唑的試驗107、試驗109、試驗110、試驗114、試驗115中，未見銅的變色，於此方面優異。
另外，可確認使用吡唑(Pyrazole)、3,5-二甲基吡唑(3,5-Dimethylpyrazole)作為吡唑化合物進行同樣的實驗，結果可獲得良好的抗氧化性。
於經表1所示的試驗No.101~No.115的化學液處理後的銅配線上藉由回流焊使用無鉛焊料(SnAgCu系)進行焊接。其結果，任一試樣均可於上述處理後的銅配線上進行良好的焊接。另一方面，C01~C03的試樣中有焊料的附著差的部分，而產生無法充分地進行焊接的情況。
將本發明與其實施方式一併進行了說明，但可認為，我等只要未特別指定，則於說明的任何詳細部分均不限定我等的發明，而應於不違背隨附的申請專利範圍所示的發明的精神與範圍的情況下廣泛地進行解釋。
本申請案主張基於2013年2月21日在日本提出專利申請的日本專利特願2013-032071的優先權，參照該文獻並將其內 容作為本說明書的記載的一部分而併入本文中。
1‧‧‧半導體基板
2‧‧‧Ti層
3‧‧‧Cu層
4‧‧‧SnAg層
5‧‧‧噴嘴
10‧‧‧半導體元件
S‧‧‧金屬抗蝕劑

Claims (23)

  1. 一種銅或銅合金表面的抗氧化方法，其是使含有具有胺基的五員含氮雜芳香族化合物的金屬抗蝕劑接觸於電子元件中所含的銅或銅合金的表面。
  2. 如申請專利範圍第1項所述的抗氧化方法，其中實質上僅含有上述具有胺基的五員含氮雜芳香族化合物作為上述金屬抗蝕劑。
  3. 如申請專利範圍第1項所述的抗氧化方法，其中更含有有機胺化合物作為上述金屬抗蝕劑。
  4. 如申請專利範圍第1項所述的抗氧化方法，其中上述含氮雜芳香族化合物以下述式(A1)~式(A4)的任一式表示， [式中，R1~R8分別獨立地表示氫原子、胺基含有基、烷基、烯基、炔基、芳基含有基、羧基含有基、羥基含有基、硫化物基含有基、烷氧基含有基、醯基含有基、或鹵素原子含有基；RN1~RN4分別獨立為氫原子、胺基含有基、烷基、烯基、或芳基含有基；其中，至少R1及RN1的任一個、R2、R3及RN2的任一個、R4、R5及RN3的任一個、R6~R8及RN4的任一個為胺基含有基]。
  5. 如申請專利範圍第1項所述的抗氧化方法，其中上述金屬抗蝕劑中的含氮雜芳香族化合物的含有率為0.01質量%~5質量%。
  6. 如申請專利範圍第3項所述的抗氧化方法，其中上述金屬抗蝕劑中的有機胺化合物的含有率為0.01質量%~5質量%。
  7. 如申請專利範圍第3項所述的抗氧化方法，其中相對於上述含氮雜芳香族化合物100質量份以10質量份以上且1000質量份以下含有上述有機胺化合物。
  8. 如申請專利範圍第3項所述的抗氧化方法，其中上述有機胺化合物的ClogP值為0以上且為3以下。
  9. 如申請專利範圍第1項所述的抗氧化方法，其中上述金屬抗蝕劑是使溶劑中含有上述含氮雜芳香族化合物而成，且上述溶劑以水為主成分。
  10. 如申請專利範圍第1項所述的抗氧化方法，其中上述含氮雜芳香族化合物為3,5-二胺基-1,2,4-三唑、4-胺基-1,2,4-三唑、3-胺基-1,2,4-三唑、5-胺基四唑、3-胺基-1,2,4-三唑-5-羧酸、3-胺基吡唑、3-胺基-1-甲基吡唑、3-胺基-5-甲基吡唑、1,2,4-三唑-3-甲醯胺、或3-胺基-5-甲硫基-1,2,4-三唑。
  11. 如申請專利範圍第1項至第10項中任一項所述的抗氧化方法，其中上述含氮雜芳香族化合物為5-胺基四唑。
  12. 如申請專利範圍第3項所述的抗氧化方法，其中上述有機胺化合物為碳數1~20的烷基胺或碳數7~15的芳烷基胺。
  13. 如申請專利範圍第1項所述的抗氧化方法，其中上述銅或銅合金形成用以配設焊料的端子。
  14. 如申請專利範圍第1項所述的抗氧化方法，其是藉由浸漬、流下、滴加、或噴霧而使上述金屬抗蝕劑接觸於上述銅或銅合金表面。
  15. 如申請專利範圍第1項所述的抗氧化方法，其是使用單片式化學液處理裝置使上述金屬抗蝕劑接觸於上述銅或銅合金表面。
  16. 一種電子元件的製造方法，其是藉由如申請專利範圍第1項至第15項中任一項所述的方法對上述電子元件的銅或銅合金表面實施抗氧化處理，經由上述處理而製造。
  17. 如申請專利範圍第16項所述的電子元件的製造方法，其中於上述抗氧化處理後，對上述銅或銅合金的表面進行焊接。
  18. 一種電子元件，其於電子元件中所含的銅或銅合金的表面形成有含有具有胺基的含氮雜芳香族化合物的保護膜。
  19. 一種金屬抗蝕劑，其含有具有胺基的五員含氮雜芳香族化合物而對銅或銅合金的表面賦予抗氧化性。
  20. 如申請專利範圍第19項所述的金屬抗蝕劑，其為使以水為主成分的溶劑中含有上述含氮雜芳香族化合物而成的水系組成物。
  21. 如申請專利範圍第19項所述的金屬抗蝕劑，其中更含有有機胺化合物。
  22. 如申請專利範圍第21項所述的金屬抗蝕劑，其中相對於上述含氮雜芳香族化合物100質量份以10質量份以上且1000質量份以下含有上述有機胺化合物。
  23. 如申請專利範圍第21項所述的金屬抗蝕劑，其中上述有機胺化合物的ClogP值為0以上且為3以下。
TW103105753A 2013-02-21 2014-02-21 抗氧化處理方法及使用其的電子元件的製造方法、用於它們的金屬抗蝕劑 TW201441423A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032071 2013-02-21

Publications (1)

Publication Number Publication Date
TW201441423A true TW201441423A (zh) 2014-11-01

Family

ID=51391364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105753A TW201441423A (zh) 2013-02-21 2014-02-21 抗氧化處理方法及使用其的電子元件的製造方法、用於它們的金屬抗蝕劑

Country Status (3)

Country Link
JP (1) JP2014185332A (zh)
TW (1) TW201441423A (zh)
WO (1) WO2014129584A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114277376A (zh) * 2021-12-01 2022-04-05 厦门大学 一种金属抗氧化的处理方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039706B2 (ja) * 2018-07-20 2022-03-22 富士フイルム株式会社 処理液および処理方法
JP7196177B2 (ja) * 2018-07-20 2022-12-26 富士フイルム株式会社 処理液および処理方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0441688A (ja) * 1990-06-02 1992-02-12 Chiyoda Kagaku Kenkyusho:Kk 水溶性の耐熱変色防止剤
JPH08311658A (ja) * 1995-05-17 1996-11-26 Nippon Parkerizing Co Ltd 銅系金属材料の表面処理用組成物
JP2000282096A (ja) * 1999-03-31 2000-10-10 Asahi Kagaku Kogyo Co Ltd 金属の腐食防止剤、これを含む洗浄液組成物およびこれを用いる洗浄方法
JP2004146669A (ja) * 2002-08-28 2004-05-20 Fujitsu Ltd 半導体装置の製造方法
JP4431860B2 (ja) * 2003-10-30 2010-03-17 三菱瓦斯化学株式会社 銅および銅合金の表面処理剤
KR100606187B1 (ko) * 2004-07-14 2006-08-01 테크노세미켐 주식회사 반도체 기판 세정용 조성물, 이를 이용한 반도체 기판세정방법 및 반도체 장치 제조 방법
JP4364252B2 (ja) * 2007-04-02 2009-11-11 メック株式会社 基板の製造方法及びこれに用いる銅表面処理剤
KR20100044777A (ko) * 2007-07-26 2010-04-30 미츠비시 가스 가가쿠 가부시키가이샤 세정 방식용 조성물 및 반도체소자 또는 표시소자의 제조 방법
JP2011096918A (ja) * 2009-10-30 2011-05-12 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2011198796A (ja) * 2010-03-17 2011-10-06 Fujitsu Ltd 半導体装置及びその製造方法
JP2012012654A (ja) * 2010-06-30 2012-01-19 Adeka Corp 銅含有材料粗面化剤及び銅含有材料の粗面化方法
JP2012019153A (ja) * 2010-07-09 2012-01-26 Sharp Corp 半導体発光装置およびそれを備えた半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114277376A (zh) * 2021-12-01 2022-04-05 厦门大学 一种金属抗氧化的处理方法

Also Published As

Publication number Publication date
WO2014129584A1 (ja) 2014-08-28
JP2014185332A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
CN105874562B (zh) 用于选择性移除硬遮罩的移除组合物及其方法
JP6711437B2 (ja) 半導体デバイス用基板洗浄液及び半導体デバイス用基板の洗浄方法
KR20100044777A (ko) 세정 방식용 조성물 및 반도체소자 또는 표시소자의 제조 방법
KR20150143627A (ko) 금속배선용 기판 세정제 및 반도체 기판의 세정방법
TWI488963B (zh) 水性鹼性清潔組合物及其使用方法
WO2015054464A1 (en) Removal composition for selectively removing hard mask and methods thereof
TW201441423A (zh) 抗氧化處理方法及使用其的電子元件的製造方法、用於它們的金屬抗蝕劑
WO2020247216A1 (en) Etching compositions
EP3983500A1 (en) Etching compositions
TWI586839B (zh) 防止氧化方法、半導體產品及其製造方法與金屬腐蝕抑制劑
JP7504081B2 (ja) エッチング組成物
JP2001319913A (ja) 防食処理原液