TW201435873A - 用於三元內容可定址記憶體的僞nor單元 - Google Patents

用於三元內容可定址記憶體的僞nor單元 Download PDF

Info

Publication number
TW201435873A
TW201435873A TW102148001A TW102148001A TW201435873A TW 201435873 A TW201435873 A TW 201435873A TW 102148001 A TW102148001 A TW 102148001A TW 102148001 A TW102148001 A TW 102148001A TW 201435873 A TW201435873 A TW 201435873A
Authority
TW
Taiwan
Prior art keywords
tcam
match
match line
pull
unit
Prior art date
Application number
TW102148001A
Other languages
English (en)
Inventor
Rakesh Vattikonda
Nishith Desai
Changho Jung
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201435873A publication Critical patent/TW201435873A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Abstract

一種三元內容可定址記憶體(TCAM)內的方法包括：在當前TCAM級的上拉電晶體的柵極處和在當前TCAM級的下拉電晶體的柵極處接收來自先前TCAM級的匹配線輸出。當來自先前TCAM級的匹配線輸出指示失配時，方法經由下拉電晶體將當前TCAM級處的匹配線逆設置為低值。當來自先前TCAM級的匹配線輸出指示匹配時，方法亦經由上拉電晶體將當前TCAM級處的匹配線逆設置為高值。

Description

用於三元內容可定址記憶體的偽NOR單元
本案一般係關於三元內容可定址記憶體(TCAM)。具體而言，本案係關於TCAM的偽NOR架構。
TCAM通常被用於路由器和乙太網路交換機中以用於網際網路協定(IP)位址轉發。記憶元件通常使用動態NOR/NAND(或非/與非)類型單元來設計。
內容可定址記憶體(CAM)支援讀取操作、寫入操作以及比較操作。與CAM中條目的寬度(例如，每字位元)相同的比較匯流排在時鐘邊沿處輸入。比較匯流排的資料與CAM之每一者條目同時進行比較。亦即，比較是並行發生的，因此匯流排可在一個時鐘循環期間與CAM之每一者條目進行比較。當條目之每一者位元與比較匯流排中的對應位元相匹配時，條目是匹配。替換地，當條目中的任何位元與比較匯流排中的對應位元不相匹配時，條目是失配。CAM中的條目的位元或為0，或為1。
TCAM類似於CAM，外加可儲存於單元中的遮罩值 。遮罩值可被稱為本端遮罩。遮罩值不與比較位元進行比較，由此比較結果將總是匹配。
圖1圖示習知TCAM 100的架構。如圖1中所圖示的，搜尋字(諸如，「1101」)被輸入到TCAM 100的暫存器150。搜尋字與TCAM單元110中所儲存的值進行比較。TCAM通常每級具有16個TCAM單元。搜尋跨TCAM單元110同時進行。TCAM單元110的內容可以是高位元(1)、低位元(0)或遮罩值(X)。在搜尋之前，每組TCAM單元120-126的匹配線130-136被設置為高。匹配線130-136被輸入到優先順序編碼器140。TCAM 100輸出(ML輸出)與搜尋字線相匹配的那組TCAM單元的位址。由於搜尋是並行搜尋，所以搜尋可在一個時鐘循環中完成。應注意，遮罩值可以是0或1，此外，在本案中，遮罩值可被稱為X。
作為示例，如圖1中所圖示的，第一組TCAM單元120被設置成「1 X 0 1」，第二組TCAM單元122被設置成「1 0 X 1」，第三組TCAM單元124被設置成「1 1 X X」，並且第四組TCAM單元126被設置成「1 X 1 X」。在將TCAM單元的內容與搜尋位元進行比較時，在TCAM單元的內容為遮罩值X的情況下，比較將產生匹配。因此，根據圖1中所圖示的示例，第一組TCAM單元120和第三組TACM單元124與暫存器150中的搜尋字相匹配。相應地，第一組TCAM單元120和第三組TCAM單元124的匹配線130、134將指示匹配，並且優先順序編碼器140輸出第一組TCAM單元120和第三組TCAM單元124的位址。
習知TCAM架構是動態電路並且具有高動態功率耗 散。在一些情形中，TCAM可具有動態NAND架構。在其他情形中，TCAM可具有動態NOR架構。
圖2圖示了習知動態NAND TCAM 200。如圖2中所圖 示的，動態NAND架構200包括從上拉電晶體210經由預充電線PRE#充電的匹配線MLNAND。匹配線MLNAND被連接至一連串中間匹配線ML0-MLn-1。中間匹配線ML0-MLn-1中的每一條中間匹配線經由傳輸閘被耦合至遮罩單元Mask0-Maskn-1和鍵單元Key0-Keyn-1。傳輸閘包括耦合至鍵單元Key0-Keyn-1的鍵NMOS電晶體202以及耦合至遮罩單元Mask0-Maskn-1的遮罩NMOS電晶體204。
遮罩單元Mask0-Maskn-1的內容在展開遮罩單元222 中圖示。如展開遮罩單元222中所示，遮罩單元Mask0-Maskn-1是SRAM單元，其包括遮罩值M、遮罩值逆(bar)M#、遮罩字線WLM、遮罩位元線BLM以及遮罩位元線逆BLM#。鍵單元Key0-Keyn-1的內容在展開鍵單元220中圖示。如展開鍵單元220中所示，鍵單元Key0-Keyn-1是具有XNOR邏輯的SRAM單元。鍵單元Key0-Keyn-1亦包括搜尋線SL、搜尋線逆SL#、鍵位元線BLK、鍵位元線逆BLK#、鍵值K、鍵逆值K#以及鍵寫入線WLK。
在動態NAND TCAM架構中，匹配線被預充電為高 並在評估為低時指示匹配。亦即，預充電信號在每個循環期間被用於每條匹配線以將匹配線設置為高。取決於遮罩單元或鍵單元的狀態，匹配線可被拉低或保持為高。每條中間匹 配線與遮罩單元及鍵單元相關聯。此外，每個鍵單元進一步包括XNOR邏輯。動態NAND TCAM使用串列操作。因此，當先前的中間匹配線(n-2)被拉低以指示匹配時，中間匹配線(n-1)可放電(例如，與搜尋線的值進行比較)。亦即，當存在匹配時操作從一條中間匹配線(n-2)繼續到後續中間匹配線(n-1)，而當存在失配時，停止穿過中間匹配線前進。
在動態NOR TCAM架構中，匹配線被預充電為高並 在評估為低時指示失配。大多數比較產生失配，因此動態NOR由於從高向低切換以指示失配而具有增加的功耗。此外，動態NOR具有複雜的定時控制，這是因為預充電信號在每個時鐘循環中被每個匹配線使用。
圖3圖示習知動態NOR TCAM 300。如圖3中所圖示 的，動態NOR TCAM 300包括鍵單元Key0-Keyn-1和遮罩單元Mask0-Maskn-1。通常，NOR TCAM(諸如圖3的NOR TCAM 300)可具有16個鍵單元和遮罩單元。資料是經由搜尋線(SL0-SLn-1和SL0#-SLn-1#)輸入的。資料與鍵單元Key0-Keyn-1和遮罩單元Mask0-Maskn-1中所儲存的值進行比較。匹配線MLNOR和搜尋線(SL0-SLn-1和SL0#-SLn-1#)從上拉電晶體303經由預充電線PRE#預充電為高。當經由搜尋線(SL0-SLn-1和SL0#-SLn-1#)之一輸入的資料與單元Key0-Keyn-1、Mask0-Maskn-1之一中所儲存的資料之間存在失配時，匹配線MLNOR將評估為低。當所有單元Key0-Keyn-1、Mask0-Maskn-1的值匹配於輸入資料時，匹配線保持為高。
鍵單元Key0-Keyn-1的結構在展開鍵單元330中圖示 ，而遮罩單元Mask0-Maskn-1的結構在展開遮罩單元333中圖示。如展開鍵單元330中所圖示的，鍵單元Key0-Keyn-1是經由SRAM單元來實現的。在比較操作期間，鍵逆K#與搜尋線SL進行與操作。鍵單元Key0-Keyn-1包括位元線BLK、位元線逆BLK#以及字線WLK。
如展開遮罩單元333中所圖示的，遮罩單元Mask0-Maskn-1是經由SRAM單元來實現的。在比較操作期間，遮罩逆K#與搜尋線逆SL#進行與操作。遮罩單元Mask0-Maskn-1包括位元線BLM、位元線逆BLM#以及字線WLM。
表1是動態NOR TCAM的真值表。表1示出基於遮罩單元(M)、鍵單元(K)以及搜尋線(SL和SL#)的值的匹配線的值。應注意，狀態是指記憶元件(鍵單元和遮罩單元)的狀態。當鍵位元具有值0時狀態為0，當鍵位元具有值1時狀態為1，並且當遮罩位元和鍵位元均為1時狀態為X。狀態X是指既不存在匹配又不存在失配的遮罩狀態，更確切地，在搜尋線的值與遮罩單元及鍵單元的值之間不存在比較的遮罩狀態。因此，匹配線常常指示匹配。
如表1中所示，當鍵位元與搜尋線具有不同值時，匹配線將為0(低)並指示失配。類似地，當遮罩位元與搜尋線逆兩者具有不同值時，匹配線將為0並指示失配。亦即，當鍵位元為0(例如，鍵位元逆(K#)為1)並且搜尋線為1時、或者當遮罩位元為0(例如，遮罩位元逆(M#)為1)並且搜尋線逆為1時，則下拉電晶體將被啟動以將匹配線拉到低。此外，當鍵位元與搜尋線具有相同值時，匹配線將為1(高)並指示匹配。類似地，當遮罩位元與搜尋線逆兩者具有相同值時，匹配線將為1並指示匹配。此外，當遮罩位元和鍵位元均為1時，狀態為X。亦即，匹配線將保持為高並指示匹配而不管搜尋線的值。
如以上所討論的，在動態NOR TCAM中，匹配線和搜尋線在每個循環的開始時被預充電為高，並且匹配線評估為低以指示失配。TCAM中的單元的大多數比較產生失配。因此，動態NOR TCAM的功耗由於指示失配時從高向低的切換而增加。在一些情形中，匹配線可被預放電為低以減小功耗。然而，即使在匹配線被預放電時，預充電操作在每個循環的開始時對匹配線充電。因此，匹配線的預充電導致功耗的增加以及附加的控制電路系統。
根據本案的一態樣，一種三元內容可定址記憶體(TCAM)內的方法包括：在當前TCAM級的上拉電晶體的柵極處接收來自先前TCAM級的匹配線輸出。方法亦包括在當前TCAM級的下拉電晶體的柵極處接收來自先前TCAM級的匹 配線輸出。方法進一步包括當來自先前TCAM級的匹配線輸出指示失配時，經由下拉電晶體將當前TCAM級處的匹配線逆設為低值。方法亦進一步包括當來自先前TCAM級的匹配線輸出指示匹配時，經由上拉電晶體將當前TCAM級處的匹配線逆設為高值。
根據另一態樣，提供了一種TCAM。TCAM包括用於 在當前TCAM級處接收來自先前TCAM級的匹配線輸出的上拉裝置。TCAM亦包括用於在當前TCAM級處接收來自先前TCAM級的匹配線輸出的下拉裝置。TCAM進一步包括用於當來自先前TCAM級的匹配線輸出指示失配時，經由第一裝置將當前TCAM級處的匹配線設為低值的裝置。TCAM亦進一步包括用於當來自先前TCAM級的匹配線輸出指示匹配時，經由第二裝置將當前TCAM級處的匹配線設為高值的裝置。
根據又一態樣，提供了一種TCAM。TCAM包括上拉 電晶體堆疊，其配置成在當前TCAM級處接收來自先前TCAM級的匹配線輸出。當來自先前TCAM級的匹配線輸出指示失配時，上拉電晶體堆疊將當前TCAM級處的匹配線逆設置為低值。TCAM進一步包括下拉電晶體，其配置成在當前TCAM級處接收來自先前TCAM級的匹配線輸出。當來自先前TCAM級的匹配線輸出指示匹配時，下拉電晶體將當前TCAM級處的匹配線逆設為高值。
這已較寬泛地勾勒出本案的特徵和技術優勢以力圖使下面的詳細描述可以被更好地理解。本案的其他特徵和優點將在下面描述。熟習此項技術者應該領會，本案可容易地 被用作改動或設計用於實施與本案相同的目的的其他結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離所附請求項中所闡述的本案的教導。被認為是本案的特性的新穎特徵在其組織和操作方法兩態樣連同進一步的目的和優點在結合附圖來考慮以下描述時將被更好地理解。然而要明確理解的是，提供每一幅附圖均僅用於圖示和描述目的，且無意作為對本案的限定的定義。
100‧‧‧三元內容可定址記憶體(TCAM)
110‧‧‧TCAM單元
120‧‧‧一組TCAM單元
122‧‧‧一組TCAM單元
124‧‧‧一組TCAM單元
126‧‧‧一組TCAM單元
130‧‧‧匹配線
132‧‧‧匹配線
134‧‧‧匹配線
136‧‧‧匹配線
140‧‧‧優先順序編碼器
150‧‧‧暫存器
200‧‧‧動態NAND TCAM
202‧‧‧鍵NMOS電晶體
204‧‧‧遮罩NMOS電晶體
220‧‧‧展開鍵單元
222‧‧‧展開遮罩單元
300‧‧‧動態NOR TCAM
303‧‧‧上拉電晶體
330‧‧‧展開鍵單元
333‧‧‧展開遮罩單元
400A‧‧‧偽NOR
400B‧‧‧偽NOR
410A‧‧‧NOR下拉網路
410B‧‧‧NOR下拉網路
414A‧‧‧PMOS堆疊
414B‧‧‧PMOS堆疊
435A‧‧‧下拉電晶體
435B‧‧‧下拉電晶體
440A‧‧‧反相器
440B‧‧‧反相器
500‧‧‧偽NOR TCAM級
510‧‧‧NOR下拉網路
514‧‧‧PMOS堆疊
535‧‧‧下拉電晶體
540‧‧‧反相器
550‧‧‧展開鍵單元
555‧‧‧展開遮罩單元
560‧‧‧輸入級
600‧‧‧方法
602‧‧‧方塊
604‧‧‧方塊
606‧‧‧方塊
608‧‧‧方塊
700‧‧‧無線通訊系統
720‧‧‧遠端單元
725A‧‧‧偽NOR TCAM
725B‧‧‧偽NOR TCAM
725C‧‧‧偽NOR TCAM
730‧‧‧遠端單元
740‧‧‧基地台
750‧‧‧遠端單元
770‧‧‧反向鏈路信號
780‧‧‧前向鏈路信號
800‧‧‧設計工作站
801‧‧‧硬碟
802‧‧‧顯示器
803‧‧‧驅動裝置
804‧‧‧儲存媒體
810‧‧‧電路設計
812‧‧‧半導體元件
本案的特徵、本質和優點將因以下結合附圖闡述的具體描述而變得更加明顯。
圖1圖示了TCAM記憶體系統。
圖2圖示了現有技術動態NAND架構。
圖3圖示了現有技術動態NOR架構。
圖4和5圖示了根據本案各態樣的偽NOR架構。
圖6是圖示根據本案一態樣的用於操作圖4和5的偽NOR架構的方法的流程圖。
圖7圖示了其中可有利地採用本案的實施例的示例性無線通訊系統。
圖8是示出根據本案一態樣的用於半導體元件的電路、佈局以及邏輯設計的設計工作站的方塊圖。
以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節以便提供對各種概念的透徹理解 。然而，對於熟習此項技術者將明顯的是，沒有這些具體細節亦可實踐這些概念。在一些實例中，以方塊圖形式示出眾所周知的結構和元件以避免湮沒此類概念。
期望提供不對匹配線預充電且關於定時控制電路系統具有降低的複雜度的TCAM。本案的各態樣提供了不對匹配線預充電且降低定時控制電路系統的複雜度的偽NOR TCAM。偽NOR TCAM可被稱為偽NOR。
根據本案，偽NOR不將複雜的定時控制電路系統用於匹配線預充電，這是因為匹配線(ML)在每個循環之前不被預充電。在本態樣，偽NOR使用偽NOR閘來消除預充電電路系統並降低定時控制電路系統的複雜度。
圖4圖示了根據本案的一態樣的偽NOR 400A和400B的架構。如圖4中所圖示的，偽NOR 400A包括接收來自一組搜尋線SL0...SLn-1和搜尋線補集SL0#...SLn-1#的輸入的NOR下拉網路410A。雖然圖4僅圖示了兩個偽NOR級(400A和400B)，但在實現中，TCAM行(其儲存TCAM條目)可具有m個偽NOR級，這m個偽NOR級中的每一個具有n個單元。因此，每個TCAM條目(其儲存於TCAM行中)可包括由n×m個單元儲存的n×m個值。每個單元包括遮罩單元和鍵單元，如以下進一步描述的。雖然至偽NOR級400A和400B的搜尋線和搜尋線逆輸入兩者以相同方式標注，但搜尋線和搜尋線逆輸入中的每一者皆是唯一的。
此外，偽NOR 400A亦可包括匹配線輸出Match-outm-2以及耦合至匹配線輸出Match-outm-2的反相器 440A。而且，NOR下拉網路410A亦耦合至PMOS堆疊414A。PMOS堆疊414A包括兩個PMOS電晶體並接收來自匹配線輸入Match-inm-2的輸入。偽NOR可包括PMOS堆疊414A和下拉電晶體435A。應注意，PMOS堆疊414A並不限於兩個PMOS電晶體。本案的各態樣構想了僅具有單個弱PMOS電晶體的堆疊、或具有兩個以上弱PMOS電晶體的堆疊。
應注意，匹配線輸入(Match-in)是先前的NOR下拉網路(例如，偽NOR)的匹配線輸出(Match-out)。亦即，至偽NOR(偽NOR 400B)的匹配線輸入被耦合至先前的NOR(偽NOR 400A)的匹配線輸出。例如，如圖4中所圖示的，偽NOR 400A的匹配線輸出Match-outm-2是後續的偽NOR 400B的匹配線輸入Match-inm-1。圖4的偽NOR 400A和400B的架構是相似的。具體而言，偽NOR 400B亦包括NOR下拉網路410B、下拉電晶體435B、PMOS堆疊414B以及反相器440B。在本案中，每個偽NOR(例如，400A和400B)可被稱為TCAM級。
在一種配置中，各TCAM級(例如，偽NOR 400A和偽NOR 400B)可被串聯連接以形成由m個TCAM級(0...m-1)構成的一行。每個TCAM級包括n個(0...n-1)搜尋線、鍵單元和遮罩單元。圖4的每個偽NOR(例如，400A和400B)的搜尋線輸入是TCAM的多條搜尋線的示例性輸入。應注意，在一些態樣，搜尋線、鍵單元和遮罩單元的數目可在每個TCAM級之間變化。亦即，一個TCAM級(諸如，偽NOR 400A)的(0...n-1)搜尋線、鍵單元和遮罩單元的n值可以不同於另一個 TCAM級(諸如，偽NOR 400B)的(0...n-1)搜尋線、鍵單元和遮罩單元的n值。
經由串聯連接各偽NOR節省了功率。具體而言，將上拉電晶體(例如，PMOS堆疊)的柵極連接至先前的偽NOR的匹配線輸出節省了功率，這是因為當未指定比較時(例如，當先前的匹配線輸出/匹配線輸入指示先前的比較為失配時)，先前的匹配線輸出充當用於關斷上拉電晶體的控制信號。更具體地，至NOR下拉網路的PMOS堆疊的串聯連接是偽NOR的元件，該元件取代了習知動態NOR的預充電及/或預放電。
與TCAM的習知NOR架構相比，偽NOR提供了較高的速度和較低的電晶體計數。另外，偽NOR因上拉電晶體(PMOS堆疊)而具有靜態功耗，並具有減小的輸出電壓擺動。不過，鑒於靜態功耗的增加，仍期望偽NOR的整體速度改善。應注意，偽NOR的上拉電晶體應當足夠寬以傳導NMOS塊的漏電流，並且足夠窄以供NMOS塊安全地拉低輸出。
圖5圖示了根據本案的各態樣的示例性偽NOR TCAM級500。偽NOR TCAM級500是偽NOR TCAM級(諸如，圖4的偽NOR TCAM級400A和400B)的展開圖。
如圖5中所圖示的，偽NOR TCAM級500包括耦合至匹配線輸出Match-outm-1的反相器540、耦合至匹配線輸入Match-inm-1的PMOS堆疊514和耦合至匹配線輸入Match-inm-1的下拉電晶體535以及NOR下拉網路510。NOR下拉網路510包括鍵單元Key0-Keyn-1和遮罩單元Mask0-Maskn-1。鍵單元和遮罩單元的示例性結構在展開鍵單元550和展開遮罩單元555 中更詳細地圖示。
在操作中，資料是經由搜尋線(SL0-SLn-1和SL0#- SLn-1#)提供的。資料與鍵單元Key0-Keyn-1和遮罩單元Mask0-Maskn-1中所儲存的值進行比較。如展開鍵單元550中所圖示的，鍵單元Key0-Keyn-1可使用SRAM單元來實現。在比較操作期間，鍵逆K#與搜尋線SL進行邏輯與。鍵單元Key0-Keyn-1包括位元線BL、BL#和鍵字線WLK。如展開遮罩單元555中所圖示的，遮罩單元Mask0-Maskn-1可經由SRAM單元來實現。在比較操作期間，遮罩逆M#與搜尋線逆SL#進行邏輯與。遮罩單元Mask0-Maskn-1包括位元線BL、BL#和遮罩字線WLM。亦即，遮罩單元Mask0-Maskn-1和鍵單元Key0-Keyn-1可各自共用相應的位元線，但可使用它們自己的字線，亦即，不同的字線。
偽NOR TCAM級500亦包括耦合至匹配線逆 Match-outm-1 #的輸入級560。輸入級560接收來自先前的偽NOR級的匹配線輸出Match-outm-2的輸入Match-inm-1。如先前所討論的，輸入級560可包括下拉電晶體535和PMOS堆疊514。在一些情形中，偽NOR功能性指定對輸入級560和NOR下拉網路510的使用。最後，反相器540被耦合至匹配線逆Match-outm-1 #的末端。來自反相器540的輸出是匹配線輸出Match-outm-1。
表2是遮罩位元和鍵位元的真值表。應注意，表2中 的狀態是指記憶元件(鍵單元和遮罩單元)的狀態。當鍵位元具有值0且遮罩位元具有值1時狀態為0，當鍵位元具有值1 且遮罩位元具有值0時狀態為1，並且當遮罩位元和鍵位元均為1時狀態為X。狀態X是指既不存在匹配又不存在失配的遮罩狀態，更確切地，在搜尋線的值與遮罩單元及鍵單元的值之間不存在比較的遮罩狀態。因此，當狀態為X時，匹配線始終指示匹配。
表3是關於偽NOR的真值表且使用表2的狀態值。
如表3中所示，匹配線輸出Match-outm-1將為0(低)以指示匹配。當狀態和搜尋線SLn-1的值相等時發生匹配。此外，當狀態為X時，匹配線輸出Match-outm-1將亦為低以指示匹配。最後，匹配線輸出Match-outm-1將為1(高)以指示失配。當狀態的值不等於搜尋線SLn-1的值時發生失配。
表3的匹配線輸出Match-outm-1是偽NOR TCAM級500的反相器540的輸出。如圖5中所示，匹配線逆Match-outm-1 #在反相器540之前。當存在失配時，匹配線逆Match-outm-1 #將評估為低。亦即，為了禁用串聯連接的偽NOR(例如，400A和400B)的進一步比較，後續的偽NOR的輸入級560被指定為 接收高輸入，該高輸入將啟動下拉電晶體535以將後續的偽NOR的匹配線逆Match-outm-1 #拉低。因此，反相器540將使匹配線逆Match-outm-1 #從低信號改變到高信號，以便於禁用後續的偽NOR。
表3亦圖示接收被設為高的匹配線輸入Match-inm-1 的結果。如表3中所示，當匹配線輸入Match-inm-1為高時，狀態為1/0/X，這是因為將不存在評估。此外，匹配線輸出Match-outm-1亦將為高以禁用後續的偽NOR 400。
替換地，當匹配線輸入為低時，PMOS堆疊514被啟 動，並且匹配線逆Match-outm-1 #被評估為高。若所有比較結果匹配，則匹配線逆Match-outm-1#將保持為高，並且匹配線輸出Match-outm-1將為低。若比較導致失配，則匹配線逆Match-outm-1 #將評估為低，並且匹配線輸出Match-outm-1將為高以禁用後續的偽NOR。
對偽NOR的禁用降低了TCAM的整體功耗，這是因 為當存在失配時，後續比較被禁用。亦即，不同於對每個NOR下拉網路的匹配線和搜尋線進行預充電而不管先前比較的比較結果的動態NOR，僅當先前比較導致匹配時，偽NOR才繼續進行後續比較。此外，偽NOR並不對匹配線和搜尋線預充電。因此，本案的各態樣降低了TCAM的整體功耗並進一步降低了控制電路系統和定時的複雜度。
圖6圖示TCAM內的方法600的方塊圖。如圖6中所圖 示的，在方塊602中，當前TCAM級在當前TCAM級的上拉電晶體的柵極處接收來自先前TCAM級的匹配線輸出。在方塊 604中，當前TCAM級在當前TCAM級的下拉電晶體的柵極處接收來自先前TCAM級的匹配線輸出。此外，在方塊606中，當來自先前TCAM級的匹配線輸出指示失配時，經由下拉電晶體將當前TCAM級處的匹配線逆設置為低值。最後，在方塊608中，當來自先前TCAM級的匹配線輸出指示匹配時，經由上拉電晶體將當前TCAM級處的匹配線逆設置為高值。
圖7示出其中可有利地採用本案的實施例的示例性 無線通訊系統700。出於圖示目的，圖7圖示三個遠端單元720、730和750以及兩個基地台740。將認識到，無線通訊系統可具有多得多的遠端單元和基地台。遠端單元720、730和750包括帶有偽NOR TCAM 725A、725B和725C的多核處理器。圖7示出從基地台740到遠端單元720、730和750的前向鏈路信號780，以及從遠端單元720、730和750到基地台740的反向鏈路信號770。
在圖7中，遠端單元720被示為行動電話，遠端單元 730被示為可攜式電腦，而遠端單元750被示為無線區域迴路系統中的位置固定的遠端單元。例如，遠端單元可以是蜂巢式電話、掌上型個人通訊系統(PCS)單元、機上盒、音樂播放機、視訊播放機、娛樂單元、導航設備、可攜式資料單元(諸如個人資料助理)或者位置固定的資料單元(諸如儀錶讀數裝備)。儘管圖7圖示可採用帶有根據本案的教導的偽NOR TCAM 725A、725B、725C的多核處理器的遠端單元，但本案不限於所圖示的這些示例性單元。例如，可在任何設備中適當地採用帶有根據本案各態樣的偽NOR TCAM的多核處 理器。
圖8是圖示用於具有上面揭示的偽NOR TCAM的半 導體元件(諸如多核處理器)的電路、佈局和邏輯設計的設計工作站的方塊圖。設計工作站800包括硬碟801，該硬碟801包含作業系統軟體、支援檔以及設計軟體(諸如Cadence或OrCAD)。設計工作站800亦包括促成對電路810或半導體元件812(諸如偽NOR TCAM)的設計的顯示器802。儲存媒體804被提供以用於有形地儲存電路設計810或半導體元件812。電路設計810或半導體元件812可以檔案格式(諸如GDSII或GERBER)儲存在儲存媒體804上。儲存媒體804可以是CD-ROM、DVD、硬碟、快閃記憶體或其他合適的設備。此外，設計工作站800包括用於從儲存媒體804接受輸入或將輸出寫到儲存媒體804的驅動裝置803。
記錄在儲存媒體804上的資料可指定邏輯電路配置 、用於光刻遮罩的圖案資料、或者用於串寫工具(諸如電子束光刻)的遮罩圖案資料。資料可進一步包括與邏輯模擬相關聯的邏輯驗證資料(諸如時序圖或網電路)。在儲存媒體804上提供資料經由減少用於設計半導體晶片的製程數目促成了對電路設計810或半導體元件812的設計。
在一種配置中，TCAM包括接收裝置和設置裝置。 接收裝置可以是配置成執行由接收裝置陳述的功能的偽NOR閘、上拉電晶體、下拉電晶體及/或PMOS堆疊。設置裝置可以是配置成執行由設置裝置陳述的功能的偽NOR閘、上拉電晶體、下拉電晶體及/或PMOS堆疊。
在另一配置中，前述裝置可以是被配置成執行由前 述裝置述及之功能的任何模組或任何設備。儘管已闡述了特定裝置，但是熟習此項技術者應當領會，並非所有所揭示的裝置皆是實踐所揭示的配置所必需的。此外，某些眾所周知的裝置未被描述，以便保持專注於本案。
儘管已闡述了特定電路系統，但是熟習此項技術者 應當領會，並非所有所揭示的電路系統皆是實踐所揭示的實施例所必需的。此外，某些眾所周知的電路未被描述，以便保持專注於本案。
本文中所描述的方法體系取決於應用可藉由各種手 段來實現。例如，這些方法體系可在硬體、韌體、軟體或其任何組合中實現。對於硬體實現，這些處理單元可以在一或多個特殊應用積體電路(ASIC)、數位信號處理器(DSP)、數位信號處理裝置(DSPD)、可程式設計邏輯裝置(PLD)、現場可程式設計閘陣列(FPGA)、處理器、控制器、微控制器、微處理器、電子裝置、設計成執行本文中所描述功能的其他電子單元或其組合內實現。
對於韌體及/或軟體實現，這些方法體系可以用執行 本文中所描述功能的模組(例如，規程、函數等等)來實現。有形地體現指令的任何機器或電腦可讀取媒體可用於實現本文中所描述的方法體系。例如，軟體代碼可被儲存在記憶體中並由處理器執行。當由處理器執行時，執行中的軟體代碼產生實現本文所呈現的教導的不同態樣的各種方法體系和功能性的操作環境。記憶體可以實現在處理器內部或處理器 外部。如本文所使用的，術語「記憶體」是指任何類型的長期、短期、揮發性、非揮發性或其他記憶體，且並不限於任何特定類型的記憶體或特定數目的記憶體、或記憶儲存在其上的媒體類型。
儲存有界定本文所述方法體系和功能性的軟體代碼 的機器或電腦可讀取媒體包括實體電腦儲存媒體。儲存媒體可以是可被電腦存取的任何可用媒體。作為示例而非限制，這些電腦可讀取媒體可包括RAM、ROM、EEPROM、CD-ROM或其他光碟儲存、磁碟儲存或其他磁存放裝置、或可被用來儲存指令或資料結構形式的期望程式碼且可被電腦存取的任何其他媒體。如本文所用的盤(disk)及/或碟(disc)包括壓縮光碟(CD)、鐳射光碟、光碟、數位多功能光碟(DVD)、軟碟和藍光光碟，其中盤(disk)常常磁性地再現資料而碟(disc)用鐳射來光學地再現資料。上述的組合亦應被包括在電腦可讀取媒體的範疇內。
除了儲存在電腦可讀取媒體上，指令及/或資料亦可 作為包括在通訊裝置中的傳輸媒體上的信號來提供。例如，通訊裝置可包括具有表示指令和資料的信號的收發機。這些指令和資料被配置成致使一或多個處理器實現請求項中敘述的功能。
儘管已詳細描述了本教導及其優點，但是應當理解 ，能在本文中作出各種改變、替代和變更而不會脫離如由所附請求項所界定的本教導的技術。而且，本案的範疇並非旨在被限定於說明書中所描述的程序、機器、製造、物質組成 、裝置、方法和步驟的特定態樣。因為普通熟習此項技術者將容易地從本案領會到，根據本教導，可以利用現存或今後開發的與本文所描述的相應態樣執行基本相同的功能或達成基本相同的結果的程序、機器、製造、物質組成、裝置、方法或步驟。相應地，所附請求項旨在將此類程序、機器、製造、物質組成、裝置、方法或步驟包括在其範疇內。
400A‧‧‧偽NOR
400B‧‧‧偽NOR
410A‧‧‧NOR下拉網路
410B‧‧‧NOR下拉網路
414A‧‧‧PMOS堆疊
414B‧‧‧PMOS堆疊
435A‧‧‧下拉電晶體
435B‧‧‧下拉電晶體
440A‧‧‧反相器
440B‧‧‧反相器

Claims (15)

  1. 一種一三元內容可定址記憶體(TCAM)內的方法，該方法包括以下步驟：在一當前TCAM級的一上拉電晶體的一柵極處接收來自一先前TCAM級的一第一匹配線輸出；在該當前TCAM級的一下拉電晶體的一柵極處接收該第一匹配線輸出；當該第一匹配線輸出指示一失配時，經由該下拉電晶體將該當前TCAM級處的一匹配線逆設置為一低值；及當該第一匹配線輸出指示一匹配時，經由該上拉電晶體將該當前TCAM級處的該匹配線逆設置為一高值。
  2. 如請求項1述及之方法，進一步包括以下步驟：當該第一匹配線輸出指示該匹配時，將一搜尋值與該當前TCAM級的一單元的資料進行比較。
  3. 如請求項2述及之方法，進一步包括：經由該當前TCAM級的一第二匹配線輸出將該比較的結果輸出給一後續TCAM級。
  4. 如請求項2述及之方法，其中該單元是一靜態隨機存取記憶體(SRAM)單元。
  5. 如請求項1述及之方法，其中每個TCAM級至少包括該上 拉電晶體、該下拉電晶體、一搜尋線、一遮罩單元、該匹配線逆、一第二匹配線輸出和一鍵單元。
  6. 一種三元內容可定址記憶體(TCAM)，包括：用於在一當前TCAM級處接收來自一先前TCAM級的一匹配線輸出的一上拉裝置；用於在該當前TCAM級處接收來自該先前TCAM級的該匹配線輸出的一下拉裝置；用於當來自該先前TCAM級的該匹配線輸出指示一失配時，經由該上拉裝置將該當前TCAM級處的一匹配線逆設置為一低值的裝置；及一用於當來自該先前TCAM級的該匹配線輸出指示一匹配時，經由該下拉裝置將該當前TCAM級處的該匹配線逆設置為一高值的裝置。
  7. 如請求項6述及之TCAM，進一步包括：用於當來自該先前TCAM級的該匹配線輸出指示該匹配時，將一搜尋值與一單元的資料進行比較的裝置。
  8. 如請求項7述及之TCAM，進一步包括：用於將該比較的結果輸出給一後續TCAM級的裝置。
  9. 如請求項7述及之TCAM，其中該單元是一靜態隨機存取記憶體裝置。
  10. 如請求項6述及之TCAM，其中每個TCAM級至少包括該上拉裝置、該下拉裝置、一搜尋裝置、一遮罩記憶體裝置、該匹配線逆、一匹配輸出裝置和一鍵記憶體裝置。
  11. 一種三元內容可定址記憶體(TCAM)，包括：一上拉電晶體堆疊，其配置成在一當前TCAM級處接收來自一先前TCAM級的一第一匹配線輸出，當該第一匹配線輸出指示一失配時，該上拉電晶體堆疊將該當前TCAM堆疊處的一匹配線逆設置為一低值；及一下拉電晶體，其配置成在該當前TCAM級處接收該第一匹配線輸出，當該第一匹配線輸出指示一匹配時，該下拉電晶體將該當前TCAM級處的該匹配線逆設置為一高值。
  12. 如請求項11述及之TCAM，進一步包括：一鍵單元，其配置成當該第一匹配線輸出指示該匹配時，將一搜尋值與該鍵單元的資料進行比較；及一遮罩單元，其配置成當該第一匹配線輸出指示該匹配時，將一搜尋逆值與該遮罩單元的資料進行比較。
  13. 如請求項12述及之TCAM，進一步包括：一第二匹配線輸出，其配置成將該當前TCAM級的該比較的結果輸出給一後續TCAM級。
  14. 如請求項12述及之TCAM，其中該鍵單元和該遮罩單元是一靜態隨機存取記憶體(SRAM)單元。
  15. 如請求項11述及之TCAM，其中每個TCAM級至少包括該上拉電晶體堆疊、該下拉電晶體、一搜尋線、一遮罩單元、該匹配線逆、一第二匹配線輸出和一鍵單元。
TW102148001A 2012-12-26 2013-12-24 用於三元內容可定址記憶體的僞nor單元 TW201435873A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/727,494 US8891273B2 (en) 2012-12-26 2012-12-26 Pseudo-NOR cell for ternary content addressable memory

Publications (1)

Publication Number Publication Date
TW201435873A true TW201435873A (zh) 2014-09-16

Family

ID=49958701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102148001A TW201435873A (zh) 2012-12-26 2013-12-24 用於三元內容可定址記憶體的僞nor單元

Country Status (7)

Country Link
US (1) US8891273B2 (zh)
EP (1) EP2939242B1 (zh)
JP (2) JP2016505191A (zh)
KR (1) KR101557926B1 (zh)
CN (1) CN104813405B (zh)
TW (1) TW201435873A (zh)
WO (1) WO2014105680A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934278B2 (en) 2012-12-28 2015-01-13 Qualcomm Incorporated Hybrid ternary content addressable memory
US8958226B2 (en) 2012-12-28 2015-02-17 Qualcomm Incorporated Static NAND cell for ternary content addressable memory (TCAM)
CN105047223B (zh) * 2015-08-03 2017-12-26 大连理工大学 一种或型级联匹配线结构
JP6533129B2 (ja) * 2015-08-28 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置
KR20180028020A (ko) * 2016-09-07 2018-03-15 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US9941008B1 (en) * 2017-03-23 2018-04-10 National Taiwan University Ternary content addressable memory device for software defined networking and method thereof
KR20200086144A (ko) * 2019-01-08 2020-07-16 울산과학기술원 3진 메모리 셀 및 이를 포함하는 메모리 장치
TWI794510B (zh) * 2019-06-12 2023-03-01 聯華電子股份有限公司 三元內容可定址記憶體單元
CN111341365B (zh) * 2020-03-05 2022-02-15 北京大学 三态内容可寻址存储器及其操作方法
KR102481452B1 (ko) 2021-07-14 2022-12-23 연세대학교 산학협력단 강유전체 소자 기반 nor 타입 내용 주소화 메모리 셀 및 이를 포함하는 내용 주소화 메모리
KR102598015B1 (ko) 2021-07-29 2023-11-02 연세대학교 산학협력단 내용 주소화 메모리 및 이를 위한 매치라인 센스 앰프
KR20230162331A (ko) 2022-05-20 2023-11-28 연세대학교 산학협력단 강유전체 트랜지스터 기반 내용 주소화 메모리 셀 및 이를 포함하는 내용 주소화 메모리
US12001719B2 (en) * 2022-06-27 2024-06-04 Western Digital Technologies, Inc. Storage media based search function for key value data storage devices

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044005A (en) 1999-02-03 2000-03-28 Sibercore Technologies Incorporated Content addressable memory storage device
US6574702B2 (en) 1999-02-23 2003-06-03 Netlogic Microsystems, Inc. Method and apparatus for determining an exact match in a content addressable memory device
US6411538B1 (en) 2000-11-28 2002-06-25 Silicon Access Networks Compact load-less static ternary CAM
US6400593B1 (en) 2001-02-08 2002-06-04 Intregrated Device Technology, Inc. Ternary CAM cell with DRAM mask circuit
US6385070B1 (en) 2001-03-13 2002-05-07 Tality, L.P. Content Addressable Memory array, cell, and method using 5-transistor compare circuit and avoiding crowbar current
US6768659B2 (en) * 2001-12-31 2004-07-27 Mosaid Technologies Incorporated Circuit and method for reducing power usage in a content addressable memory
US6760242B1 (en) 2002-04-10 2004-07-06 Integrated Device Technology, Inc. Content addressable memory (CAM) devices having speed adjustable match line signal repeaters therein
JP2003272386A (ja) * 2002-03-20 2003-09-26 Mitsubishi Electric Corp Ｔｃａｍセル、ｔｃａｍセルアレイ、アドレス検索メモリおよびネットワークアドレス検索装置
KR100435804B1 (ko) * 2002-06-28 2004-06-10 삼성전자주식회사 터너리 내용 주소화 메모리 장치
US6906937B1 (en) 2003-03-21 2005-06-14 Netlogic Microsystems, Inc. Bit line control circuit for a content addressable memory
US6900999B1 (en) 2003-06-30 2005-05-31 Integrated Device Technology, Inc. Ternary content addressable memory (TCAM) cells with small footprint size and efficient layout aspect ratio
JP4541077B2 (ja) * 2004-01-13 2010-09-08 株式会社日立超エル・エス・アイ・システムズ 半導体記憶装置
US7120040B2 (en) 2004-06-01 2006-10-10 Mosaid Technologies Incorporation Ternary CAM cell for reduced matchline capacitance
US7555594B2 (en) 2004-07-22 2009-06-30 Netlogic Microsystems, Inc. Range representation in a content addressable memory (CAM) using an improved encoding scheme
US7050318B1 (en) 2004-10-01 2006-05-23 Netlogic Microsystems, Inc. Selective match line pre-charging in a CAM device using pre-compare operations
US7286379B1 (en) 2005-09-08 2007-10-23 Lsi Corporation Content addressable memory (CAM) architecture and method of operating the same
US7355890B1 (en) 2006-10-26 2008-04-08 Integrated Device Technology, Inc. Content addressable memory (CAM) devices having NAND-type compare circuits
JP2008171494A (ja) * 2007-01-10 2008-07-24 Kawasaki Microelectronics Kk 連想メモリ装置
US8125810B2 (en) 2007-08-01 2012-02-28 Texas Instruments Incorporated Low power ternary content-addressable memory (TCAM)
US7633830B2 (en) 2007-11-29 2009-12-15 Agere Systems Inc. Reduced leakage driver circuit and memory device employing same
US8169808B2 (en) 2008-01-25 2012-05-01 Micron Technology, Inc. NAND flash content addressable memory
US7940541B2 (en) 2008-05-21 2011-05-10 Texas Instruments Incorporated Bit cell designs for ternary content addressable memory
TWI369683B (en) 2008-06-11 2012-08-01 Realtek Semiconductor Corp Content addressable memory
US8717793B2 (en) 2009-05-26 2014-05-06 Arizona Board Of Regents, For And On Behalf Of Arizona State University Longest prefix match internet protocol content addressable memories and related methods
US8582338B1 (en) * 2010-08-31 2013-11-12 Netlogic Microsystems, Inc. Ternary content addressable memory cell having single transistor pull-down stack
US8958226B2 (en) 2012-12-28 2015-02-17 Qualcomm Incorporated Static NAND cell for ternary content addressable memory (TCAM)
US8934278B2 (en) 2012-12-28 2015-01-13 Qualcomm Incorporated Hybrid ternary content addressable memory

Also Published As

Publication number Publication date
JP6325044B2 (ja) 2018-05-16
JP2016505191A (ja) 2016-02-18
EP2939242A1 (en) 2015-11-04
CN104813405A (zh) 2015-07-29
JP2017037700A (ja) 2017-02-16
CN104813405B (zh) 2017-09-05
WO2014105680A1 (en) 2014-07-03
KR101557926B1 (ko) 2015-10-06
EP2939242B1 (en) 2016-09-07
US20140177310A1 (en) 2014-06-26
US8891273B2 (en) 2014-11-18
KR20150091530A (ko) 2015-08-11

Similar Documents

Publication Publication Date Title
TWI508074B (zh) 混合三元內容可定址記憶體
TWI508069B (zh) 用於三態內容可定址記憶體(tcam)的靜態ｎａｎｄ單元
TW201435873A (zh) 用於三元內容可定址記憶體的僞nor單元
TWI391946B (zh) 內容可定址記憶體
JP2004295967A (ja) 連想メモリ
JP5490261B2 (ja) 多ポートメモリ回路に書込みを行うためのシステムおよび方法
US20160358654A1 (en) Low-power ternary content addressable memory
US8493763B1 (en) Self-timed match line cascading in a partitioned content addressable memory array
US9947406B2 (en) Dynamic tag compare circuits employing P-type field-effect transistor (PFET)-dominant evaluation circuits for reduced evaluation time, and related systems and methods
TW202349400A (zh) 半導體裝置及半導體系統