KR20200086144A - 3진 메모리 셀 및 이를 포함하는 메모리 장치 - Google Patents

3진 메모리 셀 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR20200086144A
KR20200086144A KR1020190002401A KR20190002401A KR20200086144A KR 20200086144 A KR20200086144 A KR 20200086144A KR 1020190002401 A KR1020190002401 A KR 1020190002401A KR 20190002401 A KR20190002401 A KR 20190002401A KR 20200086144 A KR20200086144 A KR 20200086144A
Authority
KR
South Korea
Prior art keywords
node
transistor
bit line
pull
write
Prior art date
Application number
KR1020190002401A
Other languages
English (en)
Inventor
김경록
정재원
최영은
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020190002401A priority Critical patent/KR20200086144A/ko
Priority to PCT/KR2019/018496 priority patent/WO2020145555A1/ko
Publication of KR20200086144A publication Critical patent/KR20200086144A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

3진 메모리 셀을 포함하는 메모리 장치에서 3진 메모리 셀은, 제1 노드 및 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키는 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터, 제1 노드 및 제1 비트 라인에 각각 연결된 제1 기입 트랜지스터, 제2 노드 및 제2 비트 라인에 각각 연결된 제2 기입 트랜지스터, 제1 노드에 연결된 입력단 및 제1 비트 라인에 연결된 출력단을 가지는 제1 증폭 회로, 및 제2 노드에 연결된 입력단 및 제2 비트 라인에 연결된 출력단을 가지는 제2 증폭 회로를 포함할 수 있다.

Description

3진 메모리 셀 및 이를 포함하는 메모리 장치{TERNERY MEMORY CELL AND MEMORY DEVICE INCLUDING THE SAME}
본 발명의 기술적 사상은 메모리 장치에 관한 것으로서, 자세하게는 3진 메모리 셀 및 이를 포함하는 메모리 장치에 관한 것이다.
본 명세서에 전체로서 참조되어 포함되는, 동일 출원인의 발명인 공개특허공보 제10-1689159호(본 명세서에서, '선행발명'으로 지칭된다)에서 3진(ternary) 논리 회로가 제안된 바 있다. 예를 들면, 3진 논리 회로로서 인버터는 3진 논리값들, 즉 0/1/2 논리값들에 각각 대응하는 접지 전압(GND), 중간 전압(VDD/2) 및 양의 공급 전압(VDD)이 입력되면, 2/1/0 논리값들에 각각 대응하는 양의 공급 전압(VDD), 중간 전압(VDD/2) 및 접지 전압(GND)을 출력할 수 있다. 이와 같은 3진 논리 회로는 0/1 논리값들에 대응하는 접지 전압(GND) 및 양의 공급 전압(VDD)을 사용하는 일반적인 2진(binary) 논리 회로와 비교할 때, 보다 많은 양의 정보들을 처리할 수 있는 장점을 제공할 수 있다.
본 발명의 기술적 사상은, 3진 논리 회로의 증가된 정보 처리 능력을 활용하여 논리 연산뿐만 아니라 메모리 소자로서 활용하기 위한, 3진 메모리 셀 및 이를 포함하는 메모리 장치를 제공한다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 기술적 사상의 일측면에 따라 3진 메모리 셀을 포함하는 메모리 장치에서, 3진 메모리 셀은, 제1 노드 및 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키는 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터, 제1 노드 및 제1 비트 라인에 각각 연결된 제1 기입 트랜지스터, 제2 노드 및 제2 비트 라인에 각각 연결된 제2 기입 트랜지스터, 제1 노드에 연결된 입력단 및 제1 비트 라인에 연결된 출력단을 가지는 제1 증폭 회로, 및 제2 노드에 연결된 입력단 및 제2 비트 라인에 연결된 출력단을 가지는 제2 증폭 회로를 포함할 수 있다.
본 발명의 예시적 실시예에 따라, 3진 메모리 셀은, 풀업 소자 및 풀다운 소자가 모두 턴-오프된 제1 상태, 풀업 소자 및 풀다운 소자 중 하나가 턴-온되고 나머지 하나가 턴-오프된 제2 상태 및 제3 상태에 대응하는 3진 데이터를 저장할 수 있다.
본 발명의 예시적 실시예에 따라, 제1 증폭 회로는, 제1 노드에 연결된 게이트를 가지는 제1 입력 트랜지스터, 및 제1 입력 트랜지스터 및 제1 비트 라인에 각각 연결되고, 독출 제어 전압에 의해서 제어되는 제1 출력 트랜지스터를 포함할 수 있다.
본 발명의 예시적 실시예에 따라, 제1 기입 트랜지스터는, 제1 출력 트랜지스터보다 높은 전류 구동 능력을 가질 수 있다.
본 발명의 예시적 실시예에 따라, 제1 기입 트랜지스터는, 제1 출력 트랜지스터보다 넓은 채널 폭을 가질 수 있다.
본 발명의 예시적 실시예에 따라, 제1 기입 트랜지스터는, 제1 출력 트랜지스터와 동일한 유형이고, 제1 출력 트랜지스터보다 낮은 문턱 전압을 가질 수 있다.
본 발명의 예시적 실시예에 따라, 제2 증폭 회로는, 제2 노드에 연결된 게이트를 가지는 제2 입력 트랜지스터, 및 제2 입력 트랜지스터 및 제2 비트 라인에 각각 연결되고, 독출 제어 전압에 의해서 제어되는 제2 출력 트랜지스터를 포함할 수 있다.
본 발명의 예시적 실시예에 따라, 기입 워드 라인을 통해서 제1 기입 트랜지스터 및 제2 기입 트랜지스터에 기입 제어 전압을 제공하고, 독출 워드 라인을 통해서 제1 증폭 회로 및 제2 증폭 회로에 독출 제어 전압을 제공하는 로우 디코더를 더 포함할 수 있다.
본 발명의 기술적 사상의 일측면에 따라 3진 메모리 셀을 포함하는 메모리 장치에서, 3진 메모리 셀은, 제1 노드 및 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키는 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터, 및 독출 동작시, 제1 노드의 전압 및 제2 노드의 전압을 각각 증폭함으로써 제1 비트 라인 및 제2 비트 라인에 출력하는, 제1 증폭 회로 및 제2 증폭 회로를 포함할 수 있다.
본 발명의 예시적 실시예에 따라, 3진 메모리 셀은, 기입 동작시, 제1 노드의 전압 및 제2 노드의 전압을 제1 비트 라인 및 제2 비트 라인에 전달하는, 제1 기입 트랜지스터 및 제2 기입 트랜지스터를 더 포함할 수 있다.
본 발명의 예시적 실시예에 따라, 제1 증폭 회로는, 제1 노드에 연결된 게이트를 가지는 제1 입력 트랜지스터, 및 제1 입력 트랜지스터 및 제1 비트 라인에 각각 연결된 제1 출력 트랜지스터를 포함할 수 있다.
본 발명의 예시적 실시예에 따라, 제2 증폭 회로는, 제2 노드에 연결된 게이트를 가지는 제2 입력 트랜지스터, 및 제2 입력 트랜지스터 및 제2 비트 라인에 각각 연결된 제2 출력 트랜지스터를 포함할 수 있다.
본 발명의 예시적 실시예에 따른 3진 메모리 셀 및 이를 포함하는 메모리 장치에 의하면, 메모리 셀에 저장되는 정보의 양이 증가할 수 있다.
또한, 본 발명의 예시적 실시예에 따른 3진 메모리 셀 및 이를 포함하는 메모리 장치에 의하면, 메모리 셀에 저장되는 증가된 정보에 기인하여 메모리 셀을 포함하는 메모리 장치의 용량이 현저하게 증가할 수 있다.
또한, 본 발명의 예시적 실시예에 따른 3진 메모리 셀 및 이를 포함하는 메모리 장치에 의하면, 증가된 양의 정보를 저장하면서도 양호한 독출 성능을 제공하는 메모리 셀이 제공될 수 있다.
또한, 본 발명의 예시적 실시예에 따른 3진 메모리 셀 및 이를 포함하는 메모리 장치에 의하면, 메모리 셀의 양호한 독출 성능에 기인하여 메모리 셀을 포함하는 메모리 장치의 성능 및 동작 신뢰도가 향상될 수 있다.
본 발명의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 발명의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 발명의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 발명의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 발명의 예시적 실시예에 다른 메모리 장치를 나타내는 블록도이다.
도 2는 본 발명의 예시적 실시예에 따라 도 1의 메모리 셀의 예시를 나타내는 회로도이다.
도 3은 본 발명의 예시적 실시예에 따라 도 2의 인버터의 예시를 나타내는 회로도이다.
도 4는 본 발명의 예시적 실시예에 따라 도 3의 인버터의 동작의 예시들을 나타내는 그래프이다.
도 5는 본 발명의 예시적 실시예에 따라 도 3의 액세스 전류의 특성을 나타내는 그래프이다.
도 6은 본 발명의 예시적 실시예에 따라 기입 동작을 위한 액세스 전류(IACC) 및 입력 전압(VIN)의 특성을 나타내는 테이블이다.
도 7은 본 발명의 예시적 실시예에 따라 독출 동작을 위한 액세스 전류(IACC) 및 입력 전압(VIN)의 특성을 나타내는 테이블이다.
도 8a 및 도 8b는 본 발명의 예시적 실시예에 따른 메모리 셀을 나타내는 회로도들이다.
도 9은 본 발명의 예시적 실시예에 따른 메모리 장치의 동작을 나타내는 타이밍 도이다.
도 10은 본 발명의 예시적 실시예에 따른 메모리 장치를 포함하는 집적 회로를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 예시적 실시예에 따른 메모리 장치(10)를 나타내는 블록도이다. 구체적으로, 도 1은 메모리 장치(10)에 포함된 일부 구성요소들로서, 셀 어레이(12), 로우 디코더(14) 및 페이지 버퍼(16)를 나타낸다.
메모리 장치(10)는 외부로부터 커맨드 및 어드레스를 수신할 수 있고, 데이터를 수신하거나 출력할 수 있다. 예를 들면, 메모리 장치(10)는 기입(write) 커맨드, 독출(read) 커맨드와 같은 커맨드 및 커맨드에 대응하는 어드레스를 수신할 수 있다. 메모리 장치(10)는 기입 커맨드에 응답하여 데이터를 수신할 수 있고, 독출 커맨드에 응답하여 데이터를 출력할 수 있다. 일부 실시예들에서 커맨드, 어드레스 및 데이터는 독립적인 채널들을 통해서 수신되거나 전송될 수도 있고, 일부 실시예들에서 커맨드, 어드레스 및 데이터 중 적어도 2개는 동일한 채널을 통해서 수신되거나 전송될 수도 있다. 일부 실시예들에서, 메모리 장치(10)는 반도체 공정을 통해서 제조되는 임의의 장치를 지칭할 수 있다. 예를 들면, 메모리 장치(10)는 독립적인 메모리 장치로서 패키징될 수도 있고, 시스템-온-칩 또는 프로세서 등과 같은 반도체 패키지에 포함될 수도 있다.
셀 어레이(12)는 복수의 메모리 셀들(예컨대, M)을 포함할 수 있다. 메모리 셀(M)은 3개의 상이한 상태들을 가질 수 있고, 이에 따라 3개의 상이한 상태들에 대응하는 3진 논리 값들을 저장할 수 있다. 본 명세서에서, 메모리 셀(M)이 저장 가능한 3진 논리 값들은 '0', '1' 및 '2'로서 지칭될 수 있고, '0/1/2'로서 총괄적으로 지칭될 수도 있다. 일부 실시예들에서, 도 2를 참조하여 후술되는 바와 같이, 메모리 장치(10)는 SRAM(Static Random Access Memory)일 수 있고, 선행발명에서 제안된 3진 논리 회로 또는 3진 논리 소자를 포함할 수 있다. 메모리 셀(M)의 예시는 도 2등을 참조하여 후술될 것이다. 이와 같이, 3진 논리값들을 저장할 수 있는 메모리 셀들을 포함하는 SRMA은 3진 SRAM(Ternary SRAM) 또는 T-SRAM으로서 지칭될 수 있다.
셀 어레이(12)는 로우 디코더(14)와 복수의 기입 워드 라인들(WWLs) 및 복수의 독출 워드 라인들(RWLs)을 통해서 접속될(connected) 수 있고, 페이지 버퍼(16)와 복수의 비트 라인들(BLs)을 통해서 접속될 수 있다. 비록 도 1에 도시되지 아니하였으나, 일부 실시예들에서 메모리 장치(10)는 셀 어레이(12) 및 페이지 버퍼(16) 사이에 배치되고, 셀 어레이(12)와 연결된 복수의 비트 라인들(BLs) 중 어드레스에 따라 일부를 선택하는 컬럼 디코더를 더 포함할 수 있다. 본 명세서에서, 메모리 장치(10)는 도 1에 도시된 바와 같이, 컬럼 디코더가 생략된 구조를 주로 참조하여 설명될 것이나, 본 발명의 실시예들이 이에 제한되지 아니하는 점은 이해될 것이다.
메모리 셀(M)은, 도 1에 도시된 바와 같이, 복수의 기입 워드 라인들(WWLs) 중 하나의 기입 워드 라인(WWL) 및 복수의 독출 워드 라인들(RWLs) 중 하나의 독출 워드 라인(RWL)에 연결될(coupled) 수 있다. 또한, 메모리 셀(M)은 복수의 비트 라인들(BLs) 중 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 연결될 수 있다. 일부 실시예들에서, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)은 상보적일 수 있다. 메모리 셀(M)은 3진 논리 값들을 저장할 수 있고, 3진 논리 값들을 기입하거나 독출하기 위하여, 2진 논리 값들을 저장하는 메모리 셀과 상이한 방식이 채용될 수 있다. 예를 들면, 도 2 등을 참조하여 후술되는 바와 같이, 메모리 셀(M)은 기입 동작 및 독출 동작 각각에서 상이한 경로들을 형성할 수 있다. 또한, 메모리 셀(M)은 독출 동작시 메모리 셀에 저장된 값을 증폭할 수도 있다. 이에 따라, 메모리 셀(M)은 증가된 양의 정보를 저장하면서도 양호한 독출 성능, 예컨대 높은 독출 SNM(Static Noise Margin) 및 독출 속도 등을 제공할 수 있고, 결과적으로 메모리 장치(10)의 성능 및 동작 신뢰도가 향상될 수 있다.
로우 디코더(14)는 기입 커맨드와 함께 수신된 어드레스에 따라 복수의 기입 워드 라인들(WWLs) 중 하나의 워드 라인(예컨대, WWL)을 활성화할 수 있고, 독출 커맨드와 함께 수신된 어드레스에 따라 복수의 독출 워드 라인들(RWLs) 중 하나의 워드 라인(예컨대, RWL)을 활성화할 수 있다. 예를 들면, 기입 워드 라인(WWL)이 활성화되는 경우 메모리 셀(M)이 선택될 수 있고, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)의 전압들 및/또는 전류들에 의해서 메모리 셀(M)에 값이 기입될 수 있다. 또한, 독출 워드 라인(RWL)이 활성화되는 경우 메모리 셀(M)이 선택될 수 있고, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)의 전압들 및/또는 전류들에 의해서 메모리 셀(M)에 저장된 값이 독출될 수 있다. 본 명세서에서, 로우 디코더(14)에 의해서 기입 워드 라인(WWL)에 인가되는 전압은 기입 제어 전압으로 지칭될 수 있고, 로우 디코더(14)에 의해서 독출 워드 라인(RWL)에 인가되는 전압은 독출 제어 전압으로 지칭될 수 있다. 동일한 기입 워드 라인(또는 동일한 독출 워드 라인)에 연결된 메모리 셀들 또는 그러한 메모리 셀들에 저장된 데이터는 페이지(page)로서 지칭될 수 있다.
페이지 버퍼(16)는 복수의 비트 라인들(BLs)을 통해서 셀 어레이(12)와 접속될 수 있다. 페이지 버퍼(16)는 적어도 하나의 래치를 포함할 수 있고, 기입 동작시 셀 어레이(12)에 기입하고자 하는 데이터, 즉 기입 데이터를 저장할 수 있는 한편, 독출 동작시 셀 어레이(12)로부터 독출된 데이터, 즉 독출 데이터를 저장할 수 있다. 페이지 버퍼(16)는 기입 회로를 포함할 수 있고, 기입 회로는 기입 동작시 기입 데이터에 기초한 전압들 및/또는 전류들을 복수의 비트 라인들(BLs)에 인가할 수 있다. 또한, 페이지 버퍼(16)는 독출 회로를 포함할 수 있고, 독출 회로는 독출 동작시 복수의 비트 라인들(BLs)의 전압 및/또는 전류들을 감지함으로써 독출 데이터를 생성할 수 있다. 페이지 버퍼(16)는 3진 논리 소자들을 포함할 수 있고, 이에 따라 메모리 셀(M)에 3진 논리 값들을 기입하거나 메모리 셀(M)로부터 3진 논리 값들을 독출할 수 있다.
도 2는 본 발명의 예시적 실시예에 따라 도 1의 메모리 셀(M)의 예시를 나타내는 회로도이다. 도 1을 참조하여 전술된 바와 같이, 도 2의 메모리 셀(M')은 기입 워드 라인(WWL) 및 독출 워드 라인(RWL)에 연결될 수 있고, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 연결될 수 있고, 3진 논리 값들, 즉 0/1/2 중 하나의 논리값을 저장할 수 있다. 이하에서, 도 2는 도 1을 참조하여 설명될 것이다.
도 2를 참조하면, 메모리 셀(M')은 제1 인버터(INV1), 제2 인버터(INV2), 제1 기입 트랜지스터(WT1), 제2 기입 트랜지스터(WT2), 제1 증폭 회로(AMP1) 및 제2 증폭 회로(AMP2)를 포함할 수 있다. 제1 인버터(INV1) 및 제2 인버터(INV2)는 제1 노드(N1) 및 제2 노드(N2)에서 교차 연결될 수 있고, 이에 따라 0/1/2 중 하나의 논리값을 저장할 수 있다. 본 명세서에서, 제1 노드(N1)가 양의 공급 전압(VDD)이고, 제2 노드(N2)가 접지 전압(GND)(또는, 음의 공급 전압(VSS))일 때, 메모리 셀(M')은 논리값 2를 저장하는 것으로 지칭될 수 있다. 또한, 본 명세서에서, 제1 노드(N1) 및 제2 노드(N2)가 중간 전압(예컨대, VDD/2)(또는, (VDD+VSS)/2)일 때, 메모리 셀(M')은 논리값 1을 저장하는 것으로 지칭될 수 있다. 또한, 본 명세서에서, 제1 노드(N1)가 접지 전압(GND)(또는, 음의 공급 전압(VSS))이고, 제2 노드(N2)가 양의 공급 전압(VDD)일 때, 메모리 셀(M')은 논리값 0을 저장하는 것으로 지칭될 수 있다. 제1 인버터(INV1) 및 제2 인버터(INV2)의 동작에 대한 예시는 도 3 및 도 4를 참조하여 후술될 것이다.
제1 기입 트랜지스터(WT1)는 제1 노드(N1) 및 제1 비트 라인(BL1)에 연결될 수 있고, 기입 워드 라인(WWL)에 연결된 게이트(또는 제어 단자)를 가질 수 있다. 제1 기입 트랜지스터(WT1)는 기입 워드 라인(WWL)의 전압에 따라 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 접속시키거나 단선(disconnection)시킬 수 있다. 예를 들면, 제1 기입 트랜지스터(WT1)는 NFET(N-channel Field Effect Transistor)일 수 있고, 활성화된 기입 워드 라인(WWL), 즉 하이 레벨인 기입 워드 라인(WWL)의 전압에 응답하여 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 접속시킬 수 있는 한편, 비활성화된 기입 워드 라인(WWL), 즉 로우 레벨인 기입 워드 라인(WWL)의 전압에 응답하여 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 단선시킬 수 있다. 제2 기입 트랜지스터(WT2)는, 제1 기입 트랜지스터(WT1)와 유사하게, 제2 노드(N2) 및 제2 비트 라인(BL2)에 연결될 수 있고, 기입 워드 라인(WWL)에 연결된 게이트(또는 제어 단자)를 가질 수 있다. 본 명세서에서, 본 발명의 실시예들은 제1 기입 트랜지스터(WT1) 및 제2 기입 트랜지스터(WT2)는 NFET인 것으로 가정되어 설명될 것이나, PFET(P-channel Field Effect Transistor)인 경우에도 본 발명의 실시예들이 적용될 수 있는 점은 이해될 것이다.
제1 증폭 회로(AMP1)는 제1 노드(N1)에 연결된 입력단 및 제1 비트 라인(BL1)에 연결된 출력단을 가질 수 있고, 독출 워드 라인(RWL)에 연결될 수 있다. 제1 증폭 회로(AMP1)는 독출 워드 라인(RWL)의 전압에 따라 제1 노드(N1)의 전압을 증폭하거나 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 단선시킬 수 있다. 예를 들면, 제1 증폭 회로(AMP1)는 활성화된 독출 워드 라인(RWL), 즉 하이 레벨인 독출 워드 라인(RWL)의 전압에 응답하여 제1 노드(N1)의 전압을 증폭함으로써 생성된 전압을 제1 비트 라인(BL1)에 출력할 수 있는 한편, 비활성화된 독출 워드 라인(RWL), 즉 로우 레벨인 독출 워드 라인(RWL)의 전압에 응답하여 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 단선시킬 수 있다. 제2 증폭 회로(AMP2)는, 제1 증폭 회로(AMP1)와 유사하게, 제2 노드(N2)에 연결된 입력단 및 제2 비트 라인(BL2)에 연결된 출력단을 가질 수 있고, 독출 워드 라인(RWL)에 연결될 수 있다. 본 명세서에서, 본 발명의 실시예들은 제1 증폭 회로(AMP1) 및 제2 증폭 회로(AMP2)는 하이 레벨인 독출 워드 라인(RWL)의 전압에 응답하여 증폭 동작을 수행하는 것으로 가정되어 설명될 것이나, 활성화된 독출 워드 라인(RWL)의 전압이 로우 레벨인 경우에도 본 발명의 실시예들이 적용될 수 있는 점은 이해될 것이다.
도 3은 본 발명의 예시적 실시예에 따라 도 2의 인버터의 예시를 나타내는 회로도이고, 도 4는 본 발명의 예시적 실시예에 따라 도 3의 인버터(30)의 동작의 예시들을 나타내는 그래프이다. 구체적으로, 도 3은 입력 전압(VIN)을 반전시킴으로써 출력 전압(VOUT)을 생성하는 인버터를 나타내고, 도 4의 그래프는 입력 전압(VIN)-출력 전압(VOUT) 특성 및 입력 전압(VIN)-통과 전류(ITP, ITN) 특성을 나타낸다. 도 4의 그래프에서, 가로축은 입력 전압(VIN)을 나타내고, 좌측 세로축은 출력 전압(VOUT)을 나타내며, 우측 세로축은 통과 전류(ITP, ITN)를 로그 스케일로서 나타낸다. 도 4의 그래프에서 가로축 및 세로축들에 도시된 수치들은 양의 공급 전압(VDD)이 1.4V인 예시에 불과하며, 도 4에 도시된 바와 상이한 수치들에서도 그래프에 도시된 특성들이 나타날 수 있는 점은 이해될 것이다. 이하에서, 도 3 및 도 4는 도 2를 참조하여 설명될 것이다.
도 3을 참조하면, 인버터(30)는 양의 공급 전압(VDD) 및 접지 전압(GND)(또는 음의 공급 전압(VSS)) 사이에서 직렬 연결된 풀업 소자(31) 및 풀다운 소자(32)를 포함할 수 있다. 풀업 소자(31)는 하이 레벨의 입력 전압(VIN), 예컨대 양의 공급 전압(VDD)에 응답하여 턴-오프될 수 있는 한편, 로우 레벨의 입력 전압(VIN), 예컨대 접지 전압(GND)에 응답하여 턴-온될 수 있다. 다른 한편으로, 풀다운 소자(32)는 로우 레벨의 입력 전압(VIN), 예컨대 접지 전압(GND)에 응답하여 턴-오프될 수 있는 한편, 하이 레벨의 입력 전압(VIN), 예컨대 양의 공급 전압(VDD)에 응답하여 턴-온될 수 있다. 이에 따라, 2진 논리 회로와 유사하게, 하이 레벨의 입력 전압(VIN)(예컨대, VDD)에 응답하여 로우 레벨의 출력 전압(VOUT)(예컨대, GND)이 출력될 수 있는 한편, 로우 레벨의 입력 전압(VIN)(예컨대, GND)에 응답하여 하이 레벨의 출력 전압(VOUT)(예컨대, VDD)이 출력될 수 있다.
풀업 소자(31) 및 풀다운 소자(32)는 턴-오프시 정전류를 통과시킬 수 있다. 즉, 풀업 소자(31)의 통과 전류(ITP)는 풀업 소자(31)가 턴-오프된 상태에서 일정할 수 있고, 풀다운 소자(32)의 통과 전류(ITN) 역시 풀다운 소자(32)가 턴-오프된 상태에서 일정할 수 있다. 또한, 풀업 소자(31)의 문턱 전압은 풀다운 소자(32)의 문턱 전압보다 낮을 수 있다. 이에 따라, 입력 전압(VIN)이 접지 전압(GND)으로부터 양의 공급 전압(VDD)까지 점진적으로 증가하는 경우, 풀업 소자(31)가 턴-오프된 후 풀다운 소자(32)가 턴-온될 수 있다. 이에 따라, 도 4에 도시된 입력 전압(VIN)-출력 전압(VOUT) 특성과 같이, 약 0.6V 및 약 1.1V 사이에서 풀업 소자(31) 및 풀다운 소자(32)가 모두 턴-오프될 수 있다.
도 4에 도시된 입력 전압(VIN)-통과 전류(ITP, ITN) 특성과 같이, 인버터(30)의 출력단에 인가되는 전류(즉, IACC)가 없는 경우, 풀업 소자(31)의 통과 전류(ITP) 및 풀다운 소자(32)의 통과 전류(ITN)의 크기는 일치할 수 있고, 약 0.6V 및 약 1.1V 사이에서 통과 전류(ITP, ITN)는 낮은 레벨에서 일정하게 유지될 수 있다. 결과적으로, 출력 전압(VOUT)은 약 0.6V 및 약 1.1V 사이에서 풀업 소자(31)의 통과 전류(ITP) 및 풀다운 소자(32)의 통과 전류(ITN)에 기인하여 실질적으로 일정하게 유지될 수 있다. 즉, 중간 레벨의 입력 전압(VIN), 예컨대 양의 공급 전압(VDD)의 약 절반(VDD/2)이 제공되는 경우, 인버터(30)는 중간 레벨의 출력 전압(VOUT), 예컨대 양의 공급 전압(VDD)의 약 절반(VDD/2)을 출력할 수 있다. 이에 따라, 인버터(30)는 0/1/2 논리값들에 각각 대응하는 접지 전압(GND), 중간 전압(VDD/2) 및 양의 공급 전압(VDD)이 입력되면, 2/1/0 논리값들에 각각 대응하는 양의 공급 전압(VDD), 중간 전압(VDD/2) 및 접지 전압(GND)을 출력할 수 있다. 본 명세서에서, '중간 전압'은 양의 공급 전압(VDD)의 절반(VDD/2)인 것으로 가정되나, 양의 공급 전압(VDD) 및 접지 전압(GND) 사이 임의의 레벨의 전압이 가능한 점은 이해될 것이다.
교차 결합된 2개의 인버터들을 포함하는 SRAM의 경우, 독출 동작시 메모리 셀에 저장되어 있는 값을 변경하지 아니하는 특성, 예컨대 높은 독출 SNM(Static Noise Margin)을 가질 것이 요구될 수 있다. 도 4를 참조하면, 도 3의 인버터(30)는 액세스 전류(IACC)가 증가함에도 불구하고(예컨대, 액세스 전류(IACC)가 통과 전류(ITP, ITN)보다 높음에도 불구하고), 높은, 예컨대 약 20% 이상의 독출 SNM을 제공할 수 있다. 전술된 바와 같이, 본 발명의 예시적 실시예들에 따른 메모리 셀은 기입 동작 및 독출 동작 각각에서 상이한 경로들을 형성할 수 있는 한편, 독출 동작시 저장된 값에 대응하는 신호를 증폭함으로써 높은 독출 SNM을 제공할 수 있다. 또한, 본 발명의 예시적 실시예들에 따른 메모리 셀은 트랜지스터들의 사이즈들에 민감한 SRAM 셀의 일반적인 특성으로부터 자유로울 수 있다.
도 5는 본 발명의 예시적 실시예에 따라 도 3의 액세스 전류(IACC)의 특성을 나타내는 그래프이다. 구체적으로, 도 5는 도 3의 풀다운 소자(32)가 소스, 드레인, 게이트를 가지고, 턴-오프시 정전류를 통과시키는 트랜지스터일 때, 그러한 트랜지스터의 특성을 나타내고, 기입 동작 및 독출 동작 각각에서의 액세스 전류들(IACC, W, IACC , R)의 특성을 나타낸다. 이하에서, 도 5는 도 3을 참조하여 설명될 것이다.
도 2를 참조하여 전술된 바와 같이, 메모리 셀(M')은 교차 결합된 제1 인버터(INV1) 및 제2 인버터(INV2)를 포함할 수 있고, 이에 따라 기입 동작시 메모리 셀(M')에 저장된 값을 변경하기 위해서는 상대적으로 높은 전류가 제1 인버터(INV1) 및 제2 인버터(INV2)에 인가될 수 있는 한편, 독출 동작시 메모리 셀(M')에 저장된 값을 변경하지 아니하기 위해서는 상대적으로 낮은 전류가 제1 인버터(INV1) 및 제2 인버터(INV2)에 인가될 수 있다. 즉, 도 3에 도시된 바와 같이, 외부로부터 인버터(30)의 출력단에 인가되는 전류를 액세스 전류(IACC)로 정의할 때, 기입 동작시 인버터(30)에 인가되는 액세스 전류(IACC , W) 및 독출 동작시 인버터(30)에 인가되는 액세스 전류(IACC, R)은 아래 [수학식 1]을 만족할 수 있다.
Figure pat00001
[수학식 1]에서 IT는, 기입 동작시 풀업 소자(31)의 통과 전류(ITP) 및 풀다운 소자(32)의 통과 전류(ITN) 중 크기가 큰 전류에 대응할 수 있고(IT = max(ITP, ITN)), 독출 동작시 풀업 소자(31)의 통과 전류(ITP) 및 풀다운 소자(32)의 통과 전류(ITN) 중 크기가 작은 전류에 대응할 수 있다(IT = min(ITP, ITN)).
도 5를 참조하면, 점선으로 표시된 바와 같이, 풀다운 소자(32)의 통과 전류(ITN)는 중간 전압(VDD/2) 및 그 이하의 게이트-소스 전압(VGS)에서 크기 'ICON'을 가질 수 있고, 게이트-소스 전압(VGS)이 증가함에 따라 풀다운 소자(32)가 턴-온된 후, 점진적으로 증가하여 게이트-소스 전압(VGS)이 양의 공급 전압(VDD)에 도달하는 경우 크기 'IMAX'를 가질 수 있다.
기입 동작시 액세스 전류(IACC , W)는 상대적으로 큰 크기를 가질 수 있고, 일부 실시예들에서 액세스 전류(IACC , W)가 트랜지스터(예컨대, 도 2의 WT1)에 의해서 제공되는 경우, 도 5에서 1점 쇄선으로 표시된 바와 같이, 트랜지스터는 중간 전압(VDD/2)에서 크기 'IMAX'보다 큰 크기를 가지는 액세스 전류(IACC , W)를 제공할 수 있다. 또한, 독출 동작시 액세스 전류(IACC , R)는 상대적으로 작은 크기를 가질 수 있고, 일부 실시예들에서 액세스 전류(IACC , R)가 트랜지스터에 의해서 제공되는 경우, 도 5에서 2점 쇄선으로 표시된 바와 같이, 트랜지스터는, 중간 전압(VDD/2)에서 풀다운 소자(32)의 통과 전류(ITN) 보다 작고 양의 공급 전압(VDD)에서 크기 'IMAX'보다 작은 크기를 가지는 액세스 전류(IACC , R)를 제공할 수 있다. 즉, 액세스 전류(IACC)를 제공하는 트랜지스터들은 도 5에 도시된 그래프와 동일하거나 유사한 특성을 가지도록 설계될 수 있다.
도 6은 본 발명의 예시적 실시예에 따라 기입 동작을 위한 액세스 전류(IACC) 및 입력 전압(VIN)의 특성을 나타내는 테이블이다. 구체적으로, 도 6은 도 3의 인버터(30)의 현재 출력에 대응하는 값(이하에서, 도 2의 메모리 셀(M')에 저장된 값으로 지칭될 수 있다) 및 변경하고자 하는 인버터(30)의 출력에 대응하는 값(이하에서, 도 2의 메모리 셀(M')에 기입하고자 하는 값으로 지칭될 수 있다)에 따른 액세스 전류(IACC) 및 입력 전압(VIN)의 특성을 나타낸다.
도 6의 테이블에서, 열은 현재 인버터(30)의 출력에 대응하는 값을 나타내고, 행은 변경하고자 하는 인버터(30)의 출력에 대응하는 값을 나타낸다. 테이블에서, 현재 인버터(30)의 출력이 '0'에 대응하는 첫 번째 열에서 그래프들은 풀다운 소자(32)의 특성을 나타내는 선을 각각 도시하고, 현재 인버터(30)의 출력이 '1'에 대응하는 두 번째 열에서 그래프들은 풀업 소자(31) 및 풀다운 소자(32)의 특성들을 나타내는 선들을 각각 도시하며, 현재 인버터(30)의 출력이 '2'에 대응하는 세 번째 열에서 그래프들은 풀업 소자(31)의 특성을 나타내는 선을 각각 도시한다. 도 6에서 별표로 표시된 바와 같이, 메모리 셀(M')에 저장된 값 및 메모리 셀(M')에 기입하고자 하는 값에 따라 기입 동작시 요구되는 액세스 전류(IACC) 및 입력 전압(VIN)의 조합은 상이할 수 있다.
도 7은 본 발명의 예시적 실시예에 따라 독출 동작을 위한 액세스 전류(IACC) 및 입력 전압(VIN)의 특성을 나타내는 테이블이다. 구체적으로, 도 7은 도 3의 인버터(30)의 현재 출력에 대응하는 값(이하에서, 도 2의 메모리 셀(M')에 저장된 값으로 지칭될 수 있다)에 따른 액세스 전류(IACC) 및 입력 전압(VIN)의 특성을 나타낸다.
도 7의 테이블에서, 열은 현재 인버터(30)의 출력에 대응하는 값을 나타낸다. 테이블에서 현재 인버터(30)의 출력이 '0'에 대응하는 첫 번째 열에서 그래프는 풀다운 소자(32)의 특성을 나타내는 선을 도시하고, 현재 인버터(30)의 출력이 '1'에 대응하는 두 번째 열에서 그래프는 풀업 소자(31) 및 풀다운 소자(32)의 특성들을 나타내는 선들을 도시한다. 도 7에서 별표로 표시된 바와 같이, 메모리 셀(M')에 저장된 값에 따라 독출 동작시 요구되는 액세스 전류(IACC) 및 입력 전압(VIN)의 조합은 상이할 수 있다.
도 8a 및 도 8b는 본 발명의 예시적 실시예에 따른 메모리 셀(M")을 나타내는 회로도들이다. 구체적으로, 도 8a는 기입 동작시 메모리 셀(M")을 나타내고, 도 8b는 독출 동작시 메모리 셀(M")을 나타낸다. 도 8a 및 도 8b에서 굵게 표시된 부분들에 대응하는 경로들에 의해서 기입 동작 또는 독출 동작이 수행될 수 있다. 이하에서, 도 8a 및 도 8b에 대한 설명 중 상호 중복되는 내용 및 도 2에 대한 설명과 중복되는 내용은 생략될 것이며, 도 8a 및 도 8b는 도 1을 참조하여 설명될 것이다.
도 8a 및 도 8b에 도시된 바와 같이, 메모리 셀(M")은 기입 워드 라인(WWL) 및 독출 워드 라인(RWL)에 연결될 수 있고, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 연결될 수 있으며, 0/1/2 중 하나의 논리값을 저장할 수 있다. 메모리 셀(M")은 제1 인버터(INV1'), 제2 인버터(INV2'), 제1 기입 트랜지스터(WT1'), 제2 기입 트랜지스터(WT2'), 제1 증폭 회로(AMP1') 및 제2 증폭 회로(AMP2')를 포함할 수 있다. 제1 증폭 회로(AMP1')는 제1 입력 트랜지스터(IT1) 및 제1 출력 트랜지스터(OT1)를 포함할 수 있다. 제1 입력 트랜지스터(IT1)는 제1 노드(N1)에 연결된 게이트를 가질 수 있고, 제1 출력 트랜지스터(OT1) 및 접지 전압(GND) 노드에 연결될 수 있다. 제1 출력 트랜지스터(OT1)는 독출 워드 라인(RWL)에 연결된 게이트를 가질 수 있고, 제1 입력 트랜지스터(IT1) 및 제1 비트 라인(BL1)에 연결될 수 있다. 비록, 도 8a 및 도 8b에서 제1 증폭 회로(AMP1')가 NFET들을 포함하는 것을 도시되었으나, 제1 증폭 회로(AMP1')에 포함된 제1 입력 트랜지스터(IT1) 및 제1 출력 트랜지스터(OT1) 중 적어도 하나가 PFET인 예시들도 가능한 점은 이해될 것이다. 유사하게, 제2 증폭 회로(AMP2')는 제2 입력 트랜지스터(IT2) 및 제2 출력 트랜지스터(OT2)를 포함할 수 있다. 제2 입력 트랜지스터(IT2)는 제2 노드(N2)에 연결된 게이트를 가질 수 있고, 제2 출력 트랜지스터(OT2) 및 접지 전압(GND) 노드에 연결될 수 있다. 제2 출력 트랜지스터(OT2)는 독출 워드 라인(RWL)에 연결된 게이트를 가질 수 있고, 제2 입력 트랜지스터(IT2) 및 제2 비트 라인(BL2)에 연결될 수 있다. 제1 인버터(INV1') 및 제2 인버터(INV2') 각각이 2개의 트랜지스터들을 포함할 때, 도 8a 및 도 8b의 메모리 셀(M")은 10개의 트랜지스터들을 포함할 수 있고, 일부 실시예들에서 10T 셀 구조로서 지칭될 수 있다.
도 8a를 참조하면, 기입 동작시 활성화된 기입 워드 라인(WWL), 즉 하이 레벨의 기입 제어 전압에 응답하여, 제1 기입 트랜지스터(WT1')는 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 접속시킬 수 있고, 제2 기입 트랜지스터(WT2')는 제2 노드(N2) 및 제2 비트 라인(BL2)을 전기적으로 접속시킬 수 있다. 다른 한편으로, 기입 동작시 비활성화된 독출 워드 라인(RWL), 즉 로우 레벨의 독출 제어 전압에 응답하여, 제1 증폭 회로(AMP1')의 제1 출력 트랜지스터(OT1)는 제1 입력 트랜지스터(IT1) 및 제1 비트 라인(BL1)을 전기적으로 단선시킬 수 있고, 제2 증폭 회로(AMP2')의 제2 출력 트랜지스터(OT2)는 제2 입력 트랜지스터(IT2) 및 제2 비트 라인(BL2)을 전기적으로 단선시킬 수 있다. 이에 따라, 도 8a에서 굵게 표시된 바와 같은 경로가 형성될 수 있다.
도 5를 참조하여 전술된 바와 같이, 기입 동작시 제2 인버터(INV2')에 상대적으로 큰 크기의 전류가 제공되도록, 제1 기입 트랜지스터(WT1')는 제1 출력 트랜지스터(OT1)보다 큰 전류를 제공하기 위한 구조, 예컨대 높은 전류 구동 능력을 제공하는 구조를 가질 수 있다. 일부 실시예들에서, 제1 기입 트랜지스터(WT1')는 제1 출력 트랜지스터(OT1)보다 낮은 문턱 전압을 가질 수 있다. 일부 실시예들에서, 제1 기입 트랜지스터(WT1')는 제1 출력 트랜지스터(OT1)보다 큰 크기(예컨대, 더 넓은 채널 폭)를 가질 수 있다. 유사하게, 제2 기입 트랜지스터(WT2')는 제2 출력 트랜지스터(OT2)보다 큰 전류를 제공하기 위한 구조를 가질 수 있다.
도 8b를 참조하면, 독출 동작시 활성화된 독출 워드 라인(RWL), 즉 하이 레벨의 독출 제어 전압에 응답하여, 제1 출력 트랜지스터(OT1)는 제1 입력 트랜지스터(IT1) 및 제1 비트 라인(BL1)을 전기적으로 접속시킬 수 있고, 제2 출력 트랜지스터(OT2)는 제2 입력 트랜지스터(IT2) 및 제2 비트 라인(BL2)을 전기적으로 접속시킬 수 있다. 이에 따라, 제1 입력 트랜지스터(IT1) 및 제2 입력 트랜지스터(IT2)는 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압을 각각 증폭시킬 수 있다. 다른 한편으로, 독출 동작시 비활성화된 기입 워드 라인(WWL), 즉 로우 레벨의 기입 제어 전압에 응답하여, 제1 기입 트랜지스터(WT1')는 제1 노드(N1) 및 제1 비트 라인(BL1)을 전기적으로 단선시킬 수 있고, 제2 기입 트랜지스터(WT2')는 제2 노드(N2) 및 제2 비트 라인(BL2)을 전기적으로 단선시킬 수 있다. 이에 따라, 도 8b에서 굵게 표시된 바와 같은 경로가 형성될 수 있다.
도 9은 본 발명의 예시적 실시예에 따른 메모리 장치의 동작을 나타내는 타이밍 도이다. 구체적으로, 도 9은 기입 동작 및 독출 동작에서 도 1의 로우 디코더(14)에 의해서 제공되는 기입 제어 전압(VWWL) 및 독출 제어 전압(VRWL)을 시간의 흐름에 따라 나타낸다. 비록 도 9에 도시된 시간들(t10 내지 t16)은 등간격으로 도시되어 있으나, 본 발명의 예시적 실시예들에 따른 메모리 장치의 동작은 시간들(t10 내지 t16) 사이 간격들에 제한되지 아니한다. 또한, 일부 실시예들에서, 도 9에 도시된 바와 같이 기입 동작 및 독출 동작이 순차적으로 연이어 수행되지 아니할 수도 있다. 이하에서, 도 9은 도 1을 참조하여 설명될 것이다.
도 9을 참조하면, 시간 t10 내지 시간 t13에서 기입 동작이 수행될 수 있다. 도 9에 도시된 바와 같이, 기입 동작시 독출 제어 전압(VRWL)은 로우 레벨일 수 있고, 이에 따라 독출 워드 라인(RWL)은 비활성화된 상태로 유지될 수 있다. 시간 t10 내지 시간 t11에서, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)을 구동하는 동작이 수행될 수 있다. 일부 실시예들에서, 도 1의 페이지 버퍼(16)는 메모리 셀(M)에 기입하고자 하는 논리값에 따라 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 전압들 및/또는 전류들을 인가할 수 있다. 예를 들면, 페이지 버퍼(16)는, 기입하고자 하는 논리 값이 2인 경우 제1 비트 라인(BL1)에 제2 비트 라인(BL2)보다 높은 전압을 인가할 수 있고, 기입하고자 하는 논리 값이 0인 경우 제1 비트 라인(BL1)에 제2 비트 라인(BL2)보다 낮은 전압을 인가할 수 있으며, 기입하고자 하는 논리 값이 1인 경우 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 동일한 크기의 전압을 인가할 수 있다.
시간 t11 내지 시간 t12에서, 기입을 위한 경로가 형성될 수 있다. 도 9에 도시된 바와 같이, 기입 제어 전압(VWWL)이 하이 레벨을 가질 수 있고, 이에 따라, 도 8a를 참조하여 전술된 바와 같이, 기입 트랜지스터들(예컨대, 도 8a의 WT1' 및 WT2')를 포함하는 경로를 통해서 메모리 셀(M)은 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)의 전압들 및/또는 전류들에 따라 논리값을 저장할 수 있다.
시간 t12 내지 시간 t13에서, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)의 구동을 해제하는 동작이 수행될 수 있다. 일부 실시예들에서, 도 1의 로우 디코더(14)는 로우 레벨의 기입 제어 전압(VWWL)을 제공할 수 있고, 이에 따라 시간 t11 내지 시간 t12에서 형성된 경로가 차단될 수 있다. 또한, 페이지 버퍼(16)는 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 전압들 및/또는 전류들의 인가를 해제할 수 있다.
시간 t13 내지 시간 t15에서, 독출 동작이 수행될 수 있다. 도 9에 도시된 바와 같이, 독출 동작시 기입 제어 전압(VWWL)은 로우 레벨일 수 있고, 이에 따라 기입 워드 라인(WWL)은 비활성화된 상태로 유지될 수 있다. 시간 t13 내지 시간 t14에서, 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)을 프리차지(pre-charge)하는 동작이 수행될 수 있다. 일부 실시예들에서, 도 1의 페이지 버퍼(16)는 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 동일한 전압 및/또는 전류를 인가한 후 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)을 플로팅(floating)시킬 수 있다. 예를 들면, 페이지 버퍼(16)는 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 양의 공급 전압(VDD)을 인가한 후 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)을 플로팅시킬 수 있다.
시간 t14 내지 시간 t15에서, 독출을 위한 경로가 형성될 수 있다. 도 9에 도시된 바와 같이, 독출 제어 전압(VRWL)이 하이 레벨을 가질 수 있고, 이에 따라, 도 8b를 참조하여 전술된 바와 같이, 증폭 회로들(예컨대, 도 8b의 AMP1' 및 AMP2')를 포함하는 경로를 통해서 메모리 셀(M)에 저장된 값에 따른 전압 및/또는 전류가 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)에 발생할 수 있다.
시간 t15 내지 시간 t16에서, 감지 동작이 수행될 수 있다. 일부 실시예들에서, 도 1의 페이지 버퍼(16)는 제1 비트 라인(BL1) 및 제2 비트 라인(BL2)의 전압들 및/또는 전류들 사이 차이를 감지할 수 있고, 감지된 차이에 기초하여 메모리 셀(M)에 저장된 값에 대응하는 신호를 생성할 수 있다. 일부 실시예들에서, 페이지 버퍼(16)는 제1 비트 라인(BL1) 및 제2 비트 라인(BL2) 중 하나의 전압 및/또는 전류를 감지할 수도 있고, 감지된 전압 및/또는 전류에 기초하여 메모리 셀(M)에 저장된 값에 대응하는 신호를 생성할 수 있다.
도 10은 본 발명의 예시적 실시예에 따른 메모리 장치를 포함하는 집적 회로(80)를 나타내는 도면이다.
집적 회로(80)는, 비제한적인 예시로서 CPU(Central Processing Unit), GPU(Graphic Processing Unit), DSP(Digital Signal Processor), CP(Communication Processor), AP(Application Processor) 등과 같이 디지털 연산을 수행하는 임의의 장치를 지칭할 수 있다. 도 10에 도시된 바와 같이, 집적 회로(80)는 코어(81) 및 캐시(84)를 포함할 수 있고, 일부 실시예들에서 집적 회로(80)는 복수의 코어들, 즉 멀티-코어를 포함할 수도 있다.
도면들을 참조하여 전술된 본 발명의 예시적 실시예들에 따른 메모리 장치는, 명령어들(instructions)을 실행하는 코어(81)의 캐시(84)로서 집적 회로(80)에 포함될 수 있다. 예를 들면, 코어(81)는 캐시(84)에 저장된 일련의 명령어들을 실행하거나 일련의 명령어들에 의해서 캐시(84)에 저장된 데이터를 처리할 수 있다. 도면들을 참조하여 전술된 바와 같이, 본 발명의 예시적 실시예에 따른 메모리 장치로서 캐시(84)는 높은 저장 용량, 향상된 동작 속도 및 동작 신뢰도를 제공할 수 있고, 결과적으로 집적 회로(80)의 성능 및 동작 신뢰도가 향상될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (13)

  1. 3진 메모리 셀을 포함하는 메모리 장치로서,
    상기 3진 메모리 셀은,
    제1 노드 및 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키도록 구성된 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터;
    상기 제1 노드 및 제1 비트 라인에 각각 연결된 제1 기입 트랜지스터;
    상기 제2 노드 및 제2 비트 라인에 각각 연결된 제2 기입 트랜지스터;
    상기 제1 노드에 연결된 입력단 및 상기 제1 비트 라인에 연결된 출력단을 가지는 제1 증폭 회로; 및
    상기 제2 노드에 연결된 입력단 및 상기 제2 비트 라인에 연결된 출력단을 가지는 제2 증폭 회로를 포함하는 것을 특징으로 하는 메모리 장치.
  2. 청구항 1에 있어서,
    상기 3진 메모리 셀은, 상기 풀업 소자 및 상기 풀다운 소자가 모두 턴-오프된 제1 상태, 상기 풀업 소자 및 상기 풀다운 소자 중 하나가 턴-온되고 나머지 하나가 턴-오프된 제2 상태 및 제3 상태에 대응하는 3진 데이터를 저장하도록 구성된 것을 특징으로 하는 메모리 장치.
  3. 청구항 1에 있어서,
    상기 제1 증폭 회로는,
    상기 제1 노드에 연결된 게이트를 가지는 제1 입력 트랜지스터; 및
    상기 제1 입력 트랜지스터 및 상기 제1 비트 라인에 각각 연결되고, 독출 제어 전압에 의해서 제어되도록 구성된 제1 출력 트랜지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  4. 청구항 3에 있어서,
    상기 제1 기입 트랜지스터는, 상기 제1 출력 트랜지스터보다 높은 전류 구동 능력을 가지는 것을 특징으로 하는 메모리 장치.
  5. 청구항 4에 있어서,
    상기 제1 기입 트랜지스터는, 상기 제1 출력 트랜지스터보다 넓은 채널 폭을 가지는 것을 특징으로 하는 메모리 장치.
  6. 청구항 4에 있어서,
    상기 제1 기입 트랜지스터는, 상기 제1 출력 트랜지스터와 동일한 유형이고, 상기 제1 출력 트랜지스터보다 낮은 문턱 전압을 가지는 것을 특징으로 하는 메모리 장치.
  7. 청구항 3에 있어서,
    상기 제2 증폭 회로는,
    상기 제2 노드에 연결된 게이트를 가지는 제2 입력 트랜지스터; 및
    상기 제2 입력 트랜지스터 및 상기 제2 비트 라인에 각각 연결되고, 상기 독출 제어 전압에 의해서 제어되도록 구성된 제2 출력 트랜지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  8. 청구항 1에 있어서,
    기입 워드 라인을 통해서 상기 제1 기입 트랜지스터 및 상기 제2 기입 트랜지스터에 기입 제어 전압을 제공하고, 독출 워드 라인을 통해서 상기 제1 증폭 회로 및 상기 제2 증폭 회로에 독출 제어 전압을 제공하도록 구성된 로우 디코더를 더 포함하는 메모리 장치.
  9. 3진 메모리 셀을 포함하는 메모리 장치로서,
    상기 3진 메모리 셀은,
    제1 노드 및 제2 노드에서 교차 연결되고, 턴-오프시 정전류를 통과시키도록 구성된 풀업 소자 및 풀다운 소자를 포함하는, 제1 인버터 및 제2 인버터; 및
    독출 동작시, 상기 제1 노드의 전압 및 상기 제2 노드의 전압을 각각 증폭함으로써 제1 비트 라인 및 제2 비트 라인에 출력하도록 구성된, 제1 증폭 회로 및 제2 증폭 회로를 포함하는 것을 특징으로 하는 메모리 장치.
  10. 청구항 9에 있어서,
    상기 3진 메모리 셀은,
    기입 동작시, 상기 제1 노드의 전압 및 상기 제2 노드의 전압을 상기 제1 비트 라인 및 상기 제2 비트 라인에 전달하도록 구성된, 제1 기입 트랜지스터 및 제2 기입 트랜지스터를 더 포함하는 것을 특징으로 하는 메모리 장치.
  11. 청구항 9에 있어서,
    상기 3진 메모리 셀은, 상기 풀업 소자 및 상기 풀다운 소자가 모두 턴-오프된 제1 상태, 상기 풀업 소자 및 상기 풀다운 소자 중 하나가 턴-온되고 나머지 하나가 턴-오프된 제2 상태 및 제3 상태에 대응하는 3진 데이터를 저장하도록 구성된 것을 특징으로 하는 메모리 장치.
  12. 청구항 9에 있어서,
    상기 제1 증폭 회로는,
    상기 제1 노드에 연결된 게이트를 가지는 제1 입력 트랜지스터; 및
    상기 제1 입력 트랜지스터 및 상기 제1 비트 라인에 각각 연결된 제1 출력 트랜지스터를 포함하는 것을 특징으로 하는 메모리 장치.
  13. 청구항 12에 있어서,
    상기 제2 증폭 회로는,
    상기 제2 노드에 연결된 게이트를 가지는 제2 입력 트랜지스터; 및
    상기 제2 입력 트랜지스터 및 상기 제2 비트 라인에 각각 연결된 제2 출력 트랜지스터를 포함하는 것을 특징으로 하는 메모리 장치.
KR1020190002401A 2019-01-08 2019-01-08 3진 메모리 셀 및 이를 포함하는 메모리 장치 KR20200086144A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190002401A KR20200086144A (ko) 2019-01-08 2019-01-08 3진 메모리 셀 및 이를 포함하는 메모리 장치
PCT/KR2019/018496 WO2020145555A1 (ko) 2019-01-08 2019-12-26 3진 메모리 셀 및 이를 포함하는 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190002401A KR20200086144A (ko) 2019-01-08 2019-01-08 3진 메모리 셀 및 이를 포함하는 메모리 장치

Publications (1)

Publication Number Publication Date
KR20200086144A true KR20200086144A (ko) 2020-07-16

Family

ID=71521040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190002401A KR20200086144A (ko) 2019-01-08 2019-01-08 3진 메모리 셀 및 이를 포함하는 메모리 장치

Country Status (2)

Country Link
KR (1) KR20200086144A (ko)
WO (1) WO2020145555A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837724A (zh) * 2021-01-06 2021-05-25 中国科学院微电子研究所 反相器和存储器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900999B1 (en) * 2003-06-30 2005-05-31 Integrated Device Technology, Inc. Ternary content addressable memory (TCAM) cells with small footprint size and efficient layout aspect ratio
ITRM20040199A1 (it) * 2004-04-21 2004-07-21 Micron Technology Inc Amplificatore di rilevazione per un dispositivo di memoria non volatile.
FR2903524B1 (fr) * 2006-07-05 2008-10-17 St Microelectronics Sa Dispositif de memoire avec commande programmable de l'activation des amplificateurs de lecture.
US8891273B2 (en) * 2012-12-26 2014-11-18 Qualcomm Incorporated Pseudo-NOR cell for ternary content addressable memory
KR101689159B1 (ko) * 2015-07-10 2016-12-23 울산과학기술원 3진수 논리회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112837724A (zh) * 2021-01-06 2021-05-25 中国科学院微电子研究所 反相器和存储器件

Also Published As

Publication number Publication date
WO2020145555A1 (ko) 2020-07-16

Similar Documents

Publication Publication Date Title
US11621258B2 (en) Memory circuit and method of operating same
US9697890B1 (en) Memory and interface circuit for bit line of memory
US7504695B2 (en) SRAM memory cell and method for compensating a leakage current flowing into the SRAM memory cell
CN111164691B (zh) 用于sram产出增强的面积高效的写入数据路径电路
US8116119B1 (en) Desensitizing static random access memory (SRAM) to process variations
WO2008063741A2 (en) Two-port sram having improved write operation
US10276239B2 (en) Memory cell and associated array structure
US9627021B2 (en) 8-transistor dual-ported static random access memory
US8125840B2 (en) Reference level generation with offset compensation for sense amplifier
US7535753B2 (en) Semiconductor memory device
US7630273B2 (en) Semiconductor integrated circuit
US9177631B2 (en) Memory circuit with switch between sense amplifier and data line and method for operating the same
US8018756B2 (en) Semiconductor memory device
US7821817B2 (en) Semiconductor storage device
US11727988B2 (en) Ternary memory cell for logic-in-memory and memory device comprising same
CN113728389A (zh) 低功率存储器
KR20200086144A (ko) 3진 메모리 셀 및 이를 포함하는 메모리 장치
US7289370B2 (en) Methods and apparatus for accessing memory
KR102172380B1 (ko) 3진 메모리 셀 및 이를 포함하는 메모리 장치
JP2011159332A (ja) 半導体記憶装置
US6282140B1 (en) Multiplexor having a single event upset (SEU) immune data keeper circuit
KR100201245B1 (ko) 데이터 전송 장치 및 다이나믹 반도체 메모리 디바이스
KR100436065B1 (ko) 반도체 메모리 장치
Jagadale et al. Performance comparison of SRAM cells in 45NM technology in the presence of a memory cell control circuit
US9443574B2 (en) Memory architecture

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application