TW201432754A - 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法 - Google Patents

用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法 Download PDF

Info

Publication number
TW201432754A
TW201432754A TW102104598A TW102104598A TW201432754A TW 201432754 A TW201432754 A TW 201432754A TW 102104598 A TW102104598 A TW 102104598A TW 102104598 A TW102104598 A TW 102104598A TW 201432754 A TW201432754 A TW 201432754A
Authority
TW
Taiwan
Prior art keywords
conductive
stacked
capacitor
layer
package
Prior art date
Application number
TW102104598A
Other languages
English (en)
Other versions
TWI502611B (zh
Inventor
Chi-Hao Chiu
Ching-Feng Lin
Kun-Huang Chang
Chun-Chia Huang
Original Assignee
Apaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apaq Technology Co Ltd filed Critical Apaq Technology Co Ltd
Priority to TW102104598A priority Critical patent/TWI502611B/zh
Priority to CN201310324408.XA priority patent/CN103456513B/zh
Publication of TW201432754A publication Critical patent/TW201432754A/zh
Application granted granted Critical
Publication of TWI502611B publication Critical patent/TWI502611B/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一種用於降低等效串聯電阻的固態電解電容器封裝結構,其包括:一電容單元、一封裝單元及一導電單元。電容單元包括多個依序堆疊在一起且彼此電性連接的第一堆疊型電容器。封裝單元包括一完全包覆電容單元的封裝體。導電單元包括一第一導電端子及一具有至少一貫穿孔的第二導電端子,且多個第一堆疊型電容器電性連接於第一導電端子與第二導電端子之間。最底端的第一堆疊型電容器通過導電膠以固定在第二導電端子的上表面上,且導電膠具有一設置於最底端的第一堆疊型電容器與第二導電端子的上表面之間的第一導電部及一連接於第一導電部且填充於貫穿孔內的第二導電部。

Description

用於降低等效串聯電阻的固態電解電容器封裝結構及其製作 方法
本發明係有關於一種固態電解電容器封裝結構及其製作方法,尤指一種用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法。
電容器已廣泛地被使用於消費性家電用品、電腦主機板及其周邊、電源供應器、通訊產品、及汽車等的基本元件,其主要的作用包括:濾波、旁路、整流、耦合、去耦、轉相等。是電子產品中不可缺少的元件之一。電容器依照不同的材質及用途,有不同的型態。包括鋁質電解電容、鉭質電解電容、積層陶瓷電容、薄膜電容等。先行技術中,固態電解電容器具有小尺寸、大電容量、頻率特性優越等優點,而可使用於中央處理器的電源電路的解耦合作用上。一般而言,可利用多個電容單元的堆疊,而形成高電容量的固態電解電容器,習知堆疊式固態電解電容器包括多個電容單元與導線架,其中每一電容單元包括陽極部、陰極部與絕緣部,此絕緣部使陽極部與陰極部彼此電性絕緣。特別是,電容單元的陰極部彼此堆疊,且藉由在相鄰的電容單元之間設置導電體層,以使多個電容單元之間彼此電性連接。然而,習知的固態電解電容器的設計仍然無法有效降低等效串聯電阻(equivalent series resistance,ESR)。
本發明實施例在於提供一種用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法。
本發明其中一實施例所提供的一種用於降低等效串聯電阻的固態電解電容器封裝結構,其包括:一電容單元、一封裝單元及一導電單元。所述電容單元包括多個依序堆疊在一起且彼此電性連接的第一堆疊型電容器,其中每一個所述第一堆疊型電容器具有一第一正極部及一第一負極部。所述封裝單元包括一完全包覆所述電容單元的封裝體。所述導電單元包括一第一導電端子及一與所述第一導電端子彼此分離的第二導電端子,其中所述第一導電端子具有一電性連接於所述第一堆疊型電容器的所述第一正極部且被包覆在所述封裝體內的第一內埋部及一連接於所述第一內埋部且裸露在所述封裝體外的第一裸露部,且所述第二導電端子具有一電性連接於所述第一堆疊型電容器的所述第一負極部且被包覆在所述封裝體內的第二內埋部及一連接於所述第二內埋部且裸露在所述封裝體外的第二裸露部;其中,所述第二導電端子具有一上表面、一與所述上表面相對應的下表面、一連接於所述上表面與所述下表面之間的側表面、及至少一連接於所述上表面與所述下表面之間的貫穿孔(或至少一連接於所述上表面、所述下表面及所述側表面三者之間的貫穿開槽),最底端的所述第一堆疊型電容器通過導電膠以固定在所述第二導電端子的所述上表面上,且所述導電膠具有一設置於最底端的所述第一堆疊型電容器與所述第二導電端子的所述上表面之間的第一導電部及一連接於所述第一導電部且填充於至少一所述貫穿孔或貫穿開槽內的第二導電部。
本發明另外一實施例所提供的一種用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其包括下列步驟:首先, 提供一第一導電端子及一第二導電端子,其中所述第二導電端子具有一上表面、一與所述上表面相對應的下表面、及至少一連接於所述上表面與所述下表面之間的貫穿孔;接著,將多個第一堆疊型電容器依序堆疊在一起且電性連接於所述第一導電端子及所述第二導電端子之間,其中每一個所述第一堆疊型電容器具有一第一正極部及一第一負極部,最底端的所述第一堆疊型電容器通過導電膠以固定在所述第二導電端子的所述上表面上,且所述導電膠具有一設置於最底端的所述第一堆疊型電容器與所述第二導電端子的所述上表面之間的第一導電部及一連接於所述第一導電部且填充於至少一所述貫穿孔內的第二導電部;然後,形成一封裝體以完全包覆所述電容單元,其中所述第一導電端子具有一電性連接於所述第一堆疊型電容器的所述第一正極部且被包覆在所述封裝體內的第一內埋部及一連接於所述第一內埋部且裸露在所述封裝體外的第一裸露部,且所述第二導電端子具有一電性連接於所述第一堆疊型電容器的所述第一負極部且被包覆在所述封裝體內的第二內埋部及一連接於所述第二內埋部且裸露在所述封裝體外的第二裸露部;最後,彎折所述第一裸露部與所述第二裸露部,以使得所述第一裸露部與所述第二裸露部皆沿著所述封裝體的外表面延伸。
本發明的有益效果可以在於,本發明實施例所提供的固態電解電容器封裝結構及其製作方法,其可透過“所述第二導電端子具有至少一貫穿孔或貫穿開槽”與“所述導電膠具有一設置於最底端的所述第一堆疊型電容器與所述第二導電端子的所述上表面之間的第一導電部及一連接於所述第一導電部且填充於至少一所述貫穿孔或貫穿開槽內的第二導電部”的設計,以有效降低等效串聯電阻(equivalent series resistance,ESR),並增加所述第一堆疊型電容器固定在所述第二導電端子的上表面上的固晶強度,以避免所述第一堆疊型電容器產生脫離所述第二導電端子的可能性。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,然而所附圖式僅提供參考與說明用,並非用來對本發明加以限制者。
Z‧‧‧電容器封裝結構
1‧‧‧電容單元
10‧‧‧第一堆疊型電容器
P‧‧‧第一正極部
N‧‧‧第一負極部
100‧‧‧閥金屬箔片
101‧‧‧氧化層
1010‧‧‧圍繞區域
102‧‧‧導電高分子層
1020‧‧‧末端
103‧‧‧碳膠層
1030‧‧‧末端
104‧‧‧銀膠層
1040‧‧‧末端
105‧‧‧圍繞狀絕緣層
10’‧‧‧第二堆疊型電容器
P’‧‧‧第二正極部
N’‧‧‧第二負極部
11‧‧‧導電膠
111‧‧‧第一導電部
112‧‧‧第二導電部
113‧‧‧第三導電部
2‧‧‧封裝單元
20‧‧‧封裝體
201‧‧‧第一側表面
202‧‧‧第二側表面
203‧‧‧底表面
3‧‧‧導電單元
31‧‧‧第一導電端子
310‧‧‧第一內埋部
3101‧‧‧第一貫穿填膠孔
311‧‧‧第一裸露部
32‧‧‧第二導電端子
320‧‧‧第二內埋部
321‧‧‧第二裸露部
3200‧‧‧上表面
3201‧‧‧下表面
3202‧‧‧貫穿孔
3203‧‧‧第二貫穿填膠孔
3204‧‧‧側表面
3205‧‧‧貫穿開槽
32A‧‧‧銅質基板
320A‧‧‧環繞內表面
32B‧‧‧鍍錫層
圖1為本發明第一實施例的電容單元的側視剖面示意圖。
圖2A為本發明第一實施例的第一種導電單元的上視示意圖。
圖2B為本發明第一實施例的第二種導電單元的上視示意圖。
圖2C為本發明第一實施例的第三種導電單元的上視示意圖。
圖3為本發明第一實施例的電容單元設置在導電單元上的上視示意圖。
圖4為本發明第一實施例的固態電解電容器封裝結構的側視示意圖。
圖5為圖4中A部分的放大示意圖。
圖6為本發明第一實施例的固態電解電容器封裝結構的製作方法的流程圖。
圖7為本發明第二實施例的固態電解電容器封裝結構的側視示意圖。
圖8為圖7中A部分的放大示意圖。
圖9為本發明第三實施例的電容單元設置在導電單元上的上視示意圖。
圖10為本發明第三實施例的固態電解電容器封裝結構的側視示意圖。
〔第一實施例〕
請參閱圖1至圖6所示,圖1為第一堆疊型電容器10或第二堆疊型電容器10’的側視剖面示意圖,圖2A為其中一種導電單元3的上側示意圖,圖2B為另外一種導電單元3的上側示意圖,圖2C為另外再一種導電單元3的上側示意圖,圖3為第一堆疊型電 容器10設置在導電單元3上的上視示意圖,圖4為固態電解電容器封裝結構Z的側視示意圖,圖5為圖4中A部分的放大示意圖,圖6為固態電解電容器封裝結構Z的製作方法的流程圖。由上述圖式可知,本發明第一實施例提供一種用於降低等效串聯電阻(Equivalent Series Resistance,ESR)的固態電解電容器封裝結構Z,其包括:一電容單元1、一封裝單元2及一導電單元3。
首先,如圖1所示,電容單元1可提供多個第一堆疊型電容器10(或稱晶片型電容器,目前圖1只顯示其中1個第一堆疊型電容器10),其中每一個第一堆疊型電容器10具有一第一正極部P及一第一負極部N。舉例來說,每一個第一堆疊型電容器10包括一閥金屬箔片100、一完全包覆閥金屬箔片100的氧化層101、一包覆氧化層101的一部分的導電高分子層102、一完全包覆導電高分子層102的碳膠層103、及一完全包覆碳膠層103的銀膠層104。此外,每一個第一堆疊型電容器10包括一設置在氧化層101的外表面上且圍繞氧化層101的圍繞狀絕緣層105,並且第一堆疊型電容器10的導電高分子層102的長度、碳膠層103的長度及銀膠層104的長度皆被圍繞狀絕緣層105所限制。更進一步來說,氧化層101的外表面上具有一圍繞區域1010,並且第一堆疊型電容器10的圍繞狀絕緣層105圍繞地設置在氧化層101的圍繞區域1010上且同時接觸導電高分子層102的末端1020、碳膠層103的末端1030及銀膠層104的末端1040。然而,本發明所使用的第一堆疊型電容器10不以上述第一實施例所舉的例子為限。
再者,配合圖2A、圖3及圖4所示,多個第一堆疊型電容器10可依序堆疊在一起且彼此電性連接,其中每兩個相鄰的第一堆疊型電容器10的兩個第一負極部N可透過銀膠(未標號)以相互疊堆在一起,並且每兩個相鄰的第一堆疊型電容器10的兩個第一正極部P可透過焊接層(未標號)以相互疊堆在一起。另外,封裝單元2包括一完全包覆電容單元1的封裝體20,並且封裝體20可為不 透光的封裝材料。此外,導電單元3(亦即導線架leadframe)包括一第一導電端子31及一與第一導電端子31彼此分離的第二導電端子32。其中,第一導電端子31具有一電性連接於第一堆疊型電容器10的第一正極部P(亦即電性接觸位於最底端的第一堆疊型電容器10的第一正極部P)且被包覆在封裝體20內的第一內埋部310及一連接於第一內埋部310且裸露在封裝體20外的第一裸露部311,並且第二導電端子32具有一電性連接於第一堆疊型電容器10的第一負極部N(亦即電性接觸位於最底端的第一堆疊型電容器10的第一負極部N)且被包覆在封裝體20內的第二內埋部320及一連接於第二內埋部320且裸露在封裝體20外的第二裸露部321。
更進一步來說,配合圖3與圖4所示,封裝體20具有一第一側表面201、一與第一側表面201彼此相背對(亦即背對背)的第二側表面202、一連接於第一側表面201與第二側表面202之間的底表面203。其中,第一裸露部311可沿著封裝體20的第一側表面201與底表面203來進行延伸,以形成一L型折腳,並且第二裸露部321可沿著封裝體20的第一側表面201與底表面203來進行延伸,以形成另一L型折腳。
更進一步來說,配合圖2、圖3及圖4所示,第二導電端子32具有一上表面3200、一與上表面3200相對應的下表面3201、及至少一連接於上表面3200與下表面3201之間的貫穿孔3202。位於最底端的第一堆疊型電容器10的第一負極部N可通過導電膠11以固定在第二導電端子32的上表面3200上,並且導電膠11具有一設置於最底端的第一堆疊型電容器10與第二導電端子32的上表面3200之間的第一導電部111及一連接於第一導電部111且填充於貫穿孔3202內的第二導電部112。另外,第一導電端子31具有至少一第一貫穿填膠孔3101,第二導電端子32具有至少一第二貫穿填膠孔3203,並且封裝體20可填充於至少一第一貫穿填膠 孔3101及至少一第二貫穿填膠孔3203內,藉此以增加封裝體20包覆第一導電端子31與第二導電端子32的包覆強度(亦即可避免第一導電端子31與第二導電端子32產生脫離封裝體20的可能性)。
舉例來說,配合圖4與圖5所示,第二導電端子32包括一銅質基板32A及一包覆銅質基板32A的外表面的鍍錫層32B。另外,貫穿孔3202貫穿鍍錫層32B及銅質基板32A,並且銅質基板32A具有一位於貫穿孔3202內的環繞內表面320A。導電膠11的第二導電部112可接觸銅質基板32A的環繞內表面320A,並且導電膠11可為銀膠或銅膠。更進一步來說,由於第二導電端子32通過貫穿孔3202以裸露出銅質基板32A的環繞內表面320A,所以作為銀膠或銅膠的導電膠11可以穩固地接觸銅質基板32A的環繞內表面320A,藉此以增加第一堆疊型電容器10固定在第二導電端子32的上表面3200上的固晶強度(亦即可避免第一堆疊型電容器10產生脫離第二導電端子32的可能性)。
再者,配合圖1至圖6所示,本發明第一實施例提供一種用於降低等效串聯電阻的固態電解電容器封裝結構Z的製作方法,其包括下列步驟:首先,配合圖3、圖4及圖6所示,提供一第一導電端子31及一第二導電端子32,其中第二導電端子32具有一上表面3200、一與上表面3200相對應的下表面3201、及至少一連接於上表面3200與下表面3201之間的貫穿孔3202(步驟S100);接著,配合圖1、圖4及圖6所示,將多個第一堆疊型電容器10依序堆疊在一起且電性連接於第一導電端子31及第二導電端子32之間,其中每一個第一堆疊型電容器10具有一第一正極部P及一第一負極部N,最底端的第一堆疊型電容器10通過導電膠11以固定在第二導電端子32的上表面3200上,並且導電膠11具有一設置於最底端的第一堆疊型電容器10與第二導電端子32的上表面3200之間的第一導電部111及一連接於第一導電部 111且填充於貫穿孔3202內的第二導電部112(S102);然後,配合圖1、圖4及圖6所示,形成一封裝體20以完全包覆電容單元1,其中第一導電端子31具有一電性連接於第一堆疊型電容器10的第一正極部P且被包覆在封裝體20內的第一內埋部310及一連接於第一內埋部310且裸露在封裝體20外的第一裸露部311,並且第二導電端子32具有一電性連接於第一堆疊型電容器10的第一負極部N且被包覆在封裝體20內的第二內埋部320及一連接於第二內埋部320且裸露在封裝體20外的第二裸露部321(S104);最後,彎折第一裸露部311與第二裸露部321,以使得第一裸露部311與第二裸露部321皆沿著封裝體20的外表面延伸(S106)。
再者,本發明將具有貫穿孔3202的固態電解電容器封裝結構Z與沒有貫穿孔3202的固態電解電容器封裝結構Z來進行10組等效串聯電阻的量測,其量測結果顯示如下所示:有使用貫穿孔3202的固態電解電容器封裝結構Z具有較低的平均等效串聯電阻,其單位為mΩ。
更進一步來說,配合圖2B與圖2C所示,貫穿孔3202的數量也可以是兩個或兩個以上的圓形穿孔(如圖2B所示),或者是貫穿 孔3202也可以是狹長型的穿孔(如圖2C所示)。因此,本發明有關貫穿孔3202的數量、形狀及所設置位置的界定都是用來舉例而已,其並非用來限定本發明。例如,貫穿孔3202可以隨意前後左右偏移,並且貫穿孔3202還可以是三角形、長方形、多邊形或花瓣形等。
〔第二實施例〕
請參閱圖7與圖8所示,圖7為固態電解電容器封裝結構的側視示意圖,並且圖8為圖7中A部分的放大示意圖。由圖7與圖4的比較、及圖8與圖5的比較可知,本發明二實施例與第一實施例最大的差別在於:配合圖1、圖7及圖8所示,在第二實施例中,電容單元1包括多個依序堆疊在一起且彼此電性連接的第二堆疊型電容器10’。其中,每一個第二堆疊型電容器10’具有一第二正極部P’及一第二負極部N’,最底端的第二堆疊型電容器10’可通過導電膠11以固定在第二導電端子32的下表面3201上,並且導電膠11具有一設置於最底端的第二堆疊型電容器10’與第二導電端子32的下表面3201之間且連接於第二導電部112的第三導電部113。
再者,本發明第二實施例也可提供一種用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其與第一實施例(如圖6所示)的製作方法最大的差別在於:在圖6的步驟S102中可更進一步包括:將多個第二堆疊型電容器10’依序堆疊在一起且電性連接於第一導電端子31及第二導電端子32之間,其中最底端的第二堆疊型電容器10’可通過導電膠11以固定在第二導電端子32的下表面3201上,並且導電膠11具有一設置於最底端的第二堆疊型電容器10’與第二導電端子32的下表面3201之間且連接於第二導電部112的第三導電部113。
〔第三實施例〕
請參閱圖9與圖10所示,圖9為第一堆疊型電容器設置在導 電單元上的上視示意圖,並且圖10為固態電解電容器封裝結構的側視示意圖。由圖9與圖3的比較、及圖10與圖4的比較可知,本發明三實施例與第一實施例最大的差別在於:在第三實施例中,第二導電端子32具有一上表面3200、一與上表面3200相對應的下表面3201、一連接於上表面3200與下表面3201之間的側表面3204、及至少一連接於上表面3200、下表面3201及側表面3204三者之間的貫穿開槽3205。最底端的第一堆疊型電容器10可通過導電膠11以固定在第二導電端子32的上表面3200上,並且導電膠11具有一設置於最底端的第一堆疊型電容器10與第二導電端子32的上表面3200之間的第一導電部111及一連接於第一導電部111且填充於貫穿開槽3205內的第二導電部112。然而,本發明有關貫穿開槽3205的數量、形狀及所設置位置的界定都是用來舉例而已,其並非用來限定本發明。
〔實施例的可能功效〕
綜上所述,本發明的有益效果可以在於,本發明實施例所提供的固態電解電容器封裝結構及其製作方法,其可透過“第二導電端子32具有至少一貫穿孔3202或貫穿開槽3205”與“導電膠11具有一設置於最底端的第一堆疊型電容器10與第二導電端子32的上表面3200之間的第一導電部111及一連接於第一導電部111且填充於貫穿孔3202或貫穿開槽3205內的第二導電部112”的設計,以有效降低等效串聯電阻,並增加第一堆疊型電容器10固定在第二導電端子32的上表面3200上的固晶強度,以避免第一.堆疊型電容器10產生脫離第二導電端子32的可能性。
以上所述僅為本發明的較佳可行實施例,非因此侷限本發明的專利範圍,故舉凡運用本發明說明書及圖式內容所為之等效技術變化,均包含於本發明的範圍內。
Z‧‧‧電容器封裝結構
1‧‧‧電容單元
10‧‧‧第一堆疊型電容器
P‧‧‧第一正極部
N‧‧‧第一負極部
11‧‧‧導電膠
111‧‧‧第一導電部
112‧‧‧第二導電部
2‧‧‧封裝單元
20‧‧‧封裝體
201‧‧‧第一側表面
202‧‧‧第二側表面
203‧‧‧底表面
3‧‧‧導電單元
31‧‧‧第一導電端子
310‧‧‧第一內埋部
3101‧‧‧第一貫穿填膠孔
311‧‧‧第一裸露部
32‧‧‧第二導電端子
320‧‧‧第二內埋部
321‧‧‧第二裸露部
3200‧‧‧上表面
3201‧‧‧下表面
3202‧‧‧貫穿孔
3203‧‧‧第二貫穿填膠孔

Claims (14)

  1. 一種用於降低等效串聯電阻的固態電解電容器封裝結構,其包括:一電容單元,其包括多個依序堆疊在一起且彼此電性連接的第一堆疊型電容器,其中每一個所述第一堆疊型電容器具有一第一正極部及一第一負極部;一封裝單元,其包括一完全包覆所述電容單元的封裝體;以及一導電單元,其包括一第一導電端子及一與所述第一導電端子彼此分離的第二導電端子,其中所述第一導電端子具有一電性連接於所述第一堆疊型電容器的所述第一正極部且被包覆在所述封裝體內的第一內埋部及一連接於所述第一內埋部且裸露在所述封裝體外的第一裸露部,且所述第二導電端子具有一電性連接於所述第一堆疊型電容器的所述第一負極部且被包覆在所述封裝體內的第二內埋部及一連接於所述第二內埋部且裸露在所述封裝體外的第二裸露部;其中,所述第二導電端子具有一上表面、一與所述上表面相對應的下表面、及至少一連接於所述上表面與所述下表面之間的貫穿孔,最底端的所述第一堆疊型電容器通過導電膠以固定在所述第二導電端子的所述上表面上,且所述導電膠具有一設置於最底端的所述第一堆疊型電容器與所述第二導電端子的所述上表面之間的第一導電部及一連接於所述第一導電部且填充於至少一所述貫穿孔內的第二導電部。
  2. 如申請專利範圍第1項所述之用於降低等效串聯電阻的固態電解電容器封裝結構,其中每一個所述第一堆疊型電容器包括一閥金屬箔片、一完全包覆所述閥金屬箔片的氧化層、一包覆所述氧化層的一部分的導電高分子層、一完全包覆所述導電高分子層的碳膠層、及一完全包覆所述碳膠層的銀膠層,其中每一 個所述第一堆疊型電容器包括一設置在所述氧化層的外表面上且圍繞所述氧化層的圍繞狀絕緣層,且所述第一堆疊型電容器的所述導電高分子層的長度、所述碳膠層的長度及所述銀膠層的長度皆被所述圍繞狀絕緣層所限制,其中所述氧化層的所述外表面上具有一圍繞區域,且所述第一堆疊型電容器的所述圍繞狀絕緣層圍繞地設置在所述氧化層的所述圍繞區域上且同時接觸所述導電高分子層的末端、所述碳膠層的末端及所述銀膠層的末端,其中所述封裝體具有一第一側表面、一與所述第一側表面彼此相背對的第二側表面、一連接於所述第一側表面與所述第二側表面之間的底表面,所述第一裸露部沿著所述封裝體的所述第一側表面與所述底表面延伸,且所述第二裸露部沿著所述封裝體的所述第一側表面與所述底表面延伸。
  3. 如申請專利範圍第1項所述之用於降低等效串聯電阻的固態電解電容器封裝結構,其中所述第二導電端子包括一銅質基板及一包覆所述銅質基板的外表面的鍍錫層,至少一所述貫穿孔貫穿所述鍍錫層及所述銅質基板,所述銅質基板具有一位於至少一所述貫穿孔內的環繞內表面,所述導電膠的所述第二導電部接觸所述銅質基板的所述環繞內表面,且所述導電膠為銀膠或銅膠。
  4. 如申請專利範圍第1項所述之用於降低等效串聯電阻的固態電解電容器封裝結構,其中所述電容單元包括多個依序堆疊在一起且彼此電性連接的第二堆疊型電容器,每一個所述第二堆疊型電容器具有一第二正極部及一第二負極部,最底端的所述第二堆疊型電容器通過所述導電膠以固定在所述第二導電端子的所述下表面上,且所述導電膠具有一設置於最底端的所述第二堆疊型電容器與所述第二導電端子的所述下表面之間且連接於所述第二導電部的第三導電部。
  5. 如申請專利範圍第1項所述之用於降低等效串聯電阻的固態電 解電容器封裝結構,其中所述第一導電端子具有至少一第一貫穿填膠孔,所述第二導電端子具有至少一第二貫穿填膠孔,且所述封裝體填充於至少一所述第一貫穿填膠孔及至少一所述第二貫穿填膠孔內。
  6. 一種用於降低等效串聯電阻的固態電解電容器封裝結構,其包括:一電容單元,其包括多個依序堆疊在一起且彼此電性連接的第一堆疊型電容器,其中每一個所述第一堆疊型電容器具有一第一正極部及一第一負極部;一封裝單元,其包括一完全包覆所述電容單元的封裝體;以及一導電單元,其包括一第一導電端子及一與所述第一導電端子彼此分離的第二導電端子,其中所述第一導電端子具有一電性連接於所述第一堆疊型電容器的所述第一正極部且被包覆在所述封裝體內的第一內埋部及一連接於所述第一內埋部且裸露在所述封裝體外的第一裸露部,且所述第二導電端子具有一電性連接於所述第一堆疊型電容器的所述第一負極部且被包覆在所述封裝體內的第二內埋部及一連接於所述第二內埋部且裸露在所述封裝體外的第二裸露部;其中,所述第二導電端子具有一上表面、一與所述上表面相對應的下表面、一連接於所述上表面與所述下表面之間的側表面、及至少一連接於所述上表面、所述下表面及所述側表面三者之間的貫穿開槽,最底端的所述第一堆疊型電容器通過導電膠以固定在所述第二導電端子的所述上表面上,且所述導電膠具有一設置於最底端的所述第一堆疊型電容器與所述第二導電端子的所述上表面之間的第一導電部及一連接於所述第一導電部且填充於至少一所述貫穿開槽內的第二導電部。
  7. 如申請專利範圍第6項所述之用於降低等效串聯電阻的固態電 解電容器封裝結構,其中每一個所述第一堆疊型電容器包括一閥金屬箔片、一完全包覆所述閥金屬箔片的氧化層、一包覆所述氧化層的一部分的導電高分子層、一完全包覆所述導電高分子層的碳膠層、及一完全包覆所述碳膠層的銀膠層,其中每一個所述第一堆疊型電容器包括一設置在所述氧化層的外表面上且圍繞所述氧化層的圍繞狀絕緣層,且所述第一堆疊型電容器的所述導電高分子層的長度、所述碳膠層的長度及所述銀膠層的長度皆被所述圍繞狀絕緣層所限制,其中所述氧化層的所述外表面上具有一圍繞區域,且所述第一堆疊型電容器的所述圍繞狀絕緣層圍繞地設置在所述氧化層的所述圍繞區域上且同時接觸所述導電高分子層的末端、所述碳膠層的末端及所述銀膠層的末端,其中所述封裝體具有一第一側表面、一與所述第一側表面彼此相背對的第二側表面、一連接於所述第一側表面與所述第二側表面之間的底表面,所述第一裸露部沿著所述封裝體的所述第一側表面與所述底表面延伸,且所述第二裸露部沿著所述封裝體的所述第一側表面與所述底表面延伸。
  8. 如申請專利範圍第6項所述之用於降低等效串聯電阻的固態電解電容器封裝結構,其中所述電容單元包括多個依序堆疊在一起且彼此電性連接的第二堆疊型電容器,每一個所述第二堆疊型電容器具有一第二正極部及一第二負極部,最底端的所述第二堆疊型電容器通過所述導電膠以固定在所述第二導電端子的所述下表面上,且所述導電膠具有一設置於最底端的所述第二堆疊型電容器與所述第二導電端子的所述下表面之間且連接於所述第二導電部的第三導電部。
  9. 如申請專利範圍第6項所述之用於降低等效串聯電阻的固態電解電容器封裝結構,其中所述第一導電端子具有至少一第一貫穿填膠孔,所述第二導電端子具有至少一第二貫穿填膠孔,且所述封裝體填充於至少一所述第一貫穿填膠孔及至少一所述 第二貫穿填膠孔內。
  10. 一種用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其包括下列步驟:提供一第一導電端子及一第二導電端子,其中所述第二導電端子具有一上表面、一與所述上表面相對應的下表面、及至少一連接於所述上表面與所述下表面之間的貫穿孔;將多個第一堆疊型電容器依序堆疊在一起且電性連接於所述第一導電端子及所述第二導電端子之間,其中每一個所述第一堆疊型電容器具有一第一正極部及一第一負極部,最底端的所述第一堆疊型電容器通過導電膠以固定在所述第二導電端子的所述上表面上,且所述導電膠具有一設置於最底端的所述第一堆疊型電容器與所述第二導電端子的所述上表面之間的第一導電部及一連接於所述第一導電部且填充於至少一所述貫穿孔內的第二導電部;形成一封裝體以完全包覆所述電容單元,其中所述第一導電端子具有一電性連接於所述第一堆疊型電容器的所述第一正極部且被包覆在所述封裝體內的第一內埋部及一連接於所述第一內埋部且裸露在所述封裝體外的第一裸露部,且所述第二導電端子具有一電性連接於所述第一堆疊型電容器的所述第一負極部且被包覆在所述封裝體內的第二內埋部及一連接於所述第二內埋部且裸露在所述封裝體外的第二裸露部;以及彎折所述第一裸露部與所述第二裸露部,以使得所述第一裸露部與所述第二裸露部皆沿著所述封裝體的外表面延伸。
  11. 如申請專利範圍第10項所述之用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其中每一個所述第一堆疊型電容器包括一閥金屬箔片、一完全包覆所述閥金屬箔片的氧化層、一包覆所述氧化層的一部分的導電高分子層、一完全包覆 所述導電高分子層的碳膠層、及一完全包覆所述碳膠層的銀膠層,其中每一個所述第一堆疊型電容器包括一設置在所述氧化層的外表面上且圍繞所述氧化層的圍繞狀絕緣層,且所述第一堆疊型電容器的所述導電高分子層的長度、所述碳膠層的長度及所述銀膠層的長度皆被所述圍繞狀絕緣層所限制,其中所述氧化層的所述外表面上具有一圍繞區域,且所述第一堆疊型電容器的所述圍繞狀絕緣層圍繞地設置在所述氧化層的所述圍繞區域上且同時接觸所述導電高分子層的末端、所述碳膠層的末端及所述銀膠層的末端,其中所述封裝體具有一第一側表面、一與所述第一側表面彼此相背對的第二側表面、一連接於所述第一側表面與所述第二側表面之間的底表面,所述第一裸露部沿著所述封裝體的所述第一側表面與所述底表面延伸,且所述第二裸露部沿著所述封裝體的所述第一側表面與所述底表面延伸。
  12. 如申請專利範圍第10項所述之用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其中所述第二導電端子包括一銅質基板及一包覆所述銅質基板的外表面的鍍錫層,至少一所述貫穿孔貫穿所述鍍錫層及所述銅質基板,所述銅質基板具有一位於至少一所述貫穿孔內的環繞內表面,所述導電膠的所述第二導電部接觸所述銅質基板的所述環繞內表面,且所述導電膠為銀膠或銅膠。
  13. 如申請專利範圍第10項所述之用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其中上述將多個所述第一堆疊型電容器依序堆疊在一起且電性連接於所述第一導電端子及所述第二導電端子之間的步驟中,更進一步包括:將多個第二堆疊型電容器依序堆疊在一起且電性連接於所述第一導電端子及所述第二導電端子之間,其中每一個所述第二堆疊型電容器具有一第二正極部及一第二負極部,最底端的所述第二堆 疊型電容器通過所述導電膠以固定在所述第二導電端子的所述下表面上,且所述導電膠具有一設置於最底端的所述第二堆疊型電容器與所述第二導電端子的所述下表面之間且連接於所述第二導電部的第三導電部。
  14. 如申請專利範圍第10項所述之用於降低等效串聯電阻的固態電解電容器封裝結構的製作方法,其中所述第一導電端子具有至少一第一貫穿填膠孔,所述第二導電端子具有至少一第二貫穿填膠孔,且所述封裝體填充於至少一所述第一貫穿填膠孔及至少一所述第二貫穿填膠孔內。
TW102104598A 2013-02-06 2013-02-06 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法 TWI502611B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102104598A TWI502611B (zh) 2013-02-06 2013-02-06 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法
CN201310324408.XA CN103456513B (zh) 2013-02-06 2013-07-30 用于降低等效串联电阻的固态电解电容器封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102104598A TWI502611B (zh) 2013-02-06 2013-02-06 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201432754A true TW201432754A (zh) 2014-08-16
TWI502611B TWI502611B (zh) 2015-10-01

Family

ID=49738774

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104598A TWI502611B (zh) 2013-02-06 2013-02-06 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法

Country Status (2)

Country Link
CN (1) CN103456513B (zh)
TW (1) TWI502611B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104299788A (zh) * 2014-10-28 2015-01-21 钰邦电子(无锡)有限公司 导电端子改良之固态电解电容器封装结构之制造方法
CN110895995B (zh) * 2018-09-12 2022-07-22 钰冠科技股份有限公司 电容器、电容器封装结构及其制作方法
CN110895994B (zh) * 2018-09-12 2021-07-27 钰冠科技股份有限公司 堆叠型电容器组件结构
CN110942918B (zh) * 2018-09-21 2022-08-12 钰冠科技股份有限公司 堆叠型电容器及其制作方法、以及银胶层
CN110942917A (zh) * 2018-09-21 2020-03-31 钰冠科技股份有限公司 电容器封装结构及其电容器、以及高分子复合层

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6421227B2 (en) * 1999-12-10 2002-07-16 Showa Denko K.K. Solid electrolytic multilayer capacitor
US6972943B2 (en) * 2002-12-12 2005-12-06 Sanyo Electric Co., Ltd. Electronic component having lead frame
US7265965B2 (en) * 2004-07-07 2007-09-04 Showa Denko K.K. Capacitor element and carbon paste
CN101176172B (zh) * 2005-05-13 2012-09-26 三洋电机株式会社 层叠型固体电解电容器及其制造方法
TWI421888B (zh) * 2010-03-05 2014-01-01 Apaq Technology Co Ltd 具有多端產品引出腳之堆疊式固態電解電容器
CN102024567A (zh) * 2010-12-07 2011-04-20 钰邦电子(无锡)有限公司 具有多端产品引出脚的堆叠式固态电解电容器
TWI445030B (zh) * 2011-04-27 2014-07-11 Apaq Technology Co Ltd 電容單元及堆疊式固態電解電容器
TWM443270U (en) * 2012-07-04 2012-12-11 Apaq Technology Co Ltd Stacked solid electrolytic capacitor package structure

Also Published As

Publication number Publication date
CN103456513A (zh) 2013-12-18
CN103456513B (zh) 2016-06-22
TWI502611B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
TWI404095B (zh) 晶片型固態電解電容器
TWI502611B (zh) 用於降低等效串聯電阻的固態電解電容器封裝結構及其製作方法
WO2005076298A1 (ja) 固体電解コンデンサ
TWI478188B (zh) 具有多個負極引出腳的堆疊型固態電解電容器封裝結構及其製作方法
TWI421888B (zh) 具有多端產品引出腳之堆疊式固態電解電容器
TWI395244B (zh) 片狀堆疊式固態電解電容器
TW200828370A (en) Solid electrolytic capacitor and lead frame thereof
JP5415827B2 (ja) 表面実装用のデバイス
TWI474354B (zh) 固態電解電容器封裝結構及其製作方法、及導電單元
TWI624847B (zh) 堆疊型固態電解電容器封裝結構及其製作方法
TWI674599B (zh) 堆疊型電容器組件結構
US20150194262A1 (en) Solid electrolytic capacitor package structure and method of manufacturing the same, and conductive unit
US9105398B2 (en) Method of manufacturing a stacked-type solid electrolytic capacitor package structure having a plurality of negative lead pins
US20140307365A1 (en) Solid electrolytic capacitor package structure for decreasing equivalent series resistance and method of manufacturing the same
TWI616914B (zh) 堆疊型固態電解電容器封裝結構及其製作方法
TWM452434U (zh) 改良式堆疊型固態電解電容器封裝結構
TWI426534B (zh) 電容單元及堆疊式固態電解電容器
CN217690804U (zh) 一种新型片状固态电容器
JP2008135424A (ja) チップ形固体電解コンデンサ
CN110895994B (zh) 堆叠型电容器组件结构
JP2008166760A (ja) 電解コンデンサの実装体
JP2011159659A (ja) 固体電解コンデンサ
US8755171B2 (en) Stacked-type solid electrolytic capacitor package structure
TWI485730B (zh) 不需使用導線架的捲繞型固態電解電容器封裝結構及其製作方法
TW201103050A (en) Stacked capacitance with positive multi-pin structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees