TW201429099A - 高電壓開汲極靜電放電（ｅｓｄ）保護裝置 - Google Patents

高電壓開汲極靜電放電（ｅｓｄ）保護裝置 Download PDF

Info

Publication number
TW201429099A
TW201429099A TW102114429A TW102114429A TW201429099A TW 201429099 A TW201429099 A TW 201429099A TW 102114429 A TW102114429 A TW 102114429A TW 102114429 A TW102114429 A TW 102114429A TW 201429099 A TW201429099 A TW 201429099A
Authority
TW
Taiwan
Prior art keywords
electrostatic discharge
voltage
high voltage
parasitic
effect transistor
Prior art date
Application number
TW102114429A
Other languages
English (en)
Other versions
TWI467877B (zh
Inventor
James Jeng-Jie Peng
Chih-Hao Chen
Ryan Hsin-Chin Jiang
Original Assignee
Amazing Microelectronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amazing Microelectronic Corp filed Critical Amazing Microelectronic Corp
Publication of TW201429099A publication Critical patent/TW201429099A/zh
Application granted granted Critical
Publication of TWI467877B publication Critical patent/TWI467877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明係揭露一種高電壓開汲極靜電放電(ESD)保護裝置，包含一第一高電壓N通道金氧半場效電晶體(HV MOSFET)，其係連接一高電壓銲墊與一低電壓端，並接收高電壓銲墊之高電壓以正常運作。高電壓銲墊與第一高電壓N通道金氧半場效電晶體更連接一高電壓靜電放電(ESD)保護單元，其係在正常操作下並不影響正常電路功能，但是，在高電壓銲墊發生靜電放電事件時，可以在接收高電壓銲墊之靜電放電電壓後，有效率地釋放此靜電放電事件的靜電放電電流。高電壓靜電放電保護單元與低電壓端連接一電壓箝位單元，其係經由高電壓靜電放電保護單元接收靜電放電電壓，以釋放宣洩靜電放電電流。

Description

高電壓開汲極靜電放電(ESD)保護裝置
本發明係有關一種保護裝置，特別是關於一種高電壓開汲極靜電放電(ESD)保護裝置。
開汲極(open-drain)輸入/輸出(I/O)單元設計適用於施加在輸入/輸出銲墊之外部電壓高於輸入/輸出單元資料庫的內部供應電壓之應用。對於高電壓開汲極緩衝器而言，它不能包含由輸入/輸出銲墊連接至電源線之一高電壓P通道金氧半場效電晶體(HV PMOSFET)，方能使輸入/輸出銲墊保持高於供應電壓之電壓。因此，開汲極緩衝器是難以具有優良的靜電放電(ESD)保護能力。
請參閱第1圖，傳統多通道高電壓開汲極緩衝器使用靜電放電匯流線以降低開汲極緩衝器之尺寸，其中每一開汲極通道分享相同靜電放電箝位元件10，以釋放宣洩靜電放電電流。如第2圖所示，當靜電放電事件發生在開汲極輸入/輸出銲墊時，靜電放電保護能力藉由高電壓觸發電路12有效地觸發靜電放電箝位元件10，以導通宣洩靜電放電電流而提升。高電壓觸發電路12可由一電阻、一電容與一高電壓互補式金氧半導體反向器所構成。高電壓互補式金氧半導體反向器包含一高電壓P通道金氧半場效電晶體(PMOS)與一高電壓N通道金氧半場效電晶體(NMOS)。當靜電放電事件發生時，高電壓觸發電路12會觸發靜電放電箝位元件10，使之完全導通，以提供一低阻抗之靜電放電路徑、釋放宣洩靜電放電電流。然而，原來的開汲極輸入/輸出單元不包含一由輸入/輸出銲墊連接至電源線的高電壓P通道金氧半場效電晶體。所以，光罩層數目將會因為使用高電壓互補式金氧半導體反向器之多餘的高電壓P通道金氧半場效電晶體而增加，此乃意指積體電路(IC)製程之成本也將提高。
因此，本發明係在針對上述之困擾，提出一種高電壓開汲極 靜電放電(ESD)保護裝置，以解決習知技術所產生的問題。
本發明之主要目的，在於提供一種高電壓開汲極靜電放電(ESD)保護裝置，其係安裝一高電壓靜電放電保護單元於高電壓銲墊與電壓箝位單元之間。高電壓靜電放電保護單元不只可以在正常操作時阻擋施加在高電壓銲墊的高電壓，更可以在靜電放電事件發生時，釋放宣洩靜電放電電流。開汲極靜電放電保護裝置僅包含高電壓N通道金氧半場效電晶體(HV NMOSFET)，不需要任何高電壓P通道金氧半場效電晶體。因此，不需要任何額外的光罩層，可以達到節省成本的需求。
為達上述目的，本發明提供一種高電壓開汲極靜電放電保護裝置，包含一第一高電壓N通道金氧半場效電晶體(HV MOSFET)，其係連接一高電壓銲墊與一低電壓端，並接收該高電壓銲墊之高電壓以正常運作。高電壓銲墊與第一高電壓N通道金氧半場效電晶體更連接一高電壓靜電放電(ESD)保護單元，其係在正常操作下阻擋高電壓，且接收高電壓銲墊之正靜電放電電壓或負靜電放電電壓，以在高電壓銲墊發生靜電放電事件時，分別釋放一第一靜電放電電流或一第二靜電放電電流。高電壓靜電放電保護單元與低電壓端連接一第一電壓箝位單元，其係經由高電壓靜電放電保護單元接收正靜電放電電壓，以釋放第一靜電放電電流從高電壓銲墊依序經由高電壓靜電放電保護單元與電壓箝位單元，流至低電壓端。或者，當高電壓靜電放電保護單元接收負靜電放電電壓時，第二靜電放電電流從低電壓端依序經由電壓箝位單元與高電壓靜電放電保護單元，流至高電壓銲墊。
茲為使 貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：
10‧‧‧靜電放電箝位元件
12‧‧‧高電壓觸發電路
14‧‧‧第一高電壓N通道金氧半場效電晶體
16‧‧‧高電壓銲墊
18‧‧‧高電壓靜電放電保護單元
20‧‧‧第一電壓箝位單元
22‧‧‧電阻
24‧‧‧第二高電壓N通道金氧半場效電晶體
26‧‧‧寄生汲基反向接面二極體
28‧‧‧第一觸發電路
30‧‧‧第一靜電放電箝位元件
32‧‧‧電阻
34‧‧‧電容
36‧‧‧低電壓P通道金氧半場效電晶體
38‧‧‧第一低電壓N通道金氧半場效電晶體
40‧‧‧電阻
42‧‧‧箝位N通道金氧半場效電晶體
44‧‧‧寄生汲基反向接面二極體
46‧‧‧二極體
48‧‧‧場氧化元件
50‧‧‧寄生NPN雙載子接面電晶體
52‧‧‧寄生基射電阻
54‧‧‧場氧化元件
56‧‧‧寄生PNP雙載子接面電晶體
58‧‧‧寄生基射電阻
60‧‧‧矽控整流器
62‧‧‧第二觸發電路
64‧‧‧第二靜電放電箝位元件
第1圖為先前技術之開汲極緩衝器之電路示意圖。
第2圖為先前技術之具有高電壓觸發電路之高電壓開汲極緩衝器的電路示意圖。
第3圖為本發明之具有高電壓靜電放電保護單元與電壓箝位單元之高電壓開汲極靜電放電保護裝置之電路示意圖。
第4圖為本發明之第一實施例電路示意圖。
第5圖為本發明之第二實施例電路示意圖。
第6圖為本發明之第三實施例電路示意圖。
第7圖為本發明之第四實施例電路示意圖。
第8圖為本發明之第五實施例電路示意圖。
第9圖為本發明之第六實施例電路示意圖。
第10圖為本發明之第七實施例電路示意圖。
第11圖為本發明之第八實施例電路示意圖。
第12圖為本發明之第九實施例電路示意圖。
第13圖為本發明之第十實施例電路示意圖。
第14圖為本發明之第十一實施例電路示意圖。
第15圖為本發明之第十二實施例電路示意圖。
請參閱第3圖。本發明包含一第一高電壓N通道金氧半場效電晶體(HV NMOSFET)14，其係連接一高電壓銲墊16與一低電壓端VSS，並接收高電壓銲墊16之一高電壓訊號，以正常運作之，其中第一高電壓N通道金氧半場效電晶體14之閘極在靜電放電事件發生時為浮接的狀態(正常操作狀態則由驅動電路控制其導通或關閉)。高電壓銲墊16與第一高電壓N通道金氧半場效電晶體14連接一高電壓靜電放電(ESD)保護單元18，其在正常操作時，係用以阻擋高電壓；並在靜電放電事件發生時，接收高電壓銲墊16之正靜電放電電壓或負靜電放電電壓，以在靜電放電事件發生於高電壓銲墊16時，分別釋放一第一靜電放電電流或一第二靜電放電電流。高電壓靜電放電保護單元18與低電壓端VSS連接一第一電壓箝位單元20，其係經由高電壓靜電放電保護單元18接收正靜電放電電壓，以釋放第一靜電放電電流。或者，當高電壓銲墊16接收負靜電放電電壓時，第二靜電放電電流從低電壓端，依序透過第一電壓箝位單元20與高電壓靜電放電保護單元18流往高電壓銲墊16。
當高電壓銲墊16面臨正靜電放電電壓之電位時，高電壓靜 電放電保護單元18與第一電壓箝位單元20提供一靜電放電路徑，以釋放第一靜電放電電流，使其從高電壓銲墊16流往低電壓端VSS。
對此實施例的運作而言，在正常操作狀態下，第一高電壓N通道金氧半電晶體14接收高電壓銲墊16的高電壓。同時，高電壓靜電放電保護單元18阻擋此高電壓，使第一電壓箝位單元20不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，第一靜電放電電流從高電壓銲墊16，依序經由高電壓靜電放電保護單元18與第一電壓箝位單元20，流往低電壓端VSS。當負靜電放電電壓出現在高電壓銲墊16時，第二靜電放電電流從低電壓端VSS，依序經由第一電壓箝位單元20與高電壓靜電放電保護單元18，流往高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
高電壓靜電放電保護單元18可以用六種不同的洩流電路實現之，且第一電壓箝位單元20亦可以二種箝位電路實現之。以下將介紹此些不同的洩流電路與箝位電路，其中低電壓端係以接地電壓為例。
首先介紹第一實施例。請參閱第4圖。高電壓靜電放電保護單元18包含一電阻22與一第二高電壓N通道金氧半場效電晶體24。第二高電壓N通道金氧半場效電晶體24具有一汲極，其係連接第一高電壓N通道金氧半場效電晶體14與高電壓銲墊16，第二高電壓N通道金氧半場效電晶體24之源極連接第一電壓箝位單元20。電阻22之二端分別連接第二高電壓N通道金氧半場效電晶體24之源極與閘極，且第二高電壓N通道金氧半場效電晶體24之源極連接第二高電壓N通道金氧半場效電晶體24之基底。第二高電壓N通道金氧半場效電晶體24具有一寄生汲閘電容與一寄生汲基反向接面二極體26，此寄生汲閘電容係位於第二高電壓N通道金氧半場效電晶體24之汲極與閘極之間，寄生汲基反向接面二極體26則位於第二高電壓N通道金氧半場效電晶體24之汲極與基底間。寄生汲基反向接面二極體26阻擋上述高電壓或接收負靜電放電電壓，以釋放第二靜電放電電流。寄生汲閘電容與電阻22接收正靜電放電電壓，以導通第二高電壓N通道金氧半場效電晶體24，使第二高電壓N通道金氧半場效電晶體24釋放第一靜電放電電流。
第一電壓箝位單元20包含一第一觸發電路28，其係連接第二高電壓N通道金氧半場效電晶體24之源極與低電壓端。第一觸發電路28經由第二高電壓N通道金氧半場效電晶體24與電阻22接收正靜電放電電壓，以產生一觸發訊號。第二高電壓N通道金氧半場效電晶體24、電阻22、第一觸發電路28與低電壓端皆連接一第一靜電放電箝位元件30。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16，依序經過第二高電壓N通道金氧半場效電晶體24與第一靜電放電箝位元件30，流至低電壓端。第一靜電放電箝位元件30，為一N通道金氧半場效電晶體，例如第二低電壓N通道金氧半場效電晶體(LV NMOSFET)或第三高電壓N通道金氧半場效電晶體。此N通道金氧半場效電晶體之汲極連接第一觸發電路28、第二高電壓N通道金氧半場效電晶體24與電阻22，源極則連接第一觸發電路28與低電壓端，閘極則連接第一觸發電路28，以接收觸發訊號，進而釋放第一靜電放電電流。當寄生汲基反向接面二極體26接收負靜電放電電壓時，第二靜電放電電流從低電壓端，依序經由第一靜電放電箝位元件30與寄生汲基反向接面二極體26，流至低電壓墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
第一觸發電路28包含一電阻32，其具一第一端與一第二端，其中第一端連接第二高電壓N通道金氧半場效電晶體24之源極與第一靜電放電箝位元件。另有一電容34具有一第一電極與一第二電極，其中第一電極與第二電極分別連接電阻32之第二端與低電壓端，且電容34經由第二高電壓N通道金氧半場效電晶體24、電阻22、32接收正靜電放電電壓，以於第一電極建立低電壓訊號。電阻32之第二端與第一電極連接一低電壓P通道金氧半場效電晶體(LV PMOSFET)36之閘極。低電壓P通道金氧半場效電晶體36之源極連接電阻32之第一端、第二高電壓N通道金氧半場效電晶體24之源極與第一靜電放電箝位元件30。電阻32之第二端與第一電極連接一第一低電壓N通道金氧半場效電晶體(LV NMOSFET)38之閘極。第一低電壓N通道金氧半場效電晶體38之源極連接第二電極、第一靜電放電箝位元件30與低電壓端。第一低電壓N通道金氧半場效電晶體38之汲極連接低電壓P通道金氧半場效電晶體36之汲極，其中低電壓P 通道金氧半場效電晶體36與第一低電壓N通道金氧半場效電晶體38係構成互補式金氧半導體反向器，其係接收第一電極之低電壓訊號以輸出觸發訊號。
當第二高電壓N通道金氧半場效電晶體24與第一靜電放電箝位元件30面臨正靜電放電電壓之電位時，第二高電壓N通道金氧半場效電晶體24與第一靜電放電箝位元件30提供靜電放電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第一實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，寄生汲基反向接面二極體26阻擋此高電壓，使第一觸發電路28與第一靜電放電箝位元件30不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，電阻22接收正靜電放電電壓，以導通第二高電壓N通道金氧半場效電晶體24，且電容34利用正靜電放電電壓，以於第一電極建立低電壓訊號。接著，低電壓P通道金氧半場效電晶體36與第一低電壓N通道金氧半場效電晶體38接收低電壓訊號以輸出觸發訊號。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16依序經由電阻22、第二高電壓N通道金氧半場效電晶體24與第一靜電放電箝位元件30，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由第一靜電放電箝位元件30與寄生汲基反向接面二極體26，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第二實施例，請參閱第5圖。第二實施例與第一實施例差別在於第一電壓箝位單元20之內部元件。第一電壓箝位單元20包含一電阻40與一箝位N通道金氧半場效電晶體42，例如第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。箝位N通道金氧半場效電晶體42之汲極連接電阻22與第二高電壓N通道金氧半場效電晶體24，源極連接低電壓端。電阻40之二端分別連接箝位N通道金氧半場效電晶體42之源極與閘極，且箝位N通道金氧半場效電晶體42之源極與基底互相連接。箝位N通道金氧 半場效電晶體42於閘極與汲極間具有一寄生汲閘電容。寄生汲閘電容與電阻40經由第二高電壓N通道金氧半場效電晶體24接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42，使箝位N通道金氧半場效電晶體42與電阻40釋放第一靜電放電電流。此外，箝位N通道金氧半場效電晶體42於汲極與基底間具有一寄生汲基反向接面二極體44，當高電壓銲墊16接收負靜電放電電壓時，第二靜電放電電流從低電壓端經由寄生汲基反向接面二極體44以及寄生汲基反向接面二極體26，釋放至高電壓銲墊16。
同樣地，當第二高電壓N通道金氧半場效電晶體24與箝位N通道金氧半電晶體42面臨正靜電放電電壓之電位時，箝位N通道金氧半電晶體42能提供上述靜電放電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第二實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，寄生汲基反向接面二極體26阻擋此高電壓，使箝位N通道金氧半場效電晶體42不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，電阻22與電阻40接收正靜電放電電壓，以分別導通第二高電壓N通道金氧半場效電晶體24與箝位N通道金氧半場效電晶體42。接著，第一靜電放電電流從高電壓銲墊16依序經過電阻22、第二高電壓N通道金氧半場效電晶體24、電阻40與箝位高電壓N通道金氧半場效電晶體42，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由寄生汲基反向接面二極體44與寄生汲基反向接面二極體26，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第三實施例，請參閱第6圖。第三實施例與第一實施例差別在於高電壓靜電放電保護單元18之內部元件。在此實施例中，高電壓靜電放電保護單元18為一二極體46，其中二極體46之陽極連接電阻32、低電壓P通道金氧半場效電晶體36之源極與作為第一靜電放電箝位元件30之N通道金氧半場效電晶體之汲極，二極體46之陰極則連接第一高電壓N通道金氧半場效電晶體14與高電壓銲墊16。
當二極體46與第一靜電放電箝位元件30面臨正靜電放電電 壓之電位時，二極體46能提供上述靜電放路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第三實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，二極體46阻擋此高電壓，使第一觸發電路28與第一靜電放電箝位元件30不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，電容34利用正靜電放電電壓，以於第一電極建立低電壓訊號。接著，低電壓P通道金氧半場效電晶體36與第一低電壓N通道金氧半場效電晶體38接收低電壓訊號以輸出觸發訊號。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16依序經由二極體46與第一靜電放電箝位元件30，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由第一靜電放電箝位元件30與二極體46，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第四實施例，請參閱第7圖。第四實施例與第三實施例差別在於第一電壓箝位單元20之內部元件。第一電壓箝位單元20包含一電阻40與一箝位N通道金氧半場效電晶體42，例如第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。箝位N通道金氧半場效電晶體42之汲極連接二極體46之陽極，源極連接低電壓端。電阻40之二端分別連接箝位N通道金氧半場效電晶體42之源極與閘極，且箝位N通道金氧半場效電晶體42之源極與基底互相連接。箝位N通道金氧半場效電晶體42於閘極與汲極間具有一寄生汲閘電容。寄生汲閘電容與電阻40經由二極體46接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42，使箝位N通道金氧半場效電晶體42與電阻40釋放第一靜電放電電流。此外，箝位N通道金氧半場效電晶體42於汲極與基底間具有一寄生汲基反向接面二極體44，寄生汲基反向接面二極體44經由二極體46接收負靜電放電電壓，以釋放第二靜電放電電流。
同樣地，當二極體46與箝位N通道金氧半電晶體42面臨正靜電放電電壓之電位時，箝位N通道金氧半電晶體42能提供上述靜電放 電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第四實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，二極體46阻擋此高電壓，使箝位N通道金氧半場效電晶體42不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，電阻40經由二極體46接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42。接著，第一靜電放電電流從高電壓銲墊16依序經過二極體46、電阻40與箝位高電壓N通道金氧半場效電晶體42，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由寄生汲基反向接面二極體44與二極體46，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第五實施例，請參閱第8圖。第五實施例與第一實施例差別在於高電壓靜電放電保護單元18之內部元件。在此實施例中，高電壓靜電放電保護單元18為一場氧化元件(FOD)48，其具有一寄生NPN雙載子接面電晶體(BJT)50，其係具有一寄生集基空乏電容、一寄生集基反向接面二極體與一寄生基射電阻52，其中場氧化元件48之閘極與源極相互連接，汲極則連接第一高電壓N通道場效電晶體14與高電壓銲墊16，場氧化元件48之源極連接電阻32、低電壓P通道金氧半場效電晶體36之源極與作為第一靜電放電箝位元件30之N通道金氧半場效電晶體之汲極。寄生集基反向接面二極體能阻擋高電壓，且寄生集基空乏電容與寄生基射電阻52接收正靜電放電電壓，使寄生NPN雙載子接面電晶體50得以導通，以釋放第一靜電放電電流。此外，場氧化元件48之寄生集基反向接面二極體接收負靜電放電電壓，以釋放第二靜電放電電流。
當場氧化元件48與第一靜電放電箝位元件30面臨正靜電放電電壓之電位時，場氧化元件48能提供上述靜電放路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第五實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，場氧化元件48之寄生集基反向接面二極體阻擋此高電壓，使第一觸發電路28與 第一靜電放電箝位元件30不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，場氧化元件48之寄生集基空乏電容與寄生基射電阻52接收正靜電放電電壓以導通NPN雙載子接面電晶體50，且電容34利用正靜電放電電壓，以於第一電極建立低電壓訊號。接著，低電壓P通道金氧半場效電晶體36與第一低電壓N通道金氧半場效電晶體38接收低電壓訊號以輸出觸發訊號。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16依序經由寄生NPN雙載子接面電晶體50與第一靜電放電箝位元件30，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由第一靜電放電箝位元件30與場氧化元件48之寄生集基反向接面二極體，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第六實施例，請參閱第9圖。第六實施例與第五實施例差別在於第一電壓箝位單元20之內部元件。第一電壓箝位單元20包含一電阻40與一箝位N通道金氧半場效電晶體42，例如第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。箝位N通道金氧半場效電晶體42之汲極連接場氧化元件48之射極與寄生基射電阻52，源極連接低電壓端。電阻40之二端分別連接箝位N通道金氧半場效電晶體42之源極與閘極，且箝位N通道金氧半場效電晶體42之源極與基底互相連接。箝位N通道金氧半場效電晶體42於閘極與汲極間具有一寄生汲閘電容。寄生汲閘電容與電阻40經由場氧化元件48接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42，使箝位N通道金氧半場效電晶體42與電阻40釋放第一靜電放電電流。此外，箝位N通道金氧半場效電晶體42於汲極與基底間具有一寄生汲基反向接面二極體44，寄生汲基反向接面二極體44經由場氧化元件48接收負靜電放電電壓，以釋放第二靜電放電電流。
同樣地，當場氧化元件48與箝位N通道金氧半電晶體42面臨正靜電放電電壓之電位時，箝位N通道金氧半電晶體42能提供上述靜電放電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第六實施例之運作。第一高電壓N通道金氧半場 效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，場氧化元件48之寄生集基反向接面二極體阻擋此高電壓，使箝位N通道金氧半場效電晶體42不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，場氧化元件48之寄生集基空乏電容與寄生基射電阻52接收正靜電放電電壓，以導通NPN雙載子接面電晶體50，且電阻40經由場氧化元件48接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42。接著，第一靜電放電電流從高電壓銲墊16依序經過寄生NPN雙載子接面電晶體50、電阻40與箝位高電壓N通道金氧半場效電晶體42，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由寄生汲基反向接面二極體44與場氧化元件48之寄生集基反向接面二極體，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第七實施例，請參閱第10圖。第七實施例與第一實施例差別在於高電壓靜電放電保護單元18之內部元件。在此實施例中，高電壓靜電放電保護單元18為一場氧化元件(FOD)54，其具有一寄生PNP雙載子接面電晶體(BJT)56，其係具有一寄生基集空乏電容、一寄生基集反向接面二極體與一寄生基射電阻58，其中場氧化元件54之閘極與源極相互連接，源極則連接第一高電壓N通道場效電晶體14與高電壓銲墊16，場氧化元件54之汲極連接電阻32、低電壓P通道金氧半場效電晶體36之源極與作為第一靜電放電箝位元件30之N通道金氧半場效電晶體之汲極。寄生基集反向接面二極體能阻擋高電壓，且寄生基集空乏電容與寄生基射電阻58接收正靜電放電電壓，使寄生PNP雙載子接面電晶體56得以導通，以釋放第一靜電放電電流。此外，場氧化元件54之寄生基集反向接面二極體接收負靜電放電電壓，以釋放第二靜電放電電流。
當場氧化元件54與第一靜電放電箝位元件30面臨正靜電放電電壓之電位時，場氧化元件54能提供上述靜電放路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第七實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，場氧化 元件54之寄生基集反向接面二極體阻擋此高電壓，使第一觸發電路28與第一靜電放電箝位元件30不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，場氧化元件54之寄生基集空乏電容與寄生基射電阻58接收正靜電放電電壓以導通PNP雙載子接面電晶體56，且電容34利用正靜電放電電壓，以於第一電極建立低電壓訊號。接著，低電壓P通道金氧半場效電晶體36與第一低電壓N通道金氧半場效電晶體38接收低電壓訊號以輸出觸發訊號。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16依序經由寄生PNP雙載子接面電晶體56與第一靜電放電箝位元件30，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由第一靜電放電箝位元件30與場氧化元件54之寄生基集反向接面二極體，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第八實施例，請參閱第11圖。第八實施例與第七實施例差別在於第一電壓箝位單元20之內部元件。第一電壓箝位單元20包含一電阻40與一箝位N通道金氧半場效電晶體42，例如第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。箝位N通道金氧半場效電晶體42之汲極連接場氧化元件54之汲極，源極連接低電壓端。電阻40之二端分別連接箝位N通道金氧半場效電晶體42之源極與閘極，且箝位N通道金氧半場效電晶體42之源極與基底互相連接。箝位N通道金氧半場效電晶體42於閘極與汲極間具有一寄生汲閘電容。寄生汲閘電容與電阻40經由場氧化元件54接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42，使箝位N通道金氧半場效電晶體42與電阻40釋放第一靜電放電電流。此外，箝位N通道金氧半場效電晶體42於汲極與基底間具有一寄生汲基反向接面二極體44，寄生汲基反向接面二極體44經由場氧化元件54接收負靜電放電電壓，以釋放第二靜電放電電流。
同樣地，當場氧化元件54與箝位N通道金氧半電晶體42面臨正靜電放電電壓之電位時，箝位N通道金氧半電晶體42能提供上述靜電放電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第八實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，場氧化元件54之寄生基集反向接面二極體阻擋此高電壓，使箝位N通道金氧半場效電晶體42不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，場氧化元件54之寄生基集空乏電容與寄生基射電阻58接收正靜電放電電壓，以導通PNP雙載子接面電晶體56，且電阻40經由場氧化元件54接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42。接著，第一靜電放電電流從高電壓銲墊16依序經過寄生PNP雙載子接面電晶體56、電阻40與箝位高電壓N通道金氧半場效電晶體42，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由寄生汲基反向接面二極體44與場氧化元件54之寄生基集反向接面二極體，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第九實施例，請參閱第12圖。第九實施例與第一實施例差別在於高電壓靜電放電保護單元18之內部元件。在此實施例中，高電壓靜電放電保護單元18為一矽控整流器(SCR)60，例如典型矽控整流器、修改橫向式矽控整流器(MLSCR)或低電壓觸發式矽控整流器(LVTSCR)。矽控整流器60之陰極連接電阻32、低電壓P通道金氧半場效電晶體36之源極與作為第一靜電放電箝位元件30之N通道金氧半場效電晶體之汲極，矽控整流器60之陽極則連接第一高電壓N通道金氧半場效電晶體14與高電壓銲墊16。
當矽控整流器60與第一靜電放電箝位元件30面臨正靜電放電電壓之電位時，矽控整流器60能提供上述靜電放路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第九實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，矽控整流器60阻擋此高電壓，使第一觸發電路28與第一靜電放電箝位元件30不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，電容34利用正靜電放電電壓，以於第一電極建立低電壓訊號。接著，低電壓P通道金氧半 場效電晶體36與第一低電壓N通道金氧半場效電晶體38接收低電壓訊號以輸出觸發訊號。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16依序經由矽控整流器60與第一靜電放電箝位元件30，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流至高電壓銲墊16。
以下介紹第十實施例，請參閱第13圖。第十實施例與第九實施例差別在於第一電壓箝位單元20之內部元件。第一電壓箝位單元20包含一電阻40與一箝位N通道金氧半場效電晶體42，例如第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。箝位N通道金氧半場效電晶體42之汲極連接矽控整流器60之陰極，源極連接低電壓端。電阻40之二端分別連接箝位N通道金氧半場效電晶體42之源極與閘極，且箝位N通道金氧半場效電晶體42之源極與基底互相連接。箝位N通道金氧半場效電晶體42於閘極與汲極間具有一寄生汲閘電容。寄生汲閘電容與電阻40經由矽控整流器60接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42，使箝位N通道金氧半場效電晶體42與電阻40釋放第一靜電放電電流。此外，箝位N通道金氧半場效電晶體42於汲極與基底間具有一寄生汲基反向接面二極體44，寄生汲基反向接面二極體44經由矽控整流器60接收負靜電放電電壓，以釋放第二靜電放電電流。
同樣地，當矽控整流器60與箝位N通道金氧半電晶體42面臨正靜電放電電壓之電位時，箝位N通道金氧半電晶體42能提供上述靜電放電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第十實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，矽控整流器60阻擋此高電壓，使箝位N通道金氧半場效電晶體42不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，電阻40經由矽控整流器60接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42。接著，第一靜電放電電流從高電壓銲墊16依序經過矽控整流器60、電阻40與箝位高電壓N通道金氧半場效電晶體42，流至低電壓端。當負靜電放電電壓出現 於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由寄生汲基反向接面二極體44與矽控整流器60，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第十一實施例，請參閱第14圖。第十一實施例與第一實施例差別在於高電壓靜電放電保護單元18之內部元件。在此實施例中，高電壓靜電放電保護單元18為包含一第二觸發電路62與一第二靜電放電箝位元件64之一第二電壓箝位單元，其中第二觸發電路62與第二靜電放電箝位元件64連接第一高電壓N通道金氧半場效電晶體14、高電壓銲墊16、電阻32、低電壓P通道金氧半場效電晶體36之源極與作為第一靜電放電箝位元件30之N通道金氧半場效電晶體之汲極。且，第二觸發電路62與第二靜電放電箝位元件64彼此連接。第二靜電放電箝位元件64能阻擋高電壓銲墊16之高電壓，或接收負靜電放電電壓以釋放第二靜電放電電流。此外，第二觸發電路62能接收正靜電放電電壓，以導通第二靜電放電箝位元件64，進而釋放第一靜電放電電流。
當第二靜電放電箝位元件64與第一靜電放電箝位元件30面臨正靜電放電電壓之電位時，第二靜電放電箝位元件64能提供上述靜電放路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第十一實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，第二靜電放電箝位元件64阻擋此高電壓，使第一觸發電路28與第一靜電放電箝位元件30不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，第二觸發電路62接收正靜電放電電壓，以導通第二靜電放電箝位元件64，且電容34利用正靜電放電電壓，以於第一電極建立低電壓訊號。接著，低電壓P通道金氧半場效電晶體36與第一低電壓N通道金氧半場效電晶體38接收低電壓訊號以輸出觸發訊號。第一靜電放電箝位元件30接收觸發訊號以導通之，使第一靜電放電電流從高電壓銲墊16依序經由第二靜電放電箝位元件64與第一靜電放電箝位元件30，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由第一靜電放電箝位元件30與第二靜電放電箝位元件64，流至高電壓銲墊16。或是 第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
以下介紹第十二實施例，請參閱第15圖。第十二實施例與第十一實施例差別在於第一電壓箝位單元20之內部元件。第一電壓箝位單元20包含一電阻40與一箝位N通道金氧半場效電晶體42，例如第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。箝位N通道金氧半場效電晶體42之汲極連接第二觸發電路62與第二靜電放電箝位元件64，源極連接低電壓端。電阻40之二端分別連接箝位N通道金氧半場效電晶體42之源極與閘極，且箝位N通道金氧半場效電晶體42之源極與基底互相連接。箝位N通道金氧半場效電晶體42於閘極與汲極間具有一寄生汲閘電容。寄生汲閘電容與電阻40經由第二靜電放電箝位元件64接收正靜電放電電壓，以導通箝位N通道金氧半場效電晶體42，使箝位N通道金氧半場效電晶體42與電阻40釋放第一靜電放電電流。此外，箝位N通道金氧半場效電晶體42於汲極與基底間具有一寄生汲基反向接面二極體44，寄生汲基反向接面二極體44經由第二靜電放電箝位元件64接收負靜電放電電壓，以釋放第二靜電放電電流。
同樣地，當第二靜電放電箝位元件64與箝位N通道金氧半電晶體42面臨正靜電放電電壓之電位時，箝位N通道金氧半電晶體42能提供上述靜電放電路徑，以釋放第一靜電放電電流從高電壓銲墊16流至低電壓端VSS。
以下介紹第十二實施例之運作。第一高電壓N通道金氧半場效電晶體14係接收高電壓銲墊16之高電壓以正常運作之。同時，第二靜電放電箝位元件64阻擋此高電壓，使箝位N通道金氧半場效電晶體42不會被觸發。當正靜電放電電壓出現在高電壓銲墊16時，第二觸發電路62與電阻40接收正靜電放電電壓，以導通第二靜電放電箝位元件64與箝位N通道金氧半場效電晶體42。接著，第一靜電放電電流從高電壓銲墊16依序經過第二靜電放電箝位元件64、電阻40與箝位高電壓N通道金氧半場效電晶體42，流至低電壓端。當負靜電放電電壓出現於高電壓銲墊16時，第二靜電放電電流從低電壓端依序經由寄生汲基反向接面二極體44與第二靜 電放電箝位元件64，流至高電壓銲墊16。或是第二靜電放電電流從低電壓端VSS經由第一高電壓N通道金氧半場效電晶體14的寄生汲基反向接面二極體，流往高電壓銲墊16。
在上述實施例中，沒有使用任何高電壓P通道金氧半場效電晶體(HV PMOSFET)，也不需要額外的高電壓P通道金氧半場效電晶體之光罩層。換言之，本發明具有低製造成本。
綜上所述，本發明僅包含高電壓N通道金氧半場效電晶體以達到低成本需求。
以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。
14‧‧‧第一高電壓N通道金氧半場效電晶體
16‧‧‧高電壓銲墊
18‧‧‧高電壓靜電放電保護單元
20‧‧‧第一電壓箝位單元

Claims (19)

  1. 一種高電壓開汲極靜電放電(ESD)保護裝置，包含：一第一高電壓N通道金氧半場效電晶體(HV MOSFET)，其係連接一高電壓銲墊與一低電壓端，並接收該高電壓銲墊之高電壓以正常運作；一高電壓靜電放電(ESD)保護單元，其係連接該高電壓銲墊與該第一高電壓N通道金氧半場效電晶體，並阻擋該高電壓，且接收該高電壓銲墊之正靜電放電電壓或負靜電放電電壓，以在該高電壓銲墊發生靜電放電事件時，分別釋放一第一靜電放電電流或一第二靜電放電電流；以及一第一電壓箝位單元，連接該高電壓靜電放電保護單元與該低電壓端，並經由該高電壓靜電放電保護單元接收該正靜電放電電壓，以釋放該第一靜電放電電流。
  2. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該第一電壓箝位單元更包含：一第一觸發電路，其係連接該高電壓靜電放電保護單元與該低電壓端，並經由該高電壓靜電放電保護單元接收該正靜電放電電壓，以產生一觸發訊號；以及一第一靜電放電箝位元件，連接該高電壓靜電放電保護單元、該第一觸發電路與該低電壓端，並接收該觸發訊號以導通之，則該第一靜電放電電流從該高電壓銲墊依序通過該高電壓靜電放電保護單元與該第一靜電放電箝位元件，流至該低電壓端。
  3. 如請求項2所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元接收該負靜電放電電壓時，該第二靜電放電電流從該低電壓端依序通過該第一靜電放電箝位元件與該高電壓靜電放電保護單元，流至該高電壓銲墊，或是從該低電壓端經由該第一高電壓N通道金氧半場效電晶體的寄生汲基反向接面二極體，流至該高電壓銲墊，以釋放該第二靜電放電電流。
  4. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元更包含：一電阻；以及 一第二高電壓N通道金氧半場效電晶體，其汲極連接該第一高電壓N通道金氧半場效電晶體與該高電壓銲墊，源極連接該第一電壓箝位單元，該電阻之二端分別連接該源極與該第二高電壓N通道金氧半場效電晶體之閘極，該源極連接該第二高電壓N通道金氧半場效電晶體之基底，該第二高電壓N通道金氧半場效電晶體在該汲極與該閘極間有一寄生汲閘電容，在該汲極與該基底間有一寄生汲基反向接面二極體，該寄生汲基反向接面二極體阻擋該高電壓，該寄生汲閘電容與該電阻接收該正靜電放電電壓，以導通該第二高電壓N通道金氧半場效電晶體，則該第二高電壓N通道金氧半場效電晶體釋放該第一靜電放電電流。
  5. 如請求項4所述之高電壓開汲極靜電放電保護裝置，其中該寄生汲基反向接面二極體接收該負靜電放電電壓，以釋放該第二靜電放電電流，或是從該低電壓端經由該第一高電壓N通道金氧半場效電晶體的寄生汲基反向接面二極體，流至該高電壓銲墊，以釋放該第二靜電放電電流。
  6. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元為二極體時，該二極體之陽極連接該第一電壓箝位單元，陰極連接該第一高電壓N通道金氧半場效電晶體與該高電壓銲墊。
  7. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元為具有一寄生NPN雙載子接面電晶體(BJT)之場氧化元件(FOD)，該寄生NPN雙載子接面電晶體具有一寄生集基空乏電容、一寄生集基反向接面二極體與一寄生基射電阻，該場氧化元件之閘極與源極互相連接，汲極則連接該第一高電壓N通道金氧半場效電晶體與該高電壓銲墊，該源極連接該第一電壓箝位單元，該寄生集基反向接面二極體阻擋該高電壓，該寄生集基空乏電容與該寄生基射電阻接收該正靜電放電電壓，則該寄生NPN雙載子接面電晶體會導通，以釋放該第一靜電放電電流。
  8. 如請求項7所述之高電壓開汲極靜電放電保護裝置，其中該寄生集基反向接面二極體接收該負靜電放電電壓，以釋放該第二靜電放電電流，或是從該低電壓端經由該第一高電壓N通道金氧半場效電晶體的寄生汲基反向接面二極體，流至該高電壓銲墊，以釋放該第二靜電放電電流。
  9. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元為具有一寄生PNP雙載子接面電晶體(BJT)之場氧化元件(FOD)，該寄生PNP雙載子接面電晶體具有一寄生基集空乏電容、一寄生基集反向接面二極體與一寄生基射電阻，該場氧化元件之閘極與源極互相連接，汲極則連接該第一電壓箝位單元，該源極連接該第一高電壓N通道金氧半場效電晶體與該高電壓銲墊，該寄生基集反向接面二極體阻擋該高電壓，該寄生基集空乏電容與該寄生基射電阻接收該正靜電放電電壓，則該寄生PNP雙載子接面電晶體會導通，以釋放該第一靜電放電電流。
  10. 如請求項9所述之高電壓開汲極靜電放電保護裝置，其中該寄生基集反向接面二極體接收該負靜電放電電壓，以釋放該第二靜電放電電流，或是從該低電壓端經由該第一高電壓N通道金氧半場效電晶體的寄生汲基反向接面二極體，流至該高電壓銲墊，以釋放該第二靜電放電電流。
  11. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元為矽控整流器(SCR)，其陰極連接該第一電壓箝位單元，陽極連接該第一高電壓N通道金氧半場效電晶體與該高電壓銲墊。
  12. 如請求項11所述之高電壓開汲極靜電放電保護裝置，其中該矽控整流器為典型矽控整流器、修改橫向式矽控整流器(MLSCR)或低電壓觸發式矽控整流器(LVTSCR)。
  13. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該高電壓靜電放電保護單元為第二電壓箝位單元，其包含一第二觸發電路與一第二靜電放電箝位元件。
  14. 如請求項2所述之高電壓開汲極靜電放電保護裝置，其中該第一觸發電路更包含：一電阻，其具有一第一端與一第二端，該第一端連接該高電壓靜電放電保護單元與該第一靜電放電箝位元件；一電容，其具有一第一電極與一第二電極，其係分別連接該第二端與該低電壓端，該電容透過該高電壓靜電放電保護單元與該電阻接收該正靜電放電電壓，以在該第一電極建立一低電壓訊號；一低電壓P通道金氧半場效電晶體(LV NMOSFET)，其閘極連接該第 二端與該第一電極，源極連接該第一端、該高電壓靜電放電保護單元與該第一靜電放電箝位元件；以及一第一低電壓N通道金氧半場效電晶體(LV NMOSFET)，其閘極連接該第二端與該第一電極，源極連接該第二電極、該第一靜電放電箝位元件與該低電壓端，汲極連接該低電壓P通道金氧半場效電晶體之汲極，該低電壓P通道金氧半場效電晶體與該第一低電壓N通道金氧半場效電晶體組成一互補式金氧半導體反向器，其係接收該低電壓訊號以輸出該觸發訊號。
  15. 如請求項2所述之高電壓開汲極靜電放電保護裝置，其中該第一靜電放電箝位元件為第二低電壓N通道金氧半場效電晶體(LV NMOSFET)或第三高電壓N通道金氧半場效電晶體(HV NMOSFET)，該第二低電壓N通道金氧半場效電晶體或該第三高電壓N通道金氧半場效電晶體之汲極連接該第一觸發電路與該高電壓靜電放電保護單元，該第二低電壓N通道金氧半場效電晶體或該第三高電壓N通道金氧半場效電晶體之源極連接該第一觸發電路與該低電壓端，該第二低電壓N通道金氧半場效電晶體或該第三高電壓N通道金氧半場效電晶體之閘極連接該第一觸發電路，以接收該觸發訊號進而釋放該第一靜電放電電流。
  16. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該第一電壓箝位單元更包含：一電阻；以及一箝位N通道金氧半場效電晶體，其汲極連接該高電壓靜電放電保護單元，源極連接該低電壓端，該電阻之二端分別連接該源極與該箝位N通道金氧半場效電晶體之閘極，該源極連接該箝位N通道金氧半場效電晶體之基底，該箝位N通道金氧半場效電晶體在該汲極與該閘極間有一寄生汲閘電容，該寄生汲閘電容與該電阻經由該高電壓靜電放電保護單元接收該正靜電放電電壓，以導通該箝位N通道金氧半場效電晶體，則該箝位N通道金氧半場效電晶體釋放該第一靜電放電電流。
  17. 如請求項16所述之高電壓開汲極靜電放電保護裝置，其中該箝位N通道金氧半場效電晶體在該汲極與該基底間有一寄生汲基反向接面二極體，其係經由該高電壓靜電放電保護單元接收該負靜電放電電壓，以釋 放該第二靜電放電電流，或是從該低電壓端經由該第一高電壓N通道金氧半場效電晶體的寄生汲基反向接面二極體，流至該高電壓銲墊，以釋放該第二靜電放電電流。
  18. 如請求項16所述之高電壓開汲極靜電放電保護裝置，其中該箝位N通道金氧半場效電晶體為第三低電壓N通道金氧半場效電晶體(LV NMOSFET)或第四高電壓N通道金氧半場效電晶體(HV NMOSFET)。
  19. 如請求項1所述之高電壓開汲極靜電放電保護裝置，其中該低電壓端為接地電壓。
TW102114429A 2013-01-03 2013-04-23 高電壓開汲極靜電放電（ｅｓｄ）保護裝置 TWI467877B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/733,712 US8817437B2 (en) 2013-01-03 2013-01-03 High voltage open-drain electrostatic discharge (ESD) protection device

Publications (2)

Publication Number Publication Date
TW201429099A true TW201429099A (zh) 2014-07-16
TWI467877B TWI467877B (zh) 2015-01-01

Family

ID=51016943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114429A TWI467877B (zh) 2013-01-03 2013-04-23 高電壓開汲極靜電放電（ｅｓｄ）保護裝置

Country Status (2)

Country Link
US (1) US8817437B2 (zh)
TW (1) TWI467877B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596856B (zh) * 2016-01-25 2017-08-21 敦泰電子股份有限公司 電路系統

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043793B2 (en) * 2016-02-03 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and circuit
CN108695313B (zh) 2017-03-29 2023-03-21 意法半导体国际有限公司 使用遂穿场效应晶体管和碰撞电离mosfet器件的静电放电保护电路
US10535648B2 (en) 2017-08-23 2020-01-14 Semiconductor Components Industries, Llc TVS semiconductor device and method therefor
US11063429B2 (en) 2018-04-12 2021-07-13 Stmicroelectronics International N.V. Low leakage MOSFET supply clamp for electrostatic discharge (ESD) protection
US10944257B2 (en) * 2018-04-13 2021-03-09 Stmicroelectronics International N.V. Integrated silicon controlled rectifier (SCR) and a low leakage SCR supply clamp for electrostatic discharge (ESP) protection
TWI735909B (zh) * 2019-07-10 2021-08-11 瑞昱半導體股份有限公司 靜電放電保護電路以及運作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825600A (en) * 1997-04-25 1998-10-20 Cypress Semiconductor Corp. Fast turn-on silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection
US6144542A (en) * 1998-12-15 2000-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. ESD bus lines in CMOS IC's for whole-chip ESD protection
US6356063B1 (en) 2000-11-07 2002-03-12 Linfinity Microelectronics Switching regulator with transient recovery circuit
US6947267B2 (en) * 2001-01-03 2005-09-20 Macronix International Co., Ltd. RC controlled ESD circuits for mixed-voltage interface
US6888248B2 (en) 2003-03-26 2005-05-03 Taiwan Semiconductor Manufacturing Co., Ltd Extended length metal line for improved ESD performance
US7643258B2 (en) * 2005-05-31 2010-01-05 Macronix International Co., Ltd. Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
CN100536132C (zh) 2005-06-20 2009-09-02 昂宝电子（上海）有限公司 对多种电压下的信号的静电放电保护系统与方法
TWI278094B (en) 2005-12-06 2007-04-01 Novatek Microelectronics Corp Electrostatic discharge protection apparatus for high-voltage products
TWI324383B (en) * 2006-12-20 2010-05-01 Amazing Microelectronic Electrostatic discharge protection device and layout thereof
TW200849540A (en) 2007-06-13 2008-12-16 United Microelectronics Corp ESD protection design method and related circuit thereof
US7755871B2 (en) * 2007-11-28 2010-07-13 Amazing Microelectronic Corp. Power-rail ESD protection circuit with ultra low gate leakage
TW200937607A (en) * 2008-02-27 2009-09-01 Elan Microelectronics Corp Electrostatic discharge (ESD) protection device for high-voltage input-output pad
US8462473B2 (en) * 2010-12-21 2013-06-11 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596856B (zh) * 2016-01-25 2017-08-21 敦泰電子股份有限公司 電路系統

Also Published As

Publication number Publication date
TWI467877B (zh) 2015-01-01
US20140185167A1 (en) 2014-07-03
US8817437B2 (en) 2014-08-26

Similar Documents

Publication Publication Date Title
TWI467877B (zh) 高電壓開汲極靜電放電（ｅｓｄ）保護裝置
JP5955924B2 (ja) 静電放電保護回路
US8373956B2 (en) Low leakage electrostatic discharge protection circuit
US9589948B2 (en) Semiconductor device
JP2006517350A (ja) 低電圧ｎｍｏｓ型静電気放電クランプ
TWI415246B (zh) 一種切換式調整器之靜電放電保護電路
KR100942701B1 (ko) 정전기 방전 보호 소자
US10826290B2 (en) Electrostatic discharge (ESD) protection for use with an internal floating ESD rail
US20150145052A1 (en) Circuit and Method for Improving ESD Tolerance and Switching Speed
WO2017157117A1 (zh) 一种应用于集成电路的静电放电esd保护电路
CN104867922B (zh) 半导体集成电路装置以及使用该装置的电子设备
TWI580000B (zh) 靜電放電防護電路
US20160156180A1 (en) Electrostatic discharge protection
Song et al. Design of A Novel Low Voltage Triggered Silicon Controlled Rectifier (SCR) for ESD Applications
CN103887306B (zh) 高电压开漏极静电放电(esd)保护装置
KR101524408B1 (ko) 정전기 방전 보호소자
CN102543995B (zh) 负电源集成电路的静电放电保护电路
JP2010186954A (ja) 静電破壊保護回路
US10607949B2 (en) Electrostatic discharge (ESD) protection for a high side driver circuit
JP2011119415A (ja) 半導体集積装置
Wong et al. On the ESD protection and non-fatal ESD strike on nano CMOS devices
CN114678853B (zh) Cdm esd保护电路
JPS63301558A (ja) 半導体集積回路装置
Xiang et al. A radiation-hardened and ESD-optimized wireline driver with wide terminal common-mode voltage range
TW201517695A (zh) 用來進行靜電放電保護之方法與裝置