TW201428915A - 封裝結構及其製作方法 - Google Patents

封裝結構及其製作方法 Download PDF

Info

Publication number
TW201428915A
TW201428915A TW103101002A TW103101002A TW201428915A TW 201428915 A TW201428915 A TW 201428915A TW 103101002 A TW103101002 A TW 103101002A TW 103101002 A TW103101002 A TW 103101002A TW 201428915 A TW201428915 A TW 201428915A
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
electronic component
package
forming
Prior art date
Application number
TW103101002A
Other languages
English (en)
Other versions
TWI484607B (zh
Inventor
Ming-Chung Chung
Original Assignee
Xintec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xintec Inc filed Critical Xintec Inc
Publication of TW201428915A publication Critical patent/TW201428915A/zh
Application granted granted Critical
Publication of TWI484607B publication Critical patent/TWI484607B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明提供一種電子元件之封裝體及其製作方法。電子元件之封裝體，包含一基板、一電子元件晶片、一接合墊、一第一保護層、一導電層、一第二保護層以及一焊料球體。其中導電層具有一第一側及相對於第一側之一第二側，且焊料球體係設置於導電層之第一側。在電子元件封裝體中，由於第二保護層會同時接觸導電層之第二側的上表面及側壁，而第一保護層接觸導電層之第二側之下表面，以完全包覆導電層之第二側。因此能隔絕水氣進入電子元件之封裝體，以降低電子元件劣化的機會，進而提升電子元件之耐受性。

Description

封裝結構及其製作方法
本發明係關於一種電子元件的封裝體，特別是有關於一種隔絕水氣之電子元件的封裝體及其製造方法。
在電子元件的製程中，電子元件必須經過封裝步驟處裡後，以使用於各種不同的領域，例如，電腦、手機或數位相機等。因此，電子元件的封裝體之可靠性也直接影響了最終電子裝置之效能。
第1A圖係繪示一種習知的電子元件封裝體100a剖面圖。在第1A圖中，電子元件晶片110a設置於基板120a上，且電性連接於接合墊130a，其中接合墊130a係夾置於電子元件晶片110a及基板120a之間。第一保護層140a係夾置於接合墊130a及基板120a之間。而導電層150a形成於電子元件晶片110a之上，且電性連接於接合墊130a，形成T接觸，其中導電層150a具有第一側151a及相對於第一側151a之第二側152a，第二側152a之下表面接觸第一保護層140a。接著，第二保護層160a覆蓋導電層150a之 上，暴露導電層150a之第一側151a，而導電層150a之第二側152a係暴露於電子元件封裝體100a之側壁。焊料球體170a形成於導電層150a之第一側151a上。
在習知的電子元件封裝體中，第二保護層僅覆蓋於導電層之上，導電層之第二側係暴露於電子元件封裝體之側壁。環境中的水氣可能沿導電層之第二側進入電子元件封裝體中，導致T接觸部份劣化，甚至影響電子元件之效能。因此，亟需一種新的電子元件封裝體及其製作方法，以避免環境中的水氣進入電子元件封裝體中，以提升電子元件之耐受性及其可靠性。
為解決上述問題，本發明之一目的在於提供一種隔絕水氣之電子元件之封裝體。上述電子元件之封裝體包含一基板；一電子元件晶片，設置於基板之上；一接合墊，夾置於基板與電子元件晶片之間，且電性連接於電子元件晶片；一第一保護層，夾置於基板與接合墊之間；一導電層，設置於電子元件晶片之側壁上，且電性連接於接合墊，其中導電層具有一第一側及相對於第一側之一第二側，第二側之下表面接觸第一保護層；一第二保護層，設置於導電層上，暴露導電層之第一側，且包覆導電層之第二側，其中第二保護層同時接觸導電層的上表面及側壁，並與第一保護層完全包覆導電層之第二側；以及一焊料球體，設置於暴露之導電層之第一側上。
本發明之另一目的在於提供一種電子元件之封裝體之製作方法。上述電子元件之封裝體之製作方法，包含提供一半導體晶圓，其上包含複數個電子元件晶片；形成一接合墊於各電子元件晶片之下，且電性連接於各電子元件晶片；形成一第一保護層於接合墊之下；形成一導電層於各電子元件晶片之側壁上，且電性連接於接合墊，此導電層具有一第一側及一第二側，其中導電層之第二側之下表面係接觸第一保護層，且相鄰之該些電子元件晶片之側壁上之導電層彼此不相連接；形成一第二保護層於導電層上，暴露導電層之第一側，且包覆導電層之第二側，其中第二保護層同時接觸導電層的上表面及側壁，並與第一保護層完全包覆導電層之第二側；形成一焊料球體於導電層之第一側上；以及切割此些電子元件晶片之間導電層彼此不相連接之處，以分離之此些電子元件晶片，分別製成電子元件封裝體。
在上述之電子元件封裝體中，由於第二保護層會同時接觸導電層之上表面及側壁，並與該第一保護層完全包覆導電層之第二側，避免外界水氣進入封裝體中，降低電子元件劣化的機會，進而提升電子元件的耐受性與可靠性。
100a、100b、300a、300b‧‧‧電子元件之封裝體
110a、110b、310‧‧‧電子元件晶片
120a、120b、320‧‧‧基板
130a、130b、330‧‧‧接合墊
140a、140b、340‧‧‧第一保護層
150a、150b、350、350a、350b‧‧‧導電層
151a、151b、351a、351b‧‧‧第一側
152a、152b、352a、352b‧‧‧第二側
160a、160b、380‧‧‧第二保護層
170a、170b、390a、390b‧‧‧焊料球體
180‧‧‧隔離層
190‧‧‧膠材層
200a、200b、200c‧‧‧光罩次圖案
210a、210b、210c、220a、220b、220c‧‧‧次圖案
230、240‧‧‧分隔道
360‧‧‧凹槽
370a、370b、370c、410a、410b‧‧‧光阻層
T‧‧‧T接觸
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1A圖係繪示習知的電子元件封裝體100a剖面 圖；第1B圖係根據本發明之一實施例所繪示電子元件之封裝體100b剖面圖；第2A圖係繪示習知製作導電層的光罩次圖案200a；第2B圖係根據本發明之一實施例所繪示製作導電層的光罩次圖案200b；第2C圖係根據本發明之一實施例所繪示製作導電層的光罩次圖案200c；第3A圖至第3I圖係根據本發明之一實施例所繪示製作電子元件封裝體剖面圖；以及第4A圖至第4E圖係根據本發明之另一實施例所繪示製作電子元件封裝體剖面圖。
接著以實施例並配合圖式以詳細說明本發明，在圖式或描述中，相似或相同的部分係使用相同之符號或編號。在圖式中，實施例之形狀或厚度可能擴大，以簡化或方便標示，而圖式中元件之部分將以文字描述之。可瞭解的事，未繪示或描述之元件可為熟習該項技藝者所知之各種樣式。另外當敘述一層係形成於一基材或是另一層上時，此層可直接位於基材或是另一層上，或是其間亦可以有中介層。
本文所使用之術語僅是用於描述特定實施例之目的且不意欲限制本發明。如本文所使用，單數形式"一"(a、an)及"該"(the)意欲亦包括複數形式，除非本文另有清楚地 指示。應進一步瞭解，當在本說明書中使用時，術語"包含"(comprises及/或comprising)指定存在所述之特徵、整數、步驟、運作、元件及/或組份，但並不排除存在或添加一或多個其它特徵、整數、步驟、運作、元件、組份及/或其群組。本文參照為本發明之理想化實施例(及中間結構)之示意性說明的橫截面說明來描述本發明之實施例。如此，吾人將預期偏離該等說明之形狀之由於(例如)製造技術及/或容差的改變。因此，不應將本發明之實施例理解為限於本文所說明之特定區域形狀，而將包括起因於(例如)製造之形狀改變，且該等圖中所說明之區域本質上為示意性的，且其形狀不意欲說明設備之區域的實際形狀且不意欲限制本發明之範疇。
第1B圖係繪示根據本發明之一實施例所繪示的電子元件之封裝體100b剖面圖。在第1B圖中，電子元件晶片110b設置於基板120b上，且電性連接於接合墊130b，其中接合墊130b係夾置於電子元件晶片110b及基板120b之間。第一保護層140b係夾置於接合墊130b及基板120b之間。而導電層150b形成於電子元件晶片110b之上，且電性連接於接合墊130b，形成T接觸，其中導電層150b具有第一側151b及相對於第一側151b之第二側152b，第二側152b之下表面接觸第一保護層140b。接著，第二保護層160b覆蓋導電層150b之上，暴露導電層150b之第一側151b，且包覆導電層150b之第二側152b。焊料球體170b形成於導電層150b之第一側151b上。其中，第二保護層 160b係同時接觸導電層150b的上表面及側壁，並與第一保護層140b完全包覆導電層150b之第二側152b。
根據本發明之一實施例，上述電子元件晶片110b包含一積體電路元件、一光電元件、一微機電元件、一表面聲波元件或其組合。
根據本發明之一實施例，上述第一保護層140b包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
根據本發明之一實施例，上述導電層150b包含銅、鋁、鎳、金或其組合。
根據本發明之一實施例，上述第二保護層160b包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
在第1B圖中，電子元件之封裝體100b更包含隔離層180，夾置於基板120b與電子元件晶片110b之間。根據本發明之一實施例，上述接合墊130b與上述隔離層180係為同平面。根據本發明之另一實施例，上述隔離層180包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
在第1B圖中，電子元件之封裝體100b更包含膠材層190，夾置於導電層150b與電子元件晶片110b之間。根據本發明之一實施例，上述膠材層190包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
第2A圖係繪示習知製作導電層的光罩次圖案 200a。在第2A圖中，光罩次圖案200a具有複數個透光區(白色部份)及至少一個遮光區(斜線部份)，且次圖案210a及次圖案220a為相鄰之次圖案。其中次圖案210a之上述諸透光區之一連接於次圖案220a之上述諸透光區之一。
第2B圖係根據本發明之一實施例所繪示之製作導電層的光罩次圖案200b。在第2B圖中，光罩次圖案200b具有複數個透光區(白色部份)及至少一個遮光區(斜線部份)，且次圖案210b及次圖案220b為相鄰之次圖案。其中次圖案210b及次圖案220b之間具有分隔道230，分隔道230係為遮光區之一部份，以分開次圖案210b之透光區及次圖案220b之透光區。
第2C圖係根據本發明之一實施例所繪示之製作導電層的光罩次圖案200c。在第2C圖中，光罩次圖案200c具有複數個遮光區(斜線部份)及至少一個透光區(白色部份)，且次圖案210c及次圖案220c為相鄰之次圖案。其中次圖案210c及次圖案220c之間具有分隔道240，分隔道240係為透光區之一部份，以分開次圖案210c之遮光區及次圖案220c之遮光區。
第3A圖至第3I圖係根據本發明之一實施例所繪示之製作電子元件之封裝體剖面圖。在第3A圖中，提供電子元件晶片310設置於基板320上，且電性連接於接合墊330，其中接合墊330係夾置於電子元件晶片310及基板320之間。第一保護層340係夾置於接合墊330及基板320之間。而導電層350形成於電子元件晶片310之上，且電性 連接於接合墊330。其中導電層350之下表面接觸第一保護層340。在第3A圖中，具有凹槽360以分別電子元件之封裝體300a與相鄰之封裝體300b。
根據本發明之一實施例，製作電子元件之封裝體更包含提供一基板，以及形成一隔離層夾置於基板與電子元件晶片之間。根據本發明之另一實施例，製作電子元件之封裝體更包含形成一膠材層夾置於電子元件晶片與導電層之間。
在第3B圖中，形成光阻層370a於上述導電層350之上。接著利用具有如第2B圖或第2C圖所繪示之次圖案之光罩進行顯影步驟，形成具有光罩次圖案之光阻層370b，如第3C圖所示。根據本發明之一實施例，光阻層370b係利用一負光阻劑配合一明光罩所形成，其中上述明光罩具有如第2B圖所繪示之光罩次圖案。根據本發明之一實施例，光阻層370b係利用一正光阻劑配合一暗光罩所形成，其中上述暗光罩具有如第2C圖所繪示之光罩次圖案。
在第3D圖中，移除部份光阻層370b，形成具有一凹部的光阻層370c於凹槽360，以暴露部份的導電層350。值得注意的是，上述光阻層370c之凹部係對應於第2B圖或第2C圖所繪示之光罩次圖案之分隔道230或240。
在第3E圖中，蝕刻暴露的導電層350，以暴露部分的第一保護層340於凹槽360,形成導電層350a及350b。其中導電層350a具有第一側351a及第二側352a，而導電層350b具有第一側351b及第二側352b，且導電層350a 之第二側352a不連接於導電層350b之第二側352b。然而，在習知技術中，不具有蝕刻導電層之步驟，因此電子元件封裝體之導電層係連接於相鄰之封裝體之導電層。
在第3F圖中，移除第3E圖的光阻層370c後，暴露導電層350a及350b。接著沉積金屬於導電層350a及350b上，以增厚導電層350a及350b，如第3G圖所示。
在第3H圖中，形成第二保護層380於導電層350a及350b上，暴露導電層350a及350b之第一側351a及351b，且包覆導電層350a及350b之第二側352a及352b，其中第二保護層380同時接觸導電層350a及350b的上表面及側壁，並與第一保護層340完全包覆導電層350a之第二側352a及導電層350b之第二側352b。接著形成焊料球體390a於導電層350a之第一側351a上，及形成焊料球體390b於導電層350b之第一側351b上。經由一切割步驟，沿著凹槽360，分割成個別獨立的電子元件封裝體300a及300b，如第3I圖所示。
第4A圖至第4E圖係根據本發明之另一實施例所繪示之製作電子元件之封裝體剖面圖。接續如第3B圖所繪示之結構，在第4A圖中，利用具有如第2B圖或第2C圖所繪示之次圖案之光罩進行顯影步驟，形成具有光罩次圖案之光阻層410a。根據本發明之一實施例，光阻層410a係利用一正光阻劑配合一明光罩所形成，其中上述明光罩具有如第2B圖所繪示之光罩次圖案。根據本發明之一實施例，光阻層410a係利用一負光阻劑配合一暗光罩所形成， 其中上述暗光罩具有如第2C圖所繪示之光罩次圖案。
在第4B圖中，移除第4A圖的光阻層410a後，形成具有一凸塊的光阻層410b於凹槽360，以暴露部份的導電層350。值得注意的是，上述光阻層410b之凸塊係對應於第2B圖或第2C圖所繪示之光罩次圖案之分隔道230或240。
在第4C圖中，沉積金屬於暴露的導電層350上，以增厚導電層350。接著移除光阻層410b，以形成具有一凹部的導電層350，如第4D圖所示。
在第4E圖中，蝕刻導電層350之凹部，以暴露部分的第一保護層340於凹槽360，形成導電層350a及350b。其中導電層350a具有第一側351a及第二側352a，而導電層350b具有第一側351b及第二側352b，且導電層350a之第二側352a不連接於導電層350b之第二側352b。
接著如第3H圖至第3I圖所示，依序形成第二保護層、焊料球體以及沿凹槽切割，以分割成個別獨立的電子元件封裝體。其中第3H圖至第3I圖之內容已記載如前，不再加以贅述。
值得注意的是，由於第一保護層係接觸導電層之第二側之下表面，而第二保護層會同時接觸導電層之第二側的上表面及側壁，因此第一保護層與第二保護層會完全覆蓋導電層之第二側，以隔絕水氣進入電子元件之封裝體。因為降低了電子元件劣化的機會，進而提升電子元件之耐受性。
雖然本發明之實施例已揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾，因此本發明之保護範圍當以後附之申請專利範圍所界定為準。
100b‧‧‧電子元件之封裝體
110b‧‧‧電子元件晶片
120b‧‧‧基板
130b‧‧‧接合墊
140b‧‧‧第一保護層
150b‧‧‧導電層
151b‧‧‧第一側
152b‧‧‧第二側
160b‧‧‧第二保護層
170b‧‧‧焊料球體
180‧‧‧隔離層
190‧‧‧膠材層

Claims (18)

  1. 一種電子元件之封裝體，包含：一基板；一電子元件晶片，設置於該基板之上；一接合墊，夾置於該基板與該電子元件晶片之間，且電性連接於該電子元件晶片；一第一保護層，夾置於該基板與該接合墊之間；一導電層，設置於該電子元件晶片之側壁上，且電性連接於該接合墊，其中該導電層具有一第一側及相對於該第一側之一第二側，該第二側之下表面接觸該第一保護層；一第二保護層，設置於該導電層上，暴露該導電層之該第一側，且包覆該導電層之該第二側，其中該第二保護層同時接觸該導電層的上表面及側壁，並與該第一保護層完全包覆該導電層之該第二側；以及一焊料球體，設置於暴露之該導電層之該第一側上。
  2. 如請求項1所述之封裝體，其中該電子元件晶片包含一積體電路元件、一光電元件、一微機電元件、一表面聲波元件或其組合。
  3. 如請求項1所述之封裝體，其中該第一保護層包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
  4. 如請求項1所述之封裝體，其中該導電層包含銅、鋁、鎳、金或其組合。
  5. 如請求項1所述之封裝體，其中該第二保護層包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
  6. 如請求項1所述之封裝體，更包含一隔離層，夾置於該基板與該電子元件晶片之間。
  7. 如請求項6所述之封裝體，其中該接合墊與該隔離層係為同平面。
  8. 如請求項6所述之封裝體，其中該隔離層包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
  9. 如請求項1所述之封裝體，更包含一膠材層，夾置於該導電層與該電子元件晶片之間。
  10. 如請求項9所述之封裝體，其中該膠材層包含環氧樹脂、聚醯亞胺樹脂、氧化矽、金屬氧化物或氮化矽。
  11. 一種電子元件封裝體之製作方法，包含下列步驟：提供一半導體晶圓，其上包含複數個電子元件晶片；形成一接合墊於各該電子元件晶片之下，且電性連接各該電子元件晶片；形成一第一保護層於該接合墊之下；形成一導電層於各該電子元件晶片之側壁上，且電性連接該接合墊，該導電層具有一第一側及一第二側，其中該導電層之該第二側之下表面係接觸該第一保護層，且相鄰之該些電子元件晶片之側壁上的該導電層彼此不相連接；形成一第二保護層於該導電層上，暴露該導電層之該第一側，且包覆該導電層之該第二側，其中該第二保護層同時接觸該導電層的上表面及側壁，並與該第一保護層完全包覆該導電層之該第二側；形成一焊料球體於該導電層之該第一側上；以及 切割相鄰的該些電子元件晶片之間該導電層彼此不相連接之處以分離該些電子元件晶片。
  12. 如請求項11所述之方法，更包含：提供一基板；以及形成一隔離層，其係夾置於該基板與各該電子元件晶片之間。
  13. 如請求項11所述之方法，更包含形成一膠材層，其係夾置於各該電子元件晶片與該導電層之間。
  14. 如請求項11所述之方法，其中形成該導電層之步驟包含：形成一導電層於各該電子元件晶片之側壁上，並電性連接於該接合墊；形成一光阻層於該導電層上；蝕刻部分該導電層，使該導電層不連接於相鄰之一電子元件封裝體之一導電層；移除該光阻層；以及沉積金屬於該導電層上，以增厚該導電層。
  15. 如請求項11所述之方法，其中形成該導電層之步驟包含：形成一導電層於該電子元件之側壁上，並電性連接於該接合墊；形成一光阻層於該導電層上；沉積金屬於該導電層上，以增厚該導電層；移除該光阻層；以及蝕刻部分該導電層，使該導電層不連接於相鄰之該封裝體之該導電層。
  16. 如請求項14或15所述之方法，其中形成該光阻層之步驟包含：塗佈一光阻劑於該導電層上，形成一光阻層；利用一光罩，形成複數個次圖案之一於該光阻層上；以及移除部份該光阻層，以曝露部份該導電層，其中該次圖案係分別對應於該電子元件晶片，且各該次圖案與相鄰之各該次圖案之間具有一分隔道，移除部份該光阻層後，與該分隔道相對應之該光阻層形成一凸塊或一凹部，使該導電層與相鄰之該封裝體之該導電層不相連。
  17. 如請求項16所述之方法，其中該光阻劑為正光阻劑或負光阻劑。
  18. 如請求項16所述之方法，其中該光罩為明光罩或暗光罩。
TW103101002A 2013-01-11 2014-01-10 封裝結構及其製作方法 TWI484607B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361751381P 2013-01-11 2013-01-11

Publications (2)

Publication Number Publication Date
TW201428915A true TW201428915A (zh) 2014-07-16
TWI484607B TWI484607B (zh) 2015-05-11

Family

ID=51146585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103101002A TWI484607B (zh) 2013-01-11 2014-01-10 封裝結構及其製作方法

Country Status (3)

Country Link
US (1) US8975739B2 (zh)
CN (1) CN103928410B (zh)
TW (1) TWI484607B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6264211B2 (ja) * 2014-07-10 2018-01-24 住友電気工業株式会社 半導体装置の製造方法および半導体装置
CN104409422A (zh) * 2014-11-23 2015-03-11 北京工业大学 一种含腔体的低厚度低成本芯片尺寸封装
CN104900619B (zh) * 2015-05-28 2018-01-16 华天科技（昆山）电子有限公司 晶片级芯片封装结构及其制作方法
US10165677B2 (en) * 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut
WO2020185462A1 (en) 2019-03-12 2020-09-17 Avx Corporation High power, double-sided thin film filter

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
TW444236B (en) * 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
KR100412133B1 (ko) * 2001-06-12 2003-12-31 주식회사 하이닉스반도체 웨이퍼 레벨 칩크기 패키지 및 그의 제조방법
US6756252B2 (en) * 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US7851270B2 (en) * 2005-07-21 2010-12-14 Chipmos Technologies Inc. Manufacturing process for a chip package structure
KR100744138B1 (ko) * 2006-06-22 2007-08-01 삼성전자주식회사 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
CN100544011C (zh) * 2007-01-08 2009-09-23 采钰科技股份有限公司 图像传感装置及其制造方法
US7566944B2 (en) * 2007-01-11 2009-07-28 Visera Technologies Company Limited Package structure for optoelectronic device and fabrication method thereof
CN101246893A (zh) * 2007-02-13 2008-08-20 精材科技股份有限公司 具有高传导面积的集成电路封装体及其制作方法
TWI337386B (en) * 2007-02-16 2011-02-11 Chipmos Technologies Inc Semiconductor device and method for forming packaging conductive structure of the semiconductor device
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
TWI353667B (en) * 2007-07-13 2011-12-01 Xintec Inc Image sensor package and fabrication method thereo
US8772919B2 (en) * 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
TWI345830B (en) * 2007-08-08 2011-07-21 Xintec Inc Image sensor package and fabrication method thereof
US8097929B2 (en) * 2008-05-23 2012-01-17 Chia-Sheng Lin Electronics device package and fabrication method thereof
CN101740410B (zh) * 2008-11-13 2011-10-05 南茂科技股份有限公司 芯片封装结构的制程
TWI473223B (zh) * 2009-08-19 2015-02-11 Xintec Inc 晶片封裝體及其製造方法
WO2011103813A1 (en) * 2010-02-26 2011-09-01 Xintec Inc. Chip package and fabrication method thereof
US8779452B2 (en) * 2010-09-02 2014-07-15 Tzu-Hsiang HUNG Chip package
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
US8810012B2 (en) * 2011-11-15 2014-08-19 Xintec Inc. Chip package, method for forming the same, and package wafer

Also Published As

Publication number Publication date
CN103928410A (zh) 2014-07-16
CN103928410B (zh) 2017-01-04
TWI484607B (zh) 2015-05-11
US20140197536A1 (en) 2014-07-17
US8975739B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
TWI402941B (zh) 半導體結構及其製造方法
TWI506709B (zh) 封裝體及其製造方法
TWI419242B (zh) 具有加強物的凸塊結構及其製造方法
TWI721848B (zh) 封裝結構及其製造方法
TWI484607B (zh) 封裝結構及其製作方法
US20100072603A1 (en) Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages
TWI551199B (zh) 具電性連接結構之基板及其製法
JP2001068495A (ja) 半導体装置及びその製造方法
TW201813025A (zh) 封裝結構以及封裝方法
JP2013110151A (ja) 半導体チップ及び半導体装置
TWI715970B (zh) 低翹曲扇出型封裝結構
JP6595840B2 (ja) 半導体装置およびその製造方法
TW201528453A (zh) 半導體封裝件及其製法
US7755155B2 (en) Packaging structure and method for fabricating the same
JP2018531519A (ja) イメージセンシングチップのパッケージ構造とパッケージング方法
JP2018531519A6 (ja) イメージセンシングチップのパッケージ構造とパッケージング方法
US10957638B2 (en) Device with pillar-shaped components
US9524944B2 (en) Method for fabricating package structure
TW201642362A (zh) 晶片封裝體及其製造方法
JP5361264B2 (ja) 半導体装置
TWI552304B (zh) 堆疊式封裝件及其製法
TW201631718A (zh) 晶片封裝體及其製造方法
TWI549243B (zh) 半導體結構及其製造方法
CN109360860B (zh) 一种晶圆封装结构及其制备方法
TW201304098A (zh) 晶圓級晶片尺寸封裝之打線連接結構及其製程