TW201421567A - 基板蝕刻方法 - Google Patents

基板蝕刻方法 Download PDF

Info

Publication number
TW201421567A
TW201421567A TW102142443A TW102142443A TW201421567A TW 201421567 A TW201421567 A TW 201421567A TW 102142443 A TW102142443 A TW 102142443A TW 102142443 A TW102142443 A TW 102142443A TW 201421567 A TW201421567 A TW 201421567A
Authority
TW
Taiwan
Prior art keywords
gas
etching method
substrate
etching
gan
Prior art date
Application number
TW102142443A
Other languages
English (en)
Inventor
cheng-qiang Li
Original Assignee
Beijing Nmc Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Nmc Co Ltd filed Critical Beijing Nmc Co Ltd
Publication of TW201421567A publication Critical patent/TW201421567A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/12Etching in gas atmosphere or plasma
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種基板蝕刻方法,其包括以下步驟:向反應腔室內輸入由氯氣和氯化物氣體混合的蝕刻氣體;向反應腔室施加激發功率,以使該蝕刻氣體形成等離子體;向待處理基板施加偏壓功率,以使該等離子體蝕刻待處理基板。本發明提供的基板蝕刻方法可以減少甚至避免在GaN槽的底部形成針狀物,從而提高製程品質。

Description

基板蝕刻方法
本發明涉及微電子技術領域,特別涉及一種基板蝕刻方法。
GaN(氮化鎵)因具有良好的電學特性而成為製備LED等光電裝置和大功率電子裝置的理想材料。通常,絕大多數GaN是在藍寶石基底上外延生成的,但是,由於GaN 和藍寶石基底相比,二者的晶格常數以及熱膨脹係數的差別很大,造成生成的GaN 外延層產生位錯,且缺陷密度較大。PSS(Patterned Sapp Substrates,圖形化藍寶石基底)因其可以有效減少外延層位錯和缺陷,是目前製作GaN基LED裝置普遍應用的一種基底材料,但是,由於該藍寶石基底具有很高的硬度和化學穩定性,導致對在藍寶石基底上生長的GaN 外延層進行蝕刻的難度較大,因此,在製造GaN基LED裝置的製程過程中,PSS蝕刻製程是提高製程品質的一個很關鍵的環節。 目前,在採用電感耦合電漿(Inductively Coupled Plasma,以下簡稱ICP)設備對GaN外延層進行蝕刻時,例如,在12英寸ICP設備中,通常採用Cl2作為蝕刻氣體,這在實際應用中不可避免地存在以下問題,即:由於在蝕刻過程中從GaN外延層析出的O(氧)與Ga形成GaO,GaO會在GaN外延層的表面形成硬式罩幕,該硬式罩幕的存在會導致GaN槽的底部形成大量的針狀物(Pillar),從而製程品質較差。本文中,所謂GaN槽指的是蝕刻藍寶石基底上的GaN 外延層時所形成的槽狀結構。
本發明旨在至少解決現有技術中存在的技術問題之一,提出了一種基板蝕刻方法,其可以減少甚至避免GaN槽底部的針狀物的出現,從而提高製程品質。 為實現本發明的目的而提供一種基板蝕刻方法,包括以下步驟: 向反應腔室內輸入由氯氣和氯化物氣體混合的蝕刻氣體; 向反應腔室施加激發功率,以使該蝕刻氣體形成電漿; 向待處理基板施加偏壓功率,以使該電漿蝕刻待處理基板。 其中,該氯化物氣體包括氯化硼或氯化矽。 其中,在向反應腔室內輸入由氯氣和氯化物氣體混合的蝕刻氣體的步驟中,在輸入該蝕刻氣體的同時,向反應腔室內輸入氬氣。 其中,該激發功率的範圍在300~500W,且該偏壓功率的範圍在100~200W。 優選地,按預定比例施加該激發功率和偏壓功率,且該預定比例的範圍在4:1~5:1。 其中,該反應腔室的腔室壓力的範圍在2~4mT。 其中,該氯氣的氣體流量範圍在90~120sccm,且該氯化硼的氣體流量範圍在5~15sccm。 其中,該蝕刻方法用於進行GaN蝕刻。 其中,製程時間為20-30min。 具體地,該激發功率為400W,該偏壓功率為120W,腔室壓力為3mT,該氯氣的氣體流量為110sccm,該氯化硼的氣體流量為10sccm,製程時間為29min。 本發明具有以下有益效果: 本發明實施例提供的基板蝕刻方法,通過將氯氣和氯化物氣體的混合氣體作為蝕刻氣體,可以在蝕刻過程中,借助氯化物氣體中被電離出的陽離子與從GaN外延層析出的O結合,而有效避免在GaN外延層的表面形成硬式罩幕,從而可以有效減少在GaN槽的底部形成針狀物,進而提高製程品質。
為使本領域的技術人員更好地理解本發明的技術方案,下面結合附圖來對本發明提供的基板蝕刻方法進行詳細描述。 第1圖為本發明實施例提供的基板蝕刻方法的流程框圖。請參閱第1圖,該方法包括以下步驟: 將待處理的基板放入反應腔室; 向反應腔室內輸入由Cl2(氯氣)和氯化物氣體混合的蝕刻氣體。氯化物氣體可以包括BCl3(氯化硼)或SiCl4(氯化矽),在實際應用中,凡是被電離出的陽離子易於與O(氧)結合的氯化物氣體,均可以作為和Cl2混合的蝕刻氣體。此外,還可以在輸入上述蝕刻氣體的同時,向反應腔室內輸入少量的Ar(注意,Ar不作為蝕刻氣體),即,向反應腔室內通入Cl2、氯化物氣體和少量Ar的混合氣體,借助於Ar,可以在蝕刻過程中增強物理蝕刻的作用,從而可以提高蝕刻速率,進而提高製程效率。 開啟激發電源(例如射頻電源),激發電源向反應腔室施加激發功率,以使反應腔室內的蝕刻氣體激發形成電漿; 開啟偏壓電源,偏壓電源向待處理基板施加偏壓功率,以使電漿蝕刻待處理基板。 下面針對本發明實施例提供的基板蝕刻方法和現有技術的基板蝕刻方法進行比對實驗。在該比對實驗中,本發明實施例和現有技術均使用12英寸的ICP設備,並且,本發明實施例和現有技術各自所使用的ICP設備的製程參數如下述表1所示。 表1
從表1可知,本發明實施例所使用的ICP設備的製程參數與現有技術所使用的ICP設備的製程參數相比,區別在於:現有技術的基板處理方法僅採用Cl2作為蝕刻氣體,而本發明實施例提供的基板蝕刻方法採用由Cl2和BCl3混合的蝕刻氣體;而且,在現有技術的基板處理方法中,腔室壓力和製程溫度較高,而在本發明實施例提供的基板蝕刻方法中,腔室壓力和製程溫度較低。 下面對採用現有的蝕刻方法和本發明實施例提供的基板蝕刻方法進行蝕刻所獲得的GaN槽形貌進行比較。第2a圖為採用現有的蝕刻方法蝕刻獲得的GaN槽側壁的掃描電子顯微鏡圖。第2b圖為採用現有的蝕刻方法蝕刻獲得的GaN槽底部的掃描電子顯微鏡圖。第3a圖為採用本發明實施例提供的基板蝕刻方法蝕刻獲得的GaN槽側壁的掃描電子顯微鏡圖。第3b圖為採用本發明實施例提供的基板蝕刻方法蝕刻獲得的GaN槽底部的掃描電子顯微鏡圖。比較第2a圖、第2b圖、第3a圖和第3b圖可知,對於現有技術而言,由於其僅採用Cl2作為蝕刻氣體,導致無法去除在蝕刻過程中從GaN外延層析出的O,O與Ga形成GaO,GaO會在GaN外延層的表面形成硬式罩幕,該硬式罩幕的存在會導致GaN槽的底部形成大量的針狀物,從而製程品質較差。與之相比,本發明實施例中,通過向反應腔室內輸入由Cl2和BCl3混合的蝕刻氣體,可以在蝕刻過程中借助從BCl3中被電離出的B離子與從GaN外延層析出的O結合,而減少甚至避免O與Ga形成GaO,從而可以減少甚至避免在GaN外延層的表面形成硬式罩幕,進而可以有效減少在GaN槽底部所形成的針狀物的數量,提高製程品質。 此外,比較第2a圖和第3a圖可知,由於現有技術採用了較高的腔室壓力和製程溫度,導致GaN槽側壁的坡度較小;而本發明實施例提供的基板蝕刻方法通過採用較低的腔室壓力和製程溫度,可以增加電漿的各向異性蝕刻,從而可以提高GaN槽側壁的光滑度和坡度,進而進一步優化製程品質。如第3a圖所示,GaN槽的底部的寬度為3.64μm,GaN槽的頂部的寬度為9.08μm,GaN槽的高度(深度)為6.09μm。 為了進一步減少甚至避免出現GaN槽底部的針狀物,還可以適當提高激發功率,且降低偏壓功率,這是由於較高的激發功率可以提高電漿的密度,從而可以提高蝕刻速率和蝕刻選擇比;而較低的偏壓功率可以適當減弱物理蝕刻,從而可以平衡物理蝕刻和化學蝕刻,進而可以進一步減少甚至避免GaN槽底部的針狀物的形成。 在實際應用中,反應腔室的腔室壓力的範圍可以在2~4mT;製程溫度的範圍可以在-10~0deg;製程時間的範圍可以在20~30min;氯氣的氣體流量範圍可以在90~120sccm;氯化硼的氣體流量範圍可以在5~15sccm;激發功率的範圍可以在300~500W;偏壓功率的範圍可以在100~200W。並且,為了進一步平衡物理蝕刻和化學蝕刻,可以按預定比例施加激發功率和偏壓功率,優選地,該預定比例的範圍在4:1~5:1。 下面針對本發明實施例提供的基板蝕刻方法採用不同的激發功率和偏壓功率進行兩組蝕刻實驗,並且,第一組實驗和第二組實驗所用的ICP設備的製程參數如下述表2所示。 表2
從表2可以看出,第一組實驗採用較低的激發功率和較高的偏壓功率,第二組實驗採用較高的激發功率和較低的偏壓功率。 下面對第一組實驗所獲得的GaN槽形貌和第二組實驗所獲得的GaN槽形貌進行比較。由於表2所示第一組實驗的製程參數與前述表1所示“本發明實施例”實驗的製程參數完全相同,因此第一組實驗獲得的GaN槽形貌可直接參照第3a圖和第3b圖。至於第二組實驗獲得的GaN槽形貌,可參照第4a圖、第4b圖和第4c圖,其中,第4a圖為採用本發明實施例提供的基板蝕刻方法進行第二組實驗獲得的GaN槽側壁的掃描電子顯微鏡圖;第4b圖為採用本發明實施例提供的基板蝕刻方法進行第二組實驗獲得的GaN槽側壁的掃描電子顯微鏡局部放大圖;第4c圖為採用本發明實施例提供的基板蝕刻方法進行第二組實驗獲得的GaN槽底部的掃描電子顯微鏡圖。 將第3a圖和第3b圖與第4a圖、第4b圖和第4c圖進行比較,可以看出,由於第一組實驗採用了較低的激發功率,較高的偏壓功率,導致電漿的密度相對較低,而物理蝕刻的作用相對較強,這不僅使得蝕刻速率和蝕刻選擇都比較低,而且使得物理蝕刻和化學蝕刻不平衡,進而造成GaN槽底部仍然形成有較少數量的針狀物,且GaN槽側壁形貌也不及第二組實驗中的光滑。與之相比,由於第二組實驗適當地提高了激發功率,且減小了偏壓功率,因而,不僅可以提高電漿的密度,以提高蝕刻速率和蝕刻選擇比,而且還可以平衡物理蝕刻和化學蝕刻,從而可以完全避免GaN槽底部的針狀物的形成。此外,如第4a圖所示,GaN槽的底部的寬度為5.95μm,GaN槽的頂部的寬度為11.3μm,GaN槽的高度(深度)為6.63μm;且第二組實驗獲得的GaN槽側壁比第一組實驗獲得的GaN槽側壁更光滑、更平整,並且坡度較大,約67°。由此可知,通過適當提高激發功率和減小偏壓功率,可以在有效地減少甚至消除GaN槽底部的針狀物的前提下,提高GaN槽側壁的光滑度和坡度,從而可以進一步提高製程品質。 優選地,激發功率為400W,偏壓功率為120W,腔室壓力為3mT,氯氣的氣體流量為110sccm,氯化硼的氣體流量為10sccm,製程時間為29min,製程溫度為0 deg。 需要說明的是,在適當提高激發功率和減小偏壓功率時,可以根據具體需要適當調整Cl2和BCl3的流量、腔室壓力、製程時間和/或製程溫度。 綜上該,本發明實施例提供的上述基板蝕刻方法,通過將氯氣和氯化物氣體的混合氣體作為蝕刻氣體,這與現有技術中僅以氯氣作為蝕刻氣體相比,可以在蝕刻過程中,借助氯化物氣體中被電離出的陽離子與從GaN外延層析出的O結合,而有效避免O與Ga結合形成GaO並在GaN外延層的表面形成硬式罩幕,從而可以有效減少在GaN槽的底部形成的針狀物的數量,進而提高製程品質。 可以理解的是,以上實施方式僅僅是為了說明本發明的原理而採用的示例性實施方式,然而本發明並不侷限於此。對於本領域內的普通技術人員而言,在不脫離本發明的精神和實質的情況下,可以做出各種變型和改進,這些變型和改進也視為本發明的保護範圍。
第1圖為本發明實施例提供的基板蝕刻方法的流程框圖; 第2a圖為採用現有的蝕刻方法蝕刻獲得的GaN槽側壁的掃描電子顯微鏡圖; 第2b圖為採用現有的蝕刻方法蝕刻獲得的GaN槽底部的掃描電子顯微鏡圖; 第3a圖為採用本發明實施例提供的基板蝕刻方法蝕刻獲得的GaN槽側壁的掃描電子顯微鏡圖; 第3b圖為採用本發明實施例提供的基板蝕刻方法蝕刻獲得的GaN槽底部的掃描電子顯微鏡圖; 第4a圖為採用本發明實施例提供的基板蝕刻方法進行第二組實驗獲得的GaN槽側壁的掃描電子顯微鏡圖; 第4b圖為採用本發明實施例提供的基板蝕刻方法進行第二組實驗獲得的GaN槽側壁的掃描電子顯微鏡局部放大圖;以及 第4c圖為採用本發明實施例提供的基板蝕刻方法進行第二組實驗獲得的GaN槽底部的掃描電子顯微鏡圖。

Claims (10)

  1. 一種基板蝕刻方法,其特徵在於,包括以下步驟: 向反應腔室內輸入由氯氣和氯化物氣體混合的蝕刻氣體; 向反應腔室施加激發功率,以使所述蝕刻氣體形成等離子體; 向待處理基板施加偏壓功率,以使所述等離子體蝕刻待處理基板。
  2. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,所述氯化物氣體包括氯化硼或氯化矽。
  3. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,在向反應腔室內輸入由氯氣和氯化物氣體混合的蝕刻氣體的步驟中, 在輸入所述蝕刻氣體的同時,向反應腔室內輸入氬氣。
  4. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,所述激發功率的範圍在300~500W,且所述偏壓功率的範圍在100~200W。
  5. 如申請專利範圍第4項所述的基板蝕刻方法,其特徵在於,按預定比例施加所述激發功率和偏壓功率,且所述預定比例的範圍在4:1~5:1。
  6. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,所述反應腔室的腔室壓力的範圍在2~4mT。
  7. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,所述氯氣的氣體流量範圍在90~120sccm,且所述氯化硼的氣體流量範圍在5~15sccm。
  8. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,所述蝕刻方法用於進行GaN蝕刻。
  9. 如申請專利範圍第1項所述的基板蝕刻方法,其特徵在於,製程時間為20-30min。
  10. 如申請專利範圍第4項、第6項至第9項任意一項申請專利範圍所述的基板蝕刻方法,其特徵在於,所述激發功率為400W,所述偏壓功率為120W,腔室壓力為3mT,所述氯氣的氣體流量為110sccm,所述氯化硼的氣體流量為10sccm,製程時間為29min。
TW102142443A 2012-11-30 2013-11-21 基板蝕刻方法 TW201421567A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210509752.1A CN103854992A (zh) 2012-11-30 2012-11-30 基片刻蚀方法

Publications (1)

Publication Number Publication Date
TW201421567A true TW201421567A (zh) 2014-06-01

Family

ID=50827176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102142443A TW201421567A (zh) 2012-11-30 2013-11-21 基板蝕刻方法

Country Status (3)

Country Link
CN (1) CN103854992A (zh)
TW (1) TW201421567A (zh)
WO (1) WO2014082545A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6871550B2 (ja) * 2017-03-10 2021-05-12 国立大学法人東海国立大学機構 エッチング装置
CN107450118A (zh) * 2017-06-22 2017-12-08 青岛海信宽带多媒体技术有限公司 一种调节占空比的刻蚀方法
CN110836330B (zh) * 2018-08-15 2022-05-27 北京北方华创微电子装备有限公司 含氯化合物的输送方法及装置
CN111129955B (zh) * 2019-12-04 2021-05-18 中国电子科技集团公司第十三研究所 一种低温等离子体干法刻蚀方法及其应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117631A (ja) * 1983-11-30 1985-06-25 Toshiba Corp 化合物半導体のドライエッチング方法
JPH08293489A (ja) * 1995-04-25 1996-11-05 Sharp Corp 窒化ガリウム系化合物半導体のドライエッチング方法
US5789265A (en) * 1995-08-31 1998-08-04 Kabushiki Kaisha Toshiba Method of manufacturing blue light-emitting device by using BCL3 and CL2
WO1998054757A1 (de) * 1997-05-26 1998-12-03 Siemens Aktiengesellschaft Verfahren zum ätzen von iii-v-halbleitermaterial
CN101771115B (zh) * 2009-01-06 2011-11-09 北京大学 氮化镓基材料激光剥离后氮面的处理方法
US20120302070A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Method and system for performing pulse-etching in a semiconductor device

Also Published As

Publication number Publication date
WO2014082545A1 (zh) 2014-06-05
CN103854992A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
CN102931071B (zh) 一种图形化蓝宝石衬底的方法及装置
US20210175082A1 (en) Method, Substrate and Apparatus
TW201421567A (zh) 基板蝕刻方法
CN1748287A (zh) 硅半导体基板及其制造方法
CN103137434B (zh) 硅基GaN薄膜的制造方法
JP5877982B2 (ja) プラズマエッチング方法
Chen et al. Vertical high quality mirrorlike facet of GaN-based device by reactive ion etching
KR20240002897A (ko) 인듐 함유 화합물 반도체의 후공정
CN104752190B (zh) 基片刻蚀方法
US11220743B2 (en) Composite substrate and manufacturing method thereof
JP2007095745A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
WO2009119159A1 (ja) 光デバイス用基板及びその製造方法
CN1595619A (zh) 等离子体蚀刻方法
TWI570803B (zh) A deep silicon etch method
JP2599250B2 (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
TW202221790A (zh) 矽片的蝕刻方法
TW201502325A (zh) 晶片蝕刻方法
Ji et al. CVD Filling of Narrow Deep 4H-SiC Trenches in a Quasi-Selective Epitaxial Growth Mode
CN109390227A (zh) 一种小线宽垂直型沟槽的刻蚀方法
TWI532095B (zh) Wafer etching method
Han et al. Nonselective etching of GaN/AlGaN heterostructures by Cl 2/Ar/BCl 3 inductively coupled plasmas
Yang et al. Formation mechanism of subtrenches on cone-shaped patterned sapphire substrate
US10217831B1 (en) High electron mobility transistor devices
JP2014130914A (ja) 半導体ウエハの表面加工方法、および加工半導体ウエハの製造方法
TW201426849A (zh) 用於tsv刻蝕中改善矽通孔側壁粗糙度的方法