TW201416781A - 畫素結構及其製作方法 - Google Patents

Abstract

一種畫素結構之製作方法，包含下列步驟。提供基板，並於基板上形成薄膜電晶體、第一保護層、具有第一開口之平坦層、具有第二開口之圖案化第一導電層、第二保護層與光阻圖案層。透過光阻圖案層蝕刻第二保護層形成暴露出部分圖案化第一導電層與部分第一保護層之第三開口。透過圖案化第一導電層蝕刻第一保護層形成暴露出薄膜電晶體之部分汲極電極的第四開口。移除光阻圖案層，以及於第二保護層上與第二開口、第三開口與第四開口內形成電性連接圖案化第一導電層與汲極電極之圖案化第二導電層。

Description

畫素結構及其製作方法

本發明係關於一種畫素結構及其製作方法，尤指一種高解析度的畫素結構及其製作方法。

平面顯示器，例如液晶顯示器，由於具有輕薄短小、低輻射與低耗電等特性，已取代傳統的陰極射線管(cathode ray tube，CRT)顯示器，並成為顯示器的主流。在顯示器的發展上，係不斷朝著高解析度要求的方向發展。然而，隨著解析度的提升，面板上薄膜電晶體(thin film transistor，TFT)的數量也隨之提升，使得面板上的可利用空間不斷縮小。同時，為了改善開口率與薄膜電晶體的效能，在製程設計上更增加了微影暨蝕刻製程(photo-etching process，以下簡稱為PEP)的次數。然而，可利用空間的縮小以及PEP次數的提升，係導致製程控制的困難度與成本持續升高，而不利於顯示面板的製作與發展，也因此現今顯示器的製作方法莫不以減少PEP次數為重要的發展目標。

另外，在顯示器內，常設置有一厚度較大的平坦層，以利於液晶分子的旋轉。然而，此一厚平坦層的設置，常導致其前層與後層，例如形成於平坦層之後且形成於其上的畫素 電極不易電性連接至形成於平坦層之前且形成於其下的汲極電極，而降低顯示器的良率。

由此可知，目前仍需要一種可降低製程困難度與製程成本，同時可有效改善平坦層前後膜層電性連接的畫素結構及其製作方法。

本發明之一目的在於提供一種畫素結構及其製作方法，以降低製程困難度與製程成本，同時提升顯示器良率。

為達上述目的，本發明係提供一種畫素結構之製作方法。首先，提供一基板，基板上形成有至少一薄膜電晶體，且薄膜電晶體包含一閘極電極、一源極電極、與一汲極電極。接下來，於基板上依序形成一第一保護層與一平坦層，第一保護層覆蓋薄膜電晶體，而平坦層則覆蓋第一保護層。平坦層具有一第一開口，而第一開口係對應於汲極電極，並暴露出汲極電極上的部分第一保護層。隨後，於第一保護層上形成一圖案化第一導電層，圖案化第一導電層覆蓋第一開口之側壁與部分第一保護層，且圖案化第一導電層具有一第二開口，暴露出第一開口內之部分第一保護層。在形成圖案化第一導電層之後，係於圖案化第一導電層上形成一第二保護層。隨後，於第二保護層上形成一光阻圖案層，且光阻圖 案層暴露出第一開口內之部分第二保護層。接下來蝕刻光阻圖案層所暴露出之第二保護層，以形成一第三開口，第三開口係暴露出部分圖案化第一導電層與部分第一保護層。在形成第三開口後，蝕刻圖案化第一導電層所暴露出之第一保護層，以於第一保護層中形成一第四開口，且第四開口暴露出部分汲極電極，之後移除光阻圖案層。而在移除光阻圖案層之後，於第二保護層上以及第二開口、第三開口與第四開口內形成一圖案化第二導電層，且圖案化第二導電層電性連接暴露的圖案化第一導電層與汲極電極。

為達上述目的，本發明更提供一種畫素結構，設置於一基板上，其包含至少一設置於基板上之薄膜電晶體、一設置於基板上並覆蓋薄膜電晶體之第一保護層、一設置於第一保護層上之平坦層、一設置於平坦層上之畫素電極、一設置於畫素電極上之第二保護層、以及一設置於第二保護層上之橋接電極。薄膜電晶體包含一閘極電極、一源極電極、與一汲極電極，而第一保護層具有一第四開口，且第四開口暴露部分汲極電極。平坦層包含一第一開口，第一開口係對應於第四開口，並且暴露出汲極電極上的部分第一保護層。畫素電極包含一第二開口，其對應於第一開口與第四開口，並且暴露出汲極電極。第二保護層具有一第三開口，對應於第二開口，且第四開口與第三開口暴露出汲極電極與位於第一保護層上的部分畫素電極。而設置於第二保護層上之橋接電極更 設置於第一開口、第二開口、第三開口與第四開口內，且橋接電極電性連接暴露的汲極電極與位於第一保護層上的部分畫素電極。

為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特刊舉本發明之較佳實施例，並配合所附圖式，詳細說明本發明的構成內容及所欲達成之功效。

請參考第1圖至第9圖，其中第1圖至第7圖繪示了本發明之一較佳實施例所提供之畫素結構之製作方法之示意圖，第8圖為本較佳實施例所提供之一畫素結構之示意圖，而第9圖則為該畫素結構之部分放大示意圖。如第1圖所示，首先提供一基板102。基板102可為一硬式基板例如玻璃基板，或一可撓式基板例如塑膠基板，但不以此為限。接下來於基板102上形成至少一薄膜電晶體110。在一實施例中，於基板102上依序形成一圖案化第一導體層M1與一覆蓋圖案化第一導體層M1之絕緣層114。圖案化第一導體層M1至少包括一閘極電極112。圖案化第一導體層M1可為單層導電層或多層導電層，舉例來說圖案化第一導體層M1的材質可以是金屬導電材料、透明導電材料或者是金屬導電材料與透明導電材料的疊層。金屬導電材料例如是鋁、銅、銀、金、鈦、鉬、鎢等金屬以及其合金或是疊層；透明導電材料 例如是銦錫氧化物(indium tin oxide，ITO)、銦鋅氧化物(indium zinc oxide，IZO)、鋁鋅氧化物(aluminum zinc oxide，AZO)等。絕緣層114可作為閘極絕緣層之用，其材質可為氧化矽、氮化矽或氮氧化矽等，但不以此為限。隨後，於絕緣層114上形成一圖案化第二導體層M2，圖案化第二導體層M2至少包含一源極電極116a與一汲極電極116b，而源極電極116a與汲極電極116b係對應地位於閘極電極112兩側。圖案化第二導體層M2可為單層金屬層或多層金屬層。圖案化第二導體層M2的材質亦可以是金屬導電材料、透明導電材料或者是金屬導電材料與透明導電材料的疊層。金屬導電材料例如是鋁、銅、銀、金、鈦、鉬、鎢等金屬以及其合金或是疊層；透明導電材料例如是銦錫氧化物、銦鋅氧化物、鋁鋅氧化物等。

請參閱第2圖。在形成圖案化第二導體層M2之後，接著於絕緣層114上形成一圖案化半導體層118；在另一實施例中，更可於圖案化半導體層118上形成一圖案化保護層119。如第2圖所示，圖案化半導體層118與圖案化保護層119係對應於閘極電極112且覆蓋相鄰兩側的部分源極電極116a與部分汲極電極116b。在本實施例中，圖案化半導體層118的材質例如是銦鎵鋅氧化物(indium gallium zinc oxide，IGZO)、非晶矽、複晶矽等。而圖案化保護層119可包含一無機保護層或是一有機保護層，無機保護層的材質例如是氧 化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氧化鋁(aluminum oxide)、氮化鋁(aluminum nitride)等；有機保護層的材質例如是聚亞醯胺(polyimide)，有機矽氧玻璃(organic silica glass)等，但皆不限於此。圖案化半導體層118之材料亦可包括其它半導體材料，而圖案化保護層119之材料亦可為其它無機或有機材料。如第2圖所示，本實施例係於基板102上形成至少一薄膜電晶體110。由於形成薄膜電晶體110之各組成膜層之步驟係為本技術領域中之一般技藝者所熟知，故該等細節於此係不再贅述，本技術領域中之一般技藝者可作等效的變化。

請繼續參閱第2圖。在完成薄膜電晶體110之製作後，本實施例係於基板102上依序形成一第一保護層120與一平坦層130，第一保護層120覆蓋薄膜電晶體110；而平坦層130則覆蓋第一保護層120。第一保護層120可包含無機保護層，其材質例如氮化矽、氧化矽、氮氧化矽等；平坦層130則可包含有機絕緣層或無機絕緣層，有機絕緣層的材質例如聚亞醯胺、壓克力(acrylics)、聚丙烯(Polypropylene)及其衍生物等；無機絕緣層的材質例如是旋轉塗佈玻璃(spin-on glass，SOG)等，但皆不限於此。如第2圖所示，平坦層130具有一第一開口132，第一開口132係對應於汲極電極116b並暴露出汲極電極116b上的部分第一保護層120。平坦層130較佳可使用感光性材料，例如是正型或負型光阻材料， 藉此第一開口132可利用曝光顯影製程加以定義形成，而不需要額外的蝕刻製程。如第2圖所示，平坦層130具有較厚的厚度，以使基板102上可獲得一較為平坦的表面，而有利於液晶分子的旋轉。

請參閱第3圖。在形成具有第一開口132的平坦層130之後，接著於基底102上，即於平坦層130上形成一圖案化第一導電層140。在本實施例中，圖案化第一導電層140可作為畫素結構100(示於第8圖)之一畫素電極PI，其可包含一透明導電層，透明導電層的材料例如是銦錫氧化物、銦鋅氧化物或鋁鋅氧化物等，但不限於此。圖案化第一導電層140更可包含一金屬導電層，跟透明導電層重疊且電性連接，以增進圖案化第一導電層140的電性。如第3圖所示，圖案化第一導電層140係覆蓋第一開口132之側壁與第一開口132底部的部分第一保護層120。此外，圖案化第一導電層140具有一第二開口142，暴露出第一開口132內之部分第一保護層120，且第二開口142小於第一開口132。另外值得注意的是，圖案化第一導電層140具有一橋接部分140a，位於第一開口132底部的第一保護層120上。

請參閱第4圖。在形成圖案化第一導電層140之後，係於圖案化第一導電層140與平坦層130上形成一第二保護層150，並可於第二保護層150上形成一光阻圖案層160。第二 保護層150可與第一保護層120具有相同的無機材料例如氮化矽、氧化矽、氮氧化矽等，但亦可以包含其他的材料而不限於此。如第4圖所示，光阻圖案層160具有一蝕刻開口，其暴露出第一開口132內之部分第二保護層150。

請參閱第5圖。接下來，蝕刻光阻圖案層160所暴露出之第二保護層150，以於第二保護層150內形成一第三開口152。如第5圖所示，第三開口152係形成於第一開口132內並小於第一開口132，且第三開口152暴露出第一開口132內的圖案化第一導電層140的橋接部分140a與部分第一保護層120。

請參閱第6圖。在形成第三開口152後，係利用光阻圖案層160與部分圖案化第一導電層140(即橋接部份140a)做為一蝕刻遮罩，蝕刻圖案化第一導電層140所暴露出之第一保護層120，即蝕刻暴露於第三開口152與第二開口142之內的第一保護層120，而於第一保護層120內形成一第四開口122，第四開口122小於第一開口132，且第四開口122暴露出部分汲極電極116b，如第6圖所示。

請參閱第7圖，第7圖可為第8圖中沿A-A’剖線獲得之剖面圖，第8圖的設計可依照設計者需求作等效變化，並不限制其布局設計。在形成第四開口122之後，即移除光阻圖 案層160。隨後，於第二保護層150上以及第二開口122、第三開口132與第四開口142內形成一圖案化第二導電層170。在本實施例中，圖案化第二導電層170包含一橋接電極171與一共通電極172，橋接電極171與共通電極172藉由間隙176彼此電性隔離，且橋接電極171較佳為包含一孤島形狀。由於圖案化第二導電層170包含共通電極172，故較佳為一圖案化透明導電層，其材質例如是銦錫氧化物等，但不限於此。圖案化第二導電層170更可包含一圖案化導電金屬層(圖未示)，與圖案化透明導電層重疊且電性連接，以降低圖案化第二導電層170的電阻值。換句話說，橋接電極171與共通電極172可由同一層圖案化透明導電層所構成。另外，在本實施例中，共通電極172可包含如第8圖所示之狹縫(slit)174，但熟習該項技藝之人士應知第8圖中狹縫174之樣態僅為例示，而不限於此。更重要的是，在本實施例中，圖案化第二導電層170的橋接電極171係如第7圖所示，電性連接暴露出來的圖案化第一導電層140與汲極電極116b。也就是說，畫素電極PI與汲極電極116b係藉由橋接電極171電性連接。

請參閱第7圖至第9圖。根據本實施例所提供之畫素結構之製作方法，係提供一畫素結構100，設置於基板102上。畫素結構100包含至少一薄膜電晶體110，設置於基板102上，且薄膜電晶體110包含閘極電極112、源極電極116a、 與汲極電極116b。畫素結構100尚包含設置於基板102上並覆蓋薄膜電晶體110的第一保護層120、設置於第一保護層120上的平坦層130、設置於平坦層130上的畫素電極PI、設置於畫素電極PI上的第二保護層150、以及設置於第二保護層150上的橋接電極171。如第7圖至第9圖所示，第一保護層120具有第四開口122，且第四開口122暴露部分汲極電極116b。平坦層130包含第一開口132，第一開口132係對應於第四開口122，且第一開口132暴露出汲極電極116b上的部分第一保護層120。畫素電極PI包含第二開口142，且第二開口142對應於第一開口132與第四開口122並暴露出汲極電極116b。第二保護層150具有第三開口152，對應於第二開口142，且第四開口122與第三開口152暴露出汲極電極116b與位於第一保護層120上的部分畫素電極PI，亦即暴露出畫素電極PI的橋接部份140a。此外如第8圖與第9圖所示，第三開口152與第二開口142較佳為具有十字交錯的重疊型態，以確保畫素電極PI的橋接部份140a(如第9圖中斜線處所強調)可在蝕刻第四開口122時作為蝕刻遮罩，而在預定的位置獲得第四開口122，並確保畫素電極PI暴露於開口132/142/152，是以設置於第二保護層150上以及第一開口132、第二開口142、第三開口152與第四開口122內的橋接電極171可成功地電性連接暴露的汲極電極116b與位於第一保護層120上的部分畫素電極PI。

根據本實施例所提供之畫素結構及其製作方法，係利用用來在第二保護層150中蝕刻第三開口152的光阻圖案層160以及畫素電極PI(尤其是畫素電極PI的橋接部份140a)作為蝕刻遮罩，因此在蝕刻第一保護層120形成第四開口122時，不再需要額外的PEP步驟。換句話說，本實施例所提供之畫素結構之製作方法係可減省一次的PEP步驟，有效地達到降低製程成本的目的。此外，由於可免去形成第四開口122的PEP步驟，故本發明所提供之畫素結構之製作方法亦可免除與PEP步驟衍生的問題，例如對準問題等。由於高解析度與高畫素結構密度的要求，面板上的可利用空間受到越來越多的限制，減去一次的PEP步驟不僅可達到縮短製程時間、降低成本的目的，更可避免在此越發狹小的空間內發生PEP步驟衍生的問題，進而降低製程複雜度。簡單地說，本實施例所提供的畫素結構之製作方法，係可達到簡化製程、降低製程成本與製程複雜度等目的。

而根據本實施例所提供之畫素結構100，由於第三開口152與第二開口142具有十字交錯的重疊型態，故可確保第四開口122出現於第三開口152與第二開口142交錯重疊處，以及確保畫素電極PI的橋接部份140a暴露於開口132/142/152內，此一洞中洞的結構可使橋接電極171準確地電性連接暴露於第四開口122內的汲極電極116b與位於第一保護層120上的畫素電極PI。此外，由於用以電性連接 汲極電極116b與畫素電極PI的孤島狀橋接電極171係藉由間隙176與共通電極172電性隔離，故本實施例所提供之畫素結構100係可確保在不影響其他電性表現的前提下，成功地提供畫素電極PI與汲極電極116b的電性連接。

請參閱第10圖至第12圖，第10圖至第12圖繪示了本發明之另一實施例所提供之畫素結構之製作方法之示意圖。另外需注意的是，本實施例中與前述實施例相同的構成元件係可包括相同的材料選擇，故於此係不再贅述。如第10圖所示，本實施例所提供之畫素結構之製作方法，首先提供一基板202，接下來於基板202上形成一薄膜電晶體210。如前所述，在一實施例中，薄膜電晶體210包括一圖案化第一導體層M1與一覆蓋圖案化第一導體層M1的絕緣層214。圖案化第一導體層M1至少包括一閘極電極212。接下來，於絕緣層214上形成一圖案化半導體層218，在本實施例中，圖案化半導體層218包括一圖案化非晶矽半導體層。圖案化半導體層118之材料亦可包括其它半導體材料。

請參閱第11圖。在形成圖案化半導體層218之後，係於基板202上形成一圖案化第二導體層M2，圖案化第二導體層M2至少包含一源極電極216a與一汲極電極216b，且源極電極216a與汲極電極216b對應地位於閘極電極212兩側。如前所述，由於形成薄膜電晶體110之各組成膜層之步 驟係為本技術領域中之一般技藝者所熟知，故該等細節於此係不再贅述。

請參閱第12圖。在完成薄膜電晶體210之製作後，係於基板202上依序形成一第一保護層220與一覆蓋第一保護層220且具有一第一開口232的平坦層230。隨後於基底202上形成一圖案化第一導電層240，圖案化第一導電層240可作為畫素電極PI，且具有一第二開口242。值得注意的是，圖案化第一導電層240具有橋接部份240a，位於第一開口232底部的第一保護層220上。在形成圖案化第一導電層240之後，於圖案化第一導電層240與平坦層230上形成一第二保護層250與一光阻圖案層(圖未示)，接下來利用光阻圖案層作為遮罩蝕刻第二保護層250，而於第二保護層250內形成一第三開口252。在形成第三開口252之後，利用同一光阻圖案層與第三開口252底部的圖案化第一導電層240作為蝕刻遮罩蝕刻第一保護層220，以於第一保護層220內形成一暴露出部分汲極電極216b的第四開口222。

請繼續參閱第12圖。接下來於基板202上形成一圖案化第二導電層270，且圖案化第二導電層270包含一共通電極272與一橋接電極271。值得注意的是，橋接電極271係形成於第二開口242、第三開口252與第四開口222內，且與汲極電極216b及畫素電極PI(240)的橋接部分240a電性連 接。此外，共通電極272與橋接電極271係藉由間隙276彼此電性隔離。上述步驟係與前述較佳實施例中所例示之步驟相同，因此本技術領域中具通常知識者應可根據前述實施例與第2圖至第9圖輕易得知，故該等細節係不再贅述。

根據本發明所提供之畫素結構及其製作方法，係可成功地整合於現有的薄膜電晶體製程中，並可減少一道PEP步驟，故可降低成本與製程複雜度。此外，由於本發明所提供之畫素結構之製作方法中，畫素電極所具有的第二開口與第二保護層具有的第三開口係採用十字型交錯重疊的洞中洞樣態，故可確保汲極電極與畫素電極皆暴露於開口內，進一步確保橋接電極可提供汲極電極與畫素電極的電性連接。換句話說，本發明所提供之畫素結構及其製作方法係可在確保畫素結構之電性關係的前提下，有效地簡化製程、縮短製程時間、並降低製程成本與製程複雜度。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、200‧‧‧畫素結構

102、202‧‧‧基板

110、210‧‧‧薄膜電晶體

112、212‧‧‧閘極電極

114、214‧‧‧絕緣層

116a、216a‧‧‧源極電極

116b、216b‧‧‧汲極電極

118、218‧‧‧圖案化半導體層

119‧‧‧圖案化保護層

120、220‧‧‧第一保護層

122、222‧‧‧第四開口

130、230‧‧‧平坦層

132、232‧‧‧第一開口

140、240‧‧‧圖案化第一導電層

140a、240a‧‧‧橋接部份

142、242‧‧‧第二開口

150、250‧‧‧第二保護層

152、252‧‧‧第三開口

160‧‧‧光阻圖案層

170、270‧‧‧圖案化第二導電層

171、271‧‧‧橋接電極

172、272‧‧‧共通電極

174、274‧‧‧狹縫

176、276‧‧‧間隙

M1‧‧‧圖案化第一導體層

M2‧‧‧圖案化第二導體層

PI‧‧‧畫素電極

A-A’‧‧‧剖線

第1圖至第7圖繪示了本發明之一實施例所提供之畫素結構之製作方法之示意圖。

第8圖為本實施例所提供之一畫素結構之一示意圖。

第9圖為本實施例所提供之該畫素結構之部分放大示意圖。

第10圖至第12圖繪示了本發明之另一實施例所提供之畫素結構之製作方法之示意圖。

100‧‧‧畫素結構

102‧‧‧基板

110‧‧‧薄膜電晶體

112‧‧‧閘極電極

114‧‧‧絕緣層

116a‧‧‧源極電極

116b‧‧‧汲極電極

118‧‧‧圖案化半導體層

119‧‧‧圖案化保護層

120‧‧‧第一保護層

122‧‧‧第四開口

130‧‧‧平坦層

132‧‧‧第一開口

140‧‧‧圖案化第一導電層

140a‧‧‧橋接部分

142‧‧‧第二開口

150‧‧‧第二保護層

152‧‧‧第三開口

170‧‧‧圖案化第二導電層

171‧‧‧橋接電極

172‧‧‧共通電極

174‧‧‧狹縫

176‧‧‧間隙

M1‧‧‧圖案化第一導體層

M2‧‧‧圖案化第二導體層

PI‧‧‧畫素電極

A-A’‧‧‧剖線

Claims (13)

1. 一種畫素結構之製作方法，包括：提供一基板，該基板上形成有至少一薄膜電晶體，該薄膜電晶體包含一閘極電極、一源極電極與一汲極電極；於該基板上依序形成一第一保護層與一平坦層，該第一保護層覆蓋該薄膜電晶體，而該平坦層覆蓋該第一保護層，該平坦層具有一第一開口，該第一開口係對應於該汲極電極並暴露出該汲極電極上的部分該第一保護層；於該平坦層上形成一圖案化第一導電層，該圖案化第一導電層覆蓋該第一開口之側壁與部分該第一保護層，該圖案化第一導電層具有一第二開口，暴露出該第一開口內之部分該第一保護層；於該圖案化第一導電層上形成一第二保護層；於該第二保護層上形成一光阻圖案層，該光阻圖案層暴露出該第一開口內之部分該第二保護層；蝕刻該光阻圖案層所暴露出之該第二保護層，以形成一第三開口，該第三開口暴露出部分該圖案化第一導電層與部分該第一保護層；蝕刻該圖案化第一導電層所暴露出之該第一保護層，以於該第一保護層中形成一第四開口，該第四開口暴露出部分該汲極電極； 移除該光阻圖案層；以及於該第二保護層上以及該第二開口、該第三開口與該第四開口內形成一圖案化第二導電層，該圖案化第二導電層電性連接暴露的該圖案化第一導電層與該汲極電極。
2. 如請求項1所述之製作方法，其中形成該薄膜電晶體之步驟更包括：於該基板上形成該閘極電極與一覆蓋該閘極電極之絕緣層；於該絕緣層上形成該源極電極與該汲極電極；以及於該絕緣層上形成一圖案化半導體層與一圖案化保護層。
3. 如請求項2所述之製作方法，其中該圖案化半導體層包含一圖案化氧化物半導體層。
4. 如請求項1所述之製作方法，其中形成該薄膜電晶體之步驟包括：於該基板上形成該閘極電極與一覆蓋該閘極電極之絕緣層；於該絕緣層上形成一圖案化半導體層；以及於該絕緣層與該圖案化半導體層上形成該源極電極與該汲極電極。
5. 如請求項4所述之製作方法，其中該圖案化半導體層包括一圖案化非晶矽半導體層。
6. 如請求項1所述之製作方法，其中該圖案化第二導電層包括一橋接電極與一共通電極，該橋接電極與該共通電極彼此電性隔離，該圖案化第一導電層包括一畫素電極，且該畫素電極與該汲極電極藉由該橋接電極電性連接。
7. 一種畫素結構，設置於一基板上，該畫素結構包括：至少一薄膜電晶體，設置於該基板上，該薄膜電晶體包含一閘極電極、一源極電極與一汲極電極；一第一保護層，設置於該基板上並覆蓋該薄膜電晶體，該第一保護層具有一第四開口，且該第四開口暴露部分該汲極電極；一平坦層，設置於該第一保護層上，該平坦層包含一第一開口，該第一開口係對應於該第四開口，且該第一開口暴露出部分該汲極電極與部分該第一保護層；一畫素電極，設置於該平坦層上，該畫素電極包含一第二開口，該第二開口對應於該第一開口與該第四開口並暴露出該汲極電極；一第二保護層，設置於該畫素電極上，該第二保護層具有一第三開口，對應於該第二開口，且第四開口與該第 三開口暴露出該汲極電極與位於該第一保護層上的部分該畫素電極；以及一橋接電極，設置於該第二保護層上以及該第一開口、該第二開口、該第三開口與該第四開口內，且該橋接電極電性連接暴露的該汲極電極與位於該第一保護層上的部分該畫素電極。
8. 如請求項7所述之畫素結構，更包括一共通電極，設置於該第二保護層上。
9. 如請求項8所述之畫素結構，其中該共通電極與該橋接電極係由同一層圖案化透明導電層所構成，且該共通電極與該橋接電極彼此電性隔離。
10. 如請求項7所述之畫素結構，其中該第一開口係大於該第二開口、該第三開口與該第四開口。
11. 如請求項7所述之畫素結構，其中該薄膜電晶體更包括一圖案化半導體層，對應於該閘極電極設置。
12. 如請求項11所述之畫素結構，其中該圖案化半導體層包括一圖案化氧化物半導體層，且該源極電極與該汲極電極係設置於該圖案化氧化物半導體層與該閘極電極之間。
13. 如請求項11所述之畫素結構，其中該圖案化半導體層包括一圖案化非晶矽半導體層，且該圖案化非晶矽半導體層係設置於該源極電極與汲極電極以及該閘極電極之間。